[go: up one dir, main page]

CN104134689B - 一种hemt器件及制备方法 - Google Patents

一种hemt器件及制备方法 Download PDF

Info

Publication number
CN104134689B
CN104134689B CN201410257470.6A CN201410257470A CN104134689B CN 104134689 B CN104134689 B CN 104134689B CN 201410257470 A CN201410257470 A CN 201410257470A CN 104134689 B CN104134689 B CN 104134689B
Authority
CN
China
Prior art keywords
layer
substrate
hemt device
dorsal pore
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410257470.6A
Other languages
English (en)
Other versions
CN104134689A (zh
Inventor
鲁微
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410257470.6A priority Critical patent/CN104134689B/zh
Publication of CN104134689A publication Critical patent/CN104134689A/zh
Priority to PCT/CN2015/078967 priority patent/WO2015188677A1/zh
Priority to US14/734,829 priority patent/US20150364591A1/en
Application granted granted Critical
Publication of CN104134689B publication Critical patent/CN104134689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种HEMT器件，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面，自所述衬底背面开设有源极背孔及沟道背孔，所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极，所述沟道背孔贯通所述衬底的至少一部分，所述HEMT器件还设有导热导电层，所述导热导电层填充于所述源极背孔及沟道背孔中并覆盖所述衬底背面。本发明还提供一种HEMT器件的制备方法。本发明的HEMT器件具有较佳的导热能力，且其制备方法与常规源背孔工艺兼容，不影响HEMT器件性能。

Description

一种HEMT器件及制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种HEMT器件及制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件是一种半导体电子器件，其上的宽禁带半导体氮化物异质结(AlGaN/GaN)具有高击穿电场、高沟道电子(2DEG，AlGaN/GaN界面的二维电子气)浓度、高电子迁移率和高温度稳定性等优点而被业界认为是制作高功率射频器件和耐高压开关器件的最佳材料。作为第三代半导体，AlGaN/GaN HEMT器件的理论输出功率密度可以达到10～20W/mm，几乎比GaAs HEMT器件与Si LDMOS(横向扩散金属氧化物半导体)器件的输出功率密度高出一个数量级。在如此高的输出功率密度条件下，AlGaN/GaN HEMT器件除了可以实现高输出功率外，在同等的输出功率条件下，AlGaN/GaN HEMT器件较其他半导体器件能有效降低器件尺寸，增加器件阻抗(更易匹配)，而获得更大带宽。此外，高的击穿电压也使得它在无线应用时，可以简化，甚至省略供电转换电路，从而提升电压转化效率。然而，高功率密度给器件带来好处的同时，对器件的散热也提出了更高的要求。因为器件工作时温度的增高会严重恶化器件的性能、输出功率能力以及可靠性。
现有技术中，AlGaN/GaN HEMT材料通常在Sapphire(蓝宝石，Al2O3)、Si(硅)或SiC(碳化硅)衬底上采用外延生长来获得。有限的衬底导热性能很大程度上限制了HEMT器件的最大输出功率和可靠性。
当前提高器件散热能力的方法通常为：在横向上采用增加HEMT器件相邻栅的距离；纵向上使用SiC作为外延衬底，并使用衬底减薄工艺(减薄至50至100μm)来降低器件的热阻，使器件工作时沟道(2DEG处)产生的热量快速通过低热阻衬底导入散热性能更好的金属管壳。
为了增大器件的输出功率，通常采用多指(multi-finger)栅结构。分离的源电极金属通常使用空气桥(或介质桥)或源背孔(或同时使用介质桥和源背孔)的方式实现电气连接。与空气桥(或介质桥)工艺相比，通过刻蚀减薄过的SiC衬底形成源电极背孔，再使用电镀(通常为<10μm Au)使源极金属通过源背孔引到衬底背面的电镀金属地。然而，背孔处的空隙在HEMT器件焊接到金属管壳时容易形成空气间隙，影响导热效果。
另外一种提高器件散热的方法为：在SiC衬底上完成AlGaN/GaN HEMT外延生长后，立即进行SiC衬底的减薄与背孔刻蚀，然后利用CVD(化学气相沉积，Chemical VaporDeposition)的方法在背面沉积较厚的高导热材料diamond(金刚石)填充SiC背孔，之后再进行常规的HEMT器件制作的。利用高导热材料diamond(1000W/mK)替代部分SiC衬底来提升器件的散热能力。
因为厚diamond沉积通常需要采用生长速度较快的CVD方法，且需要较高的生长温度。而该温度容易导致出现影响栅特性、钝化、击穿电压等缺陷，与通常的HEMT器件前端工艺不兼容，因此此工艺必须在与栅加工相关的前端工艺之前完成。所以生长diamond前，为了保护AlGaN/GaN HEMT材料表面，需要临时沉积SiNx进行AlGaN/GaN表面保护，完成diamond沉积后再去除。该步骤可能增加AlGaN/GaN HEMT材料表面电子陷阱密度，增加器件的电流崩塌(器件工作在RF情况下的漏极电流低于理想情况下的DC漏极电流)；此外，由于该工艺的衬底刻蚀与衬底背孔的diamond填充在源金属工艺之前完成，因此需要付出额外的复杂工艺来实现源金属与衬底背面金属地的电气连接。
发明内容
提供一种HEMT器件及制备方法，可提高HEMT器件的导热能力，并可与现有的HEMT器件背孔加工工艺兼容。
第一方面，提供一种HEMT器件，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面，自所述衬底背面开设有源极背孔及沟道背孔，所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极，所述沟道背孔贯通所述衬底的至少一部分，所述HEMT器件还设有导热导电层，所述导热导电层填充于所述源极背孔及沟道背孔中并覆盖所述衬底背面。
在第一方面的第一种可能的实现方式中，所述导热导电层采用高热导金属制成。
结合第一方面的第一种可能的实现方式，结合第一方面的第二种可能的实现方式，所述导热导电层采用铜制成。
在第三种可能的实现方式中，所述沟道背孔将所述衬底贯通。
在第四种可能的实现方式中，所述沟道背孔将所述衬底贯通，且所述沟道背孔延伸至所述成核层内部。
在第五种可能的实现方式中，所述沟道背孔将所述衬底及所述成核层贯通。
在第六种可能的实现方式中，所述沟道背孔将所述衬底及成核层贯通，且所述沟道背孔延伸至所述缓冲层内部。
在第七种可能的实现方式中，所述沟道背孔将所述衬底、所述成核层及所述缓冲层贯通。
结合第一方面的第三种至第七种可能的实现方式，在第八种可能的实现方式中，所述HEMT器件还设有高导热层，所述高导热层铺设于所述沟道背孔中，所述高导热层设置于所述衬底背面与所述导热导电层之间。
结合第一方面的第八种可能的实现方式，在第九种可能的实现方式中，所述高导热层采用类金刚石碳材料制成。
第二方面，一种如第一方面及其第一种至第九种可能的实现方式中的HEMT器件的HEMT器件制备方法，包括
设置所述衬底、成核层、缓冲层、沟道层、势垒层，于所述势垒层上设置所述源极、栅极、漏极，使得所述栅极设置于所述源极与所述漏极之间；
于所述衬底背面形成源极背孔及沟道背孔，所述沟道背孔贯通所述衬底的至少一部分；
使源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至源极；
于衬底背面设置导热导电层，所述导热导电层填充于所述源极背孔及所述沟道背孔中并覆盖所述衬底背面。
在第二方面的第一种可能的实现方式中，所述于所述衬底背面形成源极背孔及沟道背孔包括：通过刻蚀以形成所述源极背孔及沟道背孔。
在第二方面的第二种可能的实现方式中，所述于所述衬底背面形成源极背孔及沟道背孔后，所述HEMT器件制备方法还包括
刻蚀沟道背孔，将沟道背孔延伸至HEMT器件内部。
结合第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述HEMT器件还设有成核层，所述刻蚀所述沟道背孔时，刻蚀所述沟道背孔包括：将所述沟道背孔延伸至所述成核层内部。
结合第二方面的第二种可能的实现方式，在第二方面的第四种可能的实现方式中，所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔以将所述成核层贯通。
结合第二方面的第二种可能的实现方式，在第二方面的第五种可能的实现方式中，所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔，将所述沟道背孔延伸至延伸至所述缓冲层内部。
结合第二方面的第二种可能的实现方式，在第二方面的第六种可能的实现方式中，所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔以将所述成核层与缓冲层贯通。
在第二方面的第七种可能的实现方式中，在于衬底背面设置导热导电层前，所述HEMT器件制备方法还包括，于所述衬底背面及沟道背孔内设置高导热层。
在第二方面的第八种可能的实现方式中，在于衬底背面设置导热导电层后，所述的HEMT器件制备方法还包括，研磨衬底背面并抛光。
结合第二方面的第八种可能的实现方式，在第二方面的第九种可能的实现方式中，于衬底背面设置导热导电层时，所述导热导电层的厚度大于所述源极背孔及所述沟道背孔的深度。
根据各种实现方式提供的HEMT器件及该HEMT器件的制备方法，通过设置沟道背孔、在沟道背孔处沉积形成高导热层、在衬底背面电镀导热导电层来提高导热能力，同时实现源电极通过源背孔与衬底背面金属地连接，本发明的HEMT器件的高导热层及导热导电层形成于源背孔、沟道背孔刻蚀之后，采用低温或室温沉积形成，与常规源背孔工艺兼容，不影响HEMT器件性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一较佳实施方式提供的一种HEMT器件的俯视图
图2是本发明第一较佳实施方式提供的一种HEMT器件的局部剖视示意图；
图3至图6是图1所示的HEMT器件在各个制备阶段的局部剖视示意图；
图7是如图2所示的HEMT器件的HEMT器件制备方法的流程示意图；
图8至图11是本发明第二较佳实施方式提供的一种HEMT器件的结构示意图；
图12是如图8至图11所示的HEMT器件的HEMT器件制备方法的流程示意图；
图13是本发明第三较佳实施方式提供的一种HEMT器件的结构示意图；
图14是如图13所示的HEMT器件的HEMT器件制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下详细描述中，当诸如层、区域或衬底之类的元件被称为在另一元件“上”时，它可以是直接在该另一元件上，或者还可设置有中间元件。且，诸如“内”、“外”、“上”、“下”、“之中”、“之外”之类的相对术语及其类似术语在本文中可用于描述一层与另一区域的相对关系。
另，本发明中提供的附图为示意性图示。可理解的是，本发明中所述的各个元件、层、区域可具有与说明书附图所示的尺寸相比不同的相对尺寸。且图示形状可由于制造技术和/或公差而导致相应变化。本发明的实施例不应解释为限制于本文所示的各区域的特定形状，而应包括例如由于制造而导致的形状的偏差。因此，附图本质上为示意性的，并非意在限制本发明的范围。
请参阅图1及图2，本发明第一较佳实施方式提供一种HEMT(High ElectronMobility Transistor，高电子迁移率晶体管)器件100，包括衬底101、成核层102、缓冲层103、沟道层104、势垒层105及形成于所述势垒层105上的源极106、栅极107、漏极108。成核层102、缓冲层103、沟道层104、势垒层105形成于衬底101并依次层叠设置。
在本实施例中，衬底101可采用Si(硅)衬底、SiC(碳化硅)衬底、Al2O3(蓝宝石，Sapphire)衬底。
本发明中的HEMT器件100可采用Metal-organic Chemical Vapor Deposition(金属有机化合物化学气相沉淀，MOCVD)或MBE(分子束外延，Molecular Beam Epitaxy)作为生长工具，于衬底101生长形成成核层102与缓冲层103。
在本实施例中，成核层102采用GaN(氮化镓)或AlN(氮化铝)或AlGaN(氮化镓铝)或GaN、AlN、AlGaN的组合层制成。缓冲层103与沟道层104均采用GaN或AlGaN制成。势垒层105采用AlGaN制成(势垒层105中Al含量与缓冲层103和沟道层104的Al含量不同)，用于配合沟道层104并在沟道层104与势垒层105相接区域通过极化作用产生二维电子气(2DEG)109，从而导通电流。源极106与漏极108用于在电场效应下使所述二维电子气109于所述源极106与栅极107之间的沟道层104内流动，所述源极106与漏极108之间的导通发生在沟道层104中的二维电子气109处。所述栅极107设置于源极106与漏极108之间，用于允许或阻碍二维电子气109的通过。源极106、漏极108、栅极107可采用任意合适金属或其他材料制成。
可以理解的是，所述HEMT器件100还可设置间隔层(图未示)，间隔层设置于沟道层104与势垒层105之间，间隔层可采用具有较大的禁带宽度(Band gap)的AlN制成，从而增强极化作用、提高二维电子气109浓度。可以理解的是，本实施例中的各个层级可根据需要设置或省略。
在本实施例中，所述衬底101设有朝向成核层102设置的器件面(图未示)及背离所述器件面的衬底背面1011，换言之，器件面与衬底背面1011分别为衬底101的顶面和底面。所述HEMT器件100自所述衬底背面1011开设有源极背孔1013及沟道背孔1015。在本实施例中，所述源极背孔1013将所述衬底101、成核层102、缓冲层103、沟道层104、势垒层105贯通并延伸至源极106。所述沟道背孔1015将所述衬底101贯通延伸至成核层102。
通过设置所述源极背孔1013，便于HEMT器件100通过导电介质与衬底背面1011金属地连接。所述沟道背孔1015用于提高HEMT器件100的导热能力。
在本实施例中，所述HEMT器件100还设有导热导电层110，所述导热导电层110形成并覆盖所述衬底背面1011，且所述导热导电层110填充于所述源极背孔1013及沟道背孔1015中。
所述导热导电层110采用高热导率金属，如银(Ag)、铜(Cu)、金(Au)、铝(Al)等金属或上述金属的合金制成，优选的，导热导电层110采用铜(Cu)制成。可以理解的是，所述导热导电层110可采用其他导热且导电材料制成，并可采用如电镀等任意适合方式形成于所述衬底背面1011。且所述导热导电层110还可设置为由多层金属层叠设置而成的层级结构，各层级可根据需要设置为不同的金属材料。如可在靠近所述衬底101处先设置黏附性好的金属，如钯(Pd)、铬(Cr)，钛(Ti)等，其中Pd等还可以起到防止高温时金属向与之接触的衬底或半导体扩散，同时起到黏附层与扩散阻止层的作用；然后再设置硬度较低的如金(Au)等，降低金属对上方材料产生的应力，防止金属在工艺处理中脱落；而后再于上述层级之上设置由铜构成的层级用作主要的导电导热层，最后再设置如Au的氧化阻止层。各个金属层级中，Cu厚度最厚。
请一并参见图7，本发明提供一种如第一较佳实施方式中所述HEMT器件100的HEMT器件制备方法，包括以下步骤：
步骤S11，形成层叠设置的衬底101、成核层102、缓冲层103、沟道层104、势垒层105，于所述势垒层105上设置源极106、栅极107、漏极108。如图3所示，本步骤中具体包括：在衬底101上沉积形成成核层102；在上述成核层102上沉积形成缓冲层103；在上述缓冲层103上沉积形成沟道层104；在上述沟道层104上沉积形成势垒层105；形成源极106和漏极108；形成沿源极106和漏极108边界的器件隔离结构；于势垒层105上沉积表面钝化介质层(图未示)以抑制电流崩塌；以及在源极106与漏极108之间形成栅极107，所述栅极107可以是与势垒层105表面直接接触的肖特基栅；也可以是与钝化介质层表面接触的栅极107；也可以是部分与势垒层105表面接触，部分与钝化介质层表面接触的场板结构的栅极107。步骤S11中包括的形成过程与现有技术中HEMT器件的标准处理步骤一致，在此步骤中也可根据需要增加其他步骤，或根据需要省略其中一些步骤，在此不再赘述。
步骤S12，于衬底背面1011形成源极背孔1013及沟道背孔1015。如图4所示，本步骤中通过刻蚀形成源极背孔1013及沟道背孔1015。
请一并参见图1，为了增加输出功率，HEMT器件100通常采用多指栅结构。单个HEMT器件100包括多个源极106、多个栅极107及多个漏极108，刻蚀区域包括常规的源背孔区域A和本发明提供的沟道背孔区域B。HEMT器件100可刻蚀形成一个覆盖整个沟道背孔区域B的沟道背孔1015；也可刻蚀形成若干个间隔设置的沟道背孔1015，如可设置多条长度为100μm、相互之间的间距为100μm的沟道背孔1015，从而减小刻蚀和电镀造成的额外应力对器件性能造成影响。可以理解的是，所述HEMT器件100也可仅仅设置一组源极106、栅极107与漏极108。
在此步骤中，由于源背孔区域A与沟道背孔区域B同时刻蚀，所以不需要额外的光刻工艺，且刻蚀工艺与常规的源背孔衬底101刻蚀工艺完全一致。由于刻蚀深度较深，需要使用高选择比的刻蚀掩膜，如Ni(镍)。该工艺步骤常规的做法包括：衬底101上的电镀种子金属沉积、光刻形成刻蚀图形、Ni掩膜的电镀、光刻胶的去除、种子金属的刻蚀、衬底101的刻蚀以及最后Ni掩膜的刻蚀去除。
步骤S13，刻蚀源极背孔1013，使源极背孔1013延伸至源极106。如图5所示，在本步骤中，于成核层102、缓冲层103、沟道层104及势垒层105对源极背孔1013进行进一步刻蚀，刻蚀掩膜直接使用上一步未被刻蚀的衬底101材料。不需要刻蚀的沟道背孔1015区域，用光刻胶覆盖保护，刻蚀完成后去除。
步骤S14，于衬底背面1011设置导热导电层110。所述导热导电层110首选铜(Cu)。请参见图6，所述导热导电层110采用电镀方式设置于衬底背面1011，所述导热导电层110的电镀厚度应大于源极背孔1013及沟道背孔1015的深度以完全填充源极背孔1013与沟道背孔1015，从而消除源极背孔1013与沟道背孔1015中的空气间隙对导热的影响，进一步提升导热效果。
步骤S15，请再次参见图2，本步骤中研磨衬底背面1011并抛光，使导热导电层110平整、光泽。
本发明使用与常规AlGaN/GaN HEMT器件制作工艺兼容的制作方法，在器件源极背孔1013及沟道背孔1015下方设置导热导电层110替代原有的衬底101材料，实现了提升器件散热能力的效果。可以理解的是，本实施例中还可包括晶片正片保护、晶片分离、清洗、划片等步骤，其具体实施步骤与现有技术一致，在此不再赘述。
请一并参阅图8至图11，本发明第二较佳实施方式提供一种HEMT器件200，其结构与第一较佳实施例的HEMT器件100大致相同，HEMT器件200包括层叠设置的衬底201、成核层202、缓冲层203、沟道层204、势垒层205及形成于所述势垒层205上的源极206、栅极207、漏极208。所述衬底201设有衬底背面2011，自所述衬底背面2011开设有源极背孔2013及沟道背孔2015。所述HEMT器件200还设有导热导电层210，所述导热导电层210形成并覆盖所述衬底背面2011，且所述导热导电层210填充于所述源极背孔2013及沟道背孔2015中。
本实施例中的HEMT器件200与第一较佳实施例HEMT器件100的不同之处在于：
在本实施例中，所述沟道背孔2015贯通所述衬底201，并向内延伸至HEMT器件200内部。可以理解的是，如图8至图11所示，本实施例中的沟道背孔2015可进一步延伸至成核层202内部，也可进一步延伸并将所述成核层202贯通，还可将所述成核层202贯通并延伸至缓冲层203内部，还可进一步延伸并将所述成核层202与缓冲层203贯通。
本实施例中的沟道背孔2015相对于第一较佳实施例的HEMT器件200的沟道背孔2015更加深入HEMT器件200内部，从而具有更好的导热效果。当沟道背孔2015将成核层202与缓冲层203贯通后，导热导电层210可填充于沟道背孔2015中并直接连接于沟道层204，从而便于将沟道层204所产生的热量向外传导。
请参见图12，本实施例中的HEMT器件200的制备方法与第一较佳实施例的HEMT器件100的制备方法大致相同，包括以下步骤：
步骤S11，形成层叠设置的衬底201、成核层202、缓冲层203、沟道层204、势垒层205及形成于所述势垒层205上的源极206、栅极207、漏极208。
步骤S12，于衬底背面2011刻蚀形成源极背孔2013及沟道背孔2015。
步骤S13，刻蚀源极背孔2013，使源极背孔2013延伸至源极206。
步骤S14，于衬底背面2011设置导热导电层210。
步骤S15，衬底背面2011的研磨与抛光。
本实施例中的HEMT器件200的制备方法与第一较佳实施例的HEMT器件100的制备方法的不同之处在于，本实施例中还包括步骤S12a：刻蚀沟道背孔2015，将沟道背孔2015延伸至HEMT器件内部。在本步骤中，由于成核层202与缓冲层203被认为是不良的热导体，阻碍沟道区产生的热量导入下方。因此如图8至图11所示，所述步骤S12a在进一步刻蚀沟道背孔2015的过程中，可通过刻蚀作用将沟道背孔2015刻蚀延伸至成核层202内部，也可刻蚀延伸沟道背孔2015使其将所述成核层202贯通，还刻蚀延伸沟道背孔2015将所述成核层202贯通并进一步延伸至缓冲层203内部，还可刻蚀延伸沟道背孔2015以将所述成核层202与缓冲层203贯通。
此步骤S12a在实施于步骤S12之后，其具体实现方式与步骤S12一致：在衬底201刻蚀之后先不去除Ni掩膜，而是继续进行刻蚀以去除沟道背孔2015对应位置的成核层202、缓冲层203。然后再去除Ni掩膜以实施步骤S13。可以理解的是，缓冲层203的去除厚度可根据具体需求自行设置，只需保证不影响沟道层204进行电子输送即可。
请参阅图13，本发明第三较佳实施方式提供一种HEMT器件300，其结构与第一较佳实施例与第二较佳实施例大致相同，包括层叠设置的衬底301、成核层302、缓冲层303、沟道层304、势垒层305及形成于所述势垒层305上的源极306、栅极307、漏极308。所述衬底301设有衬底背面3011，自所述衬底背面3011开设有源极背孔3013及沟道背孔3015。所述HEMT器件300还设有导热导电层310，所述导热导电层310形成并覆盖所述衬底背面3011，且所述导热导电层310填充于所述源极背孔3013及沟道背孔3015中。
本实施例中的HEMT器件300与第一较佳实施例的HEMT器件100及第二实施例的HEMT器件200的不同之处在于：所述HEMT器件300还设有高导热层311，所述高导热层311设置于HEMT器件300的衬底背面3011并设置于所述衬底背面3011与所述导热导电层310之间。本实施例中，高导热层311铺设于所述沟道背孔3015中。
在本实施例中，高导热层311采用DLC(Diamond-Like Carbon,类金刚石碳)材料制成。所述DLC材料可以在低温或常温下通过溅射石墨靶材(graphite target)获得，具有良好的导热能力及性价比。
本实施例中于沟道背孔3015中设置高导热层311，从而便于将沟道层304的热量向外部传导释放，并通过导热导电层310进一步进行热量散发，提升了HEMT器件300的散热能力。
SiC衬底的热导系数和热扩散系数分别为：370W/mK和2cm2/s；DLC材料的热导系数和热扩散系数分别为：600W/mK和5.2cm2/s。从DLC材料与SiC衬底101的热导系数和热扩散系数比较可以看出，DLC材料制成的高导热层311除了导热系数高于SiC材料制成的衬底外，其热扩散能力也远远高于SiC材料制成的衬底101。热扩散能力是衡量材料导热速度的指标，即使DLC材料制成的高导热层311的厚度相对SiC材料制成的衬底101的厚度而言较薄，其优异的热扩散能力仍然能够更迅速地将沟道产生的热量导出，起到明显提升器件导热能力的效果。在本实施例中，高导热层311的厚度可根据需要自行设置。
可以理解的是，所述高导热层311于沟道背孔3015内的铺设位置与沟道背孔3015的延伸深度一致，当沟道背孔3015延伸至成核层302中时，高导热层311铺设于成核层302并沿沟道背孔3015中。在本实施例的其他实施方式中，所述高导热层311可略微延伸至衬底背面3011；当沟道背孔3015延伸并贯通成核层302及缓冲层303时，高导热层311直接接触并铺设于沟道层304，从而便于将构成层的热量更好地向导热导电层310传导。
如图14所示，本实施例的HEMT器件300方法与本发明第一较佳实施方式的HEMT器件100的制备方法大致相同，包括：
步骤S11，形成层叠设置的衬底301、成核层302、缓冲层303、沟道层304、势垒层305及形成于所述势垒层305上的源极306、栅极307、漏极308。
步骤S12，于衬底背面3011刻蚀形成源极背孔3013及沟道背孔3015。
步骤S13，刻蚀源极背孔3013，使源极背孔3013延伸至源极306。
步骤S14，于衬底背面3011设置导热导电层310。
步骤S15，衬底背面3011的研磨与抛光。
本实施例中的HEMT器件300的制备方法与第一较佳实施例的HEMT器件100的制备方法的不同之处在于，本实施例的HEMT器件300的制备方法还包括步骤13a：于衬底背面3011及沟道背孔3015内设置高导热层311；所述步骤13a实施于所述步骤S14之前。
在本步骤中，所述高导热层311采用DLC材料制成，并采用沉积的方式设置于衬底背面3011及沟道背孔3015处。所述沉积方式为低温或室温沉积，包括离子束(ion beam)沉积、溅射(sputtering)等。沉积厚度在工艺可实现的情况下尽量厚，通常应该大于2μm。
本发明提供了一种具备高散热能力的HEMT器件及该HEMT器件的制备方法，本发明的HEMT制备方法制成的HEMT器件通过设置沟道背孔、在沟道背孔处沉积形成高导热层、在衬底背面电镀导热导电层来提高导热能力，同时实现源电极通过源背孔与衬底背面金属地连接，本发明的HEMT器件的高导热层311及导热导电层采用低温沉积或室温沉积形成于源极背孔与沟道背孔刻蚀形成之后，与常规源背孔工艺兼容，不影响HEMT器件性能。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (17)

1.一种HEMT器件，其特征在于：包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面，自所述衬底背面开设有源极背孔及沟道背孔，所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极，所述沟道背孔贯通所述衬底的至少一部分，所述HEMT器件还设有导热导电层，所述导热导电层填充于所述源极背孔及所述沟道背孔中并覆盖所述衬底背面，所述导热导电层设置为由多层金属层层叠设置而成的层级结构，所述多层金属层之各层设置为不同的金属材料。
2.如权利要求1所述的HEMT器件，其特征在于：所述沟道背孔将所述衬底贯通。
3.如权利要求1所述的HEMT器件，其特征在于：所述沟道背孔将所述衬底贯通，且所述沟道背孔延伸至所述成核层内部。
4.如权利要求1所述的HEMT器件，其特征在于：所述沟道背孔将所述衬底及所述成核层贯通。
5.如权利要求1所述的HEMT器件，其特征在于：所述沟道背孔将所述衬底及成核层贯通，且所述沟道背孔延伸至所述缓冲层内部。
6.如权利要求1所述的HEMT器件，其特征在于：所述沟道背孔将所述衬底、所述成核层及所述缓冲层贯通。
7.如权利要求2至6中任一项所述的HEMT器件，其特征在于：所述HEMT器件还设有高导热层，所述高导热层铺设于所述沟道背孔中，所述高导热层设置于所述衬底背面与所述导热导电层之间。
8.如权利要求7所述的HEMT器件，其特征在于：所述高导热层采用类金刚石碳材料制成。
9.一种HEMT器件制备方法，其特征在于：包括
层叠设置衬底、成核层、缓冲层、沟道层、势垒层，于所述势垒层上设置源极、栅极、漏极，使得所述栅极设置于所述源极与所述漏极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面；
于所述衬底背面形成源极背孔及沟道背孔，所述沟道背孔贯通所述衬底的至少一部分；
使所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极；
于所述衬底背面设置导热导电层，所述导热导电层填充于所述源极背孔及所述沟道背孔中并覆盖所述衬底背面，所述导热导电层设置为由多层金属层叠设置而成的层级结构，所述多层金属层之各层设置为不同的金属材料。
10.如权利要求9所述的HEMT器件制备方法，其特征在于：所述于所述衬底背面形成源极背孔及沟道背孔包括：通过刻蚀以形成所述源极背孔及沟道背孔。
11.如权利要求9所述的HEMT器件制备方法，其特征在于：所述于所述衬底背面形成源极背孔及沟道背孔后，所述HEMT器件制备方法还包括
刻蚀所述沟道背孔，将所述沟道背孔延伸至HEMT器件内部。
12.如权利要求11所述的HEMT器件制备方法，其特征在于：所述刻蚀所述沟道背孔包括：将所述沟道背孔延伸至所述成核层内部。
13.如权利要求11所述的HEMT器件制备方法，其特征在于：所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔以将所述成核层贯通。
14.如权利要求11所述的HEMT器件制备方法，其特征在于：所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔，将所述沟道背孔延伸至所述缓冲层内部。
15.如权利要求11所述的HEMT器件制备方法，其特征在于：所述刻蚀所述沟道背孔包括：刻蚀所述沟道背孔以将所述成核层与所述缓冲层贯通。
16.如权利要求9所述的HEMT器件制备方法，其特征在于：在于衬底背面设置导热导电层前，所述HEMT器件制备方法还包括，
于所述沟道背孔内设置高导热层。
17.如权利要求9所述的HEMT器件制备方法，其特征在于：在于衬底背面设置导热导电层后，所述HEMT器件制备方法还包括，
研磨所述衬底的背面并抛光。
CN201410257470.6A 2014-06-11 2014-06-11 一种hemt器件及制备方法 Active CN104134689B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410257470.6A CN104134689B (zh) 2014-06-11 2014-06-11 一种hemt器件及制备方法
PCT/CN2015/078967 WO2015188677A1 (zh) 2014-06-11 2015-05-14 一种hemt器件及制备方法
US14/734,829 US20150364591A1 (en) 2014-06-11 2015-06-09 Hemt device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410257470.6A CN104134689B (zh) 2014-06-11 2014-06-11 一种hemt器件及制备方法

Publications (2)

Publication Number Publication Date
CN104134689A CN104134689A (zh) 2014-11-05
CN104134689B true CN104134689B (zh) 2018-02-09

Family

ID=51807297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410257470.6A Active CN104134689B (zh) 2014-06-11 2014-06-11 一种hemt器件及制备方法

Country Status (3)

Country Link
US (1) US20150364591A1 (zh)
CN (1) CN104134689B (zh)
WO (1) WO2015188677A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
CN104681620B (zh) * 2015-01-21 2018-02-09 中山大学 一种纵向导通的GaN常关型MISFET器件及其制作方法
JP2017038030A (ja) * 2015-08-14 2017-02-16 株式会社ディスコ ウエーハの加工方法及び電子デバイス
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10062782B2 (en) 2016-11-29 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with multilayered channel structure
JP7195265B2 (ja) * 2016-12-06 2022-12-23 クロミス，インコーポレイテッド 集積化クランプダイオードを有する横型高電子移動度トランジスタ
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
TWI624872B (zh) * 2017-07-20 2018-05-21 新唐科技股份有限公司 氮化物半導體元件
CN108231882B (zh) * 2018-03-02 2024-12-31 华南理工大学 具有背场板结构的hemt器件及其制备方法
CN111490099B (zh) * 2019-01-25 2022-09-27 苏州能讯高能半导体有限公司 半导体器件和半导体器件制造方法
TWI683370B (zh) 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
CN110164836A (zh) * 2019-07-04 2019-08-23 德淮半导体有限公司 提升半导体器件散热性能的方法和半导体器件
CN111682860B (zh) * 2019-07-25 2023-10-10 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
CN110600443B (zh) * 2019-08-02 2021-07-20 中国科学院微电子研究所 一种异构集成hemt器件结构
CN110931433B (zh) * 2019-10-22 2022-06-28 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
CN112786449A (zh) * 2019-11-07 2021-05-11 上海华为技术有限公司 Hemt器件制造方法、hemt器件及射频功率放大器
CN111211161A (zh) * 2020-01-15 2020-05-29 中山大学 一种双向散热的纵向氮化镓功率晶体管及其制备方法
CN116097450A (zh) * 2020-09-21 2023-05-09 华为技术有限公司 晶体管器件及电子装置
WO2022120822A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 半导体器件及其制备方法、电子设备
US12112944B2 (en) 2021-02-05 2024-10-08 The 13Th Research Institute Of China Electronics Technology Group Corporation Preparation method of GaN field effect transistor based on diamond substrate
CN112992678B (zh) * 2021-02-05 2022-09-13 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
CN113053842B (zh) * 2021-02-08 2023-11-10 浙江大学 GaN器件结构及其制备方法
WO2022178870A1 (zh) * 2021-02-26 2022-09-01 华为技术有限公司 一种半导体器件、电子设备及半导体器件的制备方法
CN113889411B (zh) * 2021-09-14 2023-11-14 北京科技大学 一种带金刚石微柱阵列的金刚石基GaN材料制备方法
JP2024537665A (ja) * 2021-09-15 2024-10-16 華為技術有限公司 半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器
CN114709182A (zh) * 2022-03-30 2022-07-05 北京无线电测量研究所 一种GaN HEMT器件的散热结构及其制备方法
US20230420326A1 (en) * 2022-06-22 2023-12-28 Globalfoundries U.S. Inc. High-mobility-electron transistors having heat dissipating structures
CN117133802B (zh) * 2023-03-30 2024-08-06 荣耀终端有限公司 一种半导体器件及其制作方法、封装器件、电子设备
CN116913911B (zh) * 2023-09-05 2023-12-22 深圳智芯微电子科技有限公司 级联型GaN HEMT封装器件及其制备方法
CN118448273B (zh) * 2024-06-07 2025-02-25 成都航天博目电子科技有限公司 一种金刚石基GaN器件通孔结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320750A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270822A (ja) * 2001-03-09 2002-09-20 Toshiba Corp 半導体装置
JP4339657B2 (ja) * 2003-09-30 2009-10-07 富士通株式会社 半導体装置及びその製造方法
KR101092467B1 (ko) * 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8575657B2 (en) * 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320750A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法

Also Published As

Publication number Publication date
US20150364591A1 (en) 2015-12-17
WO2015188677A1 (zh) 2015-12-17
CN104134689A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
CN104134689B (zh) 一种hemt器件及制备方法
CN110224019B (zh) 一种半导体器件及其制造方法
CN104465795B (zh) 一种肖特基二极管及其制作方法
JP6109905B2 (ja) 半導体デバイス
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
CN104134690B (zh) 一种高电子迁移率晶体管及其制备方法
CN105283959A (zh) 晶体管和用于制造晶体管的方法
US10312175B1 (en) Diamond air bridge for thermal management of high power devices
CN110970498B (zh) 一种半导体器件及其制备方法
KR101841632B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN112420850A (zh) 一种半导体器件及其制备方法
CN105552047B (zh) 一种AlGaN/GaN HEMT晶体管制造方法
CN112216739B (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
WO2017110267A1 (ja) トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
JP2017130579A (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
CN109473483B (zh) 半导体装置及其制造方法
CN119767728A (zh) 基于金刚石衬底的氮极性GaN HEMT器件及制备方法
CN115708222A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN119317144A (zh) 一种氮化镓hemt器件及其制备方法
CN119421482A (zh) 集成氮化镓及氧化镓功率芯片及其制备方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant