JP4288912B2 - 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 - Google Patents
配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 Download PDFInfo
- Publication number
- JP4288912B2 JP4288912B2 JP2002231310A JP2002231310A JP4288912B2 JP 4288912 B2 JP4288912 B2 JP 4288912B2 JP 2002231310 A JP2002231310 A JP 2002231310A JP 2002231310 A JP2002231310 A JP 2002231310A JP 4288912 B2 JP4288912 B2 JP 4288912B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- layer
- resin
- wiring board
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 title claims description 26
- 239000011347 resin Substances 0.000 claims description 360
- 229920005989 resin Polymers 0.000 claims description 360
- 238000000034 method Methods 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 239000002966 varnish Substances 0.000 claims description 38
- 239000012530 fluid Substances 0.000 claims description 36
- 238000005498 polishing Methods 0.000 claims description 33
- 239000011888 foil Substances 0.000 claims description 27
- 238000007639 printing Methods 0.000 claims description 25
- 238000001035 drying Methods 0.000 claims description 19
- 239000010954 inorganic particle Substances 0.000 claims description 15
- 239000011146 organic particle Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 8
- 238000007517 polishing process Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 194
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 239000010949 copper Substances 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 229910052759 nickel Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000004962 Polyamide-imide Substances 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002312 polyamide-imide Polymers 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 235000019270 ammonium chloride Nutrition 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- BESJRHHIPGWPTC-UHFFFAOYSA-N azane;copper Chemical compound N.[Cu] BESJRHHIPGWPTC-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000000113 differential scanning calorimetry Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- -1 ethylene, propylene, styrene Chemical class 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002587 poly(1,3-butadiene) polymer Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229920002725 thermoplastic elastomer Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化や高性能化への要求に伴い、半導体の集積度は年々向上し入出力端子が増加している。それに伴って、半導体を搭載する半導体パッケージも多くの入出力端子を必要とするようになり、また、同時に小型化も要求されているため高密度化が進行している。このような要求にこたえる半導体パッケージとして、従来の周辺にしか端子が配置できないリードフレームタイプのＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に変わって、端子を面上に配置できるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が使用されるようになった。また、最近では、さらに小型な半導体パッケージが必要とされる分野には、チップの外形とほぼ同サイズのＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が開発され用いられている。これらＢＧＡやＣＳＰは、チップを搭載する基板として、インターポーザと呼ばれる配線基板を用いており、より小型で高密度、かつ低コストな半導体パッケージ用の配線基板が望まれている。
【０００３】
このような要求を満たす配線基板の例として、特開２００２−０４３４６７号公報に報告されているような、接続端子用導体と、接続端子用導体間を埋める樹脂と、接続端子の搭載される面と反対面に設けられた回路用導体からなる配線基板がある。
一方、近年、半導体パッケージの集積度をより向上させるため、１つのパッケージ内に複数のチップをパッケージングしたＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）が開発され、また、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）と呼ばれる従来ボード上で実現してきたシステムを１つのパッケージにて実現しようとする試みが広がっている。このようなパッケージの形成方法として、チップと配線基板を接続後に、樹脂で埋めその上に配線を形成し積層していく方法がある。
以上のような情勢において、近年、凹凸の有る部材や中間体に対し、絶縁樹脂で埋める工程が増えつつある。しかし、無機、有機物質が複雑に組み合わさっている半導体パッケージや配線板では、樹脂と銅配線、半導体チップ等の異なる材料間の接着性が重要であり、また、同時にそりやうねりのない高い平坦性が要求されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、樹脂層を形成する方法として、樹脂シートをプレスして形成する場合、上記のような凹凸ある部材に対し、樹脂の追随性が問題となる。また、チップを埋める場合には、チップへかかる圧力によりチップの割れが心配される。
本発明は、半導体パッケージ用基板やその他の配線板の製造に用いられる凹凸のある部材に対し、簡便に樹脂層を形成する方法を提案するものである。そして、通常、配線部材、特に導電性突起を有する部材に樹脂層を形成する場合、未硬化状態の樹脂を塗布し硬化すると、樹脂の収縮や、部材と樹脂との熱膨張差に起因してそりやうねりが発生する。また、そりやうねりを抑える方法として、無機粒子を高比率配合させた低収縮の樹脂を用いる方法があるが、その方法では樹脂と部材との接着性が悪くなる問題があった。本発明は、さらに、樹脂層の形成方法に加え、接着性が良く、そりやうねりが発生しない樹脂層を形成する方法をも提供するものである。
【０００５】
【課題を解決するための手段】
本発明は、１．導電性突起を有した金属箔に樹脂層を形成し、その後、研磨で導電性突起を露出させる工程により製造される半導体パッケージ用基板、配線板、２．導電性突起を有した導体と絶縁樹脂からなる配線部材に樹脂層を形成し、その後、研磨で導電性突起を露出させる工程により製造される半導体パッケージ用基板、配線板、３．チップや受動部品を配線基板に実装した後に樹脂で埋め込み、樹脂層を形成し、その上に配線を設ける、素子内蔵型の半導体パッケージ、又は配線板、の３つのものに樹脂層を形成する方法として、ワニス状態にある樹脂を印刷により塗布し、硬化することで形成する方法を提案する。
【０００６】
即ち、本発明は、下記の（１）〜（２１）に関する。
（１） 表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を硬化させる硬化工程、及び、絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を含む配線板の製造方法。
（２） 配線板が半導体パッケージ用基板である（１）記載の配線板の製造方法。
（３） 配線部材が、表面に複数の導電性突起を有する金属箔である（１）又は（２）に記載の配線板の製造方法。
（４） 配線部材が、絶縁樹脂層、絶縁樹脂層両面上の層間接続された導体層、及び絶縁樹脂層の少なくとも片面上に導電性突起を有するものである（１）又は（２）に記載の配線板の製造方法。
（５） 硬化工程の後に研磨工程を行なう（１）〜（４）いずれかに記載の配線板の製造方法。
【０００７】
（６） 表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥する乾燥工程、半硬化した状態まで乾燥した絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程、研磨後に絶縁樹脂を完全に硬化させる硬化工程を含む（１）〜（４）いずれかに記載の配線板の製造方法。
（７） 配線部材の導電性突起を有する面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、導電性突起が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層を研磨して導電性突起の先端を露出させる研磨工程を含む（１）〜（４）いずれかに記載の配線板の製造方法。
【０００８】
（８） 硬化工程を研磨工程の後に行なう（７）に記載の配線板の製造方法。
（９） 多層絶縁樹脂層を形成する工程において、絶縁樹脂（１）として配線部材と接着性の良い絶縁樹脂を用い、絶縁樹脂（２）の層及び絶縁樹脂（３）の層を含む第２層以上の層に、作製された配線板のそりを低減させる特性を有した絶縁樹脂を使用した（７）又は（８）に記載の配線板の製造方法。
（１０） （７）又は（８）に記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
（１１） （１）〜（１０）いずれかに記載の方法により製造された配線板。
（１２） （１）〜（１０）いずれかに記載の方法により製造された半導体パッケージ用基板。
（１３） （１２）に記載の半導体パッケージ用基板を用いた半導体パッケージ。
【０００９】
（１４） 電子部品を配線板に実装した後に絶縁樹脂で埋め込み、絶縁樹脂層を形成し、その絶縁樹脂層の上に配線を設ける、素子内蔵型の配線板の製造方法であって、電子部品を配線板に実装した後、硬化前の流動状のワニス状態にある絶縁樹脂を印刷により塗布して電子部品を埋めこみ、印刷した絶縁樹脂を硬化させて絶縁樹脂層を形成することを特徴とする製造方法。
（１５） 電子部品が半導体チップであり、素子内蔵型の配線板が素子内蔵型の半導体パッケージである（１４）に記載の方法。
（１６） 配線板の電子部品実装面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、電子部品が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層上に配線を設ける工程を含む（１４）又は（１５）に記載の配線板の製造方法。
（１７） 多層絶縁樹脂層を形成する工程の後、多層絶縁樹脂層の表面を平坦に研磨した後に硬化工程を行なう（１６）に記載の方法。
【００１０】
（１８） 多層絶縁樹脂層を形成する工程において、絶縁樹脂（１）として配線板及び電子部品と接着性の良い絶縁樹脂を用い、絶縁樹脂（２）の層及び絶縁樹脂（３）の層を含む第２層以上の層に、作製された素子内蔵型の配線板のそりを低減させる特性を有した絶縁樹脂を使用した（１６）〜（１８）いずれかに記載の配線板の製造方法。
（１９） （１６）〜（１８）いずれかに記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
（２０） （１４）〜（１９）いずれかに記載の方法により製造された素子内蔵型の配線板。
（２１） （１４）〜（１９）いずれかに記載の方法により製造された素子内蔵型の半導体パッケージ。
【００１１】
また、樹脂層の形成方法として、１）配線部材と接着性の良い絶縁樹脂を硬化前の流動性のあるワニス状態で薄く塗布し、塗布後、流動性がなくなるが完全に硬化していない半硬化状態に乾燥して第１層とする工程、２）流動性がなく半硬化状態にある第１層の樹脂層の上から、そりやうねりが発生しないように配合した樹脂を、未硬化でワニス状態にある液状のまま塗布し、同様に流動性がなくなる半硬化状態に乾燥して第２層とする工程、３）樹脂層のバランスを取るために、第１層と同一、又は異なる樹脂を第２層の上に流動状のワニス状態で塗布し、塗布後、流動性のなくなる半硬化状態に乾燥して第３層とする工程、４）半硬化状態にある全ての樹脂層を、一括して完全な硬化の状態に硬化する工程、よりなる製造法を提供する。
【００１２】
【発明の実施の形態】
本発明の配線板の製造方法は、表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を硬化させる硬化工程、及び、絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を含む。
本発明の方法で製造される配線板としては、例えば、半導体パッケージに用いられるインターポーザーとしての半導体パッケージ用基板、半導体パッケージやその他の電子部品を搭載するマザーボード等のその他の配線板が挙げられる。
本発明で用いられる表面に複数の導電性突起を有する配線部材としては、例えば、下記のものが挙げられる。
【００１３】
１．表面に導電性突起を有する金属箔。例えば、第１、第３の金属層が第２の金属層とエッチング条件の異なる金属層である３層の金属箔を、ドライフィルムレジストを用いたエッチングにより第１の金属層を柱状バンプとした金属箔、及び、上記の３層の金属箔を、ドライフィルムレジストを用いたエッチングにより第１の金属層を柱状バンプとし、次いで第２の金属層を、柱状バンプの下部を除いて第３の金属層が露出するまでエッチング除去した金属箔がある。このときの第１、３の金属層が銅、銅合金の場合には、第２の金属層としては、ニッケル、ニッケル合金、チタン、クロム、錫、亜鉛等がある。
２．導電性突起を有した導体と絶縁樹脂からなる配線部材。例えば、配線部材が、絶縁樹脂層、絶縁樹脂層両面上の層間接続された導体層、及び絶縁樹脂層の少なくとも片面上に導電性突起を有するもの。例えば、上記金属箔に、柱状バンプの端面を露出させて樹脂層を形成したものの樹脂層形成面に上記３層金属箔を加熱圧着し、その後、同様に第１層の金属層を柱状バンプとしたものがある。また、一般的な両面配線板の表面に、銀ペースト等の導電性ペーストを印刷して導電性突起を形成したもの、めっきレジスト等を使用して、めっき析出で金属突起を形成したものも含む。
３．素子内蔵型の半導体パッケージ、又は配線板における中間部材。
【００１４】
本発明で使用する絶縁樹脂の例としては、ポリイミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、ポリフェニレンサルファイド樹脂、感光性ポリイミド樹脂、アクリルエポキシ樹脂、エチレン、プロピレン、スチレン、ブタジエン等の熱可塑性エラストマー、液晶ポリマー等がある。また、これらの樹脂に有機粒子や無機粒子を配合したものも使用することができる。樹脂に配合することができる有機粒子の例としては、前述の樹脂の硬化物、無機粒子の例としてはアルミナ粒子、二酸化ケイ素（シリカ）、ガラス繊維等がある。これらの有機又は無機粒子の粒径は、平均粒径が０．１〜２０μｍであることが好ましい。
本発明においては、硬化前の流動状のワニス状態にある絶縁樹脂を、配線部材の導電性突起を有する表面に、導電性突起が絶縁樹脂で埋め込まれる厚みに、印刷により塗布する。流動状のワニス状態にある絶縁樹脂は、印刷時に粘度が３〜７０Ｐａ・ｓであることが好ましい。印刷方法としては、メッシュスクリーンマスク、メタルマスク等を用いたスクリーン印刷法、及び配線部材上に直接スキージ、ブレード等を用いて、すり切り又は隙間を空けて均一な厚みに樹脂を塗布する方法、及び樹脂をドラム又はボード等に塗布した後、配線部材上に樹脂を転写する方法等がある。また、これら作業を真空下で行なう方法も、未充填箇所をなくすには有効である。
【００１５】
印刷工程の後、硬化工程の後に研磨工程を行ってもよい。また、研磨工程の後に硬化工程を行ってもよい。その場合、研磨工程の前に、絶縁樹脂を、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥する乾燥工程を行い、次いで、半硬化した状態まで乾燥した絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を行い、その後、絶縁樹脂を完全に硬化させる硬化工程を行う。この後者の方法では、完全に硬化した樹脂より柔らかいため、研磨効率が向上する。
【００１６】
絶縁樹脂層を形成する配線部材に応じて、各層の樹脂の配合成分、樹脂種類、厚み、或いは層数を変えることで、全体のそり量を制御できる。絶縁樹脂としては、１種類のみを用いて単層の樹脂層を形成してもよいし、２種類以上の絶縁樹脂、同一組成の樹脂にフィラー等の充填率を変えたものも含めて、これらを用いて、多層絶縁樹脂層を形成してもよい。また、多層絶縁樹脂層とする場合、第１層の樹脂を、部材の種類、表面状態に合わせ選択することで接着性の良い層とすることができる。
例えば、配線部材の導電性突起を有する面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、導電性突起が絶縁樹脂で埋め込まれる厚みに形成する。その後、研磨工程の前又は後に硬化工程を行ない、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる。
【００１７】
好ましくは、１）配線部材と接着性の良い絶縁樹脂を硬化前の流動性のあるワニス状態で薄く塗布し、塗布後、流動性がなくなるが完全に硬化していない半硬化状態に乾燥して第１層とする工程、２）流動性がなく半硬化状態にある第１層の樹脂層の上から、そりやうねりが発生しないように配合した絶縁樹脂を、未硬化でワニス状態にある液状のまま塗布し、同様に流動性がなくなる半硬化状態に乾燥して第２層とする工程、３）多層絶縁樹脂層のバランスを取るために、第１層と同一、又は異なる絶縁樹脂を第２層の上に流動状のワニス状態で塗布し、塗布後、流動性のなくなる半硬化状態に乾燥して第３層とする工程により、多層絶縁樹脂層を形成する。次いで、研磨工程の前又は後に、４）半硬化状態にある全ての樹脂層を、一括して完全な硬化の状態に硬化する工程を行なう。
【００１８】
一般的に、樹脂を低収縮、低熱膨張にするためには、無機粒子を高い比率で配合させるが、その場合、樹脂と部材との接着力が低下する。そのため、接着界面の第１層を無機粒子の含まない、又は少量、例えば絶縁樹脂中１〜２０重量％含む樹脂層とし、第２層に無機粒子を第１層に対して高い比率、例えば絶縁樹脂中２０重量％より多く９０重量％以下で配合した樹脂層とする。このことにより、接着性の良い状態で低収縮、低熱膨張の樹脂層を形成することができる。多層絶縁樹脂層が３層構造である場合、第３層には、第１層と同じ絶縁樹脂を用いることが好ましい。
また、本発明は、無機、有機粒子等のフィラー成分を多く含有した樹脂を任意の開口を設けたステンシルマスクを通して印刷して乾燥し、繰り返し印刷、乾燥を行うことで、絶縁樹脂中に無機、有機粒子成分を任意の箇所に混在させる方法としても利用できる。この際、同一樹脂を使用することは、各層間との密着信頼性を向上する上で望ましい。
【００１９】
研磨工程における研磨方法としては、ロールペーパー研磨、サンドブラスト法、ホーニング、ラッピング等があり、また刃物を使用した機械加工法、例えばルータ加工等でもよい。また、絶縁樹脂を半硬化状態で研磨をすることは、硬化状態に比べ硬度が低いため、研磨効率を上げることができる。
なお、記載されている樹脂の半硬化状態とは、流動性がなくなり、研磨可能な状態に硬化されたもので完全な硬化に至っていない樹脂の状態を指す。熱硬化性樹脂ではＢステージ状態と呼ばれ、樹脂により異なるが、一般的に硬化率が３０〜８０％のものを指す。この硬化率は、ＤＳＣ（示差走査熱分析）により測定することが可能である。絶縁樹脂の半硬化状態までの乾燥、及び、完全硬化は、絶縁樹脂が熱硬化性樹脂の場合、加熱により行ない、研磨時の室温（５〜３５℃）に戻した状態において、流動性がなく、外力を加えた際に弾性変形又は塑性変形し、外圧をなくすと弾性変形の場合は元の状態に戻り、塑性変形した場合には変形した状態を維持するような状態が研磨可能な状態である。
溶剤希釈タイプの熱可塑性材料の場合、溶剤分を適度に除去することにより、半硬化状態にすることができる。溶剤分を除去する方法としては、加熱又は減圧する方法等がある。熱硬化性樹脂と同様、研磨可能な状態とは、流動性がなく、外力を加えた際に、弾性変形又は塑性変形し、外圧をなくすと弾性変形の場合は元の状態に戻り、塑性変形した場合は変形した状態を維持するような状態である。
【００２０】
感光性ポリイミド等、感光性樹脂を使用する場合、紫外線照射量により硬化量を制御することができる。また、感光性樹脂の場合は、導電性突起上部をマスキング等により紫外線が当たらないようにし、導電性突起部以外の部分の紫外線照射量より紫外線照射量を低減し、導電性突起上部が他の部分より未硬化の状態にすることで、導電性突起上部をより集中して研磨ができ、研磨効率を上げることができる。さらに、この感光性樹脂が露光部分とそれ以外の部分とを薬液で除去できるタイプであれば、導電性突起上部とそれ以外の部分の紫外線照射量を変えることで、導電性突起上部の樹脂のみ薬液で除去することができ、研磨なし、又はわずかな研磨で導電性突起上部の頭出しができる。
また、本発明の方法により表面に導電性突起を有する金属箔を用いて半導体パッケージ用基板を製造する場合、表面にある金属箔のシート状部分を選択的にエッチングして回路パターンを形成してもよい。また、金属箔の導電性突起を有する表面の平坦部に半導体チップを搭載し、導電性突起と共に絶縁樹脂中に埋め込んでもよい。また、半導体パッケージ用基板の導電性突起の端面が露出した面又は回路面に、更に半導体パッケージ用基板を積層して、多層構造の半導体パッケージ用基板としてもよい。
【００２１】
本発明の半導体パッケージは、本発明の方法によって作製された半導体パッケージ用基板を用いたものである。例えば、半導体パッケージ用基板の回路パターンを有する面に、半導体チップをダイボンド材等で固定して回路パターンと半導体チップをワイヤーボンディングでボンディングするか、または、半導体チップをフリップチップボンディングして回路パターンと接続する。次いで、半導体パッケージ用基板の半導体チップ搭載面を封止材で封止することにより、半導体パッケージが得られる。
【００２２】
本発明の素子内蔵型の配線板の製造方法では、電子部品を配線板に実装した後、硬化前の流動状のワニス状態にある絶縁樹脂を印刷により塗布して電子部品を埋めこみ、印刷した絶縁樹脂を硬化させて絶縁樹脂層を形成し、絶縁樹脂層の上に配線を設ける。電子部品としては、半導体チップ、受動部品等、特に制限はなく用いられる。配線板としては、本発明の製造方法によって得られる配線板を含む各種の配線板を使用することができる。また、配線板の製造方法と同様に、絶縁樹脂層は、単層としてもよいし、多層絶縁樹脂層としてもよい。使用可能な樹脂は、配線板の製造方法について記載したものと同様である。
例えば、まず、配線板の電子部品実装面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、電子部品が絶縁樹脂で埋め込まれる厚みに形成する。その後、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層上に配線を設ける工程を行なう。
多層絶縁樹脂層を形成する場合の絶縁樹脂の組み合わせの例も、配線板の製造方法について記載したものと同様である。
【００２３】
【実施例】
以下、本発明の実施例及びその比較例によって本発明を更に具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【００２４】
実施例１
図に基づいて本発明の一実施例を説明する。図１は導電性突起を有した金属箔への多層樹脂層を形成する各工程における断面を示した図である。図１（ａ）に導電性突起Ａを有した金属箔７と接着性の良い第１樹脂層１を形成する工程を示す。ここで、導電性突起Ａを有する金属箔７は、以下のようにして作製した。厚さ７０μｍの銅層、０．２μｍのニッケル層、１０μｍの銅層からなる３層金属箔（日本電解（株）製）を、フォトドライフィルムＨ−Ｋ３５０（日立化成工業（株）製）を用いてパターンを形成し、メルテックス社製エープロセス液（アンモニア銅錯塩２０〜３０重量％、塩化アンモニウム１０〜２０重量％及びアンモニア１〜１０重量％含有）からなるアルカリエッチング液で７０μｍ銅層を選択的にエッチングして、露出したニッケル層の表面に銅からなる金属柱を形成した。このとき、金属柱はφ２５０μｍの円柱となるようにした。次いで、ニッケル層の金属柱下以外の部分を、硝酸・過酸化水素水溶液からなるエッチング液で選択的に除去することにより、銅及びニッケルからなるφ２５０μｍの円柱状の導電性突起Ａを形成した。露出した１０μｍの銅層表面に、樹脂との密着性を良くするために化学リン系処理を施した。
【００２５】
第１樹脂層１の形成には、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）を用いた。流動状のワニス状態の粘度４０Ｐａ・ｓの上記樹脂を、印刷機ＶＥ−５００（東レエンジニアリング（株）製）で印刷した。１８はマスクを、１７はスキージを示す。印刷後、８０℃で３０分、乾燥し流動性がなくなった半硬化状態とし第１樹脂層１を形成した。乾燥後の第１樹脂層１の厚さ（水平部分での厚み；以下同様）は、２０μｍであった。
次に、ＫＳ６６００に無機粒子（二酸化ケイ素）を７５％含有させた樹脂を、流動状のワニス状態で第１樹脂層１の上に印刷した。第１樹脂層１と同様、８０℃で３０分、乾燥し流動性がなくなった半硬化状態の第２樹脂層２を形成した（図１（ｂ）。乾燥後の第２樹脂層２の厚さは３０μｍであった。
図１（ｃ）に示すように、第２樹脂層２の上に、流動状のワニス状態のＫＳ６６００を印刷した。塗布後、８０℃、３０分で乾燥し流動性がなくなった半硬化状態に半硬化し第３樹脂層３とした。乾燥後の第３樹脂層３の厚さは２５μｍであった。
【００２６】
金属箔７に第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる３層の半硬化状態の樹脂層を形成後、図１（ｄ）に示すように、埋め込まれた導電性突起Ａの端面を絶縁樹脂層表面に露出させるため、絶縁樹脂層が半硬化状態のまま、市販用研磨紙で研磨した。研磨時間は、２５０ｍｍｘ２５０ｍｍの金属箔上の絶縁樹脂層表面を＃４００の研磨紙で３０分／枚で研磨することができた。比較として行った絶縁樹脂層を完全に硬化した部材を研磨した場合は、同研磨紙で６０分／枚であった。
図１（ｅ）に示すように、研磨後、１８０℃で３０分間、２２０℃で１０分間加熱して、半硬化状態にある３層の樹脂層を完全に硬化し硬化樹脂層４、５、６とした。
硬化樹脂層を形成した後の半導体パッケージ用の本部材は、樹脂を完全に硬化させた後もそりやうねりがなく平坦であった。また、得られた部材を用いて、金属箔表面（導電性突起と反対面）を、メルテックス社製エープロセス液を用いてエッチングし、回路形成した。その後、回路表面及び導電性突起の露出面に電解ニッケル／金メッキを施すことにより、半導体パッケージ用基板を作製した。得られた半導体パッケージ用基板も同様に平坦であった。また、樹脂層と銅のピール強度も１．２ｋｇ／ｃｍと、無機粒子を高比率（６０重量％）で配合させた樹脂と銅のピール強度０．５ｋｇ／ｃｍに比べ強かった。
【００２７】
実施例２
図２に本実施例の工程の断面図を示す。以下、工程に沿って説明する。
図２（ａ）の、導電性突起Ａを有する金属箔７は、以下のようにして作製した。厚さ１００μｍの銅層、０．２μｍのニッケル層、５μｍの銅層からなる３層金属箔（日本電解（株）製）を、フォトドライフィルムＨ−Ｋ３５０（日立化成工業（株）製）を用いてパターンを形成し、メルテックス社製エープロセス液（アンモニア銅錯塩２０〜３０重量％、塩化アンモニウム１０〜２０重量％及びアンモニア１〜１０重量％含有）からなるアルカリエッチング液で１００μｍ銅層を選択的にエッチングして、露出したニッケル層の表面に銅からなる金属柱を形成した。このとき、金属柱はφ２５０μｍの円柱となるようにした。次いで、ニッケル層の金属柱下以外の部分を、硝酸・過酸化水素水溶液からなるエッチング液で選択的に除去することにより、銅及びニッケルからなるφ２５０μｍの円柱状の導電性突起Ａを形成した。露出した５μｍの銅層表面に、樹脂との密着性を良くするために化学リン系処理を施した。
準備した導電性突起を有する金属箔７にサイズ６．５ｘ６．５ｍｍ、厚さ０．０５０ｍｍの半導体チップ１０を、Ａｌ電極Ｂが導電性突起Ａの形成されていない銅箔面に接するように、ダイボンディングペーストＥＮ−Ｘ５０Ｎ（日立化成工業（株）製）１９を用いて固定した。この際、半導体チップのパッド部にダイボンディングペーストが付着しないようにした。
【００２８】
図２（ｂ）は、実施例１と同様に、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）及びこの樹脂と無機粒子からなる樹脂を用いて半硬化状態にある第１樹脂層１、第２樹脂層２及び第３樹脂層３の３層からなる絶縁樹脂層を形成したのち、樹脂が半硬化の状態で研磨を行い、埋め込んだ導電性突起を露出させた後、３層の樹脂を完全に硬化させたときの断面図である。なお、乾燥後の各樹脂層の厚さは、第１樹脂層１が３０μｍ、第２樹脂層２が４０μｍ、第３樹脂層３が３５μｍであった。
図２（ｃ）は、厚さ５μｍの銅層を選択的にエッチングして回路Ｃを形成した形成を行った断面図である。その際、半導体チップ１０搭載部分の銅箔は、チップのパッド部分のみ露出するようにエッチングを行った。
【００２９】
図２（ｄ）に示すのは、露出した半導体チップのＡｌ電極Ｂを、形成した回路Ｃとの接続を行うため、Ａｌ電極Ｂ部分に導電性ペーストのドーデント（ニホンハンダ（株）製）２０を穴埋め印刷し、その後、１８０℃、３０分で硬化させた断面図である。
図２（ｅ）は、実施例１と同様の工程で導電性突起を有した金属箔に３層の半硬化状態の絶縁樹脂層を形成した部材を準備している。
図２（ｆ）は、図２（ｄ）に示す部材に、図２（ｅ）で準備した部材を真空プレス装置により、真空下で加熱圧着した断面図である。加熱することにより半硬化状態の図２（ｃ）の部材の樹脂が一旦軟化し、加圧することにより樹脂が回路間に押し込まれ、図２（ｄ）の部材に接着する。層間の接続は埋め込まれた銅からなる導電性突起Ａと５μｍの銅層から形成した回路Ｃとの間で行っている。
【００３０】
図２（ｆ）の場合、層間の接続は周りの樹脂の接着力で導電性突起Ａと回路Ｃとが接触している状態であるが、より接続信頼性を上げるためには、導電性突起Ａの露出部と回路Ｃとに金めっきを施し、密着性を上げたり、同様箇所に、はんだめっきを施して、プレス接続時又はプレス後にはんだ溶融温度以上に加熱しはんだ接続したり、プレス前に導電性突起Ａの露出部又は回路Ｃの接続部又は両方の部位に導電性接着剤を塗布しておき、プレス時に同時に接着硬化する方法が考えられる。
図２（ｇ）は、加熱圧着した部材の第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる絶縁樹脂層を完全に硬化して、硬化樹脂層１、硬化樹脂層２及び硬化樹脂層３からなる層とした後の断面図である。
硬化後、電解ニッケル／金めっき（大和電機工業（株）製）を行い図２（ｇ）に示すような断面構造を持つ半導体チップが内蔵された半導体パッケージ用基板を作製した。
【００３１】
実施例３
図３に本実施例を行った工程の断面図を示す。ベース基板として、ガラスエポキシ基材１４を絶縁層とする両面配線板を作製し（図３（ａ））、この両面配線板の配線８上に端子部に金バンプ９を備えるＬＳＩ素子１０（厚み５０μｍ）を搭載して、金バンプ９と配線８とを、熱圧着により相互接続させた（図３（ｂ））。このようにして作製された組み立て体を、実施例１と同様にして、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）を及びこの樹脂と無機充填材とからなる樹脂を用いて半硬化状態にある第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる３層の絶縁樹脂層を形成した（図３（ｃ））。なお、乾燥後の各樹脂層のソルダーレジスト１２上の厚さは、第１樹脂層１が４０μｍ、第２樹脂層２が６０μｍ、第３樹脂層３が４０μｍであった。半硬化させた後、研磨を行い、ついで、絶縁樹脂層の樹脂を完全に硬化させた。
研磨及び完全硬化して表面が平坦な絶縁樹脂層を形成後、層間接続用のビアをあけ無電解銅めっきを用いたアディティブ法により多層配線を形成し、その上にソルダーレジスト１２を形成して配線パターン１１を形成した（図３（ｄ））。その後、形成した配線パターン１１上に、金バンプ９を備えるＬＳＩ素子１０を搭載して、金バンプ９と配線パターン１１とを、熱圧着により相互接続させ、ＬＳＩ素子１０とソルダーレジスト１２との間には液状エポキシ樹脂（アンダーフィル材）１３をフィルして硬化させ、素子内蔵型３次元半導体パッケージを得た（図３（ｅ））。
【００３２】
【発明の効果】
本発明では、金属箔や配線板用の部材、半導体パッケージ用基板に、特に凹凸のある場合に、密着性の良い樹脂層を、そりやうねりを発生させずに形成することができる。また、該部材を用いて平坦な半導体パッケージや配線板を提供することができる。
【図面の簡単な説明】
【図１】本発明の方法により、導電性突起を有した金属箔に樹脂層を形成する工程の断面図。
【図２】本発明の方法により、導電性突起有した金属箔に半導体チップを埋め込んだ後、樹脂層を形成する工程、及び半導体チップを埋め込んだ後、半導体パッケージ用基板とする工程の断面図。
【図３】本発明の方法を、複数の半導体チップを内蔵した３次元半導体パッケージの製造方法に適用する工程の断面図。
【符号の説明】
１ 第１樹脂層
２ 第２樹脂層
３ 第３樹脂層
４ 硬化第１樹脂層
５ 硬化第２樹脂層
６ 硬化第３樹脂層
７ 導電性突起を有した金属箔
Ａ 導電性突起
８ 配線
９ 金バンプ
１０ 半導体チップ（ＬＳＩ素子）
Ｂ Ａｌ電極
Ｃ 回路
１１ アディティブ法により形成した配線パターン
１２ ソルダーレジスト
１３ アンダーフィル材
１４ ガラスエポキシ基材
１５ スルーホールめっき接続部
１６ ニッケル／金めっきパッド
１７ スキージ
１８ マスク
１９ ダイボンディングペースト
２０ 導電性ペースト
【発明の属する技術分野】
本発明は、配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化や高性能化への要求に伴い、半導体の集積度は年々向上し入出力端子が増加している。それに伴って、半導体を搭載する半導体パッケージも多くの入出力端子を必要とするようになり、また、同時に小型化も要求されているため高密度化が進行している。このような要求にこたえる半導体パッケージとして、従来の周辺にしか端子が配置できないリードフレームタイプのＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に変わって、端子を面上に配置できるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が使用されるようになった。また、最近では、さらに小型な半導体パッケージが必要とされる分野には、チップの外形とほぼ同サイズのＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が開発され用いられている。これらＢＧＡやＣＳＰは、チップを搭載する基板として、インターポーザと呼ばれる配線基板を用いており、より小型で高密度、かつ低コストな半導体パッケージ用の配線基板が望まれている。
【０００３】
このような要求を満たす配線基板の例として、特開２００２−０４３４６７号公報に報告されているような、接続端子用導体と、接続端子用導体間を埋める樹脂と、接続端子の搭載される面と反対面に設けられた回路用導体からなる配線基板がある。
一方、近年、半導体パッケージの集積度をより向上させるため、１つのパッケージ内に複数のチップをパッケージングしたＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）が開発され、また、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）と呼ばれる従来ボード上で実現してきたシステムを１つのパッケージにて実現しようとする試みが広がっている。このようなパッケージの形成方法として、チップと配線基板を接続後に、樹脂で埋めその上に配線を形成し積層していく方法がある。
以上のような情勢において、近年、凹凸の有る部材や中間体に対し、絶縁樹脂で埋める工程が増えつつある。しかし、無機、有機物質が複雑に組み合わさっている半導体パッケージや配線板では、樹脂と銅配線、半導体チップ等の異なる材料間の接着性が重要であり、また、同時にそりやうねりのない高い平坦性が要求されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、樹脂層を形成する方法として、樹脂シートをプレスして形成する場合、上記のような凹凸ある部材に対し、樹脂の追随性が問題となる。また、チップを埋める場合には、チップへかかる圧力によりチップの割れが心配される。
本発明は、半導体パッケージ用基板やその他の配線板の製造に用いられる凹凸のある部材に対し、簡便に樹脂層を形成する方法を提案するものである。そして、通常、配線部材、特に導電性突起を有する部材に樹脂層を形成する場合、未硬化状態の樹脂を塗布し硬化すると、樹脂の収縮や、部材と樹脂との熱膨張差に起因してそりやうねりが発生する。また、そりやうねりを抑える方法として、無機粒子を高比率配合させた低収縮の樹脂を用いる方法があるが、その方法では樹脂と部材との接着性が悪くなる問題があった。本発明は、さらに、樹脂層の形成方法に加え、接着性が良く、そりやうねりが発生しない樹脂層を形成する方法をも提供するものである。
【０００５】
【課題を解決するための手段】
本発明は、１．導電性突起を有した金属箔に樹脂層を形成し、その後、研磨で導電性突起を露出させる工程により製造される半導体パッケージ用基板、配線板、２．導電性突起を有した導体と絶縁樹脂からなる配線部材に樹脂層を形成し、その後、研磨で導電性突起を露出させる工程により製造される半導体パッケージ用基板、配線板、３．チップや受動部品を配線基板に実装した後に樹脂で埋め込み、樹脂層を形成し、その上に配線を設ける、素子内蔵型の半導体パッケージ、又は配線板、の３つのものに樹脂層を形成する方法として、ワニス状態にある樹脂を印刷により塗布し、硬化することで形成する方法を提案する。
【０００６】
即ち、本発明は、下記の（１）〜（２１）に関する。
（１） 表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を硬化させる硬化工程、及び、絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を含む配線板の製造方法。
（２） 配線板が半導体パッケージ用基板である（１）記載の配線板の製造方法。
（３） 配線部材が、表面に複数の導電性突起を有する金属箔である（１）又は（２）に記載の配線板の製造方法。
（４） 配線部材が、絶縁樹脂層、絶縁樹脂層両面上の層間接続された導体層、及び絶縁樹脂層の少なくとも片面上に導電性突起を有するものである（１）又は（２）に記載の配線板の製造方法。
（５） 硬化工程の後に研磨工程を行なう（１）〜（４）いずれかに記載の配線板の製造方法。
【０００７】
（６） 表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥する乾燥工程、半硬化した状態まで乾燥した絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程、研磨後に絶縁樹脂を完全に硬化させる硬化工程を含む（１）〜（４）いずれかに記載の配線板の製造方法。
（７） 配線部材の導電性突起を有する面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、導電性突起が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層を研磨して導電性突起の先端を露出させる研磨工程を含む（１）〜（４）いずれかに記載の配線板の製造方法。
【０００８】
（８） 硬化工程を研磨工程の後に行なう（７）に記載の配線板の製造方法。
（９） 多層絶縁樹脂層を形成する工程において、絶縁樹脂（１）として配線部材と接着性の良い絶縁樹脂を用い、絶縁樹脂（２）の層及び絶縁樹脂（３）の層を含む第２層以上の層に、作製された配線板のそりを低減させる特性を有した絶縁樹脂を使用した（７）又は（８）に記載の配線板の製造方法。
（１０） （７）又は（８）に記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
（１１） （１）〜（１０）いずれかに記載の方法により製造された配線板。
（１２） （１）〜（１０）いずれかに記載の方法により製造された半導体パッケージ用基板。
（１３） （１２）に記載の半導体パッケージ用基板を用いた半導体パッケージ。
【０００９】
（１４） 電子部品を配線板に実装した後に絶縁樹脂で埋め込み、絶縁樹脂層を形成し、その絶縁樹脂層の上に配線を設ける、素子内蔵型の配線板の製造方法であって、電子部品を配線板に実装した後、硬化前の流動状のワニス状態にある絶縁樹脂を印刷により塗布して電子部品を埋めこみ、印刷した絶縁樹脂を硬化させて絶縁樹脂層を形成することを特徴とする製造方法。
（１５） 電子部品が半導体チップであり、素子内蔵型の配線板が素子内蔵型の半導体パッケージである（１４）に記載の方法。
（１６） 配線板の電子部品実装面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、電子部品が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層上に配線を設ける工程を含む（１４）又は（１５）に記載の配線板の製造方法。
（１７） 多層絶縁樹脂層を形成する工程の後、多層絶縁樹脂層の表面を平坦に研磨した後に硬化工程を行なう（１６）に記載の方法。
【００１０】
（１８） 多層絶縁樹脂層を形成する工程において、絶縁樹脂（１）として配線板及び電子部品と接着性の良い絶縁樹脂を用い、絶縁樹脂（２）の層及び絶縁樹脂（３）の層を含む第２層以上の層に、作製された素子内蔵型の配線板のそりを低減させる特性を有した絶縁樹脂を使用した（１６）〜（１８）いずれかに記載の配線板の製造方法。
（１９） （１６）〜（１８）いずれかに記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
（２０） （１４）〜（１９）いずれかに記載の方法により製造された素子内蔵型の配線板。
（２１） （１４）〜（１９）いずれかに記載の方法により製造された素子内蔵型の半導体パッケージ。
【００１１】
また、樹脂層の形成方法として、１）配線部材と接着性の良い絶縁樹脂を硬化前の流動性のあるワニス状態で薄く塗布し、塗布後、流動性がなくなるが完全に硬化していない半硬化状態に乾燥して第１層とする工程、２）流動性がなく半硬化状態にある第１層の樹脂層の上から、そりやうねりが発生しないように配合した樹脂を、未硬化でワニス状態にある液状のまま塗布し、同様に流動性がなくなる半硬化状態に乾燥して第２層とする工程、３）樹脂層のバランスを取るために、第１層と同一、又は異なる樹脂を第２層の上に流動状のワニス状態で塗布し、塗布後、流動性のなくなる半硬化状態に乾燥して第３層とする工程、４）半硬化状態にある全ての樹脂層を、一括して完全な硬化の状態に硬化する工程、よりなる製造法を提供する。
【００１２】
【発明の実施の形態】
本発明の配線板の製造方法は、表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を硬化させる硬化工程、及び、絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を含む。
本発明の方法で製造される配線板としては、例えば、半導体パッケージに用いられるインターポーザーとしての半導体パッケージ用基板、半導体パッケージやその他の電子部品を搭載するマザーボード等のその他の配線板が挙げられる。
本発明で用いられる表面に複数の導電性突起を有する配線部材としては、例えば、下記のものが挙げられる。
【００１３】
１．表面に導電性突起を有する金属箔。例えば、第１、第３の金属層が第２の金属層とエッチング条件の異なる金属層である３層の金属箔を、ドライフィルムレジストを用いたエッチングにより第１の金属層を柱状バンプとした金属箔、及び、上記の３層の金属箔を、ドライフィルムレジストを用いたエッチングにより第１の金属層を柱状バンプとし、次いで第２の金属層を、柱状バンプの下部を除いて第３の金属層が露出するまでエッチング除去した金属箔がある。このときの第１、３の金属層が銅、銅合金の場合には、第２の金属層としては、ニッケル、ニッケル合金、チタン、クロム、錫、亜鉛等がある。
２．導電性突起を有した導体と絶縁樹脂からなる配線部材。例えば、配線部材が、絶縁樹脂層、絶縁樹脂層両面上の層間接続された導体層、及び絶縁樹脂層の少なくとも片面上に導電性突起を有するもの。例えば、上記金属箔に、柱状バンプの端面を露出させて樹脂層を形成したものの樹脂層形成面に上記３層金属箔を加熱圧着し、その後、同様に第１層の金属層を柱状バンプとしたものがある。また、一般的な両面配線板の表面に、銀ペースト等の導電性ペーストを印刷して導電性突起を形成したもの、めっきレジスト等を使用して、めっき析出で金属突起を形成したものも含む。
３．素子内蔵型の半導体パッケージ、又は配線板における中間部材。
【００１４】
本発明で使用する絶縁樹脂の例としては、ポリイミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、ポリフェニレンサルファイド樹脂、感光性ポリイミド樹脂、アクリルエポキシ樹脂、エチレン、プロピレン、スチレン、ブタジエン等の熱可塑性エラストマー、液晶ポリマー等がある。また、これらの樹脂に有機粒子や無機粒子を配合したものも使用することができる。樹脂に配合することができる有機粒子の例としては、前述の樹脂の硬化物、無機粒子の例としてはアルミナ粒子、二酸化ケイ素（シリカ）、ガラス繊維等がある。これらの有機又は無機粒子の粒径は、平均粒径が０．１〜２０μｍであることが好ましい。
本発明においては、硬化前の流動状のワニス状態にある絶縁樹脂を、配線部材の導電性突起を有する表面に、導電性突起が絶縁樹脂で埋め込まれる厚みに、印刷により塗布する。流動状のワニス状態にある絶縁樹脂は、印刷時に粘度が３〜７０Ｐａ・ｓであることが好ましい。印刷方法としては、メッシュスクリーンマスク、メタルマスク等を用いたスクリーン印刷法、及び配線部材上に直接スキージ、ブレード等を用いて、すり切り又は隙間を空けて均一な厚みに樹脂を塗布する方法、及び樹脂をドラム又はボード等に塗布した後、配線部材上に樹脂を転写する方法等がある。また、これら作業を真空下で行なう方法も、未充填箇所をなくすには有効である。
【００１５】
印刷工程の後、硬化工程の後に研磨工程を行ってもよい。また、研磨工程の後に硬化工程を行ってもよい。その場合、研磨工程の前に、絶縁樹脂を、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥する乾燥工程を行い、次いで、半硬化した状態まで乾燥した絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を行い、その後、絶縁樹脂を完全に硬化させる硬化工程を行う。この後者の方法では、完全に硬化した樹脂より柔らかいため、研磨効率が向上する。
【００１６】
絶縁樹脂層を形成する配線部材に応じて、各層の樹脂の配合成分、樹脂種類、厚み、或いは層数を変えることで、全体のそり量を制御できる。絶縁樹脂としては、１種類のみを用いて単層の樹脂層を形成してもよいし、２種類以上の絶縁樹脂、同一組成の樹脂にフィラー等の充填率を変えたものも含めて、これらを用いて、多層絶縁樹脂層を形成してもよい。また、多層絶縁樹脂層とする場合、第１層の樹脂を、部材の種類、表面状態に合わせ選択することで接着性の良い層とすることができる。
例えば、配線部材の導電性突起を有する面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、導電性突起が絶縁樹脂で埋め込まれる厚みに形成する。その後、研磨工程の前又は後に硬化工程を行ない、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる。
【００１７】
好ましくは、１）配線部材と接着性の良い絶縁樹脂を硬化前の流動性のあるワニス状態で薄く塗布し、塗布後、流動性がなくなるが完全に硬化していない半硬化状態に乾燥して第１層とする工程、２）流動性がなく半硬化状態にある第１層の樹脂層の上から、そりやうねりが発生しないように配合した絶縁樹脂を、未硬化でワニス状態にある液状のまま塗布し、同様に流動性がなくなる半硬化状態に乾燥して第２層とする工程、３）多層絶縁樹脂層のバランスを取るために、第１層と同一、又は異なる絶縁樹脂を第２層の上に流動状のワニス状態で塗布し、塗布後、流動性のなくなる半硬化状態に乾燥して第３層とする工程により、多層絶縁樹脂層を形成する。次いで、研磨工程の前又は後に、４）半硬化状態にある全ての樹脂層を、一括して完全な硬化の状態に硬化する工程を行なう。
【００１８】
一般的に、樹脂を低収縮、低熱膨張にするためには、無機粒子を高い比率で配合させるが、その場合、樹脂と部材との接着力が低下する。そのため、接着界面の第１層を無機粒子の含まない、又は少量、例えば絶縁樹脂中１〜２０重量％含む樹脂層とし、第２層に無機粒子を第１層に対して高い比率、例えば絶縁樹脂中２０重量％より多く９０重量％以下で配合した樹脂層とする。このことにより、接着性の良い状態で低収縮、低熱膨張の樹脂層を形成することができる。多層絶縁樹脂層が３層構造である場合、第３層には、第１層と同じ絶縁樹脂を用いることが好ましい。
また、本発明は、無機、有機粒子等のフィラー成分を多く含有した樹脂を任意の開口を設けたステンシルマスクを通して印刷して乾燥し、繰り返し印刷、乾燥を行うことで、絶縁樹脂中に無機、有機粒子成分を任意の箇所に混在させる方法としても利用できる。この際、同一樹脂を使用することは、各層間との密着信頼性を向上する上で望ましい。
【００１９】
研磨工程における研磨方法としては、ロールペーパー研磨、サンドブラスト法、ホーニング、ラッピング等があり、また刃物を使用した機械加工法、例えばルータ加工等でもよい。また、絶縁樹脂を半硬化状態で研磨をすることは、硬化状態に比べ硬度が低いため、研磨効率を上げることができる。
なお、記載されている樹脂の半硬化状態とは、流動性がなくなり、研磨可能な状態に硬化されたもので完全な硬化に至っていない樹脂の状態を指す。熱硬化性樹脂ではＢステージ状態と呼ばれ、樹脂により異なるが、一般的に硬化率が３０〜８０％のものを指す。この硬化率は、ＤＳＣ（示差走査熱分析）により測定することが可能である。絶縁樹脂の半硬化状態までの乾燥、及び、完全硬化は、絶縁樹脂が熱硬化性樹脂の場合、加熱により行ない、研磨時の室温（５〜３５℃）に戻した状態において、流動性がなく、外力を加えた際に弾性変形又は塑性変形し、外圧をなくすと弾性変形の場合は元の状態に戻り、塑性変形した場合には変形した状態を維持するような状態が研磨可能な状態である。
溶剤希釈タイプの熱可塑性材料の場合、溶剤分を適度に除去することにより、半硬化状態にすることができる。溶剤分を除去する方法としては、加熱又は減圧する方法等がある。熱硬化性樹脂と同様、研磨可能な状態とは、流動性がなく、外力を加えた際に、弾性変形又は塑性変形し、外圧をなくすと弾性変形の場合は元の状態に戻り、塑性変形した場合は変形した状態を維持するような状態である。
【００２０】
感光性ポリイミド等、感光性樹脂を使用する場合、紫外線照射量により硬化量を制御することができる。また、感光性樹脂の場合は、導電性突起上部をマスキング等により紫外線が当たらないようにし、導電性突起部以外の部分の紫外線照射量より紫外線照射量を低減し、導電性突起上部が他の部分より未硬化の状態にすることで、導電性突起上部をより集中して研磨ができ、研磨効率を上げることができる。さらに、この感光性樹脂が露光部分とそれ以外の部分とを薬液で除去できるタイプであれば、導電性突起上部とそれ以外の部分の紫外線照射量を変えることで、導電性突起上部の樹脂のみ薬液で除去することができ、研磨なし、又はわずかな研磨で導電性突起上部の頭出しができる。
また、本発明の方法により表面に導電性突起を有する金属箔を用いて半導体パッケージ用基板を製造する場合、表面にある金属箔のシート状部分を選択的にエッチングして回路パターンを形成してもよい。また、金属箔の導電性突起を有する表面の平坦部に半導体チップを搭載し、導電性突起と共に絶縁樹脂中に埋め込んでもよい。また、半導体パッケージ用基板の導電性突起の端面が露出した面又は回路面に、更に半導体パッケージ用基板を積層して、多層構造の半導体パッケージ用基板としてもよい。
【００２１】
本発明の半導体パッケージは、本発明の方法によって作製された半導体パッケージ用基板を用いたものである。例えば、半導体パッケージ用基板の回路パターンを有する面に、半導体チップをダイボンド材等で固定して回路パターンと半導体チップをワイヤーボンディングでボンディングするか、または、半導体チップをフリップチップボンディングして回路パターンと接続する。次いで、半導体パッケージ用基板の半導体チップ搭載面を封止材で封止することにより、半導体パッケージが得られる。
【００２２】
本発明の素子内蔵型の配線板の製造方法では、電子部品を配線板に実装した後、硬化前の流動状のワニス状態にある絶縁樹脂を印刷により塗布して電子部品を埋めこみ、印刷した絶縁樹脂を硬化させて絶縁樹脂層を形成し、絶縁樹脂層の上に配線を設ける。電子部品としては、半導体チップ、受動部品等、特に制限はなく用いられる。配線板としては、本発明の製造方法によって得られる配線板を含む各種の配線板を使用することができる。また、配線板の製造方法と同様に、絶縁樹脂層は、単層としてもよいし、多層絶縁樹脂層としてもよい。使用可能な樹脂は、配線板の製造方法について記載したものと同様である。
例えば、まず、配線板の電子部品実装面に、流動状のワニス状態にある絶縁樹脂（１）を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂（１）と成分が異なり、流動状のワニス状態にある絶縁樹脂（２）及び絶縁樹脂（２）と成分が異なり、流動状のワニス状態にある絶縁樹脂（３）の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂（１）の層、絶縁樹脂（２）の層及び絶縁樹脂（３）の層の少なくとも３層からなる多層絶縁樹脂層を、電子部品が絶縁樹脂で埋め込まれる厚みに形成する。その後、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層上に配線を設ける工程を行なう。
多層絶縁樹脂層を形成する場合の絶縁樹脂の組み合わせの例も、配線板の製造方法について記載したものと同様である。
【００２３】
【実施例】
以下、本発明の実施例及びその比較例によって本発明を更に具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【００２４】
実施例１
図に基づいて本発明の一実施例を説明する。図１は導電性突起を有した金属箔への多層樹脂層を形成する各工程における断面を示した図である。図１（ａ）に導電性突起Ａを有した金属箔７と接着性の良い第１樹脂層１を形成する工程を示す。ここで、導電性突起Ａを有する金属箔７は、以下のようにして作製した。厚さ７０μｍの銅層、０．２μｍのニッケル層、１０μｍの銅層からなる３層金属箔（日本電解（株）製）を、フォトドライフィルムＨ−Ｋ３５０（日立化成工業（株）製）を用いてパターンを形成し、メルテックス社製エープロセス液（アンモニア銅錯塩２０〜３０重量％、塩化アンモニウム１０〜２０重量％及びアンモニア１〜１０重量％含有）からなるアルカリエッチング液で７０μｍ銅層を選択的にエッチングして、露出したニッケル層の表面に銅からなる金属柱を形成した。このとき、金属柱はφ２５０μｍの円柱となるようにした。次いで、ニッケル層の金属柱下以外の部分を、硝酸・過酸化水素水溶液からなるエッチング液で選択的に除去することにより、銅及びニッケルからなるφ２５０μｍの円柱状の導電性突起Ａを形成した。露出した１０μｍの銅層表面に、樹脂との密着性を良くするために化学リン系処理を施した。
【００２５】
第１樹脂層１の形成には、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）を用いた。流動状のワニス状態の粘度４０Ｐａ・ｓの上記樹脂を、印刷機ＶＥ−５００（東レエンジニアリング（株）製）で印刷した。１８はマスクを、１７はスキージを示す。印刷後、８０℃で３０分、乾燥し流動性がなくなった半硬化状態とし第１樹脂層１を形成した。乾燥後の第１樹脂層１の厚さ（水平部分での厚み；以下同様）は、２０μｍであった。
次に、ＫＳ６６００に無機粒子（二酸化ケイ素）を７５％含有させた樹脂を、流動状のワニス状態で第１樹脂層１の上に印刷した。第１樹脂層１と同様、８０℃で３０分、乾燥し流動性がなくなった半硬化状態の第２樹脂層２を形成した（図１（ｂ）。乾燥後の第２樹脂層２の厚さは３０μｍであった。
図１（ｃ）に示すように、第２樹脂層２の上に、流動状のワニス状態のＫＳ６６００を印刷した。塗布後、８０℃、３０分で乾燥し流動性がなくなった半硬化状態に半硬化し第３樹脂層３とした。乾燥後の第３樹脂層３の厚さは２５μｍであった。
【００２６】
金属箔７に第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる３層の半硬化状態の樹脂層を形成後、図１（ｄ）に示すように、埋め込まれた導電性突起Ａの端面を絶縁樹脂層表面に露出させるため、絶縁樹脂層が半硬化状態のまま、市販用研磨紙で研磨した。研磨時間は、２５０ｍｍｘ２５０ｍｍの金属箔上の絶縁樹脂層表面を＃４００の研磨紙で３０分／枚で研磨することができた。比較として行った絶縁樹脂層を完全に硬化した部材を研磨した場合は、同研磨紙で６０分／枚であった。
図１（ｅ）に示すように、研磨後、１８０℃で３０分間、２２０℃で１０分間加熱して、半硬化状態にある３層の樹脂層を完全に硬化し硬化樹脂層４、５、６とした。
硬化樹脂層を形成した後の半導体パッケージ用の本部材は、樹脂を完全に硬化させた後もそりやうねりがなく平坦であった。また、得られた部材を用いて、金属箔表面（導電性突起と反対面）を、メルテックス社製エープロセス液を用いてエッチングし、回路形成した。その後、回路表面及び導電性突起の露出面に電解ニッケル／金メッキを施すことにより、半導体パッケージ用基板を作製した。得られた半導体パッケージ用基板も同様に平坦であった。また、樹脂層と銅のピール強度も１．２ｋｇ／ｃｍと、無機粒子を高比率（６０重量％）で配合させた樹脂と銅のピール強度０．５ｋｇ／ｃｍに比べ強かった。
【００２７】
実施例２
図２に本実施例の工程の断面図を示す。以下、工程に沿って説明する。
図２（ａ）の、導電性突起Ａを有する金属箔７は、以下のようにして作製した。厚さ１００μｍの銅層、０．２μｍのニッケル層、５μｍの銅層からなる３層金属箔（日本電解（株）製）を、フォトドライフィルムＨ−Ｋ３５０（日立化成工業（株）製）を用いてパターンを形成し、メルテックス社製エープロセス液（アンモニア銅錯塩２０〜３０重量％、塩化アンモニウム１０〜２０重量％及びアンモニア１〜１０重量％含有）からなるアルカリエッチング液で１００μｍ銅層を選択的にエッチングして、露出したニッケル層の表面に銅からなる金属柱を形成した。このとき、金属柱はφ２５０μｍの円柱となるようにした。次いで、ニッケル層の金属柱下以外の部分を、硝酸・過酸化水素水溶液からなるエッチング液で選択的に除去することにより、銅及びニッケルからなるφ２５０μｍの円柱状の導電性突起Ａを形成した。露出した５μｍの銅層表面に、樹脂との密着性を良くするために化学リン系処理を施した。
準備した導電性突起を有する金属箔７にサイズ６．５ｘ６．５ｍｍ、厚さ０．０５０ｍｍの半導体チップ１０を、Ａｌ電極Ｂが導電性突起Ａの形成されていない銅箔面に接するように、ダイボンディングペーストＥＮ−Ｘ５０Ｎ（日立化成工業（株）製）１９を用いて固定した。この際、半導体チップのパッド部にダイボンディングペーストが付着しないようにした。
【００２８】
図２（ｂ）は、実施例１と同様に、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）及びこの樹脂と無機粒子からなる樹脂を用いて半硬化状態にある第１樹脂層１、第２樹脂層２及び第３樹脂層３の３層からなる絶縁樹脂層を形成したのち、樹脂が半硬化の状態で研磨を行い、埋め込んだ導電性突起を露出させた後、３層の樹脂を完全に硬化させたときの断面図である。なお、乾燥後の各樹脂層の厚さは、第１樹脂層１が３０μｍ、第２樹脂層２が４０μｍ、第３樹脂層３が３５μｍであった。
図２（ｃ）は、厚さ５μｍの銅層を選択的にエッチングして回路Ｃを形成した形成を行った断面図である。その際、半導体チップ１０搭載部分の銅箔は、チップのパッド部分のみ露出するようにエッチングを行った。
【００２９】
図２（ｄ）に示すのは、露出した半導体チップのＡｌ電極Ｂを、形成した回路Ｃとの接続を行うため、Ａｌ電極Ｂ部分に導電性ペーストのドーデント（ニホンハンダ（株）製）２０を穴埋め印刷し、その後、１８０℃、３０分で硬化させた断面図である。
図２（ｅ）は、実施例１と同様の工程で導電性突起を有した金属箔に３層の半硬化状態の絶縁樹脂層を形成した部材を準備している。
図２（ｆ）は、図２（ｄ）に示す部材に、図２（ｅ）で準備した部材を真空プレス装置により、真空下で加熱圧着した断面図である。加熱することにより半硬化状態の図２（ｃ）の部材の樹脂が一旦軟化し、加圧することにより樹脂が回路間に押し込まれ、図２（ｄ）の部材に接着する。層間の接続は埋め込まれた銅からなる導電性突起Ａと５μｍの銅層から形成した回路Ｃとの間で行っている。
【００３０】
図２（ｆ）の場合、層間の接続は周りの樹脂の接着力で導電性突起Ａと回路Ｃとが接触している状態であるが、より接続信頼性を上げるためには、導電性突起Ａの露出部と回路Ｃとに金めっきを施し、密着性を上げたり、同様箇所に、はんだめっきを施して、プレス接続時又はプレス後にはんだ溶融温度以上に加熱しはんだ接続したり、プレス前に導電性突起Ａの露出部又は回路Ｃの接続部又は両方の部位に導電性接着剤を塗布しておき、プレス時に同時に接着硬化する方法が考えられる。
図２（ｇ）は、加熱圧着した部材の第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる絶縁樹脂層を完全に硬化して、硬化樹脂層１、硬化樹脂層２及び硬化樹脂層３からなる層とした後の断面図である。
硬化後、電解ニッケル／金めっき（大和電機工業（株）製）を行い図２（ｇ）に示すような断面構造を持つ半導体チップが内蔵された半導体パッケージ用基板を作製した。
【００３１】
実施例３
図３に本実施例を行った工程の断面図を示す。ベース基板として、ガラスエポキシ基材１４を絶縁層とする両面配線板を作製し（図３（ａ））、この両面配線板の配線８上に端子部に金バンプ９を備えるＬＳＩ素子１０（厚み５０μｍ）を搭載して、金バンプ９と配線８とを、熱圧着により相互接続させた（図３（ｂ））。このようにして作製された組み立て体を、実施例１と同様にして、シリコーン変性ポリアミドイミド樹脂からなるＫＳ６６００（日立化成工業（株）製）を及びこの樹脂と無機充填材とからなる樹脂を用いて半硬化状態にある第１樹脂層１、第２樹脂層２及び第３樹脂層３からなる３層の絶縁樹脂層を形成した（図３（ｃ））。なお、乾燥後の各樹脂層のソルダーレジスト１２上の厚さは、第１樹脂層１が４０μｍ、第２樹脂層２が６０μｍ、第３樹脂層３が４０μｍであった。半硬化させた後、研磨を行い、ついで、絶縁樹脂層の樹脂を完全に硬化させた。
研磨及び完全硬化して表面が平坦な絶縁樹脂層を形成後、層間接続用のビアをあけ無電解銅めっきを用いたアディティブ法により多層配線を形成し、その上にソルダーレジスト１２を形成して配線パターン１１を形成した（図３（ｄ））。その後、形成した配線パターン１１上に、金バンプ９を備えるＬＳＩ素子１０を搭載して、金バンプ９と配線パターン１１とを、熱圧着により相互接続させ、ＬＳＩ素子１０とソルダーレジスト１２との間には液状エポキシ樹脂（アンダーフィル材）１３をフィルして硬化させ、素子内蔵型３次元半導体パッケージを得た（図３（ｅ））。
【００３２】
【発明の効果】
本発明では、金属箔や配線板用の部材、半導体パッケージ用基板に、特に凹凸のある場合に、密着性の良い樹脂層を、そりやうねりを発生させずに形成することができる。また、該部材を用いて平坦な半導体パッケージや配線板を提供することができる。
【図面の簡単な説明】
【図１】本発明の方法により、導電性突起を有した金属箔に樹脂層を形成する工程の断面図。
【図２】本発明の方法により、導電性突起有した金属箔に半導体チップを埋め込んだ後、樹脂層を形成する工程、及び半導体チップを埋め込んだ後、半導体パッケージ用基板とする工程の断面図。
【図３】本発明の方法を、複数の半導体チップを内蔵した３次元半導体パッケージの製造方法に適用する工程の断面図。
【符号の説明】
１ 第１樹脂層
２ 第２樹脂層
３ 第３樹脂層
４ 硬化第１樹脂層
５ 硬化第２樹脂層
６ 硬化第３樹脂層
７ 導電性突起を有した金属箔
Ａ 導電性突起
８ 配線
９ 金バンプ
１０ 半導体チップ（ＬＳＩ素子）
Ｂ Ａｌ電極
Ｃ 回路
１１ アディティブ法により形成した配線パターン
１２ ソルダーレジスト
１３ アンダーフィル材
１４ ガラスエポキシ基材
１５ スルーホールめっき接続部
１６ ニッケル／金めっきパッド
１７ スキージ
１８ マスク
１９ ダイボンディングペースト
２０ 導電性ペースト
Claims (18)
- 表面に複数の導電性突起を有する配線部材に、硬化前の流動状のワニス状態にある絶縁樹脂を、印刷により、導電性突起が絶縁樹脂で埋め込まれる厚みに塗布する印刷工程、印刷した絶縁樹脂を硬化させる硬化工程、及び、絶縁樹脂を研磨して導電性突起の先端を露出させる研磨工程を含む配線板の製造方法において、配線部材の導電性突起を有する面に、流動状のワニス状態にある絶縁樹脂１を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂１と成分が異なり、流動状のワニス状態にある絶縁樹脂２及び絶縁樹脂２と成分が異なり、流動状のワニス状態にある絶縁樹脂３の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂１の層、絶縁樹脂２の層及び絶縁樹脂３の層の少なくとも３層からなる多層絶縁樹脂層を、導電性突起が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層を研磨して導電性突起の先端を露出させる研磨工程を含む配線板の製造方法。
- 配線板が半導体パッケージ用基板である請求項１記載の配線板の製造方法。
- 配線部材が、表面に複数の導電性突起を有する金属箔である請求項１又は２記載の配線板の製造方法。
- 配線部材が、絶縁樹脂層、絶縁樹脂層両面上の層間接続された導体層、及び絶縁樹脂層の少なくとも片面上に導電性突起を有するものである請求項１又は２記載の配線板の製造方法。
- 硬化工程の後に研磨工程を行なう請求項１〜４いずれかに記載の配線板の製造方法。
- 硬化工程を研磨工程の後に行なう請求項１〜４いずれかに記載の配線板の製造方法。
- 多層絶縁樹脂層を形成する工程において、絶縁樹脂１として配線部材と接着性の良い絶縁樹脂を用い、絶縁樹脂２の層及び絶縁樹脂３の層を含む第２層以上の層に、作製された配線板のそりを低減させる特性を有した絶縁樹脂を使用した請求項１又は６記載の配線板の製造方法。
- 請求項１又は６記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
- 請求項１〜８いずれかに記載の方法により製造された配線板。
- 請求項１〜８いずれかに記載の方法により製造された半導体パッケージ用基板。
- 請求項１０記載の半導体パッケージ用基板を用いた半導体パッケージ。
- 電子部品を配線板に実装した後に絶縁樹脂で埋め込み、絶縁樹脂層を形成し、その絶縁樹脂層の上に配線を設ける、素子内蔵型の配線板の製造方法であって、電子部品を配線板に実装した後、硬化前の流動状のワニス状態にある絶縁樹脂を印刷により塗布して電子部品を埋めこみ、印刷した絶縁樹脂を硬化させて絶縁樹脂層を形成する製造方法において、配線板の電子部品実装面に、流動状のワニス状態にある絶縁樹脂１を印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥し、更に、絶縁樹脂１と成分が異なり、流動状のワニス状態にある絶縁樹脂２及び絶縁樹脂２と成分が異なり、流動状のワニス状態にある絶縁樹脂３の少なくとも２種類の絶縁樹脂を、この順で、各々、印刷し、流動性はなくなるが、完全な硬化に至るまえの、半硬化状態まで乾燥することにより、絶縁樹脂１の層、絶縁樹脂２の層及び絶縁樹脂３の層の少なくとも３層からなる多層絶縁樹脂層を、電子部品が絶縁樹脂で埋め込まれる厚みに形成する工程、多層絶縁樹脂層中の全ての絶縁樹脂を同時に完全に硬化させる硬化工程、及び、多層絶縁樹脂層上に配線を設ける工程を含む配線板の製造方法。
- 電子部品が半導体チップであり、素子内蔵型の配線板が素子内蔵型の半導体パッケージである請求項１２記載の方法。
- 多層絶縁樹脂層を形成する工程の後、多層絶縁樹脂層の表面を平坦に研磨した後に硬化工程を行なう請求項１２又は１３に記載の方法。
- 多層絶縁樹脂層を形成する工程において、絶縁樹脂１として配線板及び電子部品と接着性の良い絶縁樹脂を用い、絶縁樹脂２の層及び絶縁樹脂３の層を含む第２層以上の層に、作製された素子内蔵型の配線板のそりを低減させる特性を有した絶縁樹脂を使用した請求項１２〜１４いずれかに記載の配線板の製造方法。
- 請求項１２〜１４いずれかに記載の半硬化状態で樹脂を積層する工程において、無機又は有機粒子の含有率が異なる樹脂、又は基本樹脂構造が異なる樹脂、を印刷により任意の位置、形状、厚みで形成し、その後、樹脂を積層することにより、絶縁樹脂中に性質の異なる樹脂を任意の箇所に混在させた樹脂層を形成する方法。
- 請求項１２〜１６いずれかに記載の方法により製造された素子内蔵型の配線板。
- 請求項１２〜１６いずれかに記載の方法により製造された素子内蔵型の半導体パッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231310A JP4288912B2 (ja) | 2002-08-08 | 2002-08-08 | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 |
| PCT/JP2003/003399 WO2003100850A1 (fr) | 2002-05-28 | 2003-03-20 | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production |
| AU2003220938A AU2003220938A1 (en) | 2002-05-28 | 2003-03-20 | Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them |
| TW092106854A TWI228785B (en) | 2002-05-28 | 2003-03-25 | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231310A JP4288912B2 (ja) | 2002-08-08 | 2002-08-08 | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071946A JP2004071946A (ja) | 2004-03-04 |
| JP4288912B2 true JP4288912B2 (ja) | 2009-07-01 |
Family
ID=32017116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231310A Expired - Fee Related JP4288912B2 (ja) | 2002-05-28 | 2002-08-08 | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4288912B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI117812B (fi) * | 2004-08-05 | 2007-02-28 | Imbera Electronics Oy | Komponentin sisältävän kerroksen valmistaminen |
| JP5114041B2 (ja) * | 2006-01-13 | 2013-01-09 | 日本シイエムケイ株式会社 | 半導体素子内蔵プリント配線板及びその製造方法 |
| FR2903811B1 (fr) * | 2006-07-12 | 2008-08-29 | Commissariat Energie Atomique | Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif |
| JP5092050B1 (ja) * | 2011-10-28 | 2012-12-05 | 積水化学工業株式会社 | 積層体 |
| JP5346363B2 (ja) * | 2011-10-28 | 2013-11-20 | 積水化学工業株式会社 | 積層体 |
| JP6015024B2 (ja) * | 2012-02-20 | 2016-10-26 | 大日本印刷株式会社 | サスペンション用基板の製造方法 |
| KR101865873B1 (ko) * | 2016-11-09 | 2018-06-11 | 해성디에스 주식회사 | 반도체 패키지 기판의 제조 방법 |
| JP7136532B2 (ja) * | 2018-03-30 | 2022-09-13 | ミネベアミツミ株式会社 | モジュールの製造方法及び光学モジュールの製造方法 |
| CN112868273B (zh) * | 2018-10-16 | 2023-08-29 | 株式会社富士 | 电路形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748895B2 (ja) * | 1995-08-11 | 1998-05-13 | 日本電気株式会社 | 印刷配線板の製造方法 |
| TW495436B (en) * | 1999-06-10 | 2002-07-21 | Toyo Kohan Co Ltd | Clad plate of interposer formation for semiconductor device, interposer for semiconductor device, and their manufacturing methods |
| JP2001007529A (ja) * | 1999-06-23 | 2001-01-12 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法 |
-
2002
- 2002-08-08 JP JP2002231310A patent/JP4288912B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004071946A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018866B2 (en) | Circuit component built-in module with embedded semiconductor chip and method of manufacturing | |
| JP4093186B2 (ja) | 半導体装置の製造方法 | |
| CN100397640C (zh) | 电路元件内置模块及其制造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4418833B2 (ja) | 回路基板の製造方法 | |
| JP2022009941A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| KR20030008607A (ko) | 고접착력 3층 구조 ａｃａ 필름 | |
| JP4337358B2 (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
| US20200105651A1 (en) | Wiring board | |
| JP4176961B2 (ja) | 半導体装置 | |
| JPWO2006100909A1 (ja) | 半導体装置及びその製造方法 | |
| JP2004507089A (ja) | 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法 | |
| US8415796B2 (en) | Semiconductor device having a multilayer structure | |
| JP4288912B2 (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| CN101106094A (zh) | 内埋式晶片封装结构及其制程 | |
| JP2008537355A (ja) | 金属薄片を利用した受動素子及び半導体パッケージの製造方法 | |
| JP4073830B2 (ja) | 半導体チップ内蔵モジュールの製造方法 | |
| JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP3718190B2 (ja) | 面実装構造体の形成方法および面実装構造体 | |
| KR101897609B1 (ko) | 회로 기판에서의 레진을 충진하는 방법 및 그 방법에 의해 제조된 회로 기판 | |
| JP2000312068A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |