[go: up one dir, main page]

JPWO2007126090A1 - 回路基板、電子デバイス装置及び回路基板の製造方法 - Google Patents

回路基板、電子デバイス装置及び回路基板の製造方法 Download PDF

Info

Publication number
JPWO2007126090A1
JPWO2007126090A1 JP2008513315A JP2008513315A JPWO2007126090A1 JP WO2007126090 A1 JPWO2007126090 A1 JP WO2007126090A1 JP 2008513315 A JP2008513315 A JP 2008513315A JP 2008513315 A JP2008513315 A JP 2008513315A JP WO2007126090 A1 JPWO2007126090 A1 JP WO2007126090A1
Authority
JP
Japan
Prior art keywords
circuit board
conductor wiring
wiring
functional element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008513315A
Other languages
English (en)
Inventor
船矢　琢央
琢央 船矢
山道　新太郎
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2007126090A1 publication Critical patent/JPWO2007126090A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

ソルダーレジストを形成せずに導体配線に直接電子部品の表面実装等が可能であり、高速伝送特性に優れ、内蔵する機能素子の電極端子の配線ルールを拡大し、電子デバイスと接続する工程において作業性及び信頼性に優れた実装が可能な回路基板、電子デバイス装置及び回路基板の製造方法を提供する。電極端子５を有する機能素子１と、機能素子１を内蔵し表裏面に夫々導体配線が少なくとも１層形成された基材と、電極端子５と基材に形成された導体配線３とを接続するビア６と、を有し、基材の表面側か又は裏面側のいずれか一方に形成された導体配線は基材から外部に露出した面が基材における導体配線が形成された面と同一平面に位置するか又はそれより内側に位置する。

Description

本発明は、回路基板、電子デバイス装置及び回路基板の製造方法に関し、特に機能素子を内蔵する回路基板、この回路基板を備えた電子デバイス装置及びこの回路基板の製造方法に関する。
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
近時、機能素子の高性能化及び小型化に伴い、機能素子を搭載する回路基板の配線密度の高密度化が重要な技術的課題になっている。
例えば特許文献１に開示された技術は、金属板上に機能素子としての半導体素子を嵌め込むためのキャビティを有する絶縁層を形成し、キャビティ内部に半導体素子を電極端子が設けられた活性面を上に、所謂フェースアップで金属板上に搭載し、その後、感光性樹脂を使用してセミアデイティブ法によるビルドアップ配線層を少なくとも１層形成し、IＣ（Integrated Circuit）パッケージとして使用するというものである。
また、例えば、特許文献２には突起電極が設けられた半導体素子と、半導体素子の突起電極に対応する部分に突起箇所を有する型基板とを向かい合わせて貼り合わせ、半導体素子と型基板の隙間に樹脂を流し込み、樹脂を硬化させた後に型基板を除去して得られる突起電極上部の樹脂に設けられた窪みにはんだボールを形成することによって半導体パッケージを形成する技術が開示されている。
また、例えば特許文献３に開示された技術は、金属型板の上に予めＢＧＡ（Ball Grid Array）の電極パッドを形成し、ビルドアップした導体配線上に半導体素子をフリッブチップ接続して、アンダーフィル樹脂を流し込み、半導体素子が接続された基板をモールド樹脂により封止して、金属型板を取り除くことで、ＢＧＡの電極パッドを表面に露出させ半導体パッケージを形成するというものである。
例えば特許文献４に開示された技術は、半導体素子をフリップチップ接続などにより回路基板に接続した後、この半導体素子が接続された基板と、キャビティが設けられ導電性ペースト等を充填した貫通ビアを有する回路基板とを交互に積層し、最下層の基板にはんだボールを設けることにより半導体積層パッケージを形成するというものである。
例えば特許文献５に開示された技術は、パッケージ基板の上に下段半導体素子と上段半導体素子とが順次積層された状態で、下段半導体素子とパッケージ基板とがワイヤボンディング接続されて樹脂封止されている。そして、下段半導体素子と上段半導体素子との間にスペーサチップが介挿され、このスペーサチップには複数のビアホール及び接続配線層が設けられており、これらのビアホールと接続配線層とを介して下段半導体素子の配線群と上段半導体素子の対応する配線群とがフリップチッブ接続されて一体化されているというものである。
また例えば、特許文献６乃至１０には、コア基板に凹部を形成し、この凹部の内部に半導体素子を電極端子が設けられた活性面を上に、所謂フェースアップで接着剤を使用して搭載し、半導体素子の電極端子上に配線層をビルドアップし、ビアホールを介して直接パッケージ配線を引き出す技術が開示されている。
また、特許文献１１には、コア基板に貫通孔を形成し、この貫通孔に半導体素子を電極端子が設けられた活性面を上にして収容し、半導体素子の裏面側にヒートシンクを直接取り付け、半導体素子の電極端子上に配線層をビルドアップし、ビアホールを介して直接パッケージ配線を引き出す技術及び多層プリント配線板内にＩＣチップを収容する技術が開示されている。
特開平１１−２３３６７８号公報 特開２００２−３５９３２４号公報 特開２００３−２２９５１２号公報 特開２００２−０６４１７８号公報 特開２００５−２１７２０５号公報 特開２００１−３３２８６３号公報 特開２００１−３３９１６５号公報 特開２００２−０８４０７４号公報 特開２００２−１７０８４０号公報 特開２００２−２４６５０４号公報 特開２００１−３５２１７４号公報
しかしながら、上述の従来技術には以下のような問題点がある。特許文献１に開示された技術は、配線層の形成に感光性樹脂を使用する場合は、この感光性樹脂がシリカフィラ又はガラスクロス等を含有すると解像度を失うため、これらを含有することができず、このため樹脂層の強度信頼性が十分ではなく、パッケージとして信頼性が十分ではないという問題点がある。また、半導体素子の電極端子が設けられた面側にのみビルドアップ配線が形成されるため、パッケージとして以外は回路基板として使用できないという問題点もある。また更に、放熱を必要としない半導体パッケージの場合は、金属板を付けたままのパッケージでは必要以上に重量が重く、また外形が厚くなるという問題点もある。
特許文献２に開示された技術では、突起電極が設けられた半導体素子と、半導体素子の突起電極に対応する部分に突起箇所を有する型基板とを向かい合わせて貼り合わせるため、半導体パッケージは半導体素子と同じ大きさに形成されることになり、半導体素子の配線ルールが狭ピッチである場合、この配線ルールを広げることができず、表面実装等に使用することができないという問題点がある。また、型基板と突起電極との貼り合わせの際にずれが生じることにより、突起電極上部の開口面積が小さくなり、これによってはんだボールの濡れ性を阻害する虞があるという問題点もある。更に、半導体素子の電極端子が設けられた面側にのみ突起電極を形成するため、配線としての機能は無く、回路基板として使用できないという問題点もある。
特許文献３に開示された技術では、半導体素子の電極端子が設けられた面側にのみ配線が形成されるため、パッケージとして以外は回路基板として使用できないという問題点がある。また、半導体素子の裏面に金属放熱板を取り付けることができず、放熱効果が期待できないという問題点もある。更に、回路基板配線層を形成した後に半導体素子を通常のフリップチップ接続によって接続しているため、回路基板製造及び半導体素子搭載にかかるコストは通常と変わらず、低コスト化が期待できないという問題点もある。
特許文献４に開示された技術では、キャビティが設けられた基板と半導体素子が接続された基板とを交互に積層し、熱プレスによって一括で一体化することによって形成されるため、半導体素子の上下には剛性の小さい有機樹脂層が存在し、加圧と同時に脆い半導体シリコン又はＧａＡｓ等が割れる虞があるという問題がある。また、半導体素子が搭載される樹脂層に形成される配線回路は、片面銅張板を使用し、エッチングによって形成されるために、セミアディティブ法等に比べて狭ピッチの配線がパッケージ内部に形成できないという問題点もある。また更に、半導体素子を通常のフリップチップ接続によって接続しているため、回路基板製造及び半導体素子搭載にかかるコストは通常と変わらず、低コスト化が期待できないという問題点もある。
特許文献５に開示された技術は、半導体素子と同じ大きさの半導体パッケージとすると、半導体素子のサイズ以上に配線を広げることができず、半導体装置の配線ルールが狭ピッチである場合には、面積に限りが有り、配線ルールを広げることができず、表面実装等において従来の搭載精度で従来のマザーボードに実装することができないという問題点がある。また、パッケージ基板の片面にのみ配線層が露出している構造であり、パッケージとして以外は回路基板として使用できないという問題点がある。また、他の電子部品と接続する際は、表面実装でマザーボードを介しての接続となるため、配線距離が非常に長く、パッケージ内部のみの高速電気特性は良いが、製品としては高速電気特性が悪いという問題点もある。
特許文献６乃至１０に開示された技術では、コア基板において半導体素子の搭載位置の直下に位置するのは、有機樹脂により形成されたコア基板であり、半導体素子をコア基板の凹部に搭載する際の加圧等により、樹脂の上で曲げ応力が加わり、１００μｍ程度より薄い半導体素子の場合には割れてしまうことがあるという問題点がある。また、このコア基板にドリル等を使用してビアホール等を形成する場合には、樹脂の剛性が弱いため、ドリル加工時にビアホール周辺に半導体素子が内蔵されている場合、応力が加わり割れてしまう虞があるため、内蔵されている半導体素子に近接してビアホールを形成することができず、これによりコア基板外形サイズが大きくなってしまうという問題点もある。
特許文献１１に開示された技術では、ヒートシンクにフェースアップで半導体素子を搭載し、電極端子上から導体配線層をビルドアップしているため、ヒートシンク側には導体配線層がなく、回路基板として使用することができないという問題点がある。また、多層プリント配線板内にＩＣチップを収容する方法では、多層プリント配線基板表裏面にソルダーレジストを形成して他の電子部品と接続する必要があり、高い接続信頼性が得られないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、ソルダーレジストを形成せずに導体配線に直接電子部品の表面実装等が可能であり、高速伝送特性に優れ、内蔵する機能素子の電極端子の配線ルールを拡大し、電子デバイスと接続する工程において作業性及び信頼性に優れた実装が可能な回路基板、電子デバイス装置及び回路基板の製造方法を提供することを目的とする。
本発明に係る回路基板は、電極端子を有する機能素子と、前記機能素子を内蔵し表裏面に夫々導体配線が少なくとも１層形成された基材と、前記電極端子と前記基材に形成された導体配線とを接続するビアと、を有し、前記基材の表面側か又は裏面側のいずれか一方に形成された導体配線は前記基材から外部に露出した面が前記基材における前記導体配線が形成された面と同一平面に位置するか又はそれより内側に位置することを特徴とする。
これにより、３次元的に機能素子を短距離で回路基板内に集積することが可能になり、よって高速伝送特性に優れた製品が形成できる。機能素子を内蔵した回路基板の外形は内蔵される機能素子の外形よりも大きいため、機能素子の電極端子の配線ルールを回路基板表裏において拡大し、この後の工程において回路基板と電子デバイスとを接続するときに作業性及び信頼性の優れた実装が可能になる。また、基材の表面側か又は裏面側のいずれか一方に形成された導体配線の基材から外部に露出した面が基材における導体配線が形成された面と同一平面に位置するか又はそれより内側に位置するため、ソルダーレジストを形成せずに導体配線に直接電子部品の表面実装及び半導体フリップチップ接続等を行うことができる。
本発明に係る他の回路基板は、表面に垂直に延びるように形成された電極端子を有する機能素子と、前記機能素子を内蔵し表裏面に夫々導体配線が少なくとも１層形成された基材と、前記電極端子と前記基材の表面側に形成された導体配線とを接続するビアと、を有し、前記基材の裏面側に形成された導体配線は前記基材から外部に露出した面が前記基材における前記導体配線が形成された面と同一平面に位置するか又はそれより内側に位置することを特徴とする。
前記基材は少なくとも１層の樹脂層からなることが好ましい。
前記基材は少なくとも３層の樹脂層からなり、前記基材の前記機能素子の側面に接触している絶縁層は他の絶縁層よりも熱膨張係数が小さいことが好ましい。
また、前記機能素子の側面に接触している樹脂層の熱膨張係数は前記機能素子の熱膨張係数の＋３０％以内であることが好ましい。
前記基材は表裏面に複数層の導体配線層を有し、異なる導体配線層の導体配線同士を接続する少なくとも１個のビアを有することができる。
また、前記基材の表面及び裏面に設けられた導体配線同士を接続する少なくとも１個のビアを有することができる。
前記基材の表面及び裏面に設けられた導体配線同士を接続するビアは、前記機能素子を挟む両側面に形成されていることが好ましい。
前記基材の表面又は裏面のいずれか一方において最外面に位置する樹脂層の表面よりも内側に位置する導体配線は前記機能素子の裏面側に設けられることができる。
前記機能素子の上下に位置する導体配線同士を接続する少なくとも１個のビアが設けられる前記導体配線間の組み合わせが２種類以上存在することが好ましい。
前記機能素子の表面側に導体配線層が２層以上形成され、前記機能素子の電極端子がその直上に形成された導体配線層以外の導体配線層に設けられた導体配線と少なくとも１個のビアを介して接続されていることができる。
前記機能素子の上下に位置する導体配線層が３層以上形成され、各導体配線層に設けられた導体配線は直上又は直下に位置する導体配線層以外の導体配線層に設けられた導体配線と少なくとも１個のビアを介して接続されていることが好ましい。
前記ビアの基材厚さ方向の内径の拡大方向は全て同一方向に向いていることが好ましい。
なお、上述の回路基板をコア基板とし、前記コア基板の表裏面に導電配線層を少なくとも１層設けることもできる。
本発明に係る回路基板は、少なくとも１種類の機能素子を２個以上内蔵することもできる。
また、本発明に係る回路基板は、少なくとも２個の機能素子を内蔵し、前記少なくとも２個の機能素子の間が導体配線を通して電気的に接続されることもできる。
また、本発明に係る回路基板は、全ての機能素子が、前記基板厚さ方向に対して水平方向に設置されていてもよい。
更に、全ての機能素子の電極端子が基材厚さ方向に対して同一方向を向いていてもよい。
−部又は全ての機能素子は電子部品であり、前記電子部品はＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなるはんだによって導体配線に接続されていてもよい。
本発明に係る回路基板は、複数個の上述の回路基板が基材厚さ方向に配置され、少なくとも１組の上部に配置された回路基板の機能素子と下部に配置された回路基板の機能素子とが導体配線を通して電気的に接続されることが好ましい。
少なくとも１組の上部に配置された回路基板の機能素子と下部に配置された回路基板の機能素子は前記電極端子が向かい合うように配置されていることが好ましい。
なお、少なくとも１組の上部に配置された回路基板の機能素子と下部に配置された回路基板の機能素子との間に導電ペースト又ははんだベーストによるビアを有することができる。
前記回路基板はＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなる導電性ペースト又は無鉛はんだペーストによるビアと接着層とを介して複数の絶縁層、ビア及び導体配線から形成される多層配線基板に接続されていることが好ましい。
回路基板の表裏面に開口部を設けたソルダーレジストを設けることもできる。
本発明に係る回路基板は、上述の回路基板を更に内蔵することもできる。
本発明に係る電子デバイス装置は、前記回路基板を備えていることを特徴とする。
本発明に係る回路基板の製造方法は、支持板の上に導体配線を少なくとも１層形成する工程と、前記導体配線上に機能素子を搭載する工程と、前記機能素子の外周を樹脂層により封止して前記機能素子を内蔵する工程と、前記機能素子の電極端子部分にビアを形成する工程と、前記機能素子の上に配線層を少なくとも１層形成する工程と、前記支持板を取り除く工程と、を有することを特徴とする。
このように、支持板の上に導体配線層を形成し、この上に機能素子を搭載することで、機能素子が脆い場合においても、搭載時の加圧による力によって機能素子が変形したり破損したりする虞が減少する。また、この後の工程において、絶縁樹脂層をプレス又はラミネート等により機能素子の外周に供給する場合においても、下地に支持板があるため、機能素子を破損せずに信頼性の高い製品が製造可能である。また更に、支持板を付けたままの状態で、機能素子の電極端子部分上方に導体配線層をビルドアップできるため、絶縁樹脂層の総膜厚が薄い場合であっても、ビアホール加工、めっき工程及び絶縁樹脂層の供給工程において、回路基板の曲げ等による機能素子の破損の虞が減少し、作業性に優れる。
また、支持板上に形成された導体配線に対して直接ビアホールを形成することが可能であり、このとき支持板が金属であれば、無電解めっきをせずにアスペクト比の大きいビアホールの内部のめっき加工が可能であり、電気的信頼性を高めることができる。
また、最終的にこの支持板を除去して回路基板裏面の導体配線を露出させるため、支持板が存在していた部分においては導体配線表面が絶縁樹脂表面より同じ位置か又は内側に窪んだ形状とすることができ、これによりソルダーレジストを供給しなくとも表面の絶縁樹脂層がソルダーレジストの役割を果たし、且つ支持板の上に形成された導体配線の高さは均一であるため半導体素子等の実装時に高い接続信頼性を得ることができる。
また更に、機能素子の回路基板への接続と回路基板の形成とを同時に行うことができるため、従来の回路基板形成に必要な費用と機能素子の実装に必要な費用の合計であるパッケージ全体として形成するために必要なコストを削減することができる。
また、本発明に係る回路基板の他の製造方法は、支持板の上に導体配線を少なくとも１層形成する工程と、前記導体配線の上に樹脂層を少なくとも１層形成する工程と、前記樹脂層上に機能素子を搭載する工程と、前記機能素子の外周を樹脂層により封止して前記機能素子を内蔵する工程と、前記機能素子の電極端子部分にビアを形成する工程と、前記機能素子の上に配線層を少なくとも１層形成する工程と、前記支持板を取り除く工程と、を有することを特徴とする。
前記機能素子を２種類以上搭載してもよい。
また、一部又は全ての機能素子は電子部品であり、前記電子部品をＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなるはんだによって導体配線に接続することによって搭載する工程を有することもできる。
前記絶縁樹脂に前記支持板と反対側の面からビアホールを形成する工程と、前記ビアホールの内部を金属めっきする工程と、を有していてもよい。
上述の回路基板の製造方法によって形成された回路基板をコア基板とし、前記コア基板の表裏面に導体配線層をビルドアップする工程を有することもできる。
上述の回路基板の製造方法によって形成された回路基板を２個上下に対向させ、前記２個の回路基板の間に導電性ペースト又ははんだペーストによるビアを有する接着層を挟んで接続する工程を有することもできる。
支持板の上に、配線層を少なくとも１層形成する工程と、２個の上述の製造方法によって形成された回路基板を２個上下に対向させ、前記２個の回路基板の間に導電性ペースト又ははんだペーストによるビアを有する接着層を挟んで接続する工程を有することもできる。
前記２個の回路基板のうち少なくとも１個は支持基板除去前のものを使用し、前記支持板を除去する工程を有していてもよい。
上述の回路基板と他の回路基板とを２個上下に対向させ、前記２個の回路基板間に導電性ペースト又は無鉛はんだペーストによるビアを有する接着層を挟んで接続する工程を少なくとも１回行うことが好ましい。
前記２個の回路基板のうち少なくとも１個は支持基板除去前のものを使用し、前記支持板を除去する工程を有していてもよい。
前記導電性ペースト又は無鉛はんだペーストがＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなっていてもよい。
前記支持板が銅、鉄、ニッケル、クロム、アルミ、チタン、シリコン、窒素及び酸素からなる群から選択された少なくとも１種の元素を含む材料からなることが好ましい。
上述の製造方法によって形成した回路基板の表裏面の少なくとも一方に、開口部を設けたソルダーレジストを形成することもできる。
本発明において、機能素子１としては、Ｓｉ、ＧａＡｓ、Ｌｉ ＴａＯ３、ＬｉＮｂＯ３、水晶等に配線形成された半導体素子、ＳＡＷ（Surface Acoustic Wave：表面弾性波）フィルタ又は薄膜機能素子等の能動素子若しくはコンデンサ、抵抗及びインダクタ等の受動素子からなるチップ部品等がプリント基板又はフレキシブル基板等に配線形成されたものが好適に使用されるがこれらに限定されない。
また、本発明におけるビアホールの形成方法は、ＵＶ（Ultra-Violet）−ＹＡＧ（Yttrium Aluminum Garnet）レーザ又はＣＯ2レーザ等のレーザによる開口が好適に使用されるが、これらに限定されない。また、絶縁樹脂層を感光性樹脂とし、これを露光現像することによってビアを開口することもできる。また、導体ビアは、ビア開ロ部にめっき法により金、銀、銅又はニッケル等の導体金属をビア側面にのみめっきすることによるコンフォーマルビア又はビア開口部にめっき金属を充填させることによるフィルドビア等が好適であるがこれらに限定されない。
本発明において外部に露出している導体配線は、例えば導体配線を銅めっきにより形成した場合であっても、その表面に無電解めっき、電解めっき、印刷処理等によって銅、ニッケル、金、銀又はＳｎ−Ａｇはんだ等の薄膜を形成することで好適に形成することができるが、導体配線表面の材質はこれらに限定されない。
また、本発明による回路基板の最表面には、表面に露出させる導体配線の面積を制限してその酸化を防ぐため及びはんだを使用して電子部品等を実装する際等に導体電極配線間でショートが発生するのを防ぐため、必要な箇所にのみ開口部を設けたソルダーレジスト層を好適に形成することが可能である。更に、その開口部から露出した導体配線の表面に無電解めっき、電解めっき又は印刷処理等によって銅、ニッケル、金、銀、Ｓｎ−Ａｇはんだ等の薄膜を形成することで、酸化防止効果を有し、また、はんだ濡れ性に優れた導体配線の形成が可能である。
本発明における支持板としてはシリコン、ガラス、アルミナ、ガラスセラミックス、窒化チタン又は窒化アルミ等のセラミクス、銅、ステンレス、鉄又はニッケル等の金属、若しくは厚いポリイミド等の有機樹脂が好適に使用されるがこれらに限定されない。
本発明によれば、表面側か又は裏面側のいずれか一方に形成された導体配線の基材から外部に露出した面が基材における導体配線が形成された面と同一平面に位置するか又はそれより内側に位置するため、ソルダーレジストを形成せずに導体配線に直接電子部品の表面実装及び半導体フリップチップ接続等を行うことができる。このとき、機能素子を内蔵した回路基板の外形は内蔵される機能素子の外形よりも大きいため、機能素子の電極端子の配線ルールを回路基板表裏において拡大しているため、作業性及び信頼性の優れた実装が可能になる。そして、３次元的に機能素子を短距離で回路基板内に集積することが可能になるため、高速伝送特性に優れた回路基板及び回路基板を備えた電子デバイス装置を形成することができる。
本発明の第１実施形態に係る回路基板を示す模式的断面図である。 本発明の第２実施形態に係る回路基板を示す模式的断面図である。 本発明の第３実施形態に係る回路基板を示す模式的断面図である。 （ａ）及び（ｂ）は本発明の第４実施形態に係る回路基板を示す模式的断面図である。 （ａ）乃至（ｇ）は本発明の第４実施形態に係る回路基板の製造方法を段階的に示す模式図である。 （ａ）及び（ｂ）は本発明の第５実施形態に係る回路基板を示す模式的断面図である。 （ａ）乃至（ｊ ）は本発明の第５実施形態に係る回路基板を示す模式的断面図である。 本発明の第６実施形態に係る回路基板を示す模式的断面図である。 （ａ）及び（ｂ）は本発明の第６実施形態に係る回路基板の製造方法を段階的に示す模式図である。 （ａ）乃至（ｃ）は本発明の第６実施形態に係る回路基板の製造方法を段階的に示す模式図である。 本発明の第７実施形態に係る回路基板を示す模式的断面図である。 本発明の第８実施形態に係る回路基板を示す模式的断面図である。 本発明の第９実施形態に係る回路基板を示す模式的断面図である。 本発明の第１０実施形態に係る回路基板を示す模式的断面図である。 本発明の第１１実施形態に係る回路基板を示す模式的断面図である。 本発明の第１２実施形態に係る回路基板を示す模式的断面図である。 （ａ）及び（ｂ）は本発明の第１２実施形態に係る回路基板の製造方法を段階的に示す模式図である。 本発明の第１３実施形態に係る回路基板を示す模式的断面図である。 （ａ）乃至（ｅ）は本発明の第１３実施形態に係る回路基板の製造方法を段階的に示す模式図である。 本発明の第１４実施形態に係る回路基板を示す模式的断面図である。 本発明の第１５実施形態に係る回路基板を示す模式的断面図である。 （ａ）乃至（ｃ）は本発明の第１５実施形態に係る回路基板の製造方法を段階的に示す模式図である。 本発明の第１６実施形態に係る回路基板を示す模式的断面図である。 本発明の第１６実施形態に係る回路基板の製造方法のステップ１を示す模式図である。 本発明の第１６実施形態に係る回路基板の製造方法のステップ３を示す模式図である。 本発明の第１６実施形態に係る回路基板の製造方法のステップ３を示す模式図である。 本発明の第１６実施形態に係る回路基板の他の製造方法のステップ１を示す模式図である。 本発明の第１６実施形態に係る回路基板の他の製造方法のステップ２を示す模式図である。 本発明の第１６実施形態に係る回路基板の他の製造方法のステップ３を示す模式図である。 本発明の第１６実施形態に係る回路基板の更に他の製造方法のステップ１を示す模式図である。 本発明の第１６実施形態に係る回路基板の更に他の製造方法のステップ２を示す模式図である。 本発明の第１６実施形態に係る回路基板の更に他の製造方法のステップ３を示す模式図である。 本発明の第１７実施形態に係る回路基板を示す模式的断面図である。 本発明の第１８実施形態に係る回路基板を示す模式的断面図である。 （ａ）及び（ｂ）は本発明の第１８実施形態に係る回路基板３２２の製造方法を段階的に示す模式図である。 本発明の第１９実施形態に係る回路基板を示す模式的断面図である。
符号の説明
１、１２、３１、３２ ； 機能素子
２、４０ ； 接着層
３、３ａ、３ｂ、４、４ａ、４ｂ、２５、２６、１０２、１０３ ； 導体配線
５、１３ ； 電極端子
６、７、７ａ、７ｂ、７ｃ、７d、１４、１５ａ、１５ｂ、１６、２３、２４、４５、９２、９３、９５、９６ ； 導体ビア．
８、９、１０、１１、２１、２２、９４ ； 絶縁樹脂層
５１ ； ソルダーレジスト
５２ ； 開口部
６６、６７、１１５ ； ビアホール
９１、３０１、３０２、３０３、３２１、３２２ ； 回路基板
１０１ ； 支持板
３０５、３０６ ； ビルドアップ層
３０８ ； 多層配線基板
次に、本発明の実施形態について、添付の図面を参照して詳細に説明する。先ず、本発明の第１実施形態について説明する。図１は本実施形態に係る回路基板を示す模式的断面図である。本実施形態に係る回路基板は、表面に電極端子５及び絶縁樹脂層９を有する機能素子１が回路基板の基材としての絶縁樹脂層８に封止されており、絶縁樹脂層８の表面に形成された導体配線３と機能素子１の電極端子５とが導体ビア６を介して接続されている。また、機能素子１の裏面と絶縁樹脂層８の裏面に露出して形成された導体配線４とが絶縁樹脂層８内部で接着層２によって接着されている。図１において、導体配線４の外部に露出している面は絶縁樹脂層８の裏面と同一平面に位置しているが、本実施形態においては導体配線４の外部に露出している面が必ずしも絶縁樹脂層８の裏面と同一平面に位置している必要はなく、導体配線４の側面が絶縁樹脂層８と接していればよい。即ち、導体配線４は一面を外部に露出させた状態で絶縁樹脂層８に埋没していてもよい。これにより、本実施形態に係る回路基板が構成されている。
機能素子１としては、表面に銅からなる電極端子５を有し、ＧａＡｓ又はシリコンを基材とした機能素子を使用することができる。また、導体配線３及び４は５乃至２０μｍの厚さで銅めっき等によって形成することができる。また、その他にも銅、ニッケル、金、銀又は無鉛はんだ等の１種類以上を使用してめっき法又は印刷法等によって形成することができるが、これらに限定されない。また、絶縁樹脂層８の表面に形成された導体配線３と機能素子１の表面に形成された電極端子５とを接続する導体ビア６は、ビアホール内部を銅めっき処理すること等により形成することができる。
回路基板の基材である絶縁樹脂層８としては、例えば、エポキシ基材で内部にガラスクロスを含有したもの、アラミド不織布を含有したもの又はアラミドフィルムを含有したもの等、エポキシ、ポリイミド又は液晶ポリマー等の樹脂をベースにし、これらの樹脂の内部に高強度化及び高速伝送性向上を目的として、アラミド不職布、アラミドフィルム、ガラスクロス及びシリカフィルム等を含有させたもの、又はポリイミド等が好適に使用されるがこれらに限定されない。また、本実施形態に係る回路基板の構造は、絶縁樹脂層８の内部に機能素子１が内蔵されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに機能素子１を使用することも可能である。
絶縁樹脂層８の裏面に露出して形成された導体配線４は、その外部に露出している面が絶縁樹脂層８の裏面と同一平面か又は２０μｍ以下の深さで埋没して形成することができる。
機能素子１の裏面は、接着層２としてダイアタッチメントフィルムと呼ばれる半硬化樹脂によって導体配線４と接続することができる。ダイアタッチメントフイルムとしては、リンテツク（株）社製「ＬＥ−４０００」（商品名）、「ＬＥ−５０００」（商品名）及び日立化成工業（株）社製「ＤＦ４０２」（商品名）のいずれを使用することも可能である。
接着層２によって機能素子１の裏面と導体配線４とが接着され、これにより、機能素子１が発熱する場合には、導体配線４を通してこの熱を回路基板の外部に放出することができ、これにより製品の信頼性向上を得ることができる。また、導体配線４において、直上に機能素子１が搭載される部位を、予め機能素子１の裏面の外形と同一の形状を有するようにパターン形成すれば、より効率の高い放熱効果を得ることができ、同時に回路基板の外部からの衝撃から機能素子１を保護する役割も果たすため、更に回路基板の信頼性を向上させることができる。特に、機能素子１の厚さが２００μｍ以下の場合には、導体配線４において直上に機能素子１が搭載される部位を、予め機能素子１の裏面の外形と同一の形状を有するようにパターン形成し、回路基板の外部からの衝撃から機能素子１を保護することが望ましい。
また、回路基板裏面においては導体配線４がパターン形成され、適所に絶縁樹脂層８が外部に露出しているため、通常の放熱板等の大面積を有する金属を機能素子１の裏面に貼り付けたパッケージよりも機能素子１と導体配線４との間に熱膨張係数差により発生する熱応力を緩和し易い。これにより、本実施形態に係る回路基板は、パッケージとして使用したときに信頼性が高く耐久性に優れている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。機能素子１が動作すると熱が発生する。このとき、機能素子１の裏面と導体配線４とが接着層２によって接着されており、この導体配線４は機能素子１と接着された面と反対側の面が絶縁樹脂層８から露出しているため、この熱を回路基板の外部に効率よく放出することができる。また、導体配線４が、直上に搭載される機能素子１の裏面の外形と同一の形状を有している場合はより効率の高い放熱効果を得ることができ、同時に回路基板の外部からの衝撃から機能素子１を保護する役割も果たす。
本実施形態においては、機能素子１の直上に設けられた導体配線３が機能素子１の表面の電極端子５の配線ルールを拡大しており、導体配線３を外部端子とし、直接電子部品を搭載することで、これらの電子部品と機能素子１の電極端子５との間の距離を短くすることができ、これにより優れた高速電気特性を有する電子デバイス装置を得ることが可能である。また、本実施形態に係る回路基板の裏面においては、絶縁樹脂層８の裏面に露出して形成された導体配線４のその外部に露出している面が絶縁樹脂層８の裏面と同一平面に位置するか又は２０μｍ以下の深さで埋没しているため、導体配線４の上に直接はんだによって電子部品を実装する際にはんだ溶融による導体配線間ショートが起こる虞が少ないため、ソルダーレジストを使用する必要がなく、信頼性の高い製品を得ることができる。
次に、本発明の第２実施形態について説明する。図２は本実施形態に係る回路基板を示す模式的断面図である。図２において、図１と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態においては動作時の発熱量が低い機能素子１を搭載する場合において説明する。上述の第１実施形態の回路基板は、機能素子１が１種類の絶縁樹脂層８に埋め込まれていたのに対し、本実施形態に係る回路基板は、基材が少なくとも３層の絶縁樹脂層で構成され、機能素子１の側面に接触している絶縁樹脂層が他の絶縁層よりも熱膨張係数が小さく、より好ましくは、その熱膨張係数が機能素子１の熱膨張係数の＋３０％以内である絶縁樹脂を使用して、絶縁樹脂層８と機能素子１との間に熱膨張係数差により発生する応力によって発生するクラックを抑制する。図２に回路基板の基材を構成する絶縁樹脂層数を３層にした例を示す。
本実施形態に係る回路基板は、裏面に露出して導体配線４が形成された絶縁樹脂層１０の内部において、導体配線４に接着層２によって表面に電極端子５及び絶縁樹脂層９を有する機能素子１の裏面が接着され、機能素子１の側面が絶縁樹脂層８によって封止され、機能素子１の表面側が表面に導体配線３が形成された絶縁樹脂層１１によって封止されている。図２において、導体配線４の外部に露出している面は絶縁樹脂層１０の裏面と同一平面に位置しているが、本実施形態においては導体配線４の外部に露出している面が必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、導体配線型の側面が絶縁樹脂層１０と接していればよい。即ち、導体配線４は一面を外部に露出させた状態で絶縁樹脂層１０に埋没していてもよい。これにより、本実施形態に係る回路基板が構成されている。
例えば、機能素子１として、表面に銅からなる電極端子５を有し、シリコン、ガラス又はポリイミドを基材とし、蒸着薄膜によって抵抗、キャパシタ及び／又はインダクタ回路が形成された機能素子を使用することができる。また、導体配線３及び４は銅によって形成することができる。また、機能素子１の裏面と絶縁樹脂層１０とをエポキシ基材の接着層２によって接着することができる。
絶縁樹脂層１０，８及び１１としては、各々の厚さを１０乃至５００μｍにすることができ、これらの厚さは内蔵する機能素子１の厚さに応じて可変である。また、回路基板の表裏に近い絶縁樹脂層１０及び１１には、外部からの曲げ応力及びクラックの抑制に強い柔軟性を有するポリイミド系樹脂又はエポキシ系樹脂を使用することができる。また、機能素子１の電極端子５が予め絶縁樹脂層９によって埋め込まれているため、絶縁樹脂層１１はこの絶縁樹脂層９と密着性が良好である樹脂を選択することもできる。また、絶縁樹脂層１１の内部に機能素子１の電極端子５が埋没されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することもできる。
機能素子１の側面に接触している絶縁樹脂８には、その熱膨張係数が機能素子１の熱膨張係数に近似したガラスクロス、ガラスフィラ、アラミド不織布又はアラミドフィルム等を含有した有機樹脂を使用して、絶縁樹脂層８と機能素子１との間に熱膨張係数差により発生する応力によって発生するクラックを抑制することができる。これにより、回路基板の信頼性を高めることが可能になる。本実施形態において、絶縁樹脂層の数は３層に限定されず、製造工程の中で絶縁樹脂層を多層に積み重ねることが可能である。このとき、耐熱温度の高い樹脂及び低い樹脂、コストの高い樹脂及び低い樹脂等を組み合わせて使用することで、製品信頼性の向上と同時に低コスト化を実現することもできる。
また、絶縁樹脂層１１の表面に形成された導体配線３と機能素子１の表面に形成された電極端子５とを接続する導体ビア６は、ビアホール内部を銅めっき処理するか又は導電性ベーストを印刷すること等により形成することができる。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板においては、機能素子１の動作時の発熱量が低いため、接着層２と導体配線４との間に樹脂層１０を介在させることができる。これにより、機能素子１の直上の絶縁樹脂層１１の表面及び機能素子１の直下の絶縁樹脂層１０の裏面に導体配線３及び導体配線４として微細な配線パターンを形成できる。そして、これらの導体配線３及び導体配線４に対し、電子部品の表面実装及び半導体フリップチップ接続等が可能である。これにより、実装の際に回路基板面積を有効活用でき、また、回路基板面積を小さくすることができるため、電子デバイス装置の小型化に貢献できる。
機能素子１の直上に設けられた導体配線３が機能素子１の表面の電極端子５の配線ルールを拡大しており、導体配線３を外部端子とし、直接電子部品を搭載することで、これらの電子部品と機能素子１の電極端子５との間の距離を短くすることができ、これにより優れた高速電気特性を有する電子デバイス装置を得ることが可能である。また、本実施形態に係る回路基板の裏面においては、絶縁樹脂層１０の裏面に露出して形成された導体配線４のその外部に露出している面が絶縁樹脂層１０の裏面と同一平面上に位置するか又は埋没して形成されているため、ソルダーレジストを使用することなく導体配線４の上に直接はんだによって電子部品を実装する際にはんだ溶融による導体配線間ショートが起こる虞が減少し、信頼性の高い製品を得ることができる。
次に、本発明の第３実施形態について説明する。図３は本実施形態に係る回路基板を示す模式的断面図である。図３において、図１及び２と同一構成物には同一符号を付して、その詳細な説明は省略する。上述の第１実施形態は、基材としての絶縁樹脂層８の表面に形成され機能素子１の電極端子５と導体ビア６を介して接続された導体配線３と、絶縁樹脂層８の裏面からその表面を露出するように形成された導体配線４とが絶縁樹脂層８によって絶縁されているのに対し、本実施形態においては導体配線３の一部と導体配線４の一部とが、絶縁樹脂層８に形成されたビアホールの内部に金属又は導電性ペースト等が充填されることによって形成された導体ビア７を介して接続されている点において異なり、それ以外は第１実施形態と同様の構造を有している。
機能素子１としては、表面に銅からなる電極端子５を有し、ＧａＡｓを基材とした機能素子を使用することができる。機能素子１の裏面は、エポキシ系樹脂にＡｇ粉末を混練して得られるＡｇペーストからなる接着層２によって導体配線４と接着することができる。これにより、機能素子１が発熱する場合には、銅からなる導体配線４を通してこの熱を回路基板の外部に放熱することができ、製品の信頼性向上を得ることができる。
導体配線３及び４並びに導体ビア６及び７は、銅をめっき処理することによって形成することができる。また、この他にも導体配線３及び４並びに導体ビア６及び７の材料として、ニッケル、金、銀又は無鉛はんだ等の１種類以上を使用することが好適に考えられるが、これらに限定されない。導体ビア６及び７を形成するためのビアホールは絶縁樹脂層８の上方からレーザ加工によって形成することができる。これにより、導体ビア６及び７を形成するためのビアホールの内径は全て回路基板の裏面側において小さく、回路基板の表面側において大きくなる。そして、これにより、例えばレーザによる加熱によって、ビアホールの底部近辺において、絶縁樹脂層８の一部がビアホールの内側に対し１０座、程度の膨張部を有することがあるが、ビアホールのテーパが同一の方向を向いているため、ビアホール内部を金属めっきする工程において、めっき部分の観察が容易で、良好なめっき状態と不良箇所の判別がつき易く、めっき不良箇所があれば再度金属めっきすることができ、製品の品質を高めることが可能である。また、導体ビア７については、ビアホールの上部の内径に対する高さの比が１：１より大きい場合、このビアホールに無鉛半田ペースト又は導電性ペースト等を印刷法などによって充填させることによって導体ビア７を形成することも可能である。
絶縁樹脂８としては、エポキシ、ポリイミド又は液晶ポリマー等をベースにしたものが好適に使用されるが、これらに限定されない。また、絶縁樹脂８の内部に高強度化及び高速伝送性向上を目的として、アラミド不職布、アラミドフイルム、ガラスクロス又はシリカフィルムを含有材として好適に使用可能であるが、絶縁樹脂層８の含有材料はこれらに限定されない。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、上述の第１実施形態に係る回路基板の動作に加え、以下のような動作及び効果を有する。回路基板表裏の導体配線３と導体配線４との間を導体ビア７によって最短距離で結線しているため、回路基板表裏に実装される電子部品間及びこれらと機能素子１との間の約１ＧＨｚ以上の高速電気特性を高めることができ、これにより優れた高速電気特性を有する電子デバイス装置を得ることが可能である。
次に、本発明の第４実施形態について説明する。図４（ａ）及び（ｂ）は本実施形態に係る回路基板を示す模式的断面図である。図４において、図１乃至３と同一構成物には同一符号を付して、その詳細な説明は省略する。上述の第２実施形態の回路基板は絶縁樹脂層１１の表面に形成され機能素子１の電極端子５と導体ビア６を介して接続された導体配線３と、絶縁樹脂層１０の裏面から露出して形成された導体配線４とが絶縁樹脂層１０，８及び１１によって絶縁されているのに対し、本実施形態の回路基板は導体配線３の一部と導体配線４の一部とが、絶縁樹脂層１０，８及び１１に形成されたビアホールの内部に金属又は導電性ペースト等が充填されることによって形成された導体ビア７を介して接続されている点において異なり、それ以外は第２実施形態と同様の構造を有している。
導体配線４の外部に露出する面は、図４（ａ）に示すように必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。
即ち、図４（ｂ）に示すように導体配線４は一面を外部に露出させた状態で絶縁樹脂層１０に埋没していてもよい。基材を構成する絶縁樹脂層が３層に限定されず、少なくとも３層から構成され、機能素子１の側面に接触している絶縁樹脂層８に、その熱膨張係数が他の絶縁樹脂層よりも小さいもの、より好ましくは、その熱膨張係数が機能素子１の熱膨張係数の＋３０％以内である絶縁樹脂を使用して、絶縁樹脂層８と機能素子１との間に熱膨張係数差により発生する応力によって発生するクラックを抑制する。図４に回路基板の基材を構成する絶縁樹脂層数を３層にした例を示す。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、上述の第２実施形態に係る回路基板の動作に加え、以下のような動作及び効果を有する。機能素子１の直上に設けられた導体配線３に直接電子部品を実装することで、これらの電子部品と機能素子１の電極端子５との間の距離を短くし、優れた高速電気特性を得ることが可能であり、このとき回路基板表裏の導体配線３と導体配線４との間が導体ビア７によって最短距離で結線されていることで、回路基板表裏に実装される電子部品間及びこれらと機能素子１との間の約１ＧＨｚ以上の高速電気特性を高めることができ、これにより優れた高速電気特性を有する電子デバイス装置を得ることが可能である。
次に、本実施形態に係る回路基板の製造方法について説明する。図５（ａ）乃至（ｇ）は本発明に係る回路基板の製造方法を段階的に示す模式図である。図５において、図１乃至４と同一構成物には同一符号を付して、その詳細な説明は省略する。
先ず、金属製の支持板１０１上にめっきレジストを供給し、露光現像した後、めっき法により導体配線１０２を形成し、このめっきレジストを使用するか又は一度このめっきレジストを剥離し、再度支持板１０１上にめっきレジストを供給し、露光現像によってパターニングした後、導体配線１０３を所定の厚さめっき法により形成し、その後、めっきレジストを剥離する（ステップ１）。これにより２層の金属からなる導体配線４が形成される。例えばめっきレジストとしてはドライフィルム又はワニスのめっきレジストを使用することができる。
支持板１０１は、最終的に除去されるものである。例えば支持板１０１をエッチングによって除去する場合、このエッチングの際に導体配線１０２がエッチング液に溶けないことが望ましい。よって、導体配線１０２は支持板１０１とは異なる材質であることが望ましい。また、このとき導体配線１０２は支持板１０１を除去した後に表面に露出する金属となるため、金又ははんだが好適に使用されるがこれらに限定されない。また、更に導体配線１０２は、１層のめっき層ではなく、複数層のめっき層から形成されることもできる。
また、導体配線１０３は支持板１０１を除去した後に導体配線として残るため、金、銅又はニッケル等によって形成されることが望ましいが、これらに限定されない。また、導体配線１０２及び１０３において、直上に機能素子１が搭載される部位に、予め機能素子１の裏面の外形と同一の形状を有するベタ膜の金属エリアをパターン形成しておけば支持板１０１を除去した後にこのベタ膜の金属エリアが放熱板の機能を果たすため望ましいが、これに限定されない。
なお、支持板１０１をエッチングによって除去するのではなく、機械的に支持板１０１を研磨して除去する場合又は応力によって支持板１０１を引き剥がす場合等においては、必ずしも導体配線１０２を形成する必要はなく、支持板１０１に直接導体配線１０３を形成することもできる。
次に、導体配線１０３の上に接着層２を設け、表面に電極端子５が設けられた機能素子１を、接着層２を介して、導体配線１０３の上に加熱及び加圧により搭載する（ステップ２）。機能素子１の表面の電極端子５は円柱状を有していてもよく、また、多層配線からなっていてもよいが、これらに限定されない。
また、機能素子１の活性面の保護が必要な場合には機能素子１の表面に絶縁樹脂９を設けることもできる。また、このとき、機能素子１の電極端子５は表面に露出せず、絶縁樹脂９に埋蔵された状態であってもよい。
例えば接着層２としては有機樹脂で厚さ１０乃至３０μmのものを使用することができ、また機能素子１は１０乃至７２５μｍの厚さを有するものを使用することができる。
次に、回路基板の上方から回路基板の基材として少なくとも３層の絶縁樹脂層（図示例では下から絶縁樹脂層１０，８及び１１の３層）を供給し、硬化させる（ステップ３）。これらの絶縁樹脂の供給方法は、真空ラミネート法又は真空プレス法が好適に使用されるがこれらに限定されない。また、機能素子１の側面に配置される絶縁樹脂層８にガラスクロス又はアラミドフィルム等、プレス時に流動しない物質が含まれる場合には、絶縁樹脂層８に予め機能素子１の外形と同形状か又は機能素子１の外形よりも大きい形状を有する空間を設けておき、ブレス時に流動しない物質によって機能素子１が破損しないようにする。
例えば樹脂がエポキシを含有する場合、ピーク温度１６０乃至２００℃の真空プレスによって樹脂を供給し硬化させることができる。また機能素子の側面に配置される絶縁樹脂層８に、ガラスクロス又はアラミドフイルム等、プレス時に流動しない物質が含まれる場合には、絶縁樹脂層８に予め機能素子１の外形と同形状か又は機能素子１の外形よりも一方向の幅が０．１乃至１ｍｍ程度大きい形状を有する空間を設けておくことが好ましい。
導体配線１０３及び支持板１０１の上に絶縁樹脂を供給する際は、導体配線１０３及び支持板１０１の表面を粗化することで、絶縁樹脂層と導体配線１０３との密着強度及び絶縁樹脂層と支持板１０１の表面との間の密着強度を高めることが可能である。また、最終的に支持板１０１を除去したときに回路基板が反ることがないように、絶縁樹脂層の組み合わせ及び絶縁樹脂層の積層順を適正に調整する。また、例えば耐熱温度の高い樹脂及び低い樹脂、コストの高い樹脂及び低い樹脂等を組み合わせて使用することで、製品信頼性の向上と同時に低コスト化を実現することもできる。また、機能素子１の電極端子５が予め絶縁樹脂層９によって埋め込まれているため、絶縁樹脂層１１にはこの絶縁樹脂層９と密着性が良好である樹脂を選択することもできる。また、絶縁樹脂層１１の内部に機能素子１の電極端子５が埋没されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することもできる。
次に、ＣＯ２レーザ又はＵＶ−ＹＡＧレーザ等のレーザ装置を使用して、最表面に形成された絶縁樹脂層１１から機能素子１の電極端子５上にビアホール６６を開口する。また、これと同時に最表面に形成された絶縁樹脂層１１から導体配線１０３上にビアホール６７を開口する。そして、デスミア処理により、ビアホール６６及び６７の内部の樹脂残渣を取り除き、希硫酸等の弱酸により電極端子５及び導体配線１０３の表面を洗浄する（ステップ４）。このとき、ビアホール６７の形成にはドリルを使用することもできる。
例えば、ビアホール６６はφ１０乃至２００μｍの大きさで形成することができる。また、ビアホール６７はφ５０乃至８００μｍの大きさで形成することができる。このとき、ビアホール６７は、φ８０乃至８００μｍのドリルを使用することでも形成することができる。
従来技術の回路基板として機能素子を内蔵した樹脂コア基板は、製造時に支持板１０１を有していないため、ドリル等を使用して樹脂コア基板にビアホールを形成する方法では樹脂の剛性が弱く、ビアホールの周辺に機能素子１が内蔵されている場合には、加工時に機能素子１に応力が加わり破壊される虞がある。このため、機能素子１に近接してビアを設けることができず、これにより回路基板の外形サイズが大きくなってしまうという問題点があるが、本発明においては、剛性の高い支持板１０１を使用することにより、ビアホールの形成にドリルを使用しても、内蔵されている機能素子１に対するダメージが軽減されるため、信頼性が高く、また高配線密度を有する回路基板を形成することができ、更に回路基板の外形サイズを小型化することができる。
次に、ビアホール６６及び６７が開口された絶縁樹脂層１１の表面全体に無電解めっきによって銅又はニッケル等を施す。そして、この銅又はニッケル等が無電解めっきされた絶縁樹脂層１１にめっきレジストを形成し、金属めっきによって導体配線３を形成し、またビアホール６６及び６７の内部を金属めっきすることによって導体ビア６及び７を形成し、その後、めっきレジストを取り除き、導体配線３以外の部分に形成された無電解めっき層をエッチングする（ステップ５）。
次に、支持板１０１を酸又はアルカリによりエッチングし、導体配線１０２を露出させる（ステップ６）。このとき、導体配線１０２の高さは、この導体配線１０２の外周を取り囲む絶縁樹脂層１０と同じ高さである。これにより図２（ａ）に示す回路基板が形成される。このとき、図２（ａ）における導体配線４は導体配線１０２及び１０３の２層によって形成されている。更に次の工程において、導体配線１０２を支持板１０１のエッチングに使用した薬液とは異なる薬液によりエッチングし、導体配線１０３を外部に露出させる（ステップ６）と、図２（ｂ）に示す回路基板が形成される。このとき導体配線１０３が外部に露出する面は絶縁樹脂層１０よりも窪んだ位置であり、絶縁樹脂層１０をソルダーレジスト層として使用することも可能である。
例えば銅製の支持板１０１を使用し、この支持板１０１上にめっき法により導体配線１０２を厚さ２乃至１０μｍでめっきすることができる。支持板１０１は最終的に除去されるものであるため、例えば支持板１０１をエッチングによって除去する場合、このエッチングの際に導体配線１０２がエッチング液に溶けないよう、銅製の支持板１０１に対し、導体配線１０２はニッケルによって形成することができる。また、例えば導体配線１０３はめっき法によって銅を厚さ５乃至２０μmめっきして形成することができる。
そして、支持板１０１を銅エッチング液によって除去することで、ニッケルからなる導体配線１０２が絶縁樹脂層１０の裏面から露出する。このとき、導体配線１０２の高さは、絶縁樹脂層１０と同一平面に位置している。これにより図２（ａ）に示す回路基板が形成される。また、更にニッケル導体配線１０２を支持板１０１のエッチングに使用した薬液と異なるニッケルリムーバー等によりエッチングし、銅からなる導体配線１０３を表面に露出させ、図２（ｂ）に示す回路基板を得ることもできる。このとき導体配線１０３の高さは、絶縁樹脂層１０より５乃至２０μm程度内側に位置する。
また、支持板１０１は、銅等の金属製のもの以外でも、ガラス、シリコン又はセラミックス等の剛性を有する材料であれば、先ず表面にチタンをスパッタし、更にこの上から銅をスパッタ又は蒸着することで、この支持板１０１を使用してめっき法により導体配線４を形成することが可能であり、支持板１０１を除去する工程においては、エッチング以外に、研磨等の方法を使用することができる。
上述の如く形成された回路基板においては、導体配線１０２及び１０３は支持板１０１上に配線形成されたものであり、支持板１０１の除去後、導体配線１０２及び１０３の２層又は胴体配線１０３の１層からなる導体配線４の露出面の高さは均一で同一平面上であるため、導体配線４を、半導体素子をＢＧＡパッケージ等で表面実装する際の電極端子としてソルダーレジスト等の絶縁樹脂層を形成することなく使用できるため、高い接続信頼性を得ることができる。これによって信頼性の高い電子デバイス装置を得ることができる。
また、上述の如く形成された回路基板は、このままの状態で使用可能であるが、回路基板表面に更に任意の開口部を有するソルダーレジストを５乃至３０μｍの厚さで形成し、多デバイスの実装に使用することも可能である。また、本実施形態に係る回路基板をコア基板として、このコア基板の両面にアディティブ法、セミアディティブ法又はサブトラクティブ法を使用して、更に導体配線層を形成することも可能である。
次に、本発明の第５実施形態について説明する。図６（ａ）及び（ｂ）は本実施形態に係る回路基板を示す模式的断面図である。図６において、図１乃至５と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態においては動作時の発熱量が低い機能素子１を搭載する場合において説明する。上述の第２実施形態の回路基板は絶縁樹脂層１１の表面に形成され機能素子１の電極端子５と導体ビア６を介して接続された導体配線３と、絶縁樹脂層１０の裏面から露出して形成された導体配線４とが絶縁樹脂層１０，８及び１１によって絶縁されているのに対し、本実施形態の回路基板は導体配線３の一部と導体配線４の一部とが、絶縁樹脂層１０，８及び１１に形成されたビアホールの内部に金属又は導電性ペースト等が充填されることによって形成された導体ビア７を介して接続されている点において異なり、それ以外は第２実施形態と同様の構造を有している。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、上述の第２実施形態に係る回路基板の動作に加え、以下のような動作及び効果を有する。機能素子１の直上に設けられた導体配線３に直接電子部品を実装することで、これらの電子部品と機能素子１の電極端子５との間の距離を短くし、優れた高速電気特性を得ることが可能であり、このとき回路基板表裏の導体配線３と導体配線４との間が導体ビア７によって最短距離で結線されていることで、この回路基板を縦に積層することが可能になり、高密度な実装体を形成することが可能になる。
また、本実施形態においては、図６（ａ）に示すように、導体配線４の外部に露出している面が必ずしも絶縁樹脂層１０の表面と同一平面上に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。即ち、図６（ｂ）に示すように、導体配線４は一面を外部に露出させた状態で絶縁樹脂層１０に埋没していてもよい。また、本実施形態に係る回路基板は、絶縁樹脂層１１の内部に機能素子１が内蔵されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することも可能である。
次に、本実施形態に係る回路基板の製造方法について説明する。図７（ａ）乃至（ｊ）は本発明に係る回路基板の製造方法を段階的に示す模式図である。図７において、図１乃至６と同一構成物には同一符号を付して、その詳細な説明は省略する。
先ず、支持板１０１上にめっきレジストを供給し、露光現像してパターン形成した後、導体配線１０２及び１０３をめっき法又はインクジェット法等により形成し、めっきレジストを剥離する（ステップ１）。
次に、導体配線１０２及び１０３が形成された支持板１０１の表面に導体配線１０２及び１０３の上から絶縁樹脂層１０を供給する（ステップ２）。支持板１０１は、最終的にエッチングにより除去され、絶縁樹脂層ｌ０は支持板１０１を除去した後も機能素子１の直下に位置するため、導体配線１０２及び１０３をＢＧＡパッド又はフリップチップパッド等の任意の配線形状を有するよう形成することが可能である。また、絶縁樹脂の供給には、真空ラミネーター、真空プレス機、ロールコーター、スピンコート又はカーテンコート等が好適に使用されるがこれらに限定されない。
次に、絶縁樹脂層１０上に接着層２を設け、接着層２によって表面に電極端子５を有する機能素子１の裏面を絶縁樹脂層１０に接着する（ステップ３）。機能素子１としては、表面に銅からなる電極端子５を有し、シリコン、ＧａＡｇ又はガラスを基材とした機能素子を使用することができる。また、接着層２は、エポキシ系ダイアタッチメントフィルムを厚さ１０乃至３０μｍで設けることによって形成することができる。
次に、絶縁樹脂層１０上に機能素子１の側面に接触するように絶縁樹脂層８を真空ラミネーター又は真空プレス等により供給し、更にこの絶縁樹脂層８及び機能素子１の上から絶縁樹脂層１１を真空ラミネーター又は真空プレス等により供給し（ステップ４）、機能素子１の外周を封止する（ステップ５）。このとき、絶縁樹脂層は３層以上積層することができ（図示例では絶縁樹脂層１０，８及び１１の３層）、支持板１０１を除去したときに回路基板が反ることがないように、絶縁樹脂層の組み合わせ及び絶縁樹脂層の積層順を適正に設計することが製品の信頼性及び製造時の作業性向上のために望ましく、機能素子１の材料と絶縁樹脂層との密着性に関しても考慮して絶縁樹脂層の配置を決めることが望ましい。
絶縁樹脂層１０，８及び１１としては、各々の厚さを１０乃至５００μｍにすることができ、これらの厚さは内蔵する機能素子１の厚さに応じて可変である。また、回路基板の表裏に近い絶縁樹脂層１０及び１１には、外部からの曲げ応力及びクラックの抑制に強い柔軟性を有するポリイミド系樹脂又はエポキシ系樹脂を使用することができる。例えば導体配線１０２及び１０３が形成された支持板１０１の上にポリイミド又はエポキシ成分を含む絶縁樹脂を真空ラミネーターにより供給し硬化させ、１０乃至５００μｍの絶縁樹脂層１０を形成することができる。この絶縁樹脂層１０は、支持板１０１を除去した後も機能素子１の直下に存在するため、導体配線１０２及び１０３をＢＧＡパッド又はフリップチップ用パッド等の任意の配線形状を有するよう形成することが可能である。
機能素子１の周辺に位置する絶縁樹脂８には、その熱膨張係数が機能素子１の熱膨張係数に近似した絶縁樹脂を使用して、絶縁樹脂層８と機能素子１との間に熱膨張係数差により発生する応力によって発生するクラックを抑制する。これにより、回路基板の信頼性を高めることが可能になる。
絶縁樹脂層８及び１１は真空ラミネーター又は真空プレス等によって供給することができる。また機能素子１の側面に配置される絶縁樹脂層８に、ガラスクロス又はアラミドフィルム等、プレス時に流動しない物質が含まれる場合には、絶縁樹脂層８に予め機能素子１の外形と同形状か又は機能素子１の外形よりも一方向の幅が０．１乃至１ｍｍ程度大きい形状を有する空間を設けておくことが好ましい。絶縁樹脂層の組み合わせ数は３層に限定されず、製造工程の中で絶縁樹脂層を多層に積み重ねることが可能である。
次の工程においては、上述の第４実施形態に係る回路基板の製造方法のように、ＣＯ２レーザ又はＵＶ−ＹＡＧレーザ等のレーザ装置を使用して最表面に形成された絶縁樹脂層１１から機能素子１の電極端子５上にビアホール６６を開口する。このとき同時に最表面に形成された絶縁樹脂層１１から導体配線１０３上にビアホール６７を開口することもできるが、本実施形態に係る回路基板の製造方法では、絶縁樹脂層１１から導体配線１０３上にのみビアホール６７を開口する場合について説明する。ビアホール６７の形成にドリルを使用することもできるが、これに限定されない。そして、デスミア処理により、ビアホール６７の内部の樹脂残渣を取り除き、希硫酸等の弱酸により導体配線１０３の表面を洗浄する（ステップ６）。
この後、ビアホール６７が開口された絶縁樹脂層１１の表面全体に無電解金属めっきをすることも可能であるが、ビアホール６７の高さがビアホール６７の内径の大きさよりも格段に大きい場合（ビアホール６７のアスペクト比が大きい場合）、支持板１０１として金属製のものを使用し、この金属製の支持板１０１に電荷を供給し、直接ビアホール６７を支持板１０１側からめっきすることもできる。そして、絶縁樹脂層１１の表面以上の高さまでビアホール６７内部を金属めっきし、その後、バフ研磨等により絶縁樹脂層１１の表面を平坦化することで、露出する導体ビア７の絶縁樹脂層１１側の高さを絶縁樹脂層１１表面と同一平面上に位置させる。尚、絶縁樹脂層１１の表面にバフ研磨を行う場合には、研磨時の有機物によるごみがビアホール６６内部に入り込むことを防ぐため、ビアホール６６はこのバフ研磨後に開口することが望ましい。
次に、ＣＯ２レーザ又はＵＶ−ＹＡＧレーザ等のレーザ装置を使用して、最表面に形成された絶縁樹脂層１１から機能素子１の電極端子５上にビアホール６６を開口し、デスミア処理により、ビアホール６６の内部の樹脂残渣を取り除き、希硫酸等の弱酸により電極端子５の表面を洗浄する（ステップ７）。
次に、ビアホール６６が開口された絶縁樹脂層１１の表面全体に、無電解めっきによって銅又はニッケル等を施す。そして、この銅又はニッケル等が無電解めっきされた絶縁樹脂層１１にめっきレジストを形成し、金属めっきによって導体配線３を形成し、またビアホール６６の内部を金属めっきすることによって導体ビア６を形成し、その後、めっきレジストを取り除き、導体配線３以外の部分に形成された無電解銅めっき層をエッチングする（ステップ８）。例えば、本実施形態に係る回路基板は、また、導体配線４（導体配線１０３）及び導体配線３は５乃至２０μｍの厚さで銅めっきによって形成することができる。
次に、上述の第４実施形態に係る回路基板の製造方法のステップ６において説明した方法と同様にして支持板１０１を除去し（ステップ９）、これにより図６（ａ）に示す本実施形態に係る回路基板が形成される。更に上述の第４実施形態に係る回路基板の製造方法のステップ７において説明した方法と同様にして導体配線１０３を外部に露出させる（ステップ１０）。絶縁樹脂層１０の裏面に露出して形成された導体配線４は、その外部に露出している面が２０μｍ、以下の深さで埋没しており、導体配線４の側面が絶縁樹脂層１０に接している。これにより図６（ｂ）に示す本実施形態に係る回路基板が形成される。
絶縁樹脂層１１の表面に形成された導体配線３と機能素子１の表面に形成された電極端子５とを接続する導体ビア６及び絶縁樹脂層１１の表面に形成された導体配線３と絶縁樹脂層１０の裏面に露出して形成された導体配線４とを接続する導体ビア７は、ビアホール６６及び６７の内部に銅又はＳｎ−Ａｇ系粉末を含む導電性ペーストを充填することによって形成することができる。また、導体ビア７については、導体ビア７上部の内径に対する高さの比が１：１よりも大きい場合、無鉛半田ペースト又は導電性ペーストを印刷法により充填させることも可能である。
例えば、本実施形態に係る回路基板は、０．１乃至１．０ｍｍの厚さを有する銅製の支持板１０１を使用し、支持板１０１の上に厚さ２乃至２０μｍのニッケルによる導体配線１０２及び５乃至３０μｍの銅による導体配線１０３をめっき法により形成することができる。
また、ビアホール６６はφ１０乃至２００μｍの大きさで形成することができ、ビアホール６７はφ５０乃至８００μｍの大きさで形成することができる。
次に、本発明の第６実施形態について説明する。図８は本実施形態に係る回路基板を示す模式的断面図である。図８において、図１乃至７と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態においては動作時の発熱量が低い機能素子１を搭載する場合において説明する。本実施形態に係る回路基板は、上述の第４実施形態に係る回路基板に、更に回路基板の両面に対してソルダーレジスト５１が形成され、電極端子部分に開口部５２が設けられている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、上述の第５実施形態に係る回路基板において、導体配線３上に電子部品の表面実装等を行う際のリフローで無鉛はんだが溶融するときに、導体配線３間のショートを防ぐために、電極端子部分のみに開口部５２を設けたソルダーレジスト５１が設けられている。また、回路基板の裏面側において導体配線４が外部に露出する面は絶縁樹脂層１０の裏面と同一平面か又は内側に位置するため、導体配線４側にソルダーレジスト５１を設ける必要はないが、回路基板の反りを防ぐために、導体配線４が形成されている裏面側にもソルダーレジスト５１が設けられることもできる。よって、本実施形態に係る回路基板は、上述の第５実施形態の動作及び作用に加え、導体配線３上に電子部品の表面実装等を行う際のリフローで無鉛はんだが溶融するときに、導体配線３間のショートを防ぐ作用及び回路基板自体の反りを防ぐ作用を有している。また、本実施形態に係る回路基板は、絶縁樹脂層１１の内部に機能素子１が内蔵されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することも可能である。
次に、本実施形態に係る回路基板の製造方法について説明する。図９（ａ）及び（ｂ）並びに図１０（ａ）乃至（ｃ）は本発明に係る回路基板の製造方法を段階的に示す模式図である。図９及び１０において、図１乃至８と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の図６（ａ）及び（ｂ）に示す第５実施形態に係る回路基板は、このままの状態で使用可能であるが、本実施形態に係る回路基板の製造方法は、図９に示すように、先ず図６（ａ）に示す上述の第５実施形態に係る回路基板を使用し（ステップ１）、回路基板表裏面に更に任意の開口部を有するソルダーレジストを形成し（ステップ２）、多デバイスの実装に使用することも可能である。このとき、回路基板の片面のみにソルダーレジスト５１を形成しても良い。
次に、本実施形態に係る回路基板の他の製造方法について説明する。図１０に示すように、先ず、支持板１０１上に予めソルダーレジスト５１となる絶縁樹脂層を供給し、この上に導体配線４を形成し、導体配線４が形成されたソルダーレジスト５１の上から絶縁樹脂層１０を供給し、上述の第５実施形態の製造方法のステップ３乃至８と同様の製造方法によって機能素子１を搭載して縁樹脂８，１０及び１１により機能素子１の外周を封止し、導体ビア６によって導体配線３と機能素子１の電極端子５とを接続し、また、導体ビア７によって導体配線３と４とを接続する（ステップ１）。次に、支持板１０１を上述の支持板１０１の除去方法によって除去する（ステップ２）ことでソルダーレジスト５１となる絶縁樹脂層を露出させ、レーザ等でこの後実装される部品の電極端子に該当する部分に対して開口部５２を設けることによって、ソルダーレジスト５１として機能させる。更に、導体配線３を有する表面側においても５乃至３０μｍの厚さを有し、開口部５２が設けられたソルダーレジスト５１を形成する（ステップ３）。これにより、表裏面にソルダーレジスト５１を有する回路基板を得ることができる。
例えば、本実施形態に係る回路基板は、ソルダーレジスト５１をエポキシ系樹脂とし、またその厚さを１０乃至３０μｍに形成して電極端子部分に開口部５２を設けることができる。絶縁樹脂層１０の裏面に露出して形成される導体配線４は、ソルダーレジスト５１の上に無電解銅めっきを施し、その上からめっきレジストによってパターン形成し、５乃至３０μｍ厚さで銅をめっきし、めっきレジストを除去して導体配線４以外の無電解銅めっきをエッチングにより取り除くことによって形成することができる。また、導体配線４は、その外部に露出している面が絶縁樹脂層１０の裏面と同一平面上に位置しているか又は２０μｍ以下の深さで埋没して形成することができる。このとき、回路基板の裏面側には必ずしもソルダーレジスト５１を形成する必要はないが、回路基板表面においては、表面実装時のリフローで、無鉛はんだが溶融することにより導体配線３間のショートを防ぐために電極端子部分のみに開口部５２を設けたソルダーレジスト５１を設けることが望ましい。また、回路基板の反りを防ぐため、回路基板裏面側にもソルダーレジスト５１を設けることが好ましい。
また、例えば支持板１０１をガラス製にすることができ、最終的に薬液又は研磨によりこの支持板１０１を除去することで、裏面にソルダーレジスト５１となる絶縁樹脂層を露出させ、レーザ等で回路基板に実装される部品の電極端子に該当する部分に対してビアホール５２を開口することで、ソルダーレジスト５１として機能させることができる。
次に、本発明の第７実施形態について説明する。図１１は本実施形態に係る回路基板を示す模式的断面図である。図１１において、図１乃至１０と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態においては動作時の発熱量が低い機能素子１を搭載する場合において説明する。
上述の第５実施形態において、機能素子１の裏面と絶縁樹脂層１０とが接着層２によって接着されているのに対し、本実施形態においてはこの接着層２が存在せず、機能素子１の裏面が直接絶縁樹脂層１０と接している点において異なり、それ以外は第５実施形態と同様の構造を有している。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、絶縁樹脂層１０を形成するときに、この樹脂が硬化前の半硬化の状態で、機能素子１の裏面を直接絶縁樹脂層１０上に載置し、熱を加えながら加圧することによって絶縁樹脂層１０と機能素子１とを接着する。熱を加えることによって絶縁樹脂層１０が流動性を増し、機能素子１を所定の位置に配置して加圧することによって機能素子１と絶縁樹脂層１０とが密着し、これにより機能素子１が絶縁樹脂層１０上に搭載される。これにより、約１０乃至４０μｍの厚さを有する接着層２が不要になり、回路基板の薄型化が実現できる。
本実施形態においては、機能素子１の動作時の発熱量が低いため、機能素子１の裏面と導体配線４との間に樹脂層１０を設けることができる。これにより、機能素子１の直上及び直下の回路基板表裏に、導体配線３及び導体配線４の微細な配線パターンを形成できる。そして、これらの導体配線３及び導体配線４上に電子部品の表面実装及び半導体フリップチップ接続等が可能である。これにより、実装の際に回路基板面積を有効活用でき、また、回路基板面積を小さくすることができるため、製品の小型化に貢献できる。
また、本実施形態においては、導体配線４の外部に露出している面が必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。即ち、導体配線４は一面を外部に露出させた状態で絶縁樹脂層１０に埋没されていてもよい。また、本実施形態に係る回路基板の構造は、絶縁樹脂層１１の内部に機能素子１が内蔵されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することも可能である。
次に、本発明の第８実施形態について説明する。図１２は本実施形態に係る回路基板を示す模式的断面図である。図１２において、図１乃至１１と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態においては動作時の発熱量が低い機能素子１を搭載する場合において説明する。
本実施形態に係る回路基板は、上述の第７実施形態に係る回路基板に対し、機能素子１の活性面において、絶縁樹脂層９の内部に予め銅ポストと呼ばれる円柱状の銅又は１層以上の導体配線等が形成され、この銅ポスト又は導体配線等と導体ビア６とが接続されることによって、絶縁樹脂層１１の表面に形成された導体配線３と機能素子１の電極端子５とが接続されている点について異なり、それ以外は同様の構成を有している。銅ポスト又は導体配線等は形状及び材質が限定されるものではなく、良好な導電性を有していればよい。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、電極端子５が絶縁樹脂層９の表面から露出している場合は、機能素子１を搭載する際に明瞭に見えるため、アライメントマークとして使用でき、これによって搭載精度を高めることができる。また、電極端子５が絶縁樹脂層９の中に埋没している場合は、電極端子５の表面保護ができ、作業性が良くなる効果を有する。
本実施形態においては、導体配線４の外部に露出している面が必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。即ち、導体配線４は一面を外部に露出させた状態で絶縁樹脂層１０に埋没されていてもよい。また、本実施形態に係る回路基板の構造は、絶縁樹脂層１１の内部に機能素子１が内蔵されるため、銅ポストを形成する場合、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することも可能である。
次に、本発明の第９実施形態について説明する。図１３は本実施形態に係る回路基板を示す模式的断面図である。図１３において、図１乃至１２と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、両側面に電極端子１３を有する機能素子１２が絶縁樹脂層８に埋め込まれ、この絶縁樹脂層８の上に絶縁樹脂層１１が形成され、更にこの絶縁樹脂層１１の表面に導体配線３が形成されている。また、機能素子１２の裏面側には表面に導体配線４を有する絶縁樹脂層１０が形成され、この絶縁樹脂層１０に形成されたビアホールに無鉛はんだが充填された導体ビア１４によって導体配線４と機能素子１２の両側面に設けられた電極端子１３とが接続されている。そして、導体配線３の一部と導体配線４の一部とが、絶縁樹脂層１１，８及び１０に形成されたビアホール内部に金属又は導電性ペースト等が充填されることによって形成された導体ビア７を介して接続されている。導体配線４の表面は、絶縁樹脂層１０の表面と同一平面に位置しており、導体配線４の側面は絶縁樹脂層１０と接している。これにより、本発明の第９実施形態に係る回路基板が構成されている。
本実施形態に係る回路基板においては、絶縁樹脂層１０に対し、予めレーザ等で機能素子１２の電極端子１３の搭載位置に相当する部分にビアホールを形成しておき、印刷により無鉛はんだを印刷して導体ビア１４を形成し、この導体ビア１４の上に機能素子１２の電極端子１３を配置し、リフロー加熱処理をすることで、機能素子１２の電極端子１３と導体配線４とを無鉛はんだが充填された導体ビア１４によって接続することができる。また、絶縁樹脂層１０に感光性樹脂を使用すれば、露光現像によってビアホールを形成することも可能である。
本実施形態において、絶縁樹脂層１０の裏面に露出して形成された導体配線４は、その外部に露出している面が絶縁樹脂層１０の裏面と同一平面に位置するか又は２０μｍ以下の深さで内側に位置するように形成することができる。
例えば、本実施形態に係る回路基板は、機能素子１２として、側面に電極端子１３を有しＳｎ−Ａｇ−Ｃｕ元素からなるはんだペーストによって容易に実装できる形状に形成されたチップ抵抗又はセラミックスチップコンデンサを使用することができる。また、導体配線３及び４は２乃至２０μｍの厚さで銅めっきによって形成することができ、導体配線３と導体配線４とを接続する導体ビア７は、ビアホール内部に銅、ニツケル又は導電性ペーストを充填することによって形成することができる。
また、絶縁樹脂層１０，８及び１１としては、各々の厚さを５乃至８０μｍにすることができ、これらの厚さは内蔵する機能素子１２の厚さに応じて可変である。また、樹脂層１０に対して、予めレーザ等で機能素子１２の電極端子１３の搭載位置に相当する部分にビアホールを形成しておき、印刷により無鉛はんだを印刷して、導体ビア１４を形成し、この導体ビア１４の上に機能素子１２の電極端子１３を配置し、ピーク温度２４０℃でリフロー加熱処理をすることで、の電極端子１３と導体配線４とを無鉛はんだが充填された導体ビア１４によって接続することができる。ここで、絶縁層１０にエポキシ系又はポリイミド系の感光性樹脂を使用すれば、露光現像によるビアホールの形成も可能である。露光現像によるビアホール形成は、絶縁樹脂層がレーザ加工時のように加熱されないため、絶縁樹脂層に対するダメージを減少させることができる。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態においては、回路基板の基材としての絶縁樹脂層数及びその種類が制限されない（図示例においては樹脂層８，樹脂層１０及び樹脂層１１の３層を使用している。）。このように絶縁樹脂層を複数層使用し、回路基板の表裏に近い樹脂層１０及び１１は、外部からの曲げ応力及びクラックの抑制に強い柔軟性を有する樹脂とし、機能素子１２の周辺に存在する絶縁樹脂８は、その熱膨張係数が機能素子１２の熱膨張係数に近似した絶縁樹脂を使用し、絶縁樹脂層８と機能素子１２との間に熱膨張係数差により発生する応力によって発生するクラックを抑制することによって、回路基板の信頼性を高めることが可能になる。また、絶縁樹脂層を複数層使用し、耐熱温度の高い樹脂及び低い樹脂、コストの高い樹脂及び低い樹脂等を組み合わせて使用することで、製品信頼性の向上と同時に低コスト化を実現することができる。
本実施形態に係る回路基板は、表面実装用として市販されている安価な機能素子を容易に使用することができ、また更にチップ抵抗又はセラミックチップコンデンサ等を回路基板の内部に埋め込むことができるため、回路基板表面における搭載部品点数を減らすことができ、基板面積を縮小することができる。
次に、本発明の第１０実施形態について説明する。図１４は本実施形態に係る回路基板を示す模式的断面図である。図１４において、図１乃至１３と同一構成物には同一符号を付して、その詳細な説明は省略する。本実施形態は、回路基板の基材としての絶縁樹脂層数及びその種類が制限されない。図１４に絶縁樹脂層数を５層、その種類を３種類にした例を示す。
本実施形態に係る回路基板は、機能素子１の電極端子５を有する表面側が絶縁樹脂層１１に封止され、機能素子１の裏面と絶縁樹脂層１０とが接着層２によって接着され、絶縁樹脂層１１と表面に導体配線４ａを有する絶縁樹脂層１０との間を絶縁樹脂層８によって封止されている。そして、絶縁樹脂層１１の表面に形成された導体配線３ａと機能素子１の電極端子５とが導体ビア６を介して接続されている。そして、表面にこの導体配線３ａを有する絶縁樹脂層１１の上に更に表面に導体配線３ｂを有する絶縁樹脂層１１が形成され、この導体配線３ｂと導体配線３ａ とが導体ビア１５ａによって接続され、導体配線３ｂと機能素子１の電極端子５とが導体ビア１５ｂによって接続されている。また、絶縁樹脂層１０の裏面に露出して形成された導体配線４ａと導体配線３ａとは導体ビア７ｂによって接続され、導体配線３ｂと導体配線４ａとは導体ビア７dによって接続されている。
また、裏面に形成された導体配線４ａを有する絶縁樹脂層１０の下に更に裏面に露出して形成された導体配線４ｂを有する絶縁樹脂層１０が形成され、この導体配線４ｂと導体配線４ａとが導体ビア１６によって接続され、導体配線４ｂと導体配線３ａとが導体ビア７ｃによって接続されている。また更に、導体配線４ｂと導体配線３ｂとが導体ビア７ａによって接続されている。そして、導体配線４ｂの外部に露出する面は、最下面に位置する絶縁樹脂層１０の裏面と同一平面に位置しており、導体配線４ｂの側面は絶縁樹脂層１０と接している。これにより、本実施形態に係る回路基板９１が構成されている。
本実施形態においては、機能素子１の上下に２層ずつ導体配線が形成され、この４層の導体配線同士が、内部を銅、ニッケル、金、銀等の金属又は導電性ペースト等によって充填された導体ビアによって接続されている。また、全ての導体ビアのテーパが同一の方回を向いており、全ての導体ビア６及び７の内径は、回路基板の裏面側において小さく、回路基板の表面側において大きくなっている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態においては絶縁樹脂層が５層、その種類が樹脂層８、樹脂層１０及び樹脂層１１の３種類を使用した例を示しているが、機能素子１の上下に位置する各導体配線の間の絶縁樹脂層を全て異なる樹脂によって形成することもできる。このように絶縁樹脂層を複数層使用し、回路基板の表裏に近い樹脂層１０及び１１は、外部からの曲げ応力及びクラックの抑制に強い柔軟性を有する樹脂とし、機能素子１の周辺に位置する絶縁樹脂８は、その熱膨張係数が機能素子１の熱膨張係数に近似した絶縁樹脂を使用し、絶縁樹脂層８と機能素子１との間に熱膨張係数差により発生する応力によって発生するクラックを抑制することによって、回路基板の信頼性を高めることが可能になる。また、絶縁樹脂層を複数層使用し、耐熱温度の高い樹脂及び低い樹脂、コストの高い樹脂及び低い樹脂等を組み合わせて使用することで、製品信頼性の向上と同時に低コスト化を実現することができる。更に、機能素子１の上下に位置する多層の導体配線間において、導体ビア７ａ、７ｂ、７ｃ、７dにより全ての絶縁樹脂層に設けられた導体配線から任意の導体配線に接続することが可能になる。これによって回路設計の自由度が高まり、この回路基板を縦に積層することが可能になり、高密度な実装体を形成することが可能になる。
導体ビア１５ｂのように機能素子１の直上の回路基板表面の導体配線３ｂに直接接続される導体ビアを設けることで、本実施形態に係る回路基板９１を使用して、この回路基板９１の外側に設けられ、はんだ又は金ワイヤーにより結線されたキャパシタ又は半導体装置等と短距離で電気的な接続を取ることができる。また、回路基板９１の表裏面に設けられた導体配線上に電子部品の表面実装及び半導体フリップチップ接続等が可能である。これにより、実装の際に回路基板面積を有効活用でき、また、回路基板面積を小さくすることができるため、製品の小型化に貢献できる。
また、本実施形態においては、導体配線４ｂの外部に露出している面が必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。即ち、導体配線４ｂは一面を外部に露出させた状態で絶縁樹脂層１０に埋没されていてもよい。また、本実施形態に係る回路基板の構造は、絶縁樹脂層１１の内部に機能素子１が内蔵されるため、コスト低減のために絶縁樹脂層９を機能素子１上に形成せずに使用することも可能である。
例えば、本実施形態に係る回路基板は、機能素子１として、表面に銅からなる電極端子５を有し、ＧａＡｓ又はシリコンを基材とした機能素子を使用することができ、また、導体配線３ａ、３ｂ、４ａ及び４ｂは２乃至２０μｍの厚さで銅めっきによって形成することができる。また、導体ビア６、７ａ乃至７d及び１５ａ乃至１５dは、ビアホール内部を銅めっき処理することにより形成することができる。
絶縁樹脂層１０、８及び１１としては、各々の厚さを１０乃至８０μｍにすることができ、これらの厚さは内蔵する機能素子１の厚さに応じて可変である。
次に、本発明の第１１実施形態について説明する。図１５は本実施形態に係る回路基板を示す模式的断面図である。図１５において、図１乃至１４と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態においては、上述の第１０実施形態に係る回路基板９１の側面に絶縁樹脂層９４が設けられ、回路基板９１の上面には表面に導体配線２５を有する絶縁樹脂層２１が少なくとも１層（図示例では２層）設けられ、また回路基板９１の下面には裏面に導体配線２６を有する絶縁樹脂層２２が少なくとも１層（図示例では２層）形成されている。また、各絶縁樹脂層に形成された導体配線は、１層の絶縁樹脂層を介して導体配線同士を接続する導体ビア２３及び２４，２層以上の絶縁樹脂層を介して導体配線同士を接続する導体ビア９５及び９６によって接続されている。また、回路基板９１を挟む上下の導体配線同士は、導体ビア９２及び９３によって接続されている。これにより、本実施形態に係る回路基板が構成されている。
絶縁樹脂層上に形成される導体配線は、アディティブ工法、セミアディティブ工法又はサブトラクティブ工法等を使用して形成することができる。また、絶縁樹脂層２１及び導体配線２５並びに絶縁樹脂層２２及び導体配線２６からなる導体配線層は任意の層数により構成することが可能である。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、その最表裏面に形成された導体配線のピッチが、回路基板９１が内蔵する機能素子１の電極端子５の配置のピッチよりも拡大したものであるため、機能素子１を回路基板９１に内蔵する場合よりも搭載位置精度及びレーザ開口位置精度が悪い場合においても良好な製品を形成することが可能である。よって、この回路基板９１を更なる高多層化のために回路基板に内蔵するときに有利になる。
次に、本発明の第１２実施形態について説明する。図１６は本実施形態に係る回路基板を示す模式的断面図である。図１６において、図１乃至１５と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態においては、上述の第５実施形態に係る回路基板がコア基板として使用され、このコア基板の上面に対し、表面にアディティブ工法、セミアディティブ工法又はサブトラクティブ工法によって形成された導体配線２５を有する絶縁樹脂層２１が複数層（図示例では２層）積層され、異なる絶縁樹脂層２１に設けられた導体配線２５同士が導体ビア２３によって接続され、またこのコア基板の下面に対し、裏面にアディティブ工法、セミアディティブ工法又はサブトラクティブ工法によって形成された導体配線２６を有する絶縁樹脂層２２が複数層（図示例では２層）積層され、異なる絶縁樹脂層２２に設けられた導体配線２６同士が導体ビア２４によって接続されることによって積層されている。これにより、本実施形態に係る回路基板が構成されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。上述の第４実施形態に係る回路基板をコア基板として使用し、これに対し、更に絶縁樹脂層及び配線層を積層することによって、近時の微細な機能素子１の電極端子５の配列を、容易に回路基板表面になるにつれ拡大させることができる。更に、本実施形態におけるコア基板としての上述の第４実施形態の回路基板の作成と、この後にコア基板の両面に形成される配線層をビルドアップする工程とを別の場所で行うことができる。配線層をビルドアップする工程を行う場所には設備導入等を必要としないため、製品コストを安く抑えることができる。
次に、本実施形態に係る回路基板の製造方法について説明する。図１７（ａ）及び（ｂ）は本実施形態に係る回路基板の製造方法を段階的に示す模式図である。図１７において、図１乃至１６と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板の製造方法は、図１７に示すように、先ず図６（ａ）に示す上述の第５実施形態に係る回路基板を使用し（ステップ１）、この回路基板の表面に絶縁樹脂層２１を形成し、この絶縁樹脂層２１に導体ビア２３を形成し、この上にアディティブ工法、セミアディティブ工法又はサブトラクティブ工法によって導体配線２５を形成し、更にこの導体配線２５の上に絶縁樹脂層２１を形成し、同様にこれらの工程を繰り返すことにより導体配線２５及び絶縁樹脂層２１からなる導体配線層を任意の層数だけ積層する。また、回路基板の裏面においても同じく、回路基板の裏面に絶縁樹脂層２２を形成し、この絶縁樹脂層２２に導体ビア２４を形成し、この下にアディティブ工法、セミアディティブ工法又はサブトラクティブ工法によって導体配線２６を形成し、更にこの導体配線２６の下に絶縁樹脂層２１を形成し、同様にこれらの工程を繰り返すことにより導体配線２６及び絶縁樹脂層２１からなる導体配線層を任意の層数だけ積層する（ステップ２）。これにより、本実施形態に係る回路基板が得られる。
例えば、本実施形態に係る回路基板の導体配線２５及び２６は５乃至２５μｍの厚さでセミアディティブ工法を使用して形成することができる。
次に、本発明の第１３実施形態について説明する。図１８は本実施形態に係る回路基板を示す模式的断面図である。 図１８において、図１乃至１７と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、裏面に導体配線４ａが露出して形成された絶縁樹脂層１０の上に、表面に電極端子５が形成された機能素子が１種類以上、複数個（図示例では２種類の機能素子１及び３１が１個ずつ）接着層２によって接着され、また、側面に電極端子を有し抵抗又はキャパシタ等のチップ部品である機能素子１２及び３２が水平方向に並べられ、機能素子１２及び３２が無鉛はんだが充填された導体ビア１４によって導体配線４ａ と電気的及び構造的に接続されている。これらの機能素子１，３１，１２及び３２の上面に、表面に導体配線を有する絶縁樹脂層１１が２層、下面には、裏面に導体配線４が露出して形成された絶縁樹脂層１０が２層形成されている。
導体配線３ｂと導体配線３ａとが導体ビア１５ａによって接続され、導体配線３ｂと機能素子１の電極端子５とが導体ビア１５ｂによって接続されている。また、導体配線４ｂと導体配線４ａとが導体ビア１６によって接続されている。
導体配線４ａと導体配線３ａとが導体ビア７ｂによって、導体配線３ｂと導体配線４ａとが導体ビア７dによって、導体配線４ｂと導体配線３ａとが導体ビア７ｃによって、また、導体配線４ｂと導体配線３ｂとが導体ビア７ａによって夫々接続されている。これらにより、各配線層と各機能素子が、目的の回路を構成するよう電気的に接続されている。また、全てのビアのテーパは同一の方向を向いており、導体配線４ａが形成されている面に対して内径が小さく、反対側の面に対して内径が大きくなるよう形成されている。これにより本実施形態に係る回路基板３０３が構成されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。上述のように、水平方向に異種類の複数個の機能素子を配置し、これらを電気的に接続して回路基板を形成することで、従来技術において回路基板の両面に実装していた部品を回路基板に内蔵することが可能になるため、これまでより多くの部品を回路基板に実装することができる。また、回路基板に実装する部品点数が従来技術と同じ数である場合には、回路基板面積を縮小して、製品の小型化を実現することが可能になる。
また、本実施形態においては、導体配線４ｂの外部に露出している面が必ずしも絶縁樹脂層１０の裏面と同一平面に位置している必要はなく、側面が絶縁樹脂層１０と接していればよい。即ち、導体配線４ｂは一面を外部に露出させた状態で絶縁樹脂層１０に埋没されていてもよい。
次に、本実施形態に係る回路基板３０３の製造方法について説明する。図１９（ａ）乃至（ｅ）は本実施形態に係る回路基板の製造方法を段階的に示す模式図である。図１９において、図１乃至１８と同一構成物には同一符号を付して、その詳細な説明は省略する。
先ず、支持板１０１の上に導体配線４ｂを形成し、導体配線４ｂが形成された支持板１０１の表面に導体配線４ｂの上から絶縁樹脂層１０を供給する。そして、絶縁樹脂層１０にレーザ等によりビアホールを形成し、このビアホール内部を金属めっき法等により充填することによって導体ビア１６を形成し、絶縁樹脂層１０上にセミアディティブ法等により導体配線４ａを形成する。これらの手順を繰り返すことにより導体配線層を複数層積層し（図示例では２層）、最上層の絶縁樹脂層１０にビアホール１１５を形成する（ステップ１）。
次に、ビアホール１１５に印刷法又はディスぺンサーによって無鉛はんだペーストを供給し、この無鉛はんだペースト上に側面に電極端子を有する機能素子１２及び３２を配置し、リフロー炉又はホットプレート等を使用して、無鉛はんだペーストを溶融させ、これによって形成される導体ビア１４によって、機能素子１２及び３２を直下に位置する配線層４ａに接続する（ステップ２）。このとき、本発明においては機能素子１２及び３２の代わりに同等の性能を有するペースト抵抗又はペーストキャパシタ等を使用することができ、この場合は機能素子を搭載することなく印刷法によって機能素子を搭載したときと同様の効果を得ることができる。
上述のようにはんだベーストを使用した場合等は、薬剤によりフラックスを洗浄する。そして、最上層に存在する絶縁樹脂層１０に、表面に電極端子及び絶縁樹脂層を有する機能素子を複数個（図示例では機能素子１及び３１の２個）配列させ、接着層２によって接着する（ステップ３）。このとき機能素子の種類及び外形は任意である。
次に、絶縁樹脂層８及び１１により機能素子１及び３１の外周を封止し、絶縁樹脂層１１にレーザ等によりビアホールを形成し、このビアホール内部を金属めっき法等により充填することによって導体ビア６，７ｂ及び７ｃを形成する。そして、絶縁樹脂層１１上にアディティブ法、セミアディティブ法又はサブトラクティブ法により導体配線３ａを形成する。これにより、導体ビア６によって導体配線３ａと機能素子の電極端子とを接続し、また、導体ビア７ｂによって導体配線３ａと導体配線４ａとを接続し、導体ビア７ｃによって導体配線３ａと導体配線４ｂとが接続される。これらの手順を繰り返すことにより導体配線層を任意の層数だけ積層する。
こうして、絶縁樹脂層の最上層に形成された絶縁樹脂層１１から任意の導体配線及び電極端子に対してレーザ等によりビアホールを形成し（ステップ４）、このビアホール内部を金属めっき法等により充填することによって導体ビア７ａ、７ｂ、１５ａ及び１５ｂを形成する。そして、この最上層に形成された絶縁樹脂層１１の表面にアディティブ法、セミアディティブ法又はサブトラクティブ法により導体配線３ｂを形成する。最上層の絶縁樹脂層１１の表面に設けられた導体配線３ｂと導体配線４ｂとは導体ビア７ａによって接続され、導体配線３ｂと導体配線４ａとは導体ビア７dによって接続される。この後、支持板１０１を上述の支持板１０１の除去方法によって除去する（ステップ５）。
上述のようにして得られた回路基板３０３の表裏面に形成された導体配線３ｂと４ｂとの間を導体ビア７ａによって接続することで、回路基板３０３の表裏面に実装される電子部品間及びこれらと機能素子１との間を最短距離で接続することが可能になり、誘電損失の少ない高速電気特性に優れた回路基板を得ることができる。
また、上述のようにして得られた回路基板３０３は、このままの状態で使用可能であるが、更に任意の開口部を有するソルダーレジストを形成し、多デバイスの実装に使用することも可能である。また、図１９（ｅ）に示す回路基板をコア基板として、このコア基板の両面にアディティブ法、セミアディティブ法又はサブトラクティブ法を使用して、更に配線層を形成することも可能である。
例えば、本実施形態に係る回路基板３０３は、機能素子１及び３２として、表面に銅からなる電極端子５を有しシリコンからなる機能素子及びＧａＡｓからなる機能素子を使用することができ、また、機能素子１２及び３２として側面に電極端子を有し抵抗又はキャパシタ等のチップ部品を使用することができる。また、接着層２は、有機樹脂を使用し、厚さ５乃至３０μｍに形成することができる。また、ビアホール１１５に供給する無鉛はんだペーストはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだを使用することができる。また、導体配線３ａ、３ｂ、４ａ及び４ｂは夫々銅によって厚さ２乃至２０μｍに形成することができる。更に、導体ビア６、７ａ、７ｂ、７ｃ、７d、１４、１５ａ、１５ｂ及び１６は銅めっきによって形成されることができる。
また、例えば、本実施形態に係る回路基板３０３は、０．１乃至１．０ｍｍの厚さを有するニッケル製の支持板１０１を使用し、この支持板１０１の上に厚さ２乃至３０μｍの銅による導体配線１０３を形成することができる。絶縁樹脂層１０にはエポキシ系樹脂を使用することができ、この上にセミアディティブ法により銅の導体配線４を形成することができる。
また、ビアホール１１５に相当する部分に印刷法により、Ｓｎ−Ａｇ−Ｃｕ系の無鉛はんだペーストを供給することができ、機能素子１２及び３２を配置し、リフロー炉又はホットプレート等を使用して、ピーク温度２４０乃至２６０℃で溶融させることにより機能素子１２及び３２を実装することができる。はんだペーストを使用した場合などは、フラツクスを荒川化学（株）「パインアルファ」（商品名）又はエタノール等により洗浄することが好ましい。
次に、本発明の第１４実施形態に係る回路基板について説明する。図２０は本実施形態に係る回路基板３０１を示す模式的断面図である。図２０において、図１乃至１９と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態においては、図６（ａ）に示す上述の第５実施形態に係る回路基板が２個上下に配置されて使用される。上方に配置される第５実施形態に係る回路基板は、図６（ａ）に示す状態と上下を反転して配置され、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０の表裏面に貫通して形成され導電性ペーストが埋められた導体ビア４５による導電性接続により、上方に配置される回路基板に内蔵される機能素子１と下方に配置される回路基板に内蔵される機能素子１とが接続されることによって２個の回路基板が縦方向に積層されている。これにより本実施形態に係る回路基板３０１が構成されている。
接着層４０としては、通常のプリプレグ材と呼ばれるエポキシ樹脂にガラスクロスを含有したもの又はエポキシ樹脂にアラミド不織布を含有したもので、厚さが２０乃至８０μｍであるものを使用することができる。また、導体ビア４５はＳｎ、Ａｇ、Ｂｉ及びＣu等の元素から成る粉末を含む無鉛はんだペーストによって形成することができ、組成はリフロー温度に応じて決定することができる。また、このときＳｎ、Ａｇ、Ｂｉ及びＣｕ等の元素から成る粉末の粒径は、導体ビア４５の内径が１００μｍ以下である場合には１０μｍ以下にすることが好ましい。
また、接着層４０の表裏面に貫通して形成される導体ビア４５は、例えば予め接着層４０の両面にＰＥＴ（Polyethylene Terephthalate：ポリエチレンテレフタレート）又はＰＥＮ（Polyethylene Naphthalate：ポリエチレンナフタレート）等の保護フィルムを貼り合わせた状態で、ＣＯ２又はＵＶ−ＹＡＧ等のレーザ、若しくはドリノレによってビアホールを貫通させ、保護フィルム上からはんだペースト又は導電性ペースト等を印刷することによりビアホール内部にＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｎｉ 、Ｆｅ、Ｇｅ及びＭｇ等の元素を含む粉末を充填し、その後、接着層４０の両面に貼り合わせた保護フイルムを除去することによって形成することができる。
また、保護フィルムを使用せず、メタルマスク又はスクリーンマスクを使用して、はんだペースト又は導電性ベースト等を印刷することも可能である。また、インクジェットによりビアホール内部にＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｎｉ、Ｆｅ、Ｇｅ及びＭｇ等の元素を含む粉末を充填させることも可能である。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。上述のように、機能素子１が内蔵されている２個の回路基板を機能素子の電極端子面が互いに向き合うように設置して接続しているため、２個の機能素子間において最短距離での電気的接続が得られ、高速電気特性に優れた回路基板を得ることができる。また、本実施形態に係る回路基板の構成では、回路基板の両面において、高さ位置が均一な導体配線４が外部に露出するため、本実施形態に係る回路基板を半導体のフリップチップ接続等に使用する場合にＬＳＩ（Large Scale Integration）チップと回路基板の導体配線との距離を常に一定にすることが可能であり、信頼性の高い接続が可能になる。
また、本実施形態においては同一の機能素子１を内蔵する２個の回路基板を縦方向に積層する例を示したが、これに限らず、異種類の機能素子を内蔵する２個の回路基板を縦方向に積層することもできる。
次に、本発明の第１５実施形態に係る回路基板について説明する。図２１は本実施形態に係る回路基板を示す模式的断面図である。図２１において、図１乃至２０と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態においては、図１２に示す上述の第８実施形態に係る回路基板と図１３に示す上述の第９実施形態に係る回路基板とが上下に配置されて使用される。第８実施形態に係る回路基板の上に、絶縁物からなり、その表裏を貫通した導体ビア４５を有する接着層４０が配置され、この上に第９実施形態に係る回路基板が図１２に示す状態と上下を反転して配置されている。そして、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続により第８実施形態に係る回路基板の導体配線３と第９実施形態に係る回路基板の導体配線３とが接続され、これにより、第８実施形態に係る回路基板に内蔵される機能素子と第９実施形態に係る回路基板に内蔵される機能素子とが電気的に接続される。これにより、第８実施形態に係る回路基板と第９実施形態に係る回路基板とが縦方向に積層された回路基板３０２が構成されている。
回路基板３０２の上に更に絶縁物からなり、その表裏を貫通した導体ビア４５を有する接着層４０が配置され、この上に第１４実施形態に係る回路基板３０１が配置され、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続により回路基板３０２の最表面に設けられた導体配線と回路基板３０１の最下面に露出した導体配線とが接続され、これにより、第８実施形態に係る回路基板に内蔵される機能素子、第９実施形態に係る回路基板に内蔵される機能素子及び回路基板３０１に内蔵される機能素子が電気的に接続される。これにより、第８実施形態に係る回路基板、第９実施形態に係る回路基板及び第１４実施形態に係る回路基板３０１が縦方向に積層された回路基板３２１が構成されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板３２１は、複数の種類の機能素子を積層することができ、各々の機能素子間の配線長を短くすることが可能である。これにより、従来技術において回路基板の表面には２次元方向にしか電子部品を実装することができなかった問題点を解決し、３次元的に高集積な電子部品の実装を可能にしている。
次に、本実施形態に係る回路基板の製造方法について説明する。図２２（ａ）及び（ｂ）は本実施形態に係る回路基板３２１の製造方法を段階的に示す模式図である。図２２において、図１乃至２１と同一構成物には同一符号を付して、その詳細な説明は省略する。
先ず、図２２（ａ）に示すように、回路基板３０１及び３０２の２個を上下に配置するが、上方に配置する回路基板３０１は、支持板１０１を除去する前の工程における回路基板３０１を使用する。また、下方に配置する回路基板３０２と上方に配置する回路基板３０１との間には、はんだペースト又は導電性ペーストが充填され表裏面に貫通した導体ビア４５を有する接着層４０を配置する（ステップ１）。
次に、２個の回路基板３０２及び３０１を、導体ビア４５を有する接着層４０を介して上下に配置した状態で、真空プレス法等を使用し、接着層４０による絶縁性接続及びはんだペースト又は導電性ペーストが充填された導体ビア４５による導電性接続を同時に行う。接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続により、上方に配置される回路基板３０１の裏面に形成された導体配線と下方に配置される回路基板３０２の表面に形成された導体配線とが接続され、これにより２個の回路基板３０１及び３０２が縦方向に積層される。そして、この後支持板１０１を上述の支持板１０１の除去方法によって除去する（ステップ２）。このとき、接着層４０に接する側の回路基板３０１及び３０２の面においては事前に支持板１０１を除去すべきであることは言うまでも無い。
また、接着層４０を一方の回路基板の表面にラミネート加工するか又はプレス法により供給し、その後レーザ等でビアホールを形成し、接着層４０の表面に保護フィルムを貼り合わせる等上述の方法を使用して導体ビア４５を形成し、真空プレスによってもう一方の回路基板との貼り合わせを行うこともできる。樹脂供給、回路基板間の接続のためのラミネート加工及びプレスは大気中で行うことも可能であるが、樹脂内部に残留するボイドを除去できるため真空中で行うことが好ましい。
また、上述の如く形成された本実施形態に係る回路基板３２１（図２２（ｂ））は、このままの状態で使用可能であるが、更に任意の開口部を有するソルダーレジストを形成し、多デバイスの実装に使用することも可能である（ステップ３）。また、本実施形態に係る回路基板３２１をコア基板として、このコア基板の両面にアディティブ法、セミアディティブ法又はサブトラクティブ法を使用して、導体配線層を形成することも可能である。
次に、本発明の第１６実施形態に係る回路基板について説明する。図２３は本実施形態に係る回路基板を示す模式的断面図である。図２３において、図１乃至２２と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、上述の第１３実施形態に係る回路基板３０３の如く水平方向に複数個の機能素子を搭載した２個の回路基板３０３が、これらが内蔵する機能素子の電極が向かい合うように配置され、この２個の回路基板３０３の間に絶縁物からなり、その表裏を貫通した導体ビア４５を有する接着層４０が配置され、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続により、上方に配置される回路基板３０３の導体配線と下方に配置される回路基板３０３の導体配線とが接続されることによって縦に積層されている。そして、この積層された回路基板の表裏両面に電極端子部分に開口部５２が形成されたソルダーレジスト５１が設けられている。これにより本実施形態に係る回路基板が構成されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態においては、ソルダーレジスト５１が設けられていることで、表面実装時にはんだ溶融による導体配線間ショートが起こる虞が減少し、信頼性の高い製品を得ることができる。
次に、本実施形態に係る回路基板の製造方法について説明する。図２４乃至２６は本発明に係る回路基板の製造方法を段階的に示す模式図、図２７乃至２９は本発明に係る回路基板の他の製造方法を段階的に示す模式図、図３０乃至３２は本発明に係る回路基板の更に他の製造方法を段階的に示す模式図である。図２４乃至３２において、図１乃至２３と同一構成物には同一符号を付して、その詳細な説明は省略する。
先ず、第１２実施形態に係る回路基板３０３の上にはんだペースト又は導電性ペーストが充填され貫通した導体ビア４５を有する接着層４０を配置し、この上に第１２実施形態に係る回路基板３０３を、上下を反転させた状態で配置する（図２４，ステップ１）。
２個の回路基板３０３を、導体ビア４５を有する接着層４０を中間に介して上下に配置した状態で、プレス法等を使用し、接着層４０による絶縁性接続及びはんだペースト又は導電性ペーストが充填された導体ビア４５による導電性接続を同時に行う。接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続により、上方に配置される回路基板３０３の導体配線３ｂと下方に配置される回路基板３０３の導体配線３ｂとが接続され、これにより２個の回路基板が縦方向に積層される（図２５，ステップ２）。その後、この積層された回路基板の表裏面に更に任意の開口部を有するソルダーレジストを形成し（図２６，ステップ３）、これにより、本実施形態に係る回路基板が得られる。
また、図２７乃至２９に示すように、支持板１０１を除去する前の工程における回路基板３０３を２個使用し、予め一方の回路基板３０３の表面に接着層４０を供給し、レーザ等によりビアホールを形成し、はんだペースト又は導電性ペーストをビアホール内部に充填することによって導体ビア４５を形成しておき（図２７、スデツプ１）、これにもう一方の回路基板３０３を図１２に示す状態と上下を反転して配置し、図２４のステップ２と同様の手順によって２個の回路基板を縦方向に積層し、表裏面の支持板１０１を上述の除去方法によって除去する（図２８，ステップ２）。その後、この積層された回路基板の表裏面に更に任意の開口部を有するソルダーレジストを形成し（図２９，ステップ３）、これにより、本実施形態に係る回路基板が得られる。また、ステップ１において、支持板１０１を除去した回路基板３０３を２個使用することも可能である。
また、図３０乃至３２に示すように、支持板１０１を除去する前の工程における回路基板３０３を使用し、一方の回路基板３０３の上にはんだペースト又は導電性ペーストが充填され貫通した導体ビア４５を有する接着層４０を配置し、この上にもう一方の回路基板３０３を、上下を反転させた状態で配置し（図３０，ステップ１）、図２８のステップ２と同様の手順によって２個の回路基板を縦方向に積層し、表裏面の支持板１０１を上述の除去方法によって除去し（図３１，ステップ２）、その後、この積層された回路基板の表裏面に更に任意の開口部を有するソルダーレジストを形成し（図３２，ステップ３）、これにより、本実施形態に係る回路基板を得ることもできる。
本実施形態に係る回路基板の製造方法は、回路基板３０３の支持板１０１を除去した状態でも貼り合わせることができるが、少なくとも一方の回路基板３０３に支持板１０１がある場合には、真空プレス時に回路基板３０３全体を均一に加圧する効果があるため、接着層４０及び導体ビア４５による回路基板３０３同士の接続の高信頼化が可能となる。
また、本実施形態においては同一の機能素子１を内蔵する２個の回路基板を縦方向に積層する例を示したが、これに限らず、異種類の機能素子を内蔵する２個の回路基板を縦方向に積層することもできる。
例えば、本実施形態に係る回路基板は、接着層４０として通常のプリプレグ材と呼ばれるエポキシ樹脂にガラスクロスを含有したもの又はエポキシ樹脂にアラミド不織布を含有したもので厚さが２０乃至８０μｍのものを使用することができる。また、接着層４０として他に、２０乃至１００μｍの厚さを有し、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂの少なくとも１種類の元素を含むはんだペースト又は導電性ペーストが充填され表裏面に貫通した導体ビア４５を有する熱硬化型樹脂の半硬化状態のもの又は熱可塑樹脂のものを使用することもできる。
また更に、接着層４０として他に、２５乃至３８μｍの厚さを有するＰＥＴ（ポリエチレンテレフタレート）又はＰＥＮ（ポリエチレンナフタレート）等の保護フィルムを予めプリプレグ材等の両面に貼り合わせた状態で、レーザ加工によりφ３０μｍ乃至５００μｍの貫通ビアホールを形成するか又はドリルでφ８０μｍ乃至５００μｍの貫通ビアホールを形成し、保護フィルムをマスク代わりとして、はんだペースト又は導電性ペーストを印刷することによりビアホールの内部にはんだペースト又は導電性ペーストを充填し、保護フイルムを除去することで得たものを使用することもできる。またこのとき、保護フイルムを使わずに、ステンレス又はニッケルによるメタルマスク若しくはスクリーンマスクを使用して印刷することも可能である。
図２７のステップ１において、予め一方の回路基板３０３の表面にて導体ビア４５を有する接着層４０を供給する方法としては、一方の回路基板３０３の表面にラミネート又はプレス法によって樹脂を供給し、その後レーザ等でビアホールを形成し、接着層４０の表面に保護フイルムを貼り合わせる等の方法を使用して導体ビア４５を形成し、その後保護フィルムを除去する方法を使用することができる。樹脂供給及び回路基板同士を接続するときに使用するラミネート又はプレスは大気中でも可能であるが、真空中で処理を行えば樹脂内部に残留するボイドを除去できる点で好ましい。また、ソルダーレジスト５１の厚さは５乃至４０μｍにすることができる。
次に、本発明の第１７実施形態に係る回路基板について説明する。図３３は本実施形態に係る回路基板を示す模式的断面図である。図３３において、図１乃至３２と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、上述の第１６実施形態に係る回路基板の表裏にソルダーレジスト５１を形成しない状態の回路基板（図２５，２８及び３１，ステップ２）をコア基板として使用し、この回路基板の両面に絶縁樹脂層を形成し、この絶縁樹脂層上にアデイティブ工法、セミアディティブエ法又はサブトラクティブ工法を使用して導体配線を形成することで導体配線層を設け、この導体配線層が複数層（図示例では上面に２層の導体配線層からなるビルドアップ層３０５及び下面に２層の導体配線層からなるビルドアップ層３０６）積層されている。そして、これらの導体配線間は導体ビアにより接続されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、近時の微細な機能素子の電極端子の配列を、回路基板表面になるにつれ容易に拡大することができる。また、本実施形態においては、アディティブ工法、セミアディティブ工法又はサブトラクティブ工法によって導体配線を形成することにより、通常の回路基板製造方法に使用されている設備を使用することが可能であり、新規設備の導入の必要がなく、低コストで製造することができる。
次に、本発明の第１８実施形態に係る回路基板について説明する。図３４は本実施形態に係る回路基板を示す模式的断面図である。図３４において、図１乃至３３と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、上述の第１３実施形態に係る回路基板３０３が図１９に示す状態と上下を反転して配置され、この回路基板３０３と多層配線基板３０８とが、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０の表裏面に貫通して形成され導電性ペーストが埋められた導体ビア４５による導電性接続により、上方に配置される回路基板３０３の導体配線と下方に配置される多層配線基板３０８の導体配線とが接続されることによって縦方向に積層されている。これにより本実施形態に係る回路基板３２２が構成されている。ここで、多層配線基板３０８は、有機又は無機いずれの基材であっても構わない。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板３２２は、このような構成を有することにより、従来技術の機能素子を内蔵した回路基板では多層化が困難であった問題点を解決し、内蔵される機能素子のみでなく、表面実装される電子部品間においても高速電気信号特性を改良できる利点を有している。また、従来の半導体パッケージにおいては、インターボーザーとよばれる小型基板にフリップチップ接続又はワイヤボンディング接続を行い、その後にこれらの外周を樹脂封止しているが、本実施形態に係る回路基板３２２に半導体素子を内蔵する場合は、この半導体パッケージを表面実装により回路基板に接続していた複数の工程を、回路基板作製時に同時処理できるため、大幅にコストを削減できる。
次に、本実施形態に係る回路基板の製造方法について説明する。図３５（ａ）及び（ｂ）は本発明に係る回路基板３２２の製造方法を段階的に示す模式図である。図３５において、図１乃至３４と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３５（ａ）に示すように、先ず、下方に多層配線基板３０８を配置し、この上にはんだペースト又は導電性ペーストが充填され貫通した導体ビア４５を有する接着層４０を配置し、更にこの上に支持板１０１を除去する前の工程における回路基板３０３を上方に配置する。そして、これらをプレス法等によって接続し（ステップ１）、支持板１０１を上述の除去方法によって除去することで、本実施形態に係る回路基板３２２を得ることができる（ステップ２）。また、このとき、多層配線板３０８が接着層４０に接する面と反対側の面に金属又はセラミックス等からなる支持板１０１を有していれば、プレス時に均一な加圧が可能になり、高信頼性を持つ回路基板を形成できる。回路基板３０３はプレス法等によって接着層４０を介して多層配線板３０８に接続するときに支持板１０１を有していることが望ましいが、支持板１０１を除去した後にプレス法によって接着層４０を介して多層配線板３０８に接続することも可能である。
上述の如く形成された回路基板３２２は高速電気特性に優れ、小型の回路基板とすることができる。また、本実施形態に係る回路基板３２２は、このままの状態で使用可能であるが、回路基板３２２の表面に更に任意の開口部を有するソルダーレジストを形成し、多デバイスの実装に使用することも可能である。また、本実施形態に係る回路基板３２２をコア基板として、このコア基板の両面にアディティブ法、セミアディティブ法又はサブトラクティブ法を使用して、更に導体配線層を形成することも可能である。
次に、本発明の第１９実施形態に係る回路基板について説明する。図３６は本実施形態に係る回路基板を示す模式的断面図である。図３６において、図１乃至３５と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る回路基板は、外形の異なる４個の回路基板として下から上述の第１５実施形態に係る回路基板３２１、上述の第１８実施形態に係る回路基板３２２、上述の回路基板３０２及び上述の第１８実施形態に係る回路基板３２２が、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０の表裏面に貫通して形成され導電性ペーストが埋められた導体ビア４５による導電性接続により積層されている。
次に、上述の如く構成された本実施形態に係る回路基板の動作について説明する。本実施形態に係る回路基板は、積層される回路基板の外形サイズが異なっていても、絶縁物からなる接着層４０による絶縁性接続及びこの接着層４０に形成され導電性ペーストが埋められた導体ビア４５による導電性接続によりこれらの回路基板同士を接続し、積層することで、３次元的に回路基板を形成することができる。これにより、従来技術の回路基板の表面実装において限られていた実装面積を増やすことが可能であり、且つ効果的に機能素子の配線問を短くするよう設計することが可能であり、高性能な製品を形成することができる効果がある。
以上説明したように、本発明によれば、機能素子を内蔵した回路基板の表面側か又は裏面側のいずれか一方に形成された導体配線の基材から外部に露出した面が基材における導体配線が形成された面と同一平面に位置するか又はそれより内側に位置するため、ソルダーレジストを形成せずに導体配線に直接電子部品の表面実装等が可能である。また、機能素子の回路基板への接続と回路基板の形成とを同時に行うことができるため、製造コストを低減することができる。また、２個以上の機能素子を３次元的に短距離で接続することが可能になるため、良好な高速電気特性を得ることができる。また、動作時の発熱量が低い機能素子を内蔵する場合には、機能素子の放熱を促すため、回路基板にこの熱を放熱するための配線パターンを設けることができ、またこの配線パターンは回路基板の導体配線と機能素子との間に熱膨張係数の差により発生する応力を緩和するよう自在に設計できるため、信頼性が高い回路基板とすることができる。また、機能素子を内蔵した回路基板の外形は、内蔵される機能素子よりも外形が大きいため、機能素子の電極端子の配線ルールを回路基板の表裏面において拡大し、この後の工程において回路基板と電子デバイスとを接続するときに作業性及び信頼性の高い実装が可能になる。
また、本発明に係る回路基板の製造方法によれば、支持板上に導体配線層を形成し、この上に機能素子を搭載することで、機能素子が脆い場合においても搭載時の加圧により機能素子にかかる応力を低減でき、これにより機能素子が変形したり破損したりするのを防ぐことができる。また、支持板を除去することによって回路基板の裏面から導体配線を露出させるため、導体配線の露出面は絶縁樹脂層の裏面と同一平面上か又はこれより内側に窪んだところに位置し、これによりソルダーレジストを供給せずともこの絶縁樹脂層がソルダーレジストの役割を果たすことができ、且つ支持板上に形成されたために導体配線の高さが均一になり、半導体素子等の実装時に高い接続信頼性を得ることができる。
本発明は、回路基板、電子デバイス装置及び回路基板の製造方法に関し、特に機能素子を内蔵する回路基板、この回路基板を備えた電子デバイス装置及びこの回路基板の製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims (39)

  1. 電極端子を有する機能素子と、前記機能素子を内蔵し表裏面に夫々導体配線が少なくとも１層形成された基材と、前記電極端子と前記基材に形成された導体配線とを接続するビアと、を有し、前記基材の表面側か又は裏面側のいずれか一方に形成された導体配線は前記基材から外部に露出した面が前記基材における前記導体配線が形成された面と同一平面に位置するか又はそれより内側に位置することを特徴とする回路基板。
  2. 前記電極端子は表面に垂直に延びるように形成され、前記ビアに接続される導体配線が前記電極端子と前記基材の表面側に形成され、前記基材の裏面側に形成された導体配線は前記基材から外部に露出した面が前記基材における前記導体配線が形成された面と同一平面に位置するか又はそれより内側に位置することを特徴とする請求項1記載の回路基板。
  3. 前記基材は少なくとも１層の樹脂層からなることを特徴とする請求項１又は２に記載の回路基板。
  4. 前記基材は少なくとも３層の樹脂層からなり、前記基材の前記機能素子の側面に接触している絶縁層は他の絶縁層よりも熱膨張係数が小さいことを特徴とする請求項１乃至３のいずれか１項に記載の回路基板。
  5. 前記機能素子の側面に接触している樹脂層の熱膨張係数は前記機能素子の熱膨張係数の＋３０％以内であることを特徴とする請求項４に記載の回路基板。
  6. 前記基材の表裏面に、絶縁層とこの絶縁層上の導体配線とからなる複数個の配線層と、異なる配線層に形成された導体配線同士を接続する少なくとも１個のビアと、を有することを特徴とする請求項１乃至５のいずれか１項に記載の回路基板。
  7. 前記基材の表面に形成された前記配線層の導体配線と前記基材の裏面に形成された前記配線層の導体配線とを接続する少なくとも１個のビアを有することを特徴とする請求項６に記載の回路基板。
  8. 前記基材の表面に形成された前記配線層の導体配線と前記基材の裏面に形成された前記配線層の導体配線とを接続するビアは、前記機能素子を挟む両側面に形成されていることを特徴とする請求項７に記載の回路基板。
  9. 前記機能素子の表裏面に形成された前記配線層の導体配線同士を接続する少なくとも１個のビアが設けられる前記導体配線間の組み合わせが２種類以上存在することを特徴とする請求項６乃至８のいずれか１項に記載の回路基板。
  10. 前記機能素子の表面側に配線層が２層以上形成され、前記機能素子の電極端子がその直上に形成された配線層以外の配線層の導体配線と少なくとも１個のビアを介して接続されていることを特徴とする請求項６乃至９のいずれか１項に記載の回路基板。
  11. 前記機能素子の表裏面に配線層が計３層以上形成され、各配線層の導体配線は直上又は直下に位置する配線層以外の配線層の導体配線と少なくとも１個のビアを介して接続されていることを特徴とする請求項６乃至１０のいずれか１項に記載の回路基板。
  12. 前記ビアの垂直方向の内径の拡大方向が全て同一方向に向いていることを特徴とする請求項１乃至１１のいずれか１項に記載の回路基板。
  13. 請求項１乃至１２のいずれか１項に記載の回路基板をコア基板とし、前記コア基板の表裏面に配線層が少なくとも１層設けられていることを特徴とする回路基板。
  14. 少なくとも１種類の機能素子を２個以上内蔵していることを特徴とする請求項１乃至１３のいずれか１項に記載の回路基板。
  15. 少なくとも２個の機能素子を内蔵し、前記少なくとも２個の機能素子の間が導体配線を通して電気的に接続されていることを特徴とする請求項１乃至１４のいずれか１項に記載の回路基板。
  16. 全ての機能素子が、前記基材に対して水平方向に配置されて接続されていることを特徴とする請求項１乃至１５のいずれか１項に記載の回路基板。
  17. 全ての機能素子の電極端子が表面に垂直に延びるように形成されていることを特徴とする請求項１乃至１６のいずれか１項に記載の回路基板。
  18. 一部又は全ての機能素子は電子部品であり、前記電子部品はＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなるはんだによって導体配線に接続されていることを特徴とする請求項１乃至１７のいずれか１項に記載の回路基板。
  19. 請求項１乃至１８のいずれか１項に記載の回路基板が複数個垂直方向に積層され、少なくとも２個の回路基板の機能素子同士が導体配線を通して電気的に接続されていることを特徴とする回路基板。
  20. 前記少なくとも２個の回路基板は機能素子の電極端子が向かい合うように配置されていることを特徴とする請求項１９に記載の回路基板。
  21. 少なくとも１組の上部に配置された回路基板の機能素子と下部に配置された回路基板の機能素子との間に導電ペースト又ははんだペーストによるビアを有することを特徴とする請求項１９又は２０に記載の回路基板。
  22. 請求項２１に記載の回路基板はＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなる導電性ペースト又は無鉛はんだペーストによるビアと接着層とを介して複数個の絶縁層、ビア及び導体配線から形成される多層配線基板に接続されていることを特徴とする回路基板。
  23. 請求項１乃至２２に記載の回路基板の表裏面に開口部を設けたソルダーレジストが設けられていることを特徴とする回路基板。
  24. 請求項１乃至２２に記載の回路基板を更に内蔵することを特徴とする回路基板。
  25. 請求項１乃至２２に記載の回路基板を備えたことを特徴とする電子デバイス装置。
  26. 支持板の上に導体配線を少なくとも１層形成する工程と、前記導体配線上に機能素子を搭載する工程と、前記機能素子の外周を樹脂層により封止して前記機能素子を内蔵する工程と、前記機能素子の電極端子部分にビアを形成する工程と、前記機能素子の上に配線層を少なくとも１層形成する工程と、前記支持板を取り除く工程と、を有することを特徴とする回路基板の製造方法。
  27. 前記導体配線の上に樹脂層を少なくとも１層形成する工程と、前記樹脂層上に機能素子を搭載すること特徴とする請求項２６記載の回路基板の製造方法。
  28. 前記機能素子を２種類以上搭載することを特徴とする請求項２４又は２５に記載の回路基板の製造方法。
  29. 一部又は全ての機能素子は電子部品であり、前記電子部品をＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなるはんだにより導体配線に接続することによって搭載する工程を有することを特徴とする請求項２６乃至２８のいずれか１項に記載の回路基板の製造方法。
  30. 前記絶縁樹脂に前記支持板と反対側の面からビアホールを形成する工程と、前記ビアホールの内部を金属めっきする工程と、を有することを特徴とする請求項２６乃至２９のいずれか１項に記載の回路基板の製造方法。
  31. 請求項２６乃至３０のいずれか１項に記載の回路基板の製造方法によって形成された回路基板をコア基板とし、前記コア基板の表裏面に配線層をビルドアップする工程を有することを特徴とする回路基板の製造方法。
  32. 請求項２６乃至３１のいずれか１項に記載の回路基板の製造方法によって形成された回路基板を２個上下に対向させ、前記２個の回路基板の間に導電性ペースト又ははんだペーストによって充填されたビアを有する接着層を挟んで接続する工程を有することを特徴とする回路基板の製造方法。
  33. 支持板の上に導体配線を少なくとも１層形成する工程と、２個の請求項２６乃至３１のいずれか１項に記載の製造方法によって形成された回路基板を上下に対向させ、前記２個の回路基板の間に導電性ペースト又ははんだペーストによって充填されたビアを有する接着層を挟んで接続する工程を有することを特徴とする回路基板の製造方法。
  34. 前記２個の回路基板のうち少なくとも１個は支持基板除去前のものを使用し、前記支持板を除去する工程を有することを特徴とする請求項３３に記載の回路基板の製造方法。
  35. 請求項３２乃至３４のいずれか１項に記載の製造方法によって形成された回路基板と他の回路基板とを２個上下に対向させ、前記２個の回路基板間に導電性ペースト又は無鉛はんだペーストによって充填されたビアを有する接着層を挟んで接続する工程を少なくとも１回行うことを特徴とする回路基板の製造方法。
  36. 前記２個の回路基板のうち少なくとも１個は支持基板除去前のものを使用し、前記支持板を除去する工程を有することを特徴とする請求項３５に記載の回路基板の製造方法。
  37. 前記導電性ペースト又は無鉛はんだペーストがＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ及びＰｂからなる群から選択された少なくとも１種の元素を含む材料からなることを特徴とする請求項３２乃至３６のいずれか１項に記載の回路基板の製造方法。
  38. 前記支持板が銅、鉄、ニッケル、クロム、アルミ、チタン、シリコン、窒素及び酸素からなる群から選択された少なくとも１種の元素を含む材料からなることを特徴とする請求項２６乃至３７のいずれか１項に記載の回路基板の製造方法。
  39. 請求項２６乃至３８のいずれか１項に記載の製造方法によって形成した回路基板の表裏面の少なくとも一方に、開口部を設けたソルダーレジストを形成することを特徴とする回路基板の製造方法。
JP2008513315A 2006-04-27 2007-04-27 回路基板、電子デバイス装置及び回路基板の製造方法 Pending JPWO2007126090A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006150631 2006-04-27
JP2006150631 2006-04-27
PCT/JP2007/059271 WO2007126090A1 (ja) 2006-04-27 2007-04-27 回路基板、電子デバイス装置及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2007126090A1 true JPWO2007126090A1 (ja) 2009-09-17

Family

ID=38655610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513315A Pending JPWO2007126090A1 (ja) 2006-04-27 2007-04-27 回路基板、電子デバイス装置及び回路基板の製造方法

Country Status (4)

Country Link
US (1) US20100044845A1 (ja)
JP (1) JPWO2007126090A1 (ja)
CN (2) CN101480116B (ja)
WO (1) WO2007126090A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192801B2 (en) * 2008-12-08 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JPWO2010024233A1 (ja) * 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5436837B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
JP5406572B2 (ja) * 2009-03-19 2014-02-05 新光電気工業株式会社 電子部品内蔵配線基板及びその製造方法
JPWO2010113448A1 (ja) * 2009-04-02 2012-10-04 パナソニック株式会社 回路基板の製造方法および回路基板
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
EP2309535A1 (en) 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP2011108710A (ja) * 2009-11-13 2011-06-02 Sk Link:Kk 半導体パッケージ
CN102110727A (zh) * 2009-11-20 2011-06-29 日立电线株式会社 太阳电池模块,以及太阳电池模块用布线电路板
JP2011108969A (ja) * 2009-11-20 2011-06-02 Hitachi Cable Ltd 太陽電池モジュールの製造方法、及び太陽電池用配線基板
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
CN103189976B (zh) 2010-06-03 2016-08-24 Ddi环球有限公司 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9093392B2 (en) * 2010-12-10 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
TWI424550B (zh) * 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP5715835B2 (ja) 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
KR20130030935A (ko) * 2011-09-20 2013-03-28 에스케이하이닉스 주식회사 반도체 장치
WO2013114481A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 半導体装置
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
JP5122018B1 (ja) * 2012-08-10 2013-01-16 太陽誘電株式会社 電子部品内蔵基板
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
US9209152B2 (en) * 2013-04-19 2015-12-08 Infineon Technologies Ag Molding material and method for packaging semiconductor chips
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5583828B1 (ja) 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
EP2881987A1 (en) * 2013-12-06 2015-06-10 Ka Wa Cheung System and method for manufacturing a fabricated carrier
US9711376B2 (en) 2013-12-06 2017-07-18 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
CN104701190A (zh) 2013-12-06 2015-06-10 毅宝力科技有限公司 制造腔向下制作载体的系统和方法
US9711485B1 (en) 2014-02-04 2017-07-18 Amkor Technology, Inc. Thin bonded interposer package
US9252135B2 (en) * 2014-02-13 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
JP2016025096A (ja) * 2014-07-16 2016-02-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9961767B2 (en) 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
CN105990307B (zh) * 2015-03-06 2019-06-07 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
TWI569368B (zh) * 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10032756B2 (en) 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9786632B2 (en) 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
US9941260B2 (en) 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105244348B (zh) * 2015-09-30 2017-12-22 日月光半导体(上海)有限公司 封装基板及其制造方法
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
JP6989632B2 (ja) * 2016-09-21 2022-01-05 株式会社東芝 半導体装置
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10312194B2 (en) * 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US20180166417A1 (en) * 2016-12-13 2018-06-14 Nanya Technology Corporation Wafer level chip-on-chip semiconductor structure
CN108231371B (zh) * 2016-12-15 2024-12-27 捷群电子科技(淮安)有限公司 双面薄膜电感器及其制作方法
CN110088894B (zh) * 2016-12-21 2023-09-12 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
CN108878380B (zh) * 2017-05-16 2022-01-21 三星电机株式会社 扇出型电子器件封装件
JP6904055B2 (ja) * 2017-05-19 2021-07-14 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
EP3478033B1 (en) * 2017-10-25 2025-02-19 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding component with pre-connected pillar in component carrier
KR102550170B1 (ko) * 2018-01-04 2023-07-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라 모듈
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
EP3621107B1 (en) 2018-09-10 2025-03-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN109326580A (zh) * 2018-11-20 2019-02-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种多芯片封装互联结构及多芯片封装互联方法
JP7180491B2 (ja) * 2019-03-26 2022-11-30 株式会社村田製作所 巻線型インダクタ部品
CN114097076A (zh) * 2019-07-10 2022-02-25 株式会社电装 半导体封装、电子装置及半导体封装的制造方法
JP2021125624A (ja) * 2020-02-07 2021-08-30 ローム株式会社 半導体装置
KR102801214B1 (ko) 2020-03-12 2025-04-29 삼성전자주식회사 반도체 패키지
US11784151B2 (en) * 2020-07-22 2023-10-10 Qualcomm Incorporated Redistribution layer connection
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN113066727A (zh) * 2021-03-19 2021-07-02 深圳市汇顶科技股份有限公司 芯片组件的制作方法、芯片组件及电子设备
CN115274601A (zh) * 2022-06-30 2022-11-01 深南电路股份有限公司 一种封装体及其制作方法
JP7478336B1 (ja) 2023-02-09 2024-05-07 株式会社Flosfia 複合モジュールユニット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039158A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2005217372A (ja) * 2004-02-02 2005-08-11 Sony Corp 電子部品を内蔵する基板、基板およびそれらの製造方法
JP2005332887A (ja) * 2004-05-18 2005-12-02 Shinko Electric Ind Co Ltd 多層配線の形成方法および多層配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039158A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2005217372A (ja) * 2004-02-02 2005-08-11 Sony Corp 電子部品を内蔵する基板、基板およびそれらの製造方法
JP2005332887A (ja) * 2004-05-18 2005-12-02 Shinko Electric Ind Co Ltd 多層配線の形成方法および多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192801B2 (en) * 2008-12-08 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound

Also Published As

Publication number Publication date
US20100044845A1 (en) 2010-02-25
WO2007126090A1 (ja) 2007-11-08
CN102098876A (zh) 2011-06-15
CN101480116B (zh) 2013-02-13
CN101480116A (zh) 2009-07-08
CN102098876B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP4361826B2 (ja) 半導体装置
US9627308B2 (en) Wiring substrate
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
US9852970B2 (en) Wiring substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101167429B1 (ko) 반도체 패키지의 제조방법
JP2010226075A (ja) 配線板及びその製造方法
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120615