JP4037332B2 - Ｉｃモジュールおよびｉｃカード - Google Patents
Ｉｃモジュールおよびｉｃカード Download PDFInfo
- Publication number
- JP4037332B2 JP4037332B2 JP2003195278A JP2003195278A JP4037332B2 JP 4037332 B2 JP4037332 B2 JP 4037332B2 JP 2003195278 A JP2003195278 A JP 2003195278A JP 2003195278 A JP2003195278 A JP 2003195278A JP 4037332 B2 JP4037332 B2 JP 4037332B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- module
- wiring pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップをプリント配線基板に電気的に接続し、プリント配線基板のＩＣチップ搭載面とは反対側の面に、外部との電気的接続を行う外部接続端子を設けた半導体装置である、いわゆるＩＣモジュール、および、該ＩＣモジュールを備えたＩＣカードに関するものであり、より詳しくは、該ＩＣモジュール内部のＩＣチップを静電気から保護するための構成を有するＩＣモジュールおよびＩＣカードに関するものである。
【０００２】
【従来の技術】
ＩＣモジュールは、プリント配線基板等の基板にＩＣ(integrated circuit)チップを電気的に接続してなり、このプリント配線基板のＩＣチップ搭載面とは反対側の面に、外部との電気的接続端子を設けた半導体装置である。
【０００３】
図９に、一般的なＩＣモジュールの断面の概略構成を示す。
図９に示すように、ＩＣモジュールは、一般的に、絶縁支持基板１０１（プリント配線基板等の基板）を介して一方の面に、外部との接続端子（電気的接続端子）であり、外部とアクセスできる入力／出力コンタクト端子を含むコンタクト端子１０２を有し、もう一方の面に、ＩＣチップ１０３を備えている。上記コンタクト端子１０２とＩＣチップ１０３とは、絶縁支持基板１０１に設けられたスルーホール１０４や、絶縁支持基板１０１上の図示しない配線パターン等を介して上記コンタクト端子１０２とそれに対応するＩＣチップ１０３の端子とが接続されることで、電気的に接続されている。
【０００４】
該ＩＣモジュールは、例えばＩＣカードに搭載して用いられる。このように、ＩＣカードに搭載されたＩＣモジュールは、ＩＣカードが携帯して使用されるために常に静電気環境に曝されている。本来、ＩＣカードに内蔵されるＩＣチップ１０３自体は、該ＩＣチップ１０３の入出力部に、静電気破壊に対する保護回路（過電圧保護素子）として、静電気保護ダイオード等のＥＳＤ(electro-static discharge)保護回路を有している。
【０００５】
しかしながら、ＩＣカード表面に露出したＩＣモジュール表面のコンタクト端子１０２に静電気が印加された場合、該静電気は、スルーホール１０４を介してＩＣチップ１０３へと入り込む。このとき、該静電気の強度が、ＩＣチップ１０３で許容可能な静電強度であれば、ＩＣチップ１０３内で、該静電気による静電ストレスは吸収される。しかしながら、上記静電強度が、ＩＣチップ１０３による許容外の強度であれば、該静電気による静電ストレスを全て吸収することはできなくなり、ＩＣチップ１０３の入力／出力端子（図示せず）が損傷あるいは破壊されることになる。
【０００６】
以下に、ＩＣモジュールにおけるコンタクト端子１０２の構造について説明する。
【０００７】
接触型ＩＣカードのモジュール端子は、ＩＳＯ７８１６で規定されている。図１０は、ＩＳＯ７８１６で規定された、接触型ＩＣカードのモジュール端子における各コンタクト端子１０２の配置を概略的に示す平面図である。
【０００８】
図１０に示すように、接触型ＩＣカードのモジュール端子は、ＩＳＯ７８１６で規定されており、図９に示すコンタクト端子１０２として、図１０に示すように、基準電位用の接地端子であるＧＮＤ端子２０４、電源用の端子であるＶＣＣ端子２０８およびＶＰＰ端子２０３、クロック入力用の端子であるＣＬＫ端子２０６、リセット信号入力用の端子であるＲＳＴ端子２０７、データ入出力用の端子であるＩＯ端子２０２、拡張用入出力端子（Reserve For User端子）としてのＲＦＵ０端子２０１およびＲＦＵ１端子２０５を備えている。ＩＣモジュールを構成するこれらコンタクト端子１０２のうち、ＧＮＤ端子２０４は、他の全てのコンタクト端子１０２に隣接するように配置されている。
【０００９】
このようにＩＣカードのモジュール端子の配置は、ＩＳＯ７８１６で決まっているが、該モジュール端子を構成する各コンタクト端子１０２の端子形状に関しては任意である。
【００１０】
図１０に示すＩＣモジュールでは各コンタクト端子１０２・１０２間の距離ｄは例えば１５０μｍと一律である。しかしながら、このように各コンタクト端子１０２・１０２間の距離が同一であると、コンタクト端子１０２に静電気が印加され、この静電気が該コンタクト端子１０２のスルーホール１０４を介してＩＣチップ１０３（図９参照）に吸収される前に、隣接するコンタクト端子１０２・１０２間で空気を介してサージ放電（電気アーク）が発生した場合、該コンタクト端子１０２に隣接する、ＧＮＤ端子２０４以外のコンタクト端子１０２（入力／出力コンタクト端子）に対してもサージ放電が生じる可能性がある。もし、この隣接するコンタクト端子１０２（入力／出力コンタクト端子）にサージ放電が印加された場合、このサージ放電は、該隣接するコンタクト端子１０２（入力／出力コンタクト端子）のスルーホール１０４を介してＩＣチップ１０３へと入り込み、ＩＣチップ１０３を破壊してしまうおそれがある。
【００１１】
そこで、コンタクト端子１０２に静電気が生じサージ放電が発生した場合、この静電気によるサージ放電をＧＮＤ端子２０４に誘導することでＩＣチップ１０３の入力／出力端子を静電気から保護する試みがなされている。
【００１２】
図１１は、特許文献１に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【００１３】
図１１に示すＩＣモジュールは、コンタクト端子１０２と、ＧＮＤ端子３０１以外のコンタクト端子１０２との間、すなわち、入力／出力コンタクト端子３０２とＧＮＤ端子３０１との間で発生するサージ放電（電気アーク）を助長し、サージ放電の発生に必要な最小電圧を小さくすることで入力／出力コンタクト端子３０２に印加される過電圧を小さくするものであり、このために、ＧＮＤ端子３０１と、ＧＮＤ端子３０１以外のコンタクト端子１０２である入力／出力コンタクト端子３０２とにそれぞれ複数の金属突起３０１ａ・３０２ａを設けてＧＮＤ端子３０１と、ＧＮＤ端子３０１以外の入力／出力コンタクト端子３０２との間の最短距離ｅを１００μｍ未満と小さくしている。
【００１４】
また、図１２および図１３はそれぞれ、特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【００１５】
図１２に示すＩＣモジュールでは、サージ放電（電気アーク）成分の送り側の入力／出力コンタクト端子４０２とサージ放電（電気アーク）成分の受け側の入力／出力コンタクト端子４０２となるＧＮＤ端子４０１との間のギャップｆを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップｇよりも一様に小さく設定している。
【００１６】
また、図１３に示すＩＣモジュールでは、サージ放電（電気アーク）成分の受け側の入力／出力コンタクト端子４０２となるＧＮＤ端子４０１の延長部４０１ａの側面に対向する、サージ放電（電気アーク）成分の送り側の入力／出力コンタクト端子４０２の側面に突起部４０２ａを突設することで、該突起部４０２ａとＧＮＤ端子４０１の延長部４０１ａとの間のギャップｈ、つまり、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップｇよりも小さく設定している。
【００１７】
【特許文献１】
特開平０１−１４６９６号公報（公開日１９８９年６月８日）
【００１８】
【特許文献２】
特開平０５−２６２０８１号公報（公開日１９９３年１０月１２日）
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、ＧＮＤ端子３０１以外のコンタクト端子１０２・１０２間で発生するサージ放電（電気アーク）成分が持つインパルス電流成分について考慮がなされていない。
【００２０】
ＩＣモジュールの各コンタクト端子１０２・１０２間の距離は通常数百μｍ（図１０の例では例えば１５０μｍ）であり、コンタクト端子１０２に生じた静電気による電界強度が、該コンタクト端子１０２と、該コンタクト端子１０２に隣接するコンタクト端子１０２との間に存在する空気の絶縁耐圧（ブレークダウン電圧）を越えたときにサージ放電が発生する。空気のブレークダウン電圧は約１００ｋＶ／ｃｍであることが知られており、コンタクト端子１０２に印加された静電気が、約１００ｋＶ／ｃｍを超える電界強度に達した場合、該静電気は、サージ放電（電気アーク）成分となって隣接するコンタクト端子１０２に放電される。
【００２１】
実証実験により、このサージ放電成分は人体モデル（ＨＢＭ：Human Body Model）における通常の静電強度に対して、約３倍程度の特殊なインパルス電流成分を含んでいることが明らかになっている。
【００２２】
このため、サージ放電成分が発生した場合、隣接するコンタクト端子１０２が受ける静電強度は、上記ＩＣモジュールに静電気が直接印加された場合の静電強度よりも大きくなり、その特殊なインパルス電流成分に対して、通常のＩＣチップ１０３に内蔵されている過電圧保護素子（ＥＳＤ保護回路）が許容しきれない場合、ＩＣチップ１０３は損傷あるいは破壊される。
【００２３】
上記特許文献１では、このサージ放電（電気アーク）成分を故意に発生させて回路保護を行うものであり、このために、前記したようにＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２とにそれぞれ複数の金属突起３０１ａ・３０２ａを設けて、ＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２との間の最短距離ｅを小さくしている。このため、上記特許文献１に記載のＩＣモジュールでは、ＧＮＤ端子３０１に静電気が生じた場合、ＧＮＤ端子３０１からＧＮＤ端子３０１以外の入力／出力コンタクト端子３０２へのサージ放電も容易に発生することになる。
【００２４】
したがって、上記特許文献１に記載のＩＣモジュールでは、該ＩＣモジュールに静電気が発生する度に、ＩＣチップ１０３（図９参照）がインパルス電流成分を繰り返し受けることになる。
【００２５】
つまり、上記特許文献１に記載のＩＣカードでは、その表面に設けられたＩＣモジュールのＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２とに複数の金属突起３０１ａ・３０２ａが互いに対向して設けられているため、ＩＣカード表面の上記金属突起３０１ａ・３０２ａ間でサージ放電が生じることになる。しかも、複数の金属突起３０１ａ・３０２ａのうちどの金属突起にサージ放電（電気アーク）成分が飛ぶかわからない。ＩＣカードは携帯されるものであるから、使用状態によっては何回もＩＣカード表面でサージ放電が生じる。このため、このサージ放電（電気アーク）成分が持つインパルス電流成分により、絶縁支持基板１０１（図９参照）に設けられた配線等が焼き切れる場合もあり得る。
【００２６】
また、一般的な静電耐圧強度評価試験においては、ＧＮＤ端子基準（ＧＮＤ端子を評価装置のＧＮＤ電位に接続（ＧＮＤ端子を接地））とＶＣＣ基準（ＶＣＣ端子を評価装置のＧＮＤ電位に接続（ＶＣＣ端子を接地））の２種類があり、後者の場合、サージ放電を故意に発生させる構造となっている上記特許文献１のモジュール構造においては、ＧＮＤ端子３０１に発生した静電気により、該ＧＮＤ端子３０１から該ＧＮＤ端子３０１に隣接する他のコンタクト端子１０２に向かって容易にサージ放電が発生することが十分に考えられる。
【００２７】
このように、サージ成分が持つインパルス電流成分を考えると、上記特許文献１に記載のＩＣモジュールの構造は、ＥＳＤに対する保護としては有効とは言い難い。
【００２８】
また、複数の金属突起を１００μｍ未満の端子間距離となるように加工するには高い加工精度が要求され、生産性を低下させる要因となる。さらに、ＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２との対向面にはそれぞれ上記金属突起３０１ａ・３０２ａが設けられており、また、この金属突起３０１ａ・３０２ａは非常に小さいことから、サージ放電時にこの金属突起３０１ａ・３０２ａの先端（突起先端）に電界が集中し、この突起先端が破損し易い。
【００２９】
前記したようにＩＣカードは携帯することが前提であり、その信頼性は通常の半導体装置に比べて高いものが要求される。このため、上記特許文献１に記載のＩＣモジュールの各入力／出力コンタクト端子３０２形状は、ＩＣカードへの利用には不都合があると考えられる。
【００３０】
一方、特許文献２に記載のＩＣモジュールは、何れも、ＧＮＤ端子４０１を直線パターンにて形成することで特許文献１のようにＧＮＤ端子４０１に突起を形成することなく、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップよりも小さく設定している。このため、上記特許文献２によれば、入力／出力コンタクト端子４０２に静電気が印加された場合、この静電気によるサージ放電をＧＮＤ端子２０４に優先的に誘導することが可能となる。
【００３１】
しかしながら、上記特許文献２の入力／出力コンタクト端子４０２は、何れも、ＧＮＤ端子４０１が直線パターンにて形成されているため、ＧＮＤ端子４０１の延長部４０１ａの側面は何れも直線形状を有し、ＩＣカードが屈曲した場合に、その力学的ストレスが、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップにかかり、結果的にチップ割れを起こし易いという問題点を有している。
【００３２】
さらに、上記特許文献１、２は、何れも、リザーブ端子（予備端子）として、非接続端子（Non-Connection端子；以下、ＮＣ端子と記す）が設けられている場合のサージ放電については考慮していない。
【００３３】
つまり、図１０において、ＩＣモジュールを構成するコンタクト端子１０２のうち、拡張用入出力端子であるＲＦＵ０端子２０１、ＲＦＵ１端子２０５、並びに、データ書き込み電源用のＶＰＰ端子２０３は、ＩＣモジュールの仕様によっては、ＩＣチップ１０３との接続を完全に切断させた、電気的に完全にフローティング状態にあるＮＣ端子とする必要がある。
【００３４】
このようにＩＣモジュール表面のコンタクト端子１０２（図９参照）にＮＣ端子が存在する場合、このＮＣ端子に印加された静電気はＩＣチップ１０３に吸収されず、該ＮＣ端子と該ＮＣ端子に隣接するコンタクト端子１０２との間の空気に全ての静電気が印加される。
【００３５】
ＮＣ端子と該ＮＣ端子に隣接するコンタクト端子１０２との間に印加された静電気が、空気のブレークダウン電圧である約１００ｋＶ／ｃｍを超える電界強度に達した場合、ＮＣ端子から該ＮＣ端子と隣接するコンタクト端子１０２にサージ放電（電気アーク）が生じる。
【００３６】
このため、ＮＣ端子からのサージ放電は、他のコンタクト端子１０２から発生するサージ放電と比べると、その発生確率が高い。
【００３７】
前記したように、サージ放電成分は人体モデル（ＨＢＭ）における通常の静電強度に対して、約３倍程度の特殊なインパルス電流成分を含んでいることが明らかであり、ＮＣ端子からサージ放電（電気アーク）成分が発生した場合、隣接するコンタクト端子１０２が受ける静電強度は、ＩＣモジュールに静電気が直接印加された場合の静電強度よりも大きくなり、その特殊なインパルス電流成分に対して、通常のＩＣチップ１０３に内蔵されている過電圧保護素子が許容しきれない場合、ＩＣチップ１０３は損傷あるいは破壊される。
【００３８】
このため、ＮＣ端子を有するＩＣモジュールの静電気に対する実効的な耐圧は、ＮＣ端子がないＩＣモジュールに対して低下する場合があり、ＩＣモジュールにＮＣ端子が設けられている場合、ＮＣ端子がないＩＣモジュールと比べて、ＩＣチップ１０３が損傷あるいは破壊される確率が高くなる。
【００３９】
通常、ＩＣモジュール表面のコンタクト端子１０２・１０２間の距離は数百μｍ（図１０の例では例えば１５０μｍ）であり、人体が帯電する静電電荷が数ｋＶに達することや、ＮＣ端子は電気的に完全にフローティング状態にあるため、ＮＣ端子に印加された静電気はＩＣチップ１０３への放電経路がなく、該ＮＣ端子と、該ＮＣ端子に隣接するコンタクト端子１０２との間に存在する空気に集中することを考えると、静電気が印加されたＮＣ端子から放電されたサージ放電（電気アーク）成分が、該ＮＣ端子に隣接するコンタクト端子１０２に影響を及ぼすことは、非常に高い確率で起こり得る現象であると言える。
【００４０】
特に、図１０に示すＩＣモジュールでは、各コンタクト端子１０２・１０２間の距離は一律であり、かつ、ＮＣ端子が、隣接するコンタクト端子１０２に向かって突起状のパターン２０９を形成しているため、隣接するコンタクト端子１０２へのサージ成分を助長する構造となっている。このため、図１０に示す構造を有するＩＣモジュールでは、ＮＣ端子が設けられている場合、ＮＣ端子から放電されたサージ放電成分は、ＧＮＤ端子ではなく、コンタクト端子１０２に高い確率で印加される。したがって、このサージ放電成分に含まれる特殊なインパルス電流成分によってＩＣチップ１０３が損傷あるいは破壊される確率は高いと言える。
【００４１】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣモジュールおよびＩＣカードを提供することにある。
【００４２】
【課題を解決するための手段】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、基板（例えばプリント配線基板等の絶縁支持基板）の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子（いわゆるＧＮＤ端子）であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子（例えば入力／出力コンタクト端子）からなるＩＣモジュールであって、上記接地端子は、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、その他の端子（例えば入力／出力コンタクト端子等の外部接続端子や、必要に応じて設けられる予備端子等のＮＣ端子）の何れにも一定の間隔（ギャップａ）を介して隣接し、かつ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子は何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面は何れもその他の端子の凸曲面と一定の間隔（ギャップａ）を有して接する凹曲面を有し、上記接地端子とその他の端子との間の間隔（ギャップａ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００４３】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることを特徴としている。
【００４４】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００４５】
上記の構成によれば、上記接地端子とその他の端子との間の間隔が何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子に静電気が印加され、さらに、静電気が印加された端子からサージ放電が生じた場合には、このサージ放電（電気アーク）成分を、最も電界集中が起こり易い、上記ギャップａの放電経路を通じて、接地端子以外のその他の端子から接地端子に向かって放電させることができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００４６】
そして、この場合、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子が何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面が何れもその他の端子の凸曲面と一定の間隔を有して接する凹曲面を有することで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記接地端子以外のその他の端子から上記接地端子に向かって放電するサージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【００４７】
さらに、上記の構成によれば、サージ放電成分の送り側の端子（すなわち、接地端子以外のその他の端子）もサージ放電成分の受け側の端子（すなわち、接地端子）も共に曲面を有していることで、当該ＩＣモジュールをＩＣカードに搭載した場合に該ＩＣカードが屈曲されたとしても、該屈曲によるストレスが分散されることから、ＩＣチップの割れ（破損）を防止することが可能となる。
【００４８】
このため、上記の構成によれば、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、当該ＩＣモジュールをＩＣカードに搭載した場合にＩＣカードの高い屈曲強度を確保することができる。
【００４９】
また、本発明にかかるＩＣモジュールは、従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、安価かつ容易に生産することができる。
【００５０】
また、上記ＩＣモジュールは、上記したように、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることで、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実にサージ放電成分を飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５１】
さらに、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができ、上記ＩＣチップの静電気およびサージ放電成分からの保護をより確実なものとすることができる。
【００５２】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子群が、ＩＣチップと非接続の予備端子（いわゆるリザーブ端子）を少なくとも１つ備えていることを特徴としている。
【００５３】
このように上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子のうち少なくとも１つが予備端子として、ＩＣチップと非接続の、いわゆるＮＣ(Non-Connection)端子と称される非接続端子である場合、該ＮＣ端子に印加された静電気は、サージ放電成分となって隣接する外部接続端子（入力／出力コンタクト端子）に向かって放電する確率が非常に高くなる。このため、サージ放電成分の放電経路を上記接地端子側に確保する必要性は非常に高くなる。
【００５４】
上記の構成によれば、当該ＩＣモジュールが非接続端子を有する場合でも、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５５】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた各端子における、当該ＩＣモジュールの外周部において互いに隣接する各角部（外周側コーナー部）が、曲線形状を有していることを特徴としている。
【００５６】
上記の構成によれば、上記角部での端子同士でのサージ放電を無くし、サージ放電成分の放電経路を、上記接地端子側に、より確実に確保することができる。
【００５７】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、基板（例えばプリント配線基板等の絶縁支持基板）の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子（いわゆるＧＮＤ端子）であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子（例えば入力／出力コンタクト端子）からなるＩＣモジュールであって、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子（例えば入力／出力コンタクト端子等の外部接続端子）と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００５８】
上記の構成によれば、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実に飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５９】
また、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子同士の間でサージ放電が発生する前に、上記配線パターン（Ａ）と配線パターン（Ｂ）との間でサージ放電を発生させることができるので、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形 状によることなく、上記基板におけるＩＣチップ搭載面側において単独でＥＳＤ対策を講じることができる。このため、上記の構成によれば、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となる。
【００６０】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）は凹曲面を有する端子部を備え、上記配線パターン（Ｂ）は凸曲面を有する端子部を備え、上記配線パターン（Ａ）と配線パターン（Ｂ）とは、各端子部における凸曲面と凹曲面とが対向するように近接して設けられていることを特徴としている。
【００６１】
上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記サージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【００６２】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）における凹曲面を有する端子部が、上記配線パターン（Ｂ）における凸曲面を有する端子部との対向面が一部切欠かれた中空の円形状を有し、上記配線パターン（Ａ）における凹曲面を有する端子部の開口部のエッジ部分が丸みを有していることを特徴としている。
【００６３】
接地端子用の配線パターン（Ａ）に対向する放電パターンの形状、すなわち、上記配線パターン（Ｂ）における端子部に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記配線パターン（Ｂ）の端子部は、針状パターンよりも円状パターンのほうが望ましい。但し、接地端子に静電気が生じた場合に、上記上記配線パターン（Ｂ）における端子部に対向する接地端子用の配線パターン（Ａ）にエッジが存在すると、その部分で電界集中が発生し、上記配線パターン（Ｂ）に対してサージ放電が容易に発生する可能性がある。このため、上記の構成は、接地端子から、接地端子以外のその他の端子の方向へのサージ放電の放電発生頻度を抑制することに対して有効である。
【００６４】
また、サージ放電成分の送り側の端子である、接地端子以外のその他の端子における接地端子との対向面は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【００６５】
また、接地端子以外のその他の端子における凸型パターンと、接地端子における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。屈折強度は、ギャップ a が小さい程、言い換えれば、接地端子以外のその他の端子の凸曲面と、接地端子の凹曲面との重なりが大きいほど強くなる。
【００６６】
そこで、本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子における上記接地端子との対向面は、上記接地端子以外のその他の端子におけるコンタクティブエリアの中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリアにおける上記接地端子側の端部の中心から上記接地端子側に、上記接地端子以外のその他の端子が、該端子に隣り合うその他の端子と対向する端部と、該端子のコンタクティブエリアにおける上記端部と対向する端部との間のギャップ（マージン）分離間した点を中心点とする半円形状に形成されていることを特徴としている。
【００６７】
本発明にかかるＩＣカードは、上記の課題を解決するために、本発明にかかる上記ＩＣモジュールを備えていることを特徴としている。
【００６８】
上記の構成によれば、当該ＩＣカードが本発明にかかる上記ＩＣモジュールを備えていることで、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣカードを提供することができる。
【００６９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１〜図５、図９、図１０、および図１４〜１８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、従来のＩＣモジュールにおける構成要素と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。なお、以下の実施の形態では、ＩＣモジュールをＩＣカードに搭載した場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
【００７０】
図１は、本実施の形態にかかるＩＣカードにおけるＩＣモジュール形成部の概略構成を示している。また、図１４は、本実施の形態にかかるＩＣカードの概略構成を示している。図１５は、図１４に示すＩＣカードの要部の概略構成を示している。本実施の形態では、ＩＣカードとして、接触式のＩＣカードを例に挙げて説明するものとするが、本実施の形態にかかるＩＣモジュール並びにＩＣカードの構成は、これに限定されるものではない。
【００７１】
図１４に示すように、本実施の形態にかかるＩＣカード１は、例えば、ＩＣカード基材からなるカード本体２の表面の一端部に、本実施の形態にかかるＩＣモジュール３が設けられている構成を有している。上記ＩＣモジュール３は、図１４および図１５に示すように、カード本体２表面側に、封止樹脂４１で封止されたＩＣチップ１０３を備え、上記カード本体２には、例えば、該カード本体２の周端に沿って、アンテナ用モジュール端子５１を介して上記ＩＣチップ１０３と電気的に接続されたアンテナ線材５２が設けられている。
【００７２】
本実施の形態にかかる上記ＩＣモジュール３の断面の概略構成は従来と同じであり、図９に示したように、絶縁支持基板１０１（プリント配線基板等の基板）を介して一方の面に、互いに隣接して配された複数のコンタクト端子１０２（端子）からなる端子群を備え、もう一方の面に、ＩＣチップ１０３を備えている。
【００７３】
上記コンタクト端子１０２は、例えば、プリント配線基板等、両面に銅箔が貼られた絶縁支持基板１０１における各々の面の銅箔をエッチングによりパターニングし、必要箇所について両面のパターンをスルーホールにより電気的に接続することで形成される。
【００７４】
そして、本実施の形態では、ＩＣチップ１０３搭載面側の絶縁支持基板１０１上に形成された所定の配線パターンと、ＩＣチップ１０３の入力／出力端子となる、該ＩＣチップ１０３上に設けられた電極パッド（端子パッド）とが、フリップチップボンドと称される実装工法や、金やアルミニウム等の極細線による、ワイヤボンドと称される実装工法で接続され、上記コンタクト端子１０２と、ＩＣチップ１０３上に配置された端子パッドとが、スルーホール１０４や、絶縁支持基板１０１上の上記配線パターン等を介して各々対応する端子同士接続されることで、上記コンタクト端子１０２とＩＣチップ１０３とが互いに電気的に接続されている。また、上記ＩＣチップ１０３には、その入出力部に、静電気保護ダイオード等のＥＳＤ保護回路が設けられている。
【００７５】
そして、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面とは反対側の面に設けられた上記コンタクト端子１０２…（端子群）のうち１つは、ＧＮＤ端子１１と称される端子であり、その他のコンタクト端子１０２…（端子群）は、少なくとも、上記ＩＣチップ１０３と電気的に接続され、かつ、外部とアクセス可能な外部接続端子としての入力／出力コンタクト端子１３からなっている。
【００７６】
上記各コンタクト端子１０２の配置は、ＩＳＯ７８１６で規定されており、図１０に示すコンタクト端子１０２とは端子形状は異なるものの、本実施の形態にかかるＩＣモジュール３もまた、図１０に示すＩＣモジュール同様、基準電位用の接地端子であるＧＮＤ端子１１の他に、電源用の端子であるＶＣＣ端子およびＶＰＰ端子、クロック入力用の端子であるＣＬＫ端子、リセット信号入力用の端子であるＲＳＴ端子、データ入出力用の端子であるＩＯ端子、拡張用入出力端子としてのＲＦＵ０端子およびＲＦＵ１端子を備えている。
【００７７】
また、ＩＣモジュール３を構成するこれらコンタクト端子１０２のうちＧＮＤ端子１１は、例えばＩＣモジュール３の中心線に沿って延びる延設部１１ａを有し、この延設部１１ａの側面１１ｂ、つまり、該延設部１１ａにおける、ＩＣモジュール３の中心線に沿って延びる辺が、他の全てのコンタクト端子１０２に、一定のギャップａを介して隣接するように配置されている。
【００７８】
なお、本実施の形態では、上記ＩＣカード１におけるＩＣモジュール３に、リザーブ端子（予備端子）として、ＩＣチップ１０３との接続を完全に切断させた、電気的に完全にフローティング状態にある非接続端子（Non-Connection端子；以下、ＮＣ端子と記す）１２が設けられているものとするが、本実施の形態にかかるＩＣモジュール並びにＩＣカード１の構成は、これに限定されるものではない。なお、図１中、模様を施したコンタクト端子１０２がＮＣ端子１２であり、少なくとも１つ以上のスルーホール１０４が形成されているコンタクト端子１０２がＮＣ端子１２以外のコンタクト端子１０２に相当する。
【００７９】
上記ＮＣ端子１２としては、例えば、拡張用入出力端子であるＲＦＵ０端子やＲＦＵ１端子、データ書き込み電源用のＶＰＰ端子等が挙げられるが、これに限定されるものではない。
【００８０】
このように上記コンタクト端子１０２のうち少なくとも１つがリザーブ端子として、ＩＣチップ１０３との接続が電気的に完全にフローティングされたＮＣ端子１２である場合、ＮＣ端子１２に印加された静電気は、サージ放電成分となって隣接する入力／出力コンタクト端子１３に向かって放電する確率が非常に高くなるため、サージ放電成分の放電経路をＧＮＤ端子１１側に確保する必要性は非常に高くなる。
【００８１】
そこで、本実施の形態にかかるＩＣモジュール３においても、ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２（すなわち、ＧＮＤ端子１１以外の各入力／出力コンタクト端子１３およびＮＣ端子１２）との間のギャップａは、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップｂに対して小さくなるように設定されている（ａ＜ｂ）。なお、本発明において、端子間のギャップとは、ＧＮＤ端子１１も含めて互いに隣り合うコンタクト端子１０２同士のギャップを示すものとする。
【００８２】
本実施の形態において、ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間のギャップａは５０μｍ以上、１５０μｍ以下であり、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップｂは、２００μｍ以上、５４０μｍ以下であることが好ましい。
【００８３】
上記ギャップａが５０μｍ未満であれば、加工精度によっては、上記ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間の電気的短絡を引き起こすおそれがある。つまり、ＩＣチップ１０３に用いられるプリント基板を高精細にパターニングし、上記ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間の絶縁抵抗を１０×１０１２Ω以上確保するためには、上記ギャップａは、５０μｍ以上確保されていることが望ましく、加工の容易性を考えると、１００μｍよりも大きいことがより望ましい。また、上記ギャップａが１５０μｍを越えると、ＧＮＤ端子１１方向へのサージ放電経路確保の効力が小さくなるおそれがある。
【００８４】
同じく、上記ギャップｂが２００μｍ未満であればＧＮＤ端子１１方向へのサージ放電経路確保の効力が小さくなるおそれがある。また、上記ギャップｂが５４０μｍを越えると、カード本体２上にＩＣモジュール３を実装する際の実装精度にもよるが、ＩＳＯ７８１６によって定められた端子配置位置の規定を違反するおそれがある。
【００８５】
つまり、ＩＣカードにおけるモジュール端子は、前記したようにＩＳＯ７８１６によって規定されており、上記モジュール端子におけるコンタクティブエリア(Contactive Area)と称される外部とのコンタクト領域の配置位置もまた、上記ＩＳＯ７８１６で規定されている。
【００８６】
図１６は、ＩＳＯ７８１６で規定された、ＩＣカードにおけるモジュール端子パターンとコンタクティブエリアとの関係を模式的に示す説明図である。
【００８７】
ＩＳＯ７８１６の規定によれば、図１６に示すように、コンタクティブエリア１０５は、必ず各コンタクト端子１０２の領域内に含まれている必要がある。なお、各コンタクト端子１０２は、上記したようにコンタクティブエリア１０５を含んでいれば、そのパターン形状は特に限定されない。各コンタクティブエリア１０５の短手方向の長さ、すなわち、ＧＮＤ端子１１の長手方向における各コンタクティブエリア１０５の幅ｉは１．７ｍｍであり、ＧＮＤ端子１１の長手方向に互いに隣り合うコンタクト端子１０２・１０２にそれぞれ含まれるコンタクティブエリア１０５・１０５間のギャップｊは０．８４ｍｍである。
【００８８】
上記コンタクティブエリア１０５の配置位置は、通常、ＩＣカード（本実施の形態ではＩＣカード１）のエッジを原点として一律に規定されている。このため、以下の説明においては、位置関係のスケールについてはその説明を省略する。
【００８９】
図１６において、ＧＮＤ端子１１と、該ＧＮＤ端子１１以外のコンタクト端子１０２との間のギャップをａとし、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップをｂとし、コンタクティブエリア１０５とモジュール端子パターンとの間のギャップ、より具体的には、ＧＮＤ端子１１以外のコンタクト端子１０２において、上記ギャップｂを挟んで該コンタクト端子１０２以外のコンタクト端子１０２と対向する端部１０２ｃと、該コンタクト端子１０２に含まれるコンタクティブエリア１０５における上記端部１０２ｃと対向する端部１０５ｃとの間のギャップ（マージン）をｗとすると、上記ギャップｗは、上記ＩＣモジュール３をカード本体２に実装する際の位置精度を考慮すれば、０．１５ｍｍ以上必要であると考えられる。
【００９０】
従って、上記ギャップｂの最大値ｂ（ｍａｘ）は、以下に示す値となる。このため、上記ギャップｂの最大値ｂ（ｍａｘ）は、
ｂ（ｍａｘ）＝０．８４ｍｍ−（０．１５ｍｍ×２）＝０．５４ｍｍ
となる。
【００９１】
上記ギャップａおよびｂを上記したように設定することで、ＩＣモジュール３のコンタクト端子１０２に静電気が印加され、さらに、静電気が印加されたコンタクト端子１０２からサージ放電が生じた場合には、このサージ放電成分を、最も電界集中が起こり易い、ギャップａの放電経路を通じて、ＧＮＤ端子１１以外のコンタクト端子１０２からＧＮＤ端子１１に向かって放電させることができる。これにより、ＧＮＤ端子１１以外の入力／出力コンタクト端子１３とＮＣ端子１２との間、並びに、ＧＮＤ端子１１以外の入力／出力コンタクト端子１３・１３間でのサージ放電を無くすことができ、ＩＣチップ１０３を、静電気およびサージ放電成分から保護することが可能となる。
【００９２】
さらに、本実施の形態にかかるＩＣモジュール３では、図１に示すように、ＧＮＤ端子１１以外の各コンタクト端子１０２におけるＧＮＤ端子１１側の端部形状を、ＧＮＤ端子１１方向に曲線化された凸型の形状としている。
【００９３】
すなわち、本実施の形態にかかるＩＣモジュール３は、ＧＮＤ端子１１の延設部１１ａの側面１１ｂに対向する、ＧＮＤ端子１１以外の全てのコンタクト端子１０２の側面１０２ａが凸曲面を有している。
【００９４】
ＧＮＤ端子１１の延設部１１ａの側面１１ｂに対向する、ＧＮＤ端子１１以外の全てのコンタクト端子１０２の側面１０２ａを上記形状とすることで、ＮＣ端子１２の有無に拘らず、サージ放電成分の送り側のコンタクト端子１０２に生じた静電気によるサージ放電（電気アーク）成分を、サージ放電成分の受け側のコンタクト端子１０２となるＧＮＤ端子１１に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、ＧＮＤ端子１１以外のコンタクト端子１０２からＧＮＤ端子１１に向かって放電するサージ放電成分によるコンタクト端子１０２の破損（損傷）を抑制、好適には防止することができる。
【００９５】
さらに、本実施の形態にかかるＩＣモジュール３は、図１に示すように、サージ放電（電気アーク）成分の送り側のコンタクト端子１０２（すなわち、各ＮＣ端子１２および各入力／出力端子１３）もサージ放電（電気アーク）成分の受け側のコンタクト端子（すなわち、ＧＮＤ端子１１）も共に曲面を有している。
【００９６】
本実施の形態においては、凸曲面を有するコンタクト端子１０２に対向する上記ＧＮＤ端子１１の延設部１１ａの側面１１ｂは、上記コンタクト端子１０２の凸曲面と一定のギャップａを介して接する凹曲面となるように形成されている。つまり、本実施の形態においては、ＧＮＤ端子１１以外の全てのコンタクト端子１０２は、凸曲面を有し、ＧＮＤ端子１１以外のコンタクト端子１０２・１０２間のスペース（ギャップｂ）よりも小さいスペース（ギャップａ）を介して、凹曲面を有するＧＮＤ端子１１に対向して設けられている。
【００９７】
このように、本実施の形態によれば、ＧＮＤ端子１１とその他のコンタクト端子１０２との間の隣接面積を広く取る構造としているため、静電電荷の集中を、従来よりもさらに緩和もしくは防止する構造となっており、従来のＩＣカード、例えば前記特許文献１に記載のモジュール構造（図１１参照）と比較して、サージ放電が発生した場合にコンタクト端子が受ける損傷を、より一層小さくすることができる。
【００９８】
また、このようにＧＮＤ端子１１とその他のコンタクト端子１０２との対向面の金属パターンが共に曲面を有していることで、上記ＩＣカード１が屈曲されたとしても、該屈曲によるストレスは分散され、ＩＣチップ１０３の割れ（破損）までには至らない。
【００９９】
よって、本実施の形態にかかるＩＣモジュール３は、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、上記金属パターンが直線パターンのみの場合と比較して、ＩＣカード１の高い屈曲強度を確保することができる。また、本実施の形態にかかるＩＣモジュール３は、図１１に示す従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、生産の容易性も高いものとなっている。
【０１００】
上記コンタクト端子１０２における凸曲面、つまり、サージ放電成分の送り側のコンタクト端子１０２である、ＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１の延設部１１ａとの対向面（側面１０２ａ）は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【０１０１】
また、屈折強度は、ギャップaが小さい程、言い換えれば、上記凸曲面（凸型パターン）と、ＧＮＤ端子１１の凹曲面（凹型パターン）との重なりｑが大きいほど強くなる。
【０１０２】
上記凸曲面の曲率半径（Ｒ）は、凸曲面を半円形状とする場合、ギャップｂと、ＩＳＯ７８１６により規定された端子配置位置、具体的には、各コンタクティブエリア１０５の配置位置により決定され、ギャップｂにより、１．００ｍｍ以上、１．１９ｍｍ以下の範囲内に設定される。
【０１０３】
図１７は、ＧＮＤ端子以外のコンタクト端子における、ＧＮＤ端子の延設部と対向する凸型パターンが半円形状の場合におけるＩＣモジュール３の要部の構成を模式的に示している。
【０１０４】
前記したように、ギャップｂは、２００μｍ≦ｂ≦５４０μｍの範囲内に設定されることが望ましい。一方、ギャップｗ（マージン）は、ギャップｂが２００μｍの場合、ｗ＝３４０μｍは必要であり、ギャップｂが５４０μｍの場合、ｗ＝１５０μｍは必要である。
【０１０５】
従って、上記凸型パターンにおける曲率半径（Ｒ）は、下記の計算（単位：ｍｍ）
｛１．７＋（０．１５×２）｝／２≦Ｒ≦｛１．７＋（０．３４×２）｝／２
により、１．０ｍｍ≦Ｒ≦１．１９ｍｍとなる。
【０１０６】
但し、上記凸曲面を形成する凸型パターンの中心点ｏは、上記凸型パターンが設けられていない場合のＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１側の短辺中心、すなわち、コンタクティブエリア１０５の長手方向に沿って該コンタクティブエリア１０５の中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリア１０５におけるＧＮＤ端子１１側の端部１０５ａの中心からＧＮＤ端子１１側にギャップｗだけ離間した位置とする。
【０１０７】
一方、図１８に、ＧＮＤ端子以外のコンタクト端子における、ＧＮＤ端子の延設部と対向する凸型パターンが半円形状でない場合におけるＩＣモジュール３の要部の構成を模式的に示す。
【０１０８】
図１７および図１８に示す、ＧＮＤ端子１１以外のコンタクト端子１０２における凸型パターンと、ＧＮＤ端子１１における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。
【０１０９】
よって、実使用上の応力に対応するためには、上記重なりｑは、ｑ≧５００μｍを満足していることが好ましい。よって、上記ＧＮＤ端子１１以外のコンタクト端子１０２の凸型パターンが半円形状でない場合、該凸型パターン（凸曲面）の曲率半径（Ｒ）およびその中心点ｏ’は、ギャップａが、前記の範囲（ａ＜ｂ、好適には５０μｍ≦ａ≦１５０μｍ、加工の容易性を考えると１００μｍよりも大きいことが望ましい）を満足しており、かつ、ｑ≧５００μｍを確保していれば、任意に設定可能である。なお、この場合の中心点ｏ’は、コンタクティブエリア１０５の長手方向に沿って該コンタクティブエリア１０５の中央を経由して延びる延長線上に位置し、上記凸型パターンが設けられていない場合のＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１側の短辺の両端（両コーナー部）を通る円の中心点となる。
【０１１０】
また、上記ＩＣモジュール３は、各コンタクト端子１０２における、当該ＩＣモジュール３の外周部（モジュール外周部）において互いに隣接する各角部（つまり、各コンタクト端子１０２の外周側コーナー部）のパターンエッジ１０２ｂが曲線化されていることがより望ましい。
【０１１１】
このようにコンタクト端子１０２における各外周側コーナー部（エッジ）を曲線形状とすることで、この部分でのコンタクト端子１０２同士でのサージ放電を無くし、サージ放電成分の放電経路を、ＧＮＤ端子１１側に、より確実に確保することができる。この場合、上記パターンエッジ１０２ｂでの電界集中を抑制するためには、上記パターンエッジ１０２ｂの曲率半径（Ｒ）が、５００μｍ以上に設定されていることが好ましい。
【０１１２】
以下に、本実施の形態にかかる保護構造を有するＩＣモジュール３におけるサージ放電電流成分の波形をＨＢＭ評価にて観測した結果を、図１０に示す従来のＩＣモジュールにおけるそれと併せて示す。
【０１１３】
図２は、ＩＣチップ１０３の静電耐圧強度を評価する一般的な方法の１つであるＨＢＭ評価（静電耐圧強度評価試験）における評価装置の等価回路である。
【０１１４】
図２に示す評価装置は、充電用の回路と放電用の回路とを備え、まず、充電用の回路にて抵抗Ｒ１を介して高電圧源によってコンデンサに電荷を蓄積した後、回路切り替えスイッチを切り替えて放電用の回路にて、上記コンデンサに蓄積した電荷をサンプル用ソケット内の評価サンプルに、シリーズ抵抗（Ｒ２）を介してモジュールソケット印加ピンを通じて印加するようになっている。
【０１１５】
また、図２の回路において静電容量１００ｐＦに充電された＋２ｋＶの静電電荷を１．５ｋΩのシリーズ抵抗（Ｒ２）を介してモジュールソケット印加ピンに印加した時の電流波形を図３に示す。なお、図３は、サンプル（モジュール）を使用せずに、上記回路（印加装置）からモジュールソケット印加ピンに向けて出力されるＥＳＤストレスを、電流プローブを介してシンクロスコープで直接観測した波形を示す。
【０１１６】
さらに、図１０に示す従来のＩＣモジュールにおけるＮＣ端子に、上記＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を図４に示す。なお、図４では、上記回路（印加装置）からモジュールソケット印加ピンを通じて評価サンプル（モジュール）のＮＣ端子に印加したＥＳＤストレスによって、隣接する入力／出力コンタクト端子に放電するサージ成分を、図３と同様に、電流プローブを介してシンクロスコープで直接観測した波形を示す。なお、図１０に示す従来のＩＣモジュールにおけるＮＣ端子の突起状パターン先端から隣接する入力／出力コンタクト端子までの端子間距離は１５０μｍに設定されている。
【０１１７】
なお、本実施の形態におけるＨＢＭ評価（静電耐圧強度評価試験）におけるサージ放電電流成分の波形の観測（評価）は、以下の条件の下で行った。
評価装置；「ＨＥＤ−Ｓ５０００」（製品名：阪和電子工業株式会社製）
評価環境；温度 ２５±５℃
湿度 ６０±１０％ＲＨ
容量（ｃ） １００ｐＦ±５％（図２参照）
シリーズ抵抗（Ｒ２） １．５ｋΩ±５％（図２参照）
評価条件；ＧＮＤ端子基準、＋電荷印加
（ＧＮＤ端子を接地し、ＮＣ端子に前記静電電荷を印加）
上記の観測の結果、図３に示すように、通常のＨＢＭ静電強度（＋２ｋＶ）のピーク電流成分が１Ａ程度であるのに対して、図４に示すように、ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分のピーク電流成分は３Ａ程度であり、その立ち上り時間も含めて両波形を比較すると、サージ放電成分が持つインパルス電流成分がＩＣチップ１０３に与える影響が大きいことは明らかである。
【０１１８】
また、図５は、本実施の形態にかかる保護構造を有するＩＣモジュール３に、上記したＨＢＭ評価と同様にしてＮＣ端子１２に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子１２に隣接する入力／出力コンタクト端子１３に向かって放電するサージ放電成分の電流波形を示すグラフであり、図５においても、図４同様、前記の回路（印加装置）からモジュールソケット印加ピンを通じて評価サンプル（モジュール）のＮＣ端子に印加したＥＳＤストレスによって、隣接する入力／出力コンタクト端子１３に放電するサージ成分を電流プローブを介してシンクロスコープで直接観測した波形を示す。
【０１１９】
図５における０．７Ａ程度の電流成分は、ＮＣ端子１２からＧＮＤ端子１１へサージ放電が発生した瞬間の高周波成分が、コンタクト端子間の容量結合によってＮＣ端子１２に隣接する入力／出力コンタクト端子１３側に入り込んだものであるが、その電流成分からも明らかな通り、ＩＣチップ１０３への影響はない。
【０１２０】
この結果から、本実施の形態にかかるＩＣモジュール３によれば、コンタクト端子１０２に静電気が印加され、さらにそのコンタクト端子１０２からサージ放電が発生した場合において、そのサージ放電成分の放電経路をＧＮＤ端子１１側に確保し、ＩＣチップ１０３をサージ放電から保護することができることが判る。
【０１２１】
なお、各図で記載した波形データは前記したＧＮＤ端子基準、＋印加によるものであるが、同基準の−印加においても、また、ＶＣＣ端子基準（ＶＣＣ端子を接地）の＋印加、−印加のそれぞれの場合においても、本実施の形態にかかる保護構造を有するＩＣモジュールが、図１０に示す従来のＩＣモジュールに比べて、そのＥＳＤ強度が向上することが確認された。
【０１２２】
〔実施の形態２〕
本発明にかかる実施の他の形態について、主に図６〜図８に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１との相違点について説明するものとする。なお、説明の便宜上、従来のＩＣモジュール並びに実施の形態１にかかるＩＣモジュールにおける構成要素と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０１２３】
前記実施の形態１では、絶縁支持基板１０１のＩＣチップ１０３非搭載面に設けられたコンタクト端子１０２の形状（コンタクトパターン）を改良して静電気放電（ＥＳＤ）に対する強度向上を行う場合について説明した。本実施の形態では、主に、ＩＣチップ１０３搭載面（実装面）側の絶縁支持基板１０１上に設けられた配線パターンの端子形状を改良してＥＳＤに対する強度向上を行う場合について説明する。
【０１２４】
図６は、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に配置された静電気保護用のサージ放電パターン２１の概略構成を示す平面図であり、ＩＣモジュール３のＮＣ端子１２を含む全てのコンタクト端子１０２を、スルーホール１０４を介して、図７（ａ）および図８に示す、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターン３１に電気的に接続（導通）し、この配線パターン３１上でサージ放電を発生させるためのパターンである。
【０１２５】
図７（ａ）は、図６に示すサージ放電パターン２１を用いたＩＣモジュール３における絶縁支持基板１０１のＩＣチップ１０３搭載面側の構成を概略的に示す平面図であり、図７（ｂ）は、図７（ａ）に示すＩＣモジュール３のＡ−Ａ線矢視断面図である。なお、図７（ｂ）では、絶縁支持基板１０１のＩＣチップ１０３非搭載面に設けられたコンタクト端子１０２については図示を省略する。また、図８は、図７（ａ）・（ｂ）に示すＩＣモジュール３における樹脂封止前の絶縁支持基板１０１のＩＣチップ１０３搭載面側の要部の概略構成を示す平面図である。
【０１２６】
本実施の形態では、ＩＣカード１表面からは見えない、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に、金属パターン（サージ放電パターン２１）によるＥＳＤ対策を施している。
【０１２７】
なお、本実施の形態では、ＩＣモジュール３として、図７（ａ）・（ｂ）および図８に示すように、ＩＣチップ１０３が、ワイヤボンディングにより絶縁支持基板１０１に搭載（実装）されたワイヤボンド接続方式のＩＣモジュールを用いた場合を例に挙げて説明するものとするが、本実施の形態は、これに限定されるものではない。
【０１２８】
上記ＩＣモジュール３は、図７（ａ）および図８に示すように、絶縁支持基板１０１にスルーホール１０４を設けることで、該スルーホール１０４並びに上記絶縁支持基板１０１の他方の面に形成された配線パターン３１（ＧＮＤ信号線３２、サージ放電パターン２１、接続用配線パターン３３並びにワイヤ３４等）を介して、上記絶縁支持基板１０１の一方の面に形成されたコンタクト端子１０２（入力／出力コンタクト端子１３、ＧＮＤ端子１１、図１および図９参照）と、それに対応するＩＣチップ１０３の電極パッド１０３ａ（入力／出力端子、ＧＮＤ端子１１）とが電気的に接続されている構成を有している。なお、図７（ａ）および図８において、サージ放電パターン２１が形成されていない配線がＧＮＤ端子１１の配線である。
【０１２９】
上記ＩＣチップ１０３は、例えば図示しない導電性ペースト等により、上記絶縁支持基板１０１に接着されている。上記ＩＣチップ１０３は、ワイヤボンディング後、図７（ａ）・（ｂ）に示すようにワイヤ３４ごと、封止樹脂４１にて封止される。
【０１３０】
なお、上記ＩＣチップ１０３は、該ＩＣチップ１０３上に設けられた電極パッド１０３ａと、ＩＣチップ１０３搭載面側の絶縁支持基板１０１上に形成された配線パターン３１とが、フリップチップボンドと称される実装工法により実装（搭載）されている構成を有していてもよい。
【０１３１】
本実施の形態では、上記ＩＣチップ１０３の電極パッド１０３ａは、図７（ａ）および図８に示すように、金やアルミニウム等の極細線からなるワイヤ３４により、スルーホール１０４から延びる接続用配線パターン３３（配線パターン（Ｂ））と接続（ワイヤボンディング）されている。
【０１３２】
また、上記接続用配線パターン３３は、スルーホール１０４を介して、図６に示す静電気保護用のサージ放電パターン２１における、ＧＮＤ端子１１以外のコンタクト端子１０２用の配線パターン（以下、単にコンタクト端子用配線パターンと記す）２３（配線パターン（Ｂ））に電気的に接続（導通）されている。該コンタクト端子用配線パターン２３の先端には、サージ放電成分の送り側となる、凸曲面を有する端子２４が設けられている。本実施の形態では、上記端子２４は例えば円形状に形成されているが、これに限定されるものではない。
【０１３３】
また、上記サージ放電パターン２１は、凸曲面を有する端子２４と対向するように、図７（ａ）および図８に示すＧＮＤ信号線３２（配線パターン（Ａ））から延びるＧＮＤ端子用配線パターン２２（配線パターン（Ａ））が設けられた構成を有している。該ＧＮＤ端子用配線パターン２２の先端には、サージ放電成分の受け側となる、ＧＮＤ信号線３２側の端子として、凹曲面を有する端子２５が、上記凸曲面を有する端子２４と近接して設けられている。本実施の形態では、上記端子２５は例えばＣ字状、つまり、端子２５との対向面が一部切欠かれた中空の円形状（半円状）に形成されているが、これに限定されるものではない。
【０１３４】
但し、ＧＮＤ端子１１に静電気が生じた場合に、ＧＮＤ端子用配線パターン２２にエッジ（例えばＣ字の開口部）が存在すると、その部分で電界集中が発生し、入力／出力端子用配線であるコンタクト端子用配線パターン２３に対してサージ放電が容易に発生する可能性が存在する。このため、ＧＮＤ端子用配線パターン２２のエッジに丸みを持たせることは、ＧＮＤ端子１１から、ＩＣチップ１０３の電極パッド１０３ａ（入力／出力端子）方向へのサージ放電の放電発生頻度を抑制することに対して有効である
さらに、ＧＮＤ端子用配線である上記ＧＮＤ端子用配線パターン２２に対向する放電パターンの形状、すなわち、上記コンタクト端子用配線パターン２３の端子２４に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記コンタクト端子用配線パターン２３の端子２４は、針状パターンよりも円状パターンのほうが望ましい。
【０１３５】
このように、本実施の形態によれば、図６および図７（ａ）に示すように、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターンの一部において、図７（ａ）および図８に示すＧＮＤ信号線３２から延びるＧＮＤ端子用配線パターン２２とコンタクト端子用配線パターン２３とが局所的に近接する構造を設けることにより、発生したサージ放電成分の放電経路を、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に確保することが可能となる。このため、本実施の形態によれば、両端子２４・２５間のギャップｃにおいて、サージ放電成分の送り側の端子２４からＧＮＤ信号線側の端子２５に向かって確実にサージ放電成分を飛ばす（放電させる）ことができる。
【０１３６】
また、本実施の形態においても、図６、図７（ａ）および図８に示すように、前記実施の形態１に示すコンタクト端子１０２と同様に、ＧＮＤ端子用配線パターン２２と、ＧＮＤ端子以外のコンタクト端子用配線パターン２３とが近接する部分には曲線状のパターン、例えば凹曲面と凸曲面とを形成し、該凹曲面と凸曲面とが対向するように近接して配されること、特に、ＧＮＤ信号線３２側の端子である凹曲面を有する端子２５が、凸曲面を有する端子２４を、所定のギャップ（ギャップｃ）を介して覆うように対向して設けられていることにより、電界集中を緩和し、サージ放電が発生した時のパターン損傷を抑制、好適には防止することができる。
【０１３７】
上記した絶縁支持基板１０１におけるＩＣチップ１０３搭載面側のサージ放電パターン２１によるＥＳＤ対策は、前記実施の形態１に記載のコンタクトパターンによるＥＳＤ対策と併用して用いてもよく、各々単独で用いてもよい。
【０１３８】
なお、前記実施の形態１に記載のコンタクトパターンを有するＩＣモジュール３に上記サージ放電パターン２１を形成する場合には、前記実施の形態１に記載のコンタクトパターンによるＩＣチップ１０３の保護を、上記サージ放電パターン２１により補助することが可能となる。このように、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側と非搭載面側との両方でＥＳＤ対策を講じることで、ＥＳＤ保護効果、つまり、静電気およびサージ放電成分からのＩＣチップ１０３の保護効果をさらに向上させることができる。
【０１３９】
上記両端子２４・２５間のギャップｃ、つまり、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の局所的に近接したＧＮＤ端子用配線パターン２２とＧＮＤ端子以外のコンタクト端子用配線パターン２３との間のギャップｃは、前記実施の形態１に記載の、絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１とその他のコンタクト端子１０２との間の端子間距離（ギャップａ）と同等に設定すればよい（ｃ＝ａ＜ｂ；なお、ｂは絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１以外のコンタクト端子１０２・１０２間のギャップを示す）。
【０１４０】
一方、上記サージ放電パターン２１によるＥＳＤ対策を単独で用いる場合には、絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のコンタクト端子１０２・１０２間でサージ放電が発生する前に、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の上記サージ放電パターン２１でサージ放電を発生させる必要がある。
【０１４１】
このためには、局所的に近接したＧＮＤ端子用配線パターン２２とＧＮＤ端子以外のコンタクト端子用配線パターン２３との間のギャップｃを、上記絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１とＧＮＤ端子以外のコンタクト端子１０２・１０２間のギャップａおよびＧＮＤ端子以外のコンタクト端子同士の端子間距離（ギャップｂ）よりも小さく抑える（ｃ＜ａ≦ｂ）ことが必要である。
【０１４２】
なお、このようにサージ放電パターン２１によるＥＳＤ対策を単独で用いる場合にはギャップａとギャップｂとの関係は、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側のサージ放電パターン２１にてサージ放電を発生させるため、事実上制約はなくなるが、万が一、サージ放電パターン２１が破壊されたときでも対応できるように、ａ＜ｂとする方が望ましい。
【０１４３】
このようにサージ放電パターン２１によるＥＳＤ対策を単独で用いる場合には、ＩＣモジュール３表面のコンタクト端子１０２の形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となる。
【０１４４】
以上のようにして得られたＩＣモジュール３は、前記実施の形態１に記載したように、カード本体２に、例えば図示しない接着剤等によって接着されることで、ＩＣカード１が形成される。
【０１４５】
以上のように、本来、ＩＣカードに内蔵されているＩＣチップ１０３自体は、該ＩＣチップ１０３の入出力部に、静電気保護ダイオード等のＥＳＤ保護回路を有しているが、本発明は、このＩＣチップ１０３側ではなく、ＩＣチップ１０３を実装している基板側、つまり、絶縁支持基板１０１上の金属パターンに形状的な改良を加えて、さらにＥＳＤ強度を上げようとするものである。
【０１４６】
そして、本発明によれば、上述したように、ＩＣモジュール３表面の各コンタクトパターンあるいは絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターン（プリント配線パターン）を加工することによって、ＧＮＤ端子１１側、さらには、ＧＮＤ端子用配線パターン２２を通じてＧＮＤ信号線３２側にサージ放電を誘導し、ＩＣチップ１０３のコンタクト端子１０２を、静電気から保護する構造にすることができる。また、本発明によれば、上記コンタクト端子１０２の形状加工を容易にすることができるか、もしくはＩＣモジュール３表面のコンタクト端子１０２のデザインの自由度を向上し、かつ、長期的な静電気およびサージ放電が発生した場合でもコンタクト端子１０２に破損が生じ難いＩＣモジュール３並びにＩＣカード１を提供することができる。
【０１４７】
なお、上記実施の形態１および２では、ＩＣカードとして、接触式のＩＣカードを例に挙げて説明したが、本発明にかかるＩＣモジュール並びにＩＣカードの構成は、これに限定されるものではなく、ＩＣモジュールの一部に設けた端子と外部アンテナとを電気的に接続することにより、非接触式ＩＣカードの機能を合わせ持つことが可能なコンビネーション型のＩＣカードであってもよく、本発明にかかるＩＣモジュールは、上記したコンビネーション型ＩＣカード用のＩＣチップを搭載したモジュールとしても好適に利用することができる。
【０１４８】
また、上記ＩＣモジュールのＩＣカード用以外の用途としては、例えば、携帯電話に差し込んで使用するＳＩＭ（Subscriber Identify Module）カードや、カードエッジ型と呼ばれるＩＣチップ一体型の記憶素子等が挙げられる。以上のように、上記ＩＣモジュールは、ＩＣカードモジュールとしての用途以外にも種々の用途に使用することができるが、上記ＩＣモジュールは、ＩＣカードのように携帯して使用されるＩＣ関連製品、特にＩＣカードに、特に好適に用いられる。
【０１４９】
また、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１５０】
【発明の効果】
本発明にかかるＩＣモジュールは、以上のように、基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、上記接地端子は、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、その他の端子の何れにも一定の間隔（ギャップａ）を介して隣接し、かつ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子は何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面は何れもその他の端子の凸曲面と一定の間隔（ギャップａ）を有して接する凹曲面を有し、上記接地端子とその他の端子との間の間隔（ギャップａ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されている構成である。
【０１５１】
それゆえ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子に静電気が印加され、さらに、静電気が印加された端子からサージ放電が生じた場合には、このサージ放電（電気アーク）成分を、最も電界集中が起こり易い、上記ギャップａの放電経路を通じて、接地端子以外のその他の端子から接地端子に向かって放電させることができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【０１５２】
そして、この場合、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子が何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面が何れもその他の端子の凸曲面と一定の間隔を有して接する凹曲面を有することで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記接地端子以外のその他の端子から上記接地端子に向かって放電するサージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【０１５３】
さらに、上記の構成によれば、サージ放電成分の送り側の端子（すなわち、接地端子以外のその他の端子）もサージ放電成分の受け側の端子（すなわち、接地端子）も共に曲面を有していることで、当該ＩＣモジュールをＩＣカードに搭載した場合に該ＩＣカードが屈曲されたとしても、該屈曲によるストレスが分散されることから、ＩＣチップの割れ（破損）を防止することが可能となる。
【０１５４】
このため、上記の構成によれば、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、当該ＩＣモジュールをＩＣカードに搭載した場合にＩＣカードの高い屈曲強度を確保することができる。
【０１５５】
また、本発明にかかるＩＣモジュールは、従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、安価かつ容易に生産することができる。
【０１５６】
よって、上記の構成によれば、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣモジュールを提供することができるという効果を奏する。
【０１５７】
また、上記ＩＣモジュールは、上記したように、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることで、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実にサージ放電成分を飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１５８】
さらに、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができ、上記ＩＣチップの静電気およびサージ放電成分からの保護をより確実なものとすることができるという効果を奏する。
【０１５９】
本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子群が、ＩＣチップと非接続の予備端子を少なくとも１つ備えている構成である。
【０１６０】
ＩＣモジュールが上記非接続端子を有する場合、サージ放電成分の放電経路を上記接地端子側に確保する必要性は非常に高くなる。上記の構成によれば、当該ＩＣモジュールが非接続端子を有する場合でも、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１６１】
本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた各端子における、当該ＩＣモジュールの外周部において互いに隣接する各角部が、曲線形状を有している構成である。
【０１６２】
上記の構成によれば、上記角部での端子同士でのサージ放電を無くし、サージ放電成分の放電経路を、上記接地端子側に、より確実に確保することができるという効果を奏する。
【０１６３】
本発明にかかるＩＣモジュールは、以上のように、基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子（例えば入力／出力コンタクト端子等の外部接続端子）と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されている構成である。
【０１６４】
上記の構成によれば、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実に飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１６５】
また、上記ＩＣモジュールは、以上のように、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔が何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子同士の間でサージ放電が発生する前に、上記配線パターン（Ａ）と配線パターン（Ｂ）との間でサージ放電を発生させることができるので、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状によることなく、上記基板におけるＩＣチップ搭載面側において単独でＥＳＤ対策を講じることができる。このため、上記の構成によれば、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となるという効果を奏する。
【０１６６】
本発明にかかるＩＣモジュールは、以上のように、上記配線パターン（Ａ）は凹曲面を有する端子部を備え、上記配線パターン（Ｂ）は凸曲面を有する端子部を備え、上記配線パターン（Ａ）と配線パターン（Ｂ）とは、各端子部における凸曲面と凹曲面とが対向するように近接して設けられている構成である。
【０１６７】
上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記サージ放電成分による端子の破損（損傷）を抑制、好適には防止することができるという効果を奏する。
【０１６８】
本発明にかかるＩＣモジュールは、以上のように、上記配線パターン（Ａ）における凹曲面を有する端子部が、上記配線パターン（Ｂ）における凸曲面を有する端子部との対向面が一部切欠かれた中空の円形状を有し、上記配線パターン（Ａ）における凹曲面を有する端子部の開口部のエッジ部分が丸みを有している構成である。
【０１６９】
接地端子用の配線パターン（Ａ）に対向する放電パターンの形状、すなわち、上記配線パターン（Ｂ）における端子部に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記配線パターン（Ｂ）の端子部は、針状パターンよりも円状パターンのほうが望ましい。但し、接地端子に静電気が生じた場合に、上記上記配線パターン（Ｂ）における端子部に対向する接地端子用の配線パターン（Ａ）にエッジが存在すると、その部分で電界集中が発生し、上記配線パターン（Ｂ）に対してサージ放電が容易に発生する可能性がある。このため、上記の構成は、接地端子から、接地端子以外のその他の端子の方向へのサージ放電の放電発生頻度を抑制することに対して有効である。
【０１７０】
また、サージ放電成分の送り側の端子である、接地端子以外のその他の端子における接地端子との対向面は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【０１７１】
また、接地端子以外のその他の端子における凸型パターンと、接地端子における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。屈折強度は、ギャップ a が小さい程、言い換えれば、接地端子以外のその他の端子の凸曲面と、接地端子の凹曲面との重なりが大きいほど強くなる。
【０１７２】
そこで、本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子における上記接地端子との対向面は、上記接地端子以外のその他の端子におけるコンタクティブエリアの中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリアにおける上記接地端子側の端部の中心から上記接地端子側に、上記接地端子以外のその他の端子が、該端子に隣り合うその他の端子と対向する端部と、該端子のコンタクティブエリアにおける上記端部と対向する端部との間のギャップ（マージン）分離間した点を中心点とする半円形状に形成されていることが好ましい。
【０１７３】
本発明にかかるＩＣカードは、以上のように、本発明にかかる上記ＩＣモジュールを備えている構成である。
【０１７４】
上記の構成によれば、当該ＩＣカードが本発明にかかる上記ＩＣモジュールを備えていることで、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣカードを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の一実施の形態にかかるＩＣカードにおけるＩＣモジュール形成部の概略構成を示す平面図である。
【図２】 ＩＣチップの静電耐圧強度を評価する一般的な方法の１つであるＨＢＭ評価における評価装置の等価回路である。
【図３】 図２の回路において静電容量１００ｐＦに充電された＋２ｋＶの静電電荷を１．５ｋΩの抵抗を介して評価サンプルに印加した時の電流波形を示すグラフである。
【図４】 従来のＩＣモジュールにおけるＮＣ端子に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を示すグラフである。
【図５】 本発明の一実施の形態にかかるＩＣモジュールのＮＣ端子に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を示すグラフである。
【図６】 絶縁支持基板のＩＣチップ搭載面側にてサージ放電経路をＧＮＤ端子側に確保するための静電気保護用のサージ放電パターンの概略構成を示す平面図である。
【図７】 図７（ａ）は、図６に示すサージ放電パターンを用いたＩＣモジュールにおける絶縁支持基板のＩＣチップ搭載面側の構成を概略的に示す平面図であり、図７（ｂ）は、図７（ａ）に示すＩＣモジュールのＡ−Ａ線矢視断面図である。
【図８】 図７（ａ）・（ｂ）に示すＩＣモジュールにおける樹脂封止前の絶縁支持基板のＩＣチップ搭載面側の要部の概略構成を示す平面図である。
【図９】 一般的なＩＣモジュールの概略構成を示す断面図である。
【図１０】 ＩＳＯ７８１６で規定された、接触型ＩＣカードのモジュール端子における各コンタクト端子の配置を概略的に示す平面図である。
【図１１】 特許文献１に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【図１２】 特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【図１３】 特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の他の例を示す平面図である。
【図１４】 本発明の一実施の形態にかかるＩＣカードの概略構成を示す平面図である。
【図１５】 図１４に示すＩＣカードの要部の概略構成を示す平面図である。
【図１６】 ＩＳＯ７８１６で規定された、ＩＣカードにおけるモジュール端子パターンとコンタクティブエリアとの関係を模式的に示す説明図である。
【図１７】 ＧＮＤ端子以外のコンタクト端子の凸曲面が半円形状の場合における、本発明の一実施の形態にかかるＩＣモジュールの要部の構成を模式的に示す平面図である。
【図１８】 ＧＮＤ端子以外のコンタクト端子の凸曲面が半円形状でない場合における、本発明の一実施の形態にかかるＩＣモジュールの要部の構成を模式的に示す平面図である。
【符号の説明】
１ ＩＣカード
２ カード本体
３ ＩＣモジュール
１１ ＧＮＤ端子（接地端子）
１１ａ 延設部
１１ｂ 側面
１２ ＮＣ端子（非接続端子）
１３ 入力／出力コンタクト端子（外部接続端子）
２１ サージ放電パターン
２２ ＧＮＤ端子用配線パターン（配線パターン（Ａ））
２３ コンタクト端子用配線パターン（配線パターン（Ｂ））
２４ 端子
２５ 端子
３１ 配線パターン
３２ ＧＮＤ信号線
３３ 接続用配線パターン
３４ ワイヤ
４１ 封止樹脂
５１ アンテナ用モジュール端子
５２ アンテナ線材
１０１ 絶縁支持基板（基板）
１０２ コンタクト端子
１０３ ＩＣチップ
１０３ａ 電極パッド
１０４ スルーホール
ａ ギャップ
ｂ ギャップ
ｃ ギャップ
【発明の属する技術分野】
本発明は、ＩＣチップをプリント配線基板に電気的に接続し、プリント配線基板のＩＣチップ搭載面とは反対側の面に、外部との電気的接続を行う外部接続端子を設けた半導体装置である、いわゆるＩＣモジュール、および、該ＩＣモジュールを備えたＩＣカードに関するものであり、より詳しくは、該ＩＣモジュール内部のＩＣチップを静電気から保護するための構成を有するＩＣモジュールおよびＩＣカードに関するものである。
【０００２】
【従来の技術】
ＩＣモジュールは、プリント配線基板等の基板にＩＣ(integrated circuit)チップを電気的に接続してなり、このプリント配線基板のＩＣチップ搭載面とは反対側の面に、外部との電気的接続端子を設けた半導体装置である。
【０００３】
図９に、一般的なＩＣモジュールの断面の概略構成を示す。
図９に示すように、ＩＣモジュールは、一般的に、絶縁支持基板１０１（プリント配線基板等の基板）を介して一方の面に、外部との接続端子（電気的接続端子）であり、外部とアクセスできる入力／出力コンタクト端子を含むコンタクト端子１０２を有し、もう一方の面に、ＩＣチップ１０３を備えている。上記コンタクト端子１０２とＩＣチップ１０３とは、絶縁支持基板１０１に設けられたスルーホール１０４や、絶縁支持基板１０１上の図示しない配線パターン等を介して上記コンタクト端子１０２とそれに対応するＩＣチップ１０３の端子とが接続されることで、電気的に接続されている。
【０００４】
該ＩＣモジュールは、例えばＩＣカードに搭載して用いられる。このように、ＩＣカードに搭載されたＩＣモジュールは、ＩＣカードが携帯して使用されるために常に静電気環境に曝されている。本来、ＩＣカードに内蔵されるＩＣチップ１０３自体は、該ＩＣチップ１０３の入出力部に、静電気破壊に対する保護回路（過電圧保護素子）として、静電気保護ダイオード等のＥＳＤ(electro-static discharge)保護回路を有している。
【０００５】
しかしながら、ＩＣカード表面に露出したＩＣモジュール表面のコンタクト端子１０２に静電気が印加された場合、該静電気は、スルーホール１０４を介してＩＣチップ１０３へと入り込む。このとき、該静電気の強度が、ＩＣチップ１０３で許容可能な静電強度であれば、ＩＣチップ１０３内で、該静電気による静電ストレスは吸収される。しかしながら、上記静電強度が、ＩＣチップ１０３による許容外の強度であれば、該静電気による静電ストレスを全て吸収することはできなくなり、ＩＣチップ１０３の入力／出力端子（図示せず）が損傷あるいは破壊されることになる。
【０００６】
以下に、ＩＣモジュールにおけるコンタクト端子１０２の構造について説明する。
【０００７】
接触型ＩＣカードのモジュール端子は、ＩＳＯ７８１６で規定されている。図１０は、ＩＳＯ７８１６で規定された、接触型ＩＣカードのモジュール端子における各コンタクト端子１０２の配置を概略的に示す平面図である。
【０００８】
図１０に示すように、接触型ＩＣカードのモジュール端子は、ＩＳＯ７８１６で規定されており、図９に示すコンタクト端子１０２として、図１０に示すように、基準電位用の接地端子であるＧＮＤ端子２０４、電源用の端子であるＶＣＣ端子２０８およびＶＰＰ端子２０３、クロック入力用の端子であるＣＬＫ端子２０６、リセット信号入力用の端子であるＲＳＴ端子２０７、データ入出力用の端子であるＩＯ端子２０２、拡張用入出力端子（Reserve For User端子）としてのＲＦＵ０端子２０１およびＲＦＵ１端子２０５を備えている。ＩＣモジュールを構成するこれらコンタクト端子１０２のうち、ＧＮＤ端子２０４は、他の全てのコンタクト端子１０２に隣接するように配置されている。
【０００９】
このようにＩＣカードのモジュール端子の配置は、ＩＳＯ７８１６で決まっているが、該モジュール端子を構成する各コンタクト端子１０２の端子形状に関しては任意である。
【００１０】
図１０に示すＩＣモジュールでは各コンタクト端子１０２・１０２間の距離ｄは例えば１５０μｍと一律である。しかしながら、このように各コンタクト端子１０２・１０２間の距離が同一であると、コンタクト端子１０２に静電気が印加され、この静電気が該コンタクト端子１０２のスルーホール１０４を介してＩＣチップ１０３（図９参照）に吸収される前に、隣接するコンタクト端子１０２・１０２間で空気を介してサージ放電（電気アーク）が発生した場合、該コンタクト端子１０２に隣接する、ＧＮＤ端子２０４以外のコンタクト端子１０２（入力／出力コンタクト端子）に対してもサージ放電が生じる可能性がある。もし、この隣接するコンタクト端子１０２（入力／出力コンタクト端子）にサージ放電が印加された場合、このサージ放電は、該隣接するコンタクト端子１０２（入力／出力コンタクト端子）のスルーホール１０４を介してＩＣチップ１０３へと入り込み、ＩＣチップ１０３を破壊してしまうおそれがある。
【００１１】
そこで、コンタクト端子１０２に静電気が生じサージ放電が発生した場合、この静電気によるサージ放電をＧＮＤ端子２０４に誘導することでＩＣチップ１０３の入力／出力端子を静電気から保護する試みがなされている。
【００１２】
図１１は、特許文献１に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【００１３】
図１１に示すＩＣモジュールは、コンタクト端子１０２と、ＧＮＤ端子３０１以外のコンタクト端子１０２との間、すなわち、入力／出力コンタクト端子３０２とＧＮＤ端子３０１との間で発生するサージ放電（電気アーク）を助長し、サージ放電の発生に必要な最小電圧を小さくすることで入力／出力コンタクト端子３０２に印加される過電圧を小さくするものであり、このために、ＧＮＤ端子３０１と、ＧＮＤ端子３０１以外のコンタクト端子１０２である入力／出力コンタクト端子３０２とにそれぞれ複数の金属突起３０１ａ・３０２ａを設けてＧＮＤ端子３０１と、ＧＮＤ端子３０１以外の入力／出力コンタクト端子３０２との間の最短距離ｅを１００μｍ未満と小さくしている。
【００１４】
また、図１２および図１３はそれぞれ、特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【００１５】
図１２に示すＩＣモジュールでは、サージ放電（電気アーク）成分の送り側の入力／出力コンタクト端子４０２とサージ放電（電気アーク）成分の受け側の入力／出力コンタクト端子４０２となるＧＮＤ端子４０１との間のギャップｆを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップｇよりも一様に小さく設定している。
【００１６】
また、図１３に示すＩＣモジュールでは、サージ放電（電気アーク）成分の受け側の入力／出力コンタクト端子４０２となるＧＮＤ端子４０１の延長部４０１ａの側面に対向する、サージ放電（電気アーク）成分の送り側の入力／出力コンタクト端子４０２の側面に突起部４０２ａを突設することで、該突起部４０２ａとＧＮＤ端子４０１の延長部４０１ａとの間のギャップｈ、つまり、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップｇよりも小さく設定している。
【００１７】
【特許文献１】
特開平０１−１４６９６号公報（公開日１９８９年６月８日）
【００１８】
【特許文献２】
特開平０５−２６２０８１号公報（公開日１９９３年１０月１２日）
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、ＧＮＤ端子３０１以外のコンタクト端子１０２・１０２間で発生するサージ放電（電気アーク）成分が持つインパルス電流成分について考慮がなされていない。
【００２０】
ＩＣモジュールの各コンタクト端子１０２・１０２間の距離は通常数百μｍ（図１０の例では例えば１５０μｍ）であり、コンタクト端子１０２に生じた静電気による電界強度が、該コンタクト端子１０２と、該コンタクト端子１０２に隣接するコンタクト端子１０２との間に存在する空気の絶縁耐圧（ブレークダウン電圧）を越えたときにサージ放電が発生する。空気のブレークダウン電圧は約１００ｋＶ／ｃｍであることが知られており、コンタクト端子１０２に印加された静電気が、約１００ｋＶ／ｃｍを超える電界強度に達した場合、該静電気は、サージ放電（電気アーク）成分となって隣接するコンタクト端子１０２に放電される。
【００２１】
実証実験により、このサージ放電成分は人体モデル（ＨＢＭ：Human Body Model）における通常の静電強度に対して、約３倍程度の特殊なインパルス電流成分を含んでいることが明らかになっている。
【００２２】
このため、サージ放電成分が発生した場合、隣接するコンタクト端子１０２が受ける静電強度は、上記ＩＣモジュールに静電気が直接印加された場合の静電強度よりも大きくなり、その特殊なインパルス電流成分に対して、通常のＩＣチップ１０３に内蔵されている過電圧保護素子（ＥＳＤ保護回路）が許容しきれない場合、ＩＣチップ１０３は損傷あるいは破壊される。
【００２３】
上記特許文献１では、このサージ放電（電気アーク）成分を故意に発生させて回路保護を行うものであり、このために、前記したようにＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２とにそれぞれ複数の金属突起３０１ａ・３０２ａを設けて、ＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２との間の最短距離ｅを小さくしている。このため、上記特許文献１に記載のＩＣモジュールでは、ＧＮＤ端子３０１に静電気が生じた場合、ＧＮＤ端子３０１からＧＮＤ端子３０１以外の入力／出力コンタクト端子３０２へのサージ放電も容易に発生することになる。
【００２４】
したがって、上記特許文献１に記載のＩＣモジュールでは、該ＩＣモジュールに静電気が発生する度に、ＩＣチップ１０３（図９参照）がインパルス電流成分を繰り返し受けることになる。
【００２５】
つまり、上記特許文献１に記載のＩＣカードでは、その表面に設けられたＩＣモジュールのＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２とに複数の金属突起３０１ａ・３０２ａが互いに対向して設けられているため、ＩＣカード表面の上記金属突起３０１ａ・３０２ａ間でサージ放電が生じることになる。しかも、複数の金属突起３０１ａ・３０２ａのうちどの金属突起にサージ放電（電気アーク）成分が飛ぶかわからない。ＩＣカードは携帯されるものであるから、使用状態によっては何回もＩＣカード表面でサージ放電が生じる。このため、このサージ放電（電気アーク）成分が持つインパルス電流成分により、絶縁支持基板１０１（図９参照）に設けられた配線等が焼き切れる場合もあり得る。
【００２６】
また、一般的な静電耐圧強度評価試験においては、ＧＮＤ端子基準（ＧＮＤ端子を評価装置のＧＮＤ電位に接続（ＧＮＤ端子を接地））とＶＣＣ基準（ＶＣＣ端子を評価装置のＧＮＤ電位に接続（ＶＣＣ端子を接地））の２種類があり、後者の場合、サージ放電を故意に発生させる構造となっている上記特許文献１のモジュール構造においては、ＧＮＤ端子３０１に発生した静電気により、該ＧＮＤ端子３０１から該ＧＮＤ端子３０１に隣接する他のコンタクト端子１０２に向かって容易にサージ放電が発生することが十分に考えられる。
【００２７】
このように、サージ成分が持つインパルス電流成分を考えると、上記特許文献１に記載のＩＣモジュールの構造は、ＥＳＤに対する保護としては有効とは言い難い。
【００２８】
また、複数の金属突起を１００μｍ未満の端子間距離となるように加工するには高い加工精度が要求され、生産性を低下させる要因となる。さらに、ＧＮＤ端子３０１とその他の入力／出力コンタクト端子３０２との対向面にはそれぞれ上記金属突起３０１ａ・３０２ａが設けられており、また、この金属突起３０１ａ・３０２ａは非常に小さいことから、サージ放電時にこの金属突起３０１ａ・３０２ａの先端（突起先端）に電界が集中し、この突起先端が破損し易い。
【００２９】
前記したようにＩＣカードは携帯することが前提であり、その信頼性は通常の半導体装置に比べて高いものが要求される。このため、上記特許文献１に記載のＩＣモジュールの各入力／出力コンタクト端子３０２形状は、ＩＣカードへの利用には不都合があると考えられる。
【００３０】
一方、特許文献２に記載のＩＣモジュールは、何れも、ＧＮＤ端子４０１を直線パターンにて形成することで特許文献１のようにＧＮＤ端子４０１に突起を形成することなく、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップを、ＧＮＤ端子４０１以外の隣接する入力／出力コンタクト端子４０２・４０２間のギャップよりも小さく設定している。このため、上記特許文献２によれば、入力／出力コンタクト端子４０２に静電気が印加された場合、この静電気によるサージ放電をＧＮＤ端子２０４に優先的に誘導することが可能となる。
【００３１】
しかしながら、上記特許文献２の入力／出力コンタクト端子４０２は、何れも、ＧＮＤ端子４０１が直線パターンにて形成されているため、ＧＮＤ端子４０１の延長部４０１ａの側面は何れも直線形状を有し、ＩＣカードが屈曲した場合に、その力学的ストレスが、ＧＮＤ端子４０１とＧＮＤ端子４０１以外の入力／出力コンタクト端子４０２との間のギャップにかかり、結果的にチップ割れを起こし易いという問題点を有している。
【００３２】
さらに、上記特許文献１、２は、何れも、リザーブ端子（予備端子）として、非接続端子（Non-Connection端子；以下、ＮＣ端子と記す）が設けられている場合のサージ放電については考慮していない。
【００３３】
つまり、図１０において、ＩＣモジュールを構成するコンタクト端子１０２のうち、拡張用入出力端子であるＲＦＵ０端子２０１、ＲＦＵ１端子２０５、並びに、データ書き込み電源用のＶＰＰ端子２０３は、ＩＣモジュールの仕様によっては、ＩＣチップ１０３との接続を完全に切断させた、電気的に完全にフローティング状態にあるＮＣ端子とする必要がある。
【００３４】
このようにＩＣモジュール表面のコンタクト端子１０２（図９参照）にＮＣ端子が存在する場合、このＮＣ端子に印加された静電気はＩＣチップ１０３に吸収されず、該ＮＣ端子と該ＮＣ端子に隣接するコンタクト端子１０２との間の空気に全ての静電気が印加される。
【００３５】
ＮＣ端子と該ＮＣ端子に隣接するコンタクト端子１０２との間に印加された静電気が、空気のブレークダウン電圧である約１００ｋＶ／ｃｍを超える電界強度に達した場合、ＮＣ端子から該ＮＣ端子と隣接するコンタクト端子１０２にサージ放電（電気アーク）が生じる。
【００３６】
このため、ＮＣ端子からのサージ放電は、他のコンタクト端子１０２から発生するサージ放電と比べると、その発生確率が高い。
【００３７】
前記したように、サージ放電成分は人体モデル（ＨＢＭ）における通常の静電強度に対して、約３倍程度の特殊なインパルス電流成分を含んでいることが明らかであり、ＮＣ端子からサージ放電（電気アーク）成分が発生した場合、隣接するコンタクト端子１０２が受ける静電強度は、ＩＣモジュールに静電気が直接印加された場合の静電強度よりも大きくなり、その特殊なインパルス電流成分に対して、通常のＩＣチップ１０３に内蔵されている過電圧保護素子が許容しきれない場合、ＩＣチップ１０３は損傷あるいは破壊される。
【００３８】
このため、ＮＣ端子を有するＩＣモジュールの静電気に対する実効的な耐圧は、ＮＣ端子がないＩＣモジュールに対して低下する場合があり、ＩＣモジュールにＮＣ端子が設けられている場合、ＮＣ端子がないＩＣモジュールと比べて、ＩＣチップ１０３が損傷あるいは破壊される確率が高くなる。
【００３９】
通常、ＩＣモジュール表面のコンタクト端子１０２・１０２間の距離は数百μｍ（図１０の例では例えば１５０μｍ）であり、人体が帯電する静電電荷が数ｋＶに達することや、ＮＣ端子は電気的に完全にフローティング状態にあるため、ＮＣ端子に印加された静電気はＩＣチップ１０３への放電経路がなく、該ＮＣ端子と、該ＮＣ端子に隣接するコンタクト端子１０２との間に存在する空気に集中することを考えると、静電気が印加されたＮＣ端子から放電されたサージ放電（電気アーク）成分が、該ＮＣ端子に隣接するコンタクト端子１０２に影響を及ぼすことは、非常に高い確率で起こり得る現象であると言える。
【００４０】
特に、図１０に示すＩＣモジュールでは、各コンタクト端子１０２・１０２間の距離は一律であり、かつ、ＮＣ端子が、隣接するコンタクト端子１０２に向かって突起状のパターン２０９を形成しているため、隣接するコンタクト端子１０２へのサージ成分を助長する構造となっている。このため、図１０に示す構造を有するＩＣモジュールでは、ＮＣ端子が設けられている場合、ＮＣ端子から放電されたサージ放電成分は、ＧＮＤ端子ではなく、コンタクト端子１０２に高い確率で印加される。したがって、このサージ放電成分に含まれる特殊なインパルス電流成分によってＩＣチップ１０３が損傷あるいは破壊される確率は高いと言える。
【００４１】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣモジュールおよびＩＣカードを提供することにある。
【００４２】
【課題を解決するための手段】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、基板（例えばプリント配線基板等の絶縁支持基板）の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子（いわゆるＧＮＤ端子）であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子（例えば入力／出力コンタクト端子）からなるＩＣモジュールであって、上記接地端子は、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、その他の端子（例えば入力／出力コンタクト端子等の外部接続端子や、必要に応じて設けられる予備端子等のＮＣ端子）の何れにも一定の間隔（ギャップａ）を介して隣接し、かつ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子は何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面は何れもその他の端子の凸曲面と一定の間隔（ギャップａ）を有して接する凹曲面を有し、上記接地端子とその他の端子との間の間隔（ギャップａ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００４３】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることを特徴としている。
【００４４】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００４５】
上記の構成によれば、上記接地端子とその他の端子との間の間隔が何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子に静電気が印加され、さらに、静電気が印加された端子からサージ放電が生じた場合には、このサージ放電（電気アーク）成分を、最も電界集中が起こり易い、上記ギャップａの放電経路を通じて、接地端子以外のその他の端子から接地端子に向かって放電させることができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００４６】
そして、この場合、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子が何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面が何れもその他の端子の凸曲面と一定の間隔を有して接する凹曲面を有することで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記接地端子以外のその他の端子から上記接地端子に向かって放電するサージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【００４７】
さらに、上記の構成によれば、サージ放電成分の送り側の端子（すなわち、接地端子以外のその他の端子）もサージ放電成分の受け側の端子（すなわち、接地端子）も共に曲面を有していることで、当該ＩＣモジュールをＩＣカードに搭載した場合に該ＩＣカードが屈曲されたとしても、該屈曲によるストレスが分散されることから、ＩＣチップの割れ（破損）を防止することが可能となる。
【００４８】
このため、上記の構成によれば、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、当該ＩＣモジュールをＩＣカードに搭載した場合にＩＣカードの高い屈曲強度を確保することができる。
【００４９】
また、本発明にかかるＩＣモジュールは、従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、安価かつ容易に生産することができる。
【００５０】
また、上記ＩＣモジュールは、上記したように、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることで、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実にサージ放電成分を飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５１】
さらに、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができ、上記ＩＣチップの静電気およびサージ放電成分からの保護をより確実なものとすることができる。
【００５２】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子群が、ＩＣチップと非接続の予備端子（いわゆるリザーブ端子）を少なくとも１つ備えていることを特徴としている。
【００５３】
このように上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子のうち少なくとも１つが予備端子として、ＩＣチップと非接続の、いわゆるＮＣ(Non-Connection)端子と称される非接続端子である場合、該ＮＣ端子に印加された静電気は、サージ放電成分となって隣接する外部接続端子（入力／出力コンタクト端子）に向かって放電する確率が非常に高くなる。このため、サージ放電成分の放電経路を上記接地端子側に確保する必要性は非常に高くなる。
【００５４】
上記の構成によれば、当該ＩＣモジュールが非接続端子を有する場合でも、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５５】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた各端子における、当該ＩＣモジュールの外周部において互いに隣接する各角部（外周側コーナー部）が、曲線形状を有していることを特徴としている。
【００５６】
上記の構成によれば、上記角部での端子同士でのサージ放電を無くし、サージ放電成分の放電経路を、上記接地端子側に、より確実に確保することができる。
【００５７】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、基板（例えばプリント配線基板等の絶縁支持基板）の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子（いわゆるＧＮＤ端子）であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子（例えば入力／出力コンタクト端子）からなるＩＣモジュールであって、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子（例えば入力／出力コンタクト端子等の外部接続端子）と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることを特徴としている。
【００５８】
上記の構成によれば、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実に飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【００５９】
また、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子同士の間でサージ放電が発生する前に、上記配線パターン（Ａ）と配線パターン（Ｂ）との間でサージ放電を発生させることができるので、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形 状によることなく、上記基板におけるＩＣチップ搭載面側において単独でＥＳＤ対策を講じることができる。このため、上記の構成によれば、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となる。
【００６０】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）は凹曲面を有する端子部を備え、上記配線パターン（Ｂ）は凸曲面を有する端子部を備え、上記配線パターン（Ａ）と配線パターン（Ｂ）とは、各端子部における凸曲面と凹曲面とが対向するように近接して設けられていることを特徴としている。
【００６１】
上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記サージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【００６２】
本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記配線パターン（Ａ）における凹曲面を有する端子部が、上記配線パターン（Ｂ）における凸曲面を有する端子部との対向面が一部切欠かれた中空の円形状を有し、上記配線パターン（Ａ）における凹曲面を有する端子部の開口部のエッジ部分が丸みを有していることを特徴としている。
【００６３】
接地端子用の配線パターン（Ａ）に対向する放電パターンの形状、すなわち、上記配線パターン（Ｂ）における端子部に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記配線パターン（Ｂ）の端子部は、針状パターンよりも円状パターンのほうが望ましい。但し、接地端子に静電気が生じた場合に、上記上記配線パターン（Ｂ）における端子部に対向する接地端子用の配線パターン（Ａ）にエッジが存在すると、その部分で電界集中が発生し、上記配線パターン（Ｂ）に対してサージ放電が容易に発生する可能性がある。このため、上記の構成は、接地端子から、接地端子以外のその他の端子の方向へのサージ放電の放電発生頻度を抑制することに対して有効である。
【００６４】
また、サージ放電成分の送り側の端子である、接地端子以外のその他の端子における接地端子との対向面は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【００６５】
また、接地端子以外のその他の端子における凸型パターンと、接地端子における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。屈折強度は、ギャップ a が小さい程、言い換えれば、接地端子以外のその他の端子の凸曲面と、接地端子の凹曲面との重なりが大きいほど強くなる。
【００６６】
そこで、本発明にかかるＩＣモジュールは、上記の課題を解決するために、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子における上記接地端子との対向面は、上記接地端子以外のその他の端子におけるコンタクティブエリアの中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリアにおける上記接地端子側の端部の中心から上記接地端子側に、上記接地端子以外のその他の端子が、該端子に隣り合うその他の端子と対向する端部と、該端子のコンタクティブエリアにおける上記端部と対向する端部との間のギャップ（マージン）分離間した点を中心点とする半円形状に形成されていることを特徴としている。
【００６７】
本発明にかかるＩＣカードは、上記の課題を解決するために、本発明にかかる上記ＩＣモジュールを備えていることを特徴としている。
【００６８】
上記の構成によれば、当該ＩＣカードが本発明にかかる上記ＩＣモジュールを備えていることで、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣカードを提供することができる。
【００６９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１〜図５、図９、図１０、および図１４〜１８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、従来のＩＣモジュールにおける構成要素と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。なお、以下の実施の形態では、ＩＣモジュールをＩＣカードに搭載した場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
【００７０】
図１は、本実施の形態にかかるＩＣカードにおけるＩＣモジュール形成部の概略構成を示している。また、図１４は、本実施の形態にかかるＩＣカードの概略構成を示している。図１５は、図１４に示すＩＣカードの要部の概略構成を示している。本実施の形態では、ＩＣカードとして、接触式のＩＣカードを例に挙げて説明するものとするが、本実施の形態にかかるＩＣモジュール並びにＩＣカードの構成は、これに限定されるものではない。
【００７１】
図１４に示すように、本実施の形態にかかるＩＣカード１は、例えば、ＩＣカード基材からなるカード本体２の表面の一端部に、本実施の形態にかかるＩＣモジュール３が設けられている構成を有している。上記ＩＣモジュール３は、図１４および図１５に示すように、カード本体２表面側に、封止樹脂４１で封止されたＩＣチップ１０３を備え、上記カード本体２には、例えば、該カード本体２の周端に沿って、アンテナ用モジュール端子５１を介して上記ＩＣチップ１０３と電気的に接続されたアンテナ線材５２が設けられている。
【００７２】
本実施の形態にかかる上記ＩＣモジュール３の断面の概略構成は従来と同じであり、図９に示したように、絶縁支持基板１０１（プリント配線基板等の基板）を介して一方の面に、互いに隣接して配された複数のコンタクト端子１０２（端子）からなる端子群を備え、もう一方の面に、ＩＣチップ１０３を備えている。
【００７３】
上記コンタクト端子１０２は、例えば、プリント配線基板等、両面に銅箔が貼られた絶縁支持基板１０１における各々の面の銅箔をエッチングによりパターニングし、必要箇所について両面のパターンをスルーホールにより電気的に接続することで形成される。
【００７４】
そして、本実施の形態では、ＩＣチップ１０３搭載面側の絶縁支持基板１０１上に形成された所定の配線パターンと、ＩＣチップ１０３の入力／出力端子となる、該ＩＣチップ１０３上に設けられた電極パッド（端子パッド）とが、フリップチップボンドと称される実装工法や、金やアルミニウム等の極細線による、ワイヤボンドと称される実装工法で接続され、上記コンタクト端子１０２と、ＩＣチップ１０３上に配置された端子パッドとが、スルーホール１０４や、絶縁支持基板１０１上の上記配線パターン等を介して各々対応する端子同士接続されることで、上記コンタクト端子１０２とＩＣチップ１０３とが互いに電気的に接続されている。また、上記ＩＣチップ１０３には、その入出力部に、静電気保護ダイオード等のＥＳＤ保護回路が設けられている。
【００７５】
そして、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面とは反対側の面に設けられた上記コンタクト端子１０２…（端子群）のうち１つは、ＧＮＤ端子１１と称される端子であり、その他のコンタクト端子１０２…（端子群）は、少なくとも、上記ＩＣチップ１０３と電気的に接続され、かつ、外部とアクセス可能な外部接続端子としての入力／出力コンタクト端子１３からなっている。
【００７６】
上記各コンタクト端子１０２の配置は、ＩＳＯ７８１６で規定されており、図１０に示すコンタクト端子１０２とは端子形状は異なるものの、本実施の形態にかかるＩＣモジュール３もまた、図１０に示すＩＣモジュール同様、基準電位用の接地端子であるＧＮＤ端子１１の他に、電源用の端子であるＶＣＣ端子およびＶＰＰ端子、クロック入力用の端子であるＣＬＫ端子、リセット信号入力用の端子であるＲＳＴ端子、データ入出力用の端子であるＩＯ端子、拡張用入出力端子としてのＲＦＵ０端子およびＲＦＵ１端子を備えている。
【００７７】
また、ＩＣモジュール３を構成するこれらコンタクト端子１０２のうちＧＮＤ端子１１は、例えばＩＣモジュール３の中心線に沿って延びる延設部１１ａを有し、この延設部１１ａの側面１１ｂ、つまり、該延設部１１ａにおける、ＩＣモジュール３の中心線に沿って延びる辺が、他の全てのコンタクト端子１０２に、一定のギャップａを介して隣接するように配置されている。
【００７８】
なお、本実施の形態では、上記ＩＣカード１におけるＩＣモジュール３に、リザーブ端子（予備端子）として、ＩＣチップ１０３との接続を完全に切断させた、電気的に完全にフローティング状態にある非接続端子（Non-Connection端子；以下、ＮＣ端子と記す）１２が設けられているものとするが、本実施の形態にかかるＩＣモジュール並びにＩＣカード１の構成は、これに限定されるものではない。なお、図１中、模様を施したコンタクト端子１０２がＮＣ端子１２であり、少なくとも１つ以上のスルーホール１０４が形成されているコンタクト端子１０２がＮＣ端子１２以外のコンタクト端子１０２に相当する。
【００７９】
上記ＮＣ端子１２としては、例えば、拡張用入出力端子であるＲＦＵ０端子やＲＦＵ１端子、データ書き込み電源用のＶＰＰ端子等が挙げられるが、これに限定されるものではない。
【００８０】
このように上記コンタクト端子１０２のうち少なくとも１つがリザーブ端子として、ＩＣチップ１０３との接続が電気的に完全にフローティングされたＮＣ端子１２である場合、ＮＣ端子１２に印加された静電気は、サージ放電成分となって隣接する入力／出力コンタクト端子１３に向かって放電する確率が非常に高くなるため、サージ放電成分の放電経路をＧＮＤ端子１１側に確保する必要性は非常に高くなる。
【００８１】
そこで、本実施の形態にかかるＩＣモジュール３においても、ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２（すなわち、ＧＮＤ端子１１以外の各入力／出力コンタクト端子１３およびＮＣ端子１２）との間のギャップａは、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップｂに対して小さくなるように設定されている（ａ＜ｂ）。なお、本発明において、端子間のギャップとは、ＧＮＤ端子１１も含めて互いに隣り合うコンタクト端子１０２同士のギャップを示すものとする。
【００８２】
本実施の形態において、ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間のギャップａは５０μｍ以上、１５０μｍ以下であり、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップｂは、２００μｍ以上、５４０μｍ以下であることが好ましい。
【００８３】
上記ギャップａが５０μｍ未満であれば、加工精度によっては、上記ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間の電気的短絡を引き起こすおそれがある。つまり、ＩＣチップ１０３に用いられるプリント基板を高精細にパターニングし、上記ＧＮＤ端子１１と、ＧＮＤ端子１１以外のコンタクト端子１０２との間の絶縁抵抗を１０×１０１２Ω以上確保するためには、上記ギャップａは、５０μｍ以上確保されていることが望ましく、加工の容易性を考えると、１００μｍよりも大きいことがより望ましい。また、上記ギャップａが１５０μｍを越えると、ＧＮＤ端子１１方向へのサージ放電経路確保の効力が小さくなるおそれがある。
【００８４】
同じく、上記ギャップｂが２００μｍ未満であればＧＮＤ端子１１方向へのサージ放電経路確保の効力が小さくなるおそれがある。また、上記ギャップｂが５４０μｍを越えると、カード本体２上にＩＣモジュール３を実装する際の実装精度にもよるが、ＩＳＯ７８１６によって定められた端子配置位置の規定を違反するおそれがある。
【００８５】
つまり、ＩＣカードにおけるモジュール端子は、前記したようにＩＳＯ７８１６によって規定されており、上記モジュール端子におけるコンタクティブエリア(Contactive Area)と称される外部とのコンタクト領域の配置位置もまた、上記ＩＳＯ７８１６で規定されている。
【００８６】
図１６は、ＩＳＯ７８１６で規定された、ＩＣカードにおけるモジュール端子パターンとコンタクティブエリアとの関係を模式的に示す説明図である。
【００８７】
ＩＳＯ７８１６の規定によれば、図１６に示すように、コンタクティブエリア１０５は、必ず各コンタクト端子１０２の領域内に含まれている必要がある。なお、各コンタクト端子１０２は、上記したようにコンタクティブエリア１０５を含んでいれば、そのパターン形状は特に限定されない。各コンタクティブエリア１０５の短手方向の長さ、すなわち、ＧＮＤ端子１１の長手方向における各コンタクティブエリア１０５の幅ｉは１．７ｍｍであり、ＧＮＤ端子１１の長手方向に互いに隣り合うコンタクト端子１０２・１０２にそれぞれ含まれるコンタクティブエリア１０５・１０５間のギャップｊは０．８４ｍｍである。
【００８８】
上記コンタクティブエリア１０５の配置位置は、通常、ＩＣカード（本実施の形態ではＩＣカード１）のエッジを原点として一律に規定されている。このため、以下の説明においては、位置関係のスケールについてはその説明を省略する。
【００８９】
図１６において、ＧＮＤ端子１１と、該ＧＮＤ端子１１以外のコンタクト端子１０２との間のギャップをａとし、ＧＮＤ端子１１以外の各コンタクト端子１０２・１０２間のギャップをｂとし、コンタクティブエリア１０５とモジュール端子パターンとの間のギャップ、より具体的には、ＧＮＤ端子１１以外のコンタクト端子１０２において、上記ギャップｂを挟んで該コンタクト端子１０２以外のコンタクト端子１０２と対向する端部１０２ｃと、該コンタクト端子１０２に含まれるコンタクティブエリア１０５における上記端部１０２ｃと対向する端部１０５ｃとの間のギャップ（マージン）をｗとすると、上記ギャップｗは、上記ＩＣモジュール３をカード本体２に実装する際の位置精度を考慮すれば、０．１５ｍｍ以上必要であると考えられる。
【００９０】
従って、上記ギャップｂの最大値ｂ（ｍａｘ）は、以下に示す値となる。このため、上記ギャップｂの最大値ｂ（ｍａｘ）は、
ｂ（ｍａｘ）＝０．８４ｍｍ−（０．１５ｍｍ×２）＝０．５４ｍｍ
となる。
【００９１】
上記ギャップａおよびｂを上記したように設定することで、ＩＣモジュール３のコンタクト端子１０２に静電気が印加され、さらに、静電気が印加されたコンタクト端子１０２からサージ放電が生じた場合には、このサージ放電成分を、最も電界集中が起こり易い、ギャップａの放電経路を通じて、ＧＮＤ端子１１以外のコンタクト端子１０２からＧＮＤ端子１１に向かって放電させることができる。これにより、ＧＮＤ端子１１以外の入力／出力コンタクト端子１３とＮＣ端子１２との間、並びに、ＧＮＤ端子１１以外の入力／出力コンタクト端子１３・１３間でのサージ放電を無くすことができ、ＩＣチップ１０３を、静電気およびサージ放電成分から保護することが可能となる。
【００９２】
さらに、本実施の形態にかかるＩＣモジュール３では、図１に示すように、ＧＮＤ端子１１以外の各コンタクト端子１０２におけるＧＮＤ端子１１側の端部形状を、ＧＮＤ端子１１方向に曲線化された凸型の形状としている。
【００９３】
すなわち、本実施の形態にかかるＩＣモジュール３は、ＧＮＤ端子１１の延設部１１ａの側面１１ｂに対向する、ＧＮＤ端子１１以外の全てのコンタクト端子１０２の側面１０２ａが凸曲面を有している。
【００９４】
ＧＮＤ端子１１の延設部１１ａの側面１１ｂに対向する、ＧＮＤ端子１１以外の全てのコンタクト端子１０２の側面１０２ａを上記形状とすることで、ＮＣ端子１２の有無に拘らず、サージ放電成分の送り側のコンタクト端子１０２に生じた静電気によるサージ放電（電気アーク）成分を、サージ放電成分の受け側のコンタクト端子１０２となるＧＮＤ端子１１に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、ＧＮＤ端子１１以外のコンタクト端子１０２からＧＮＤ端子１１に向かって放電するサージ放電成分によるコンタクト端子１０２の破損（損傷）を抑制、好適には防止することができる。
【００９５】
さらに、本実施の形態にかかるＩＣモジュール３は、図１に示すように、サージ放電（電気アーク）成分の送り側のコンタクト端子１０２（すなわち、各ＮＣ端子１２および各入力／出力端子１３）もサージ放電（電気アーク）成分の受け側のコンタクト端子（すなわち、ＧＮＤ端子１１）も共に曲面を有している。
【００９６】
本実施の形態においては、凸曲面を有するコンタクト端子１０２に対向する上記ＧＮＤ端子１１の延設部１１ａの側面１１ｂは、上記コンタクト端子１０２の凸曲面と一定のギャップａを介して接する凹曲面となるように形成されている。つまり、本実施の形態においては、ＧＮＤ端子１１以外の全てのコンタクト端子１０２は、凸曲面を有し、ＧＮＤ端子１１以外のコンタクト端子１０２・１０２間のスペース（ギャップｂ）よりも小さいスペース（ギャップａ）を介して、凹曲面を有するＧＮＤ端子１１に対向して設けられている。
【００９７】
このように、本実施の形態によれば、ＧＮＤ端子１１とその他のコンタクト端子１０２との間の隣接面積を広く取る構造としているため、静電電荷の集中を、従来よりもさらに緩和もしくは防止する構造となっており、従来のＩＣカード、例えば前記特許文献１に記載のモジュール構造（図１１参照）と比較して、サージ放電が発生した場合にコンタクト端子が受ける損傷を、より一層小さくすることができる。
【００９８】
また、このようにＧＮＤ端子１１とその他のコンタクト端子１０２との対向面の金属パターンが共に曲面を有していることで、上記ＩＣカード１が屈曲されたとしても、該屈曲によるストレスは分散され、ＩＣチップ１０３の割れ（破損）までには至らない。
【００９９】
よって、本実施の形態にかかるＩＣモジュール３は、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、上記金属パターンが直線パターンのみの場合と比較して、ＩＣカード１の高い屈曲強度を確保することができる。また、本実施の形態にかかるＩＣモジュール３は、図１１に示す従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、生産の容易性も高いものとなっている。
【０１００】
上記コンタクト端子１０２における凸曲面、つまり、サージ放電成分の送り側のコンタクト端子１０２である、ＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１の延設部１１ａとの対向面（側面１０２ａ）は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【０１０１】
また、屈折強度は、ギャップaが小さい程、言い換えれば、上記凸曲面（凸型パターン）と、ＧＮＤ端子１１の凹曲面（凹型パターン）との重なりｑが大きいほど強くなる。
【０１０２】
上記凸曲面の曲率半径（Ｒ）は、凸曲面を半円形状とする場合、ギャップｂと、ＩＳＯ７８１６により規定された端子配置位置、具体的には、各コンタクティブエリア１０５の配置位置により決定され、ギャップｂにより、１．００ｍｍ以上、１．１９ｍｍ以下の範囲内に設定される。
【０１０３】
図１７は、ＧＮＤ端子以外のコンタクト端子における、ＧＮＤ端子の延設部と対向する凸型パターンが半円形状の場合におけるＩＣモジュール３の要部の構成を模式的に示している。
【０１０４】
前記したように、ギャップｂは、２００μｍ≦ｂ≦５４０μｍの範囲内に設定されることが望ましい。一方、ギャップｗ（マージン）は、ギャップｂが２００μｍの場合、ｗ＝３４０μｍは必要であり、ギャップｂが５４０μｍの場合、ｗ＝１５０μｍは必要である。
【０１０５】
従って、上記凸型パターンにおける曲率半径（Ｒ）は、下記の計算（単位：ｍｍ）
｛１．７＋（０．１５×２）｝／２≦Ｒ≦｛１．７＋（０．３４×２）｝／２
により、１．０ｍｍ≦Ｒ≦１．１９ｍｍとなる。
【０１０６】
但し、上記凸曲面を形成する凸型パターンの中心点ｏは、上記凸型パターンが設けられていない場合のＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１側の短辺中心、すなわち、コンタクティブエリア１０５の長手方向に沿って該コンタクティブエリア１０５の中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリア１０５におけるＧＮＤ端子１１側の端部１０５ａの中心からＧＮＤ端子１１側にギャップｗだけ離間した位置とする。
【０１０７】
一方、図１８に、ＧＮＤ端子以外のコンタクト端子における、ＧＮＤ端子の延設部と対向する凸型パターンが半円形状でない場合におけるＩＣモジュール３の要部の構成を模式的に示す。
【０１０８】
図１７および図１８に示す、ＧＮＤ端子１１以外のコンタクト端子１０２における凸型パターンと、ＧＮＤ端子１１における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。
【０１０９】
よって、実使用上の応力に対応するためには、上記重なりｑは、ｑ≧５００μｍを満足していることが好ましい。よって、上記ＧＮＤ端子１１以外のコンタクト端子１０２の凸型パターンが半円形状でない場合、該凸型パターン（凸曲面）の曲率半径（Ｒ）およびその中心点ｏ’は、ギャップａが、前記の範囲（ａ＜ｂ、好適には５０μｍ≦ａ≦１５０μｍ、加工の容易性を考えると１００μｍよりも大きいことが望ましい）を満足しており、かつ、ｑ≧５００μｍを確保していれば、任意に設定可能である。なお、この場合の中心点ｏ’は、コンタクティブエリア１０５の長手方向に沿って該コンタクティブエリア１０５の中央を経由して延びる延長線上に位置し、上記凸型パターンが設けられていない場合のＧＮＤ端子１１以外のコンタクト端子１０２におけるＧＮＤ端子１１側の短辺の両端（両コーナー部）を通る円の中心点となる。
【０１１０】
また、上記ＩＣモジュール３は、各コンタクト端子１０２における、当該ＩＣモジュール３の外周部（モジュール外周部）において互いに隣接する各角部（つまり、各コンタクト端子１０２の外周側コーナー部）のパターンエッジ１０２ｂが曲線化されていることがより望ましい。
【０１１１】
このようにコンタクト端子１０２における各外周側コーナー部（エッジ）を曲線形状とすることで、この部分でのコンタクト端子１０２同士でのサージ放電を無くし、サージ放電成分の放電経路を、ＧＮＤ端子１１側に、より確実に確保することができる。この場合、上記パターンエッジ１０２ｂでの電界集中を抑制するためには、上記パターンエッジ１０２ｂの曲率半径（Ｒ）が、５００μｍ以上に設定されていることが好ましい。
【０１１２】
以下に、本実施の形態にかかる保護構造を有するＩＣモジュール３におけるサージ放電電流成分の波形をＨＢＭ評価にて観測した結果を、図１０に示す従来のＩＣモジュールにおけるそれと併せて示す。
【０１１３】
図２は、ＩＣチップ１０３の静電耐圧強度を評価する一般的な方法の１つであるＨＢＭ評価（静電耐圧強度評価試験）における評価装置の等価回路である。
【０１１４】
図２に示す評価装置は、充電用の回路と放電用の回路とを備え、まず、充電用の回路にて抵抗Ｒ１を介して高電圧源によってコンデンサに電荷を蓄積した後、回路切り替えスイッチを切り替えて放電用の回路にて、上記コンデンサに蓄積した電荷をサンプル用ソケット内の評価サンプルに、シリーズ抵抗（Ｒ２）を介してモジュールソケット印加ピンを通じて印加するようになっている。
【０１１５】
また、図２の回路において静電容量１００ｐＦに充電された＋２ｋＶの静電電荷を１．５ｋΩのシリーズ抵抗（Ｒ２）を介してモジュールソケット印加ピンに印加した時の電流波形を図３に示す。なお、図３は、サンプル（モジュール）を使用せずに、上記回路（印加装置）からモジュールソケット印加ピンに向けて出力されるＥＳＤストレスを、電流プローブを介してシンクロスコープで直接観測した波形を示す。
【０１１６】
さらに、図１０に示す従来のＩＣモジュールにおけるＮＣ端子に、上記＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を図４に示す。なお、図４では、上記回路（印加装置）からモジュールソケット印加ピンを通じて評価サンプル（モジュール）のＮＣ端子に印加したＥＳＤストレスによって、隣接する入力／出力コンタクト端子に放電するサージ成分を、図３と同様に、電流プローブを介してシンクロスコープで直接観測した波形を示す。なお、図１０に示す従来のＩＣモジュールにおけるＮＣ端子の突起状パターン先端から隣接する入力／出力コンタクト端子までの端子間距離は１５０μｍに設定されている。
【０１１７】
なお、本実施の形態におけるＨＢＭ評価（静電耐圧強度評価試験）におけるサージ放電電流成分の波形の観測（評価）は、以下の条件の下で行った。
評価装置；「ＨＥＤ−Ｓ５０００」（製品名：阪和電子工業株式会社製）
評価環境；温度 ２５±５℃
湿度 ６０±１０％ＲＨ
容量（ｃ） １００ｐＦ±５％（図２参照）
シリーズ抵抗（Ｒ２） １．５ｋΩ±５％（図２参照）
評価条件；ＧＮＤ端子基準、＋電荷印加
（ＧＮＤ端子を接地し、ＮＣ端子に前記静電電荷を印加）
上記の観測の結果、図３に示すように、通常のＨＢＭ静電強度（＋２ｋＶ）のピーク電流成分が１Ａ程度であるのに対して、図４に示すように、ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分のピーク電流成分は３Ａ程度であり、その立ち上り時間も含めて両波形を比較すると、サージ放電成分が持つインパルス電流成分がＩＣチップ１０３に与える影響が大きいことは明らかである。
【０１１８】
また、図５は、本実施の形態にかかる保護構造を有するＩＣモジュール３に、上記したＨＢＭ評価と同様にしてＮＣ端子１２に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子１２に隣接する入力／出力コンタクト端子１３に向かって放電するサージ放電成分の電流波形を示すグラフであり、図５においても、図４同様、前記の回路（印加装置）からモジュールソケット印加ピンを通じて評価サンプル（モジュール）のＮＣ端子に印加したＥＳＤストレスによって、隣接する入力／出力コンタクト端子１３に放電するサージ成分を電流プローブを介してシンクロスコープで直接観測した波形を示す。
【０１１９】
図５における０．７Ａ程度の電流成分は、ＮＣ端子１２からＧＮＤ端子１１へサージ放電が発生した瞬間の高周波成分が、コンタクト端子間の容量結合によってＮＣ端子１２に隣接する入力／出力コンタクト端子１３側に入り込んだものであるが、その電流成分からも明らかな通り、ＩＣチップ１０３への影響はない。
【０１２０】
この結果から、本実施の形態にかかるＩＣモジュール３によれば、コンタクト端子１０２に静電気が印加され、さらにそのコンタクト端子１０２からサージ放電が発生した場合において、そのサージ放電成分の放電経路をＧＮＤ端子１１側に確保し、ＩＣチップ１０３をサージ放電から保護することができることが判る。
【０１２１】
なお、各図で記載した波形データは前記したＧＮＤ端子基準、＋印加によるものであるが、同基準の−印加においても、また、ＶＣＣ端子基準（ＶＣＣ端子を接地）の＋印加、−印加のそれぞれの場合においても、本実施の形態にかかる保護構造を有するＩＣモジュールが、図１０に示す従来のＩＣモジュールに比べて、そのＥＳＤ強度が向上することが確認された。
【０１２２】
〔実施の形態２〕
本発明にかかる実施の他の形態について、主に図６〜図８に基づいて説明すれば、以下の通りである。本実施の形態では、主に、前記実施の形態１との相違点について説明するものとする。なお、説明の便宜上、従来のＩＣモジュール並びに実施の形態１にかかるＩＣモジュールにおける構成要素と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。
【０１２３】
前記実施の形態１では、絶縁支持基板１０１のＩＣチップ１０３非搭載面に設けられたコンタクト端子１０２の形状（コンタクトパターン）を改良して静電気放電（ＥＳＤ）に対する強度向上を行う場合について説明した。本実施の形態では、主に、ＩＣチップ１０３搭載面（実装面）側の絶縁支持基板１０１上に設けられた配線パターンの端子形状を改良してＥＳＤに対する強度向上を行う場合について説明する。
【０１２４】
図６は、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に配置された静電気保護用のサージ放電パターン２１の概略構成を示す平面図であり、ＩＣモジュール３のＮＣ端子１２を含む全てのコンタクト端子１０２を、スルーホール１０４を介して、図７（ａ）および図８に示す、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターン３１に電気的に接続（導通）し、この配線パターン３１上でサージ放電を発生させるためのパターンである。
【０１２５】
図７（ａ）は、図６に示すサージ放電パターン２１を用いたＩＣモジュール３における絶縁支持基板１０１のＩＣチップ１０３搭載面側の構成を概略的に示す平面図であり、図７（ｂ）は、図７（ａ）に示すＩＣモジュール３のＡ−Ａ線矢視断面図である。なお、図７（ｂ）では、絶縁支持基板１０１のＩＣチップ１０３非搭載面に設けられたコンタクト端子１０２については図示を省略する。また、図８は、図７（ａ）・（ｂ）に示すＩＣモジュール３における樹脂封止前の絶縁支持基板１０１のＩＣチップ１０３搭載面側の要部の概略構成を示す平面図である。
【０１２６】
本実施の形態では、ＩＣカード１表面からは見えない、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に、金属パターン（サージ放電パターン２１）によるＥＳＤ対策を施している。
【０１２７】
なお、本実施の形態では、ＩＣモジュール３として、図７（ａ）・（ｂ）および図８に示すように、ＩＣチップ１０３が、ワイヤボンディングにより絶縁支持基板１０１に搭載（実装）されたワイヤボンド接続方式のＩＣモジュールを用いた場合を例に挙げて説明するものとするが、本実施の形態は、これに限定されるものではない。
【０１２８】
上記ＩＣモジュール３は、図７（ａ）および図８に示すように、絶縁支持基板１０１にスルーホール１０４を設けることで、該スルーホール１０４並びに上記絶縁支持基板１０１の他方の面に形成された配線パターン３１（ＧＮＤ信号線３２、サージ放電パターン２１、接続用配線パターン３３並びにワイヤ３４等）を介して、上記絶縁支持基板１０１の一方の面に形成されたコンタクト端子１０２（入力／出力コンタクト端子１３、ＧＮＤ端子１１、図１および図９参照）と、それに対応するＩＣチップ１０３の電極パッド１０３ａ（入力／出力端子、ＧＮＤ端子１１）とが電気的に接続されている構成を有している。なお、図７（ａ）および図８において、サージ放電パターン２１が形成されていない配線がＧＮＤ端子１１の配線である。
【０１２９】
上記ＩＣチップ１０３は、例えば図示しない導電性ペースト等により、上記絶縁支持基板１０１に接着されている。上記ＩＣチップ１０３は、ワイヤボンディング後、図７（ａ）・（ｂ）に示すようにワイヤ３４ごと、封止樹脂４１にて封止される。
【０１３０】
なお、上記ＩＣチップ１０３は、該ＩＣチップ１０３上に設けられた電極パッド１０３ａと、ＩＣチップ１０３搭載面側の絶縁支持基板１０１上に形成された配線パターン３１とが、フリップチップボンドと称される実装工法により実装（搭載）されている構成を有していてもよい。
【０１３１】
本実施の形態では、上記ＩＣチップ１０３の電極パッド１０３ａは、図７（ａ）および図８に示すように、金やアルミニウム等の極細線からなるワイヤ３４により、スルーホール１０４から延びる接続用配線パターン３３（配線パターン（Ｂ））と接続（ワイヤボンディング）されている。
【０１３２】
また、上記接続用配線パターン３３は、スルーホール１０４を介して、図６に示す静電気保護用のサージ放電パターン２１における、ＧＮＤ端子１１以外のコンタクト端子１０２用の配線パターン（以下、単にコンタクト端子用配線パターンと記す）２３（配線パターン（Ｂ））に電気的に接続（導通）されている。該コンタクト端子用配線パターン２３の先端には、サージ放電成分の送り側となる、凸曲面を有する端子２４が設けられている。本実施の形態では、上記端子２４は例えば円形状に形成されているが、これに限定されるものではない。
【０１３３】
また、上記サージ放電パターン２１は、凸曲面を有する端子２４と対向するように、図７（ａ）および図８に示すＧＮＤ信号線３２（配線パターン（Ａ））から延びるＧＮＤ端子用配線パターン２２（配線パターン（Ａ））が設けられた構成を有している。該ＧＮＤ端子用配線パターン２２の先端には、サージ放電成分の受け側となる、ＧＮＤ信号線３２側の端子として、凹曲面を有する端子２５が、上記凸曲面を有する端子２４と近接して設けられている。本実施の形態では、上記端子２５は例えばＣ字状、つまり、端子２５との対向面が一部切欠かれた中空の円形状（半円状）に形成されているが、これに限定されるものではない。
【０１３４】
但し、ＧＮＤ端子１１に静電気が生じた場合に、ＧＮＤ端子用配線パターン２２にエッジ（例えばＣ字の開口部）が存在すると、その部分で電界集中が発生し、入力／出力端子用配線であるコンタクト端子用配線パターン２３に対してサージ放電が容易に発生する可能性が存在する。このため、ＧＮＤ端子用配線パターン２２のエッジに丸みを持たせることは、ＧＮＤ端子１１から、ＩＣチップ１０３の電極パッド１０３ａ（入力／出力端子）方向へのサージ放電の放電発生頻度を抑制することに対して有効である
さらに、ＧＮＤ端子用配線である上記ＧＮＤ端子用配線パターン２２に対向する放電パターンの形状、すなわち、上記コンタクト端子用配線パターン２３の端子２４に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記コンタクト端子用配線パターン２３の端子２４は、針状パターンよりも円状パターンのほうが望ましい。
【０１３５】
このように、本実施の形態によれば、図６および図７（ａ）に示すように、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターンの一部において、図７（ａ）および図８に示すＧＮＤ信号線３２から延びるＧＮＤ端子用配線パターン２２とコンタクト端子用配線パターン２３とが局所的に近接する構造を設けることにより、発生したサージ放電成分の放電経路を、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側に確保することが可能となる。このため、本実施の形態によれば、両端子２４・２５間のギャップｃにおいて、サージ放電成分の送り側の端子２４からＧＮＤ信号線側の端子２５に向かって確実にサージ放電成分を飛ばす（放電させる）ことができる。
【０１３６】
また、本実施の形態においても、図６、図７（ａ）および図８に示すように、前記実施の形態１に示すコンタクト端子１０２と同様に、ＧＮＤ端子用配線パターン２２と、ＧＮＤ端子以外のコンタクト端子用配線パターン２３とが近接する部分には曲線状のパターン、例えば凹曲面と凸曲面とを形成し、該凹曲面と凸曲面とが対向するように近接して配されること、特に、ＧＮＤ信号線３２側の端子である凹曲面を有する端子２５が、凸曲面を有する端子２４を、所定のギャップ（ギャップｃ）を介して覆うように対向して設けられていることにより、電界集中を緩和し、サージ放電が発生した時のパターン損傷を抑制、好適には防止することができる。
【０１３７】
上記した絶縁支持基板１０１におけるＩＣチップ１０３搭載面側のサージ放電パターン２１によるＥＳＤ対策は、前記実施の形態１に記載のコンタクトパターンによるＥＳＤ対策と併用して用いてもよく、各々単独で用いてもよい。
【０１３８】
なお、前記実施の形態１に記載のコンタクトパターンを有するＩＣモジュール３に上記サージ放電パターン２１を形成する場合には、前記実施の形態１に記載のコンタクトパターンによるＩＣチップ１０３の保護を、上記サージ放電パターン２１により補助することが可能となる。このように、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側と非搭載面側との両方でＥＳＤ対策を講じることで、ＥＳＤ保護効果、つまり、静電気およびサージ放電成分からのＩＣチップ１０３の保護効果をさらに向上させることができる。
【０１３９】
上記両端子２４・２５間のギャップｃ、つまり、絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の局所的に近接したＧＮＤ端子用配線パターン２２とＧＮＤ端子以外のコンタクト端子用配線パターン２３との間のギャップｃは、前記実施の形態１に記載の、絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１とその他のコンタクト端子１０２との間の端子間距離（ギャップａ）と同等に設定すればよい（ｃ＝ａ＜ｂ；なお、ｂは絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１以外のコンタクト端子１０２・１０２間のギャップを示す）。
【０１４０】
一方、上記サージ放電パターン２１によるＥＳＤ対策を単独で用いる場合には、絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のコンタクト端子１０２・１０２間でサージ放電が発生する前に、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の上記サージ放電パターン２１でサージ放電を発生させる必要がある。
【０１４１】
このためには、局所的に近接したＧＮＤ端子用配線パターン２２とＧＮＤ端子以外のコンタクト端子用配線パターン２３との間のギャップｃを、上記絶縁支持基板１０１におけるＩＣチップ１０３非搭載面側のＧＮＤ端子１１とＧＮＤ端子以外のコンタクト端子１０２・１０２間のギャップａおよびＧＮＤ端子以外のコンタクト端子同士の端子間距離（ギャップｂ）よりも小さく抑える（ｃ＜ａ≦ｂ）ことが必要である。
【０１４２】
なお、このようにサージ放電パターン２１によるＥＳＤ対策を単独で用いる場合にはギャップａとギャップｂとの関係は、上記絶縁支持基板１０１におけるＩＣチップ１０３搭載面側のサージ放電パターン２１にてサージ放電を発生させるため、事実上制約はなくなるが、万が一、サージ放電パターン２１が破壊されたときでも対応できるように、ａ＜ｂとする方が望ましい。
【０１４３】
このようにサージ放電パターン２１によるＥＳＤ対策を単独で用いる場合には、ＩＣモジュール３表面のコンタクト端子１０２の形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となる。
【０１４４】
以上のようにして得られたＩＣモジュール３は、前記実施の形態１に記載したように、カード本体２に、例えば図示しない接着剤等によって接着されることで、ＩＣカード１が形成される。
【０１４５】
以上のように、本来、ＩＣカードに内蔵されているＩＣチップ１０３自体は、該ＩＣチップ１０３の入出力部に、静電気保護ダイオード等のＥＳＤ保護回路を有しているが、本発明は、このＩＣチップ１０３側ではなく、ＩＣチップ１０３を実装している基板側、つまり、絶縁支持基板１０１上の金属パターンに形状的な改良を加えて、さらにＥＳＤ強度を上げようとするものである。
【０１４６】
そして、本発明によれば、上述したように、ＩＣモジュール３表面の各コンタクトパターンあるいは絶縁支持基板１０１におけるＩＣチップ１０３搭載面側の配線パターン（プリント配線パターン）を加工することによって、ＧＮＤ端子１１側、さらには、ＧＮＤ端子用配線パターン２２を通じてＧＮＤ信号線３２側にサージ放電を誘導し、ＩＣチップ１０３のコンタクト端子１０２を、静電気から保護する構造にすることができる。また、本発明によれば、上記コンタクト端子１０２の形状加工を容易にすることができるか、もしくはＩＣモジュール３表面のコンタクト端子１０２のデザインの自由度を向上し、かつ、長期的な静電気およびサージ放電が発生した場合でもコンタクト端子１０２に破損が生じ難いＩＣモジュール３並びにＩＣカード１を提供することができる。
【０１４７】
なお、上記実施の形態１および２では、ＩＣカードとして、接触式のＩＣカードを例に挙げて説明したが、本発明にかかるＩＣモジュール並びにＩＣカードの構成は、これに限定されるものではなく、ＩＣモジュールの一部に設けた端子と外部アンテナとを電気的に接続することにより、非接触式ＩＣカードの機能を合わせ持つことが可能なコンビネーション型のＩＣカードであってもよく、本発明にかかるＩＣモジュールは、上記したコンビネーション型ＩＣカード用のＩＣチップを搭載したモジュールとしても好適に利用することができる。
【０１４８】
また、上記ＩＣモジュールのＩＣカード用以外の用途としては、例えば、携帯電話に差し込んで使用するＳＩＭ（Subscriber Identify Module）カードや、カードエッジ型と呼ばれるＩＣチップ一体型の記憶素子等が挙げられる。以上のように、上記ＩＣモジュールは、ＩＣカードモジュールとしての用途以外にも種々の用途に使用することができるが、上記ＩＣモジュールは、ＩＣカードのように携帯して使用されるＩＣ関連製品、特にＩＣカードに、特に好適に用いられる。
【０１４９】
また、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１５０】
【発明の効果】
本発明にかかるＩＣモジュールは、以上のように、基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、上記接地端子は、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、その他の端子の何れにも一定の間隔（ギャップａ）を介して隣接し、かつ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子は何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面は何れもその他の端子の凸曲面と一定の間隔（ギャップａ）を有して接する凹曲面を有し、上記接地端子とその他の端子との間の間隔（ギャップａ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されている構成である。
【０１５１】
それゆえ、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子に静電気が印加され、さらに、静電気が印加された端子からサージ放電が生じた場合には、このサージ放電（電気アーク）成分を、最も電界集中が起こり易い、上記ギャップａの放電経路を通じて、接地端子以外のその他の端子から接地端子に向かって放電させることができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となる。
【０１５２】
そして、この場合、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子が何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面が何れもその他の端子の凸曲面と一定の間隔を有して接する凹曲面を有することで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記接地端子以外のその他の端子から上記接地端子に向かって放電するサージ放電成分による端子の破損（損傷）を抑制、好適には防止することができる。
【０１５３】
さらに、上記の構成によれば、サージ放電成分の送り側の端子（すなわち、接地端子以外のその他の端子）もサージ放電成分の受け側の端子（すなわち、接地端子）も共に曲面を有していることで、当該ＩＣモジュールをＩＣカードに搭載した場合に該ＩＣカードが屈曲されたとしても、該屈曲によるストレスが分散されることから、ＩＣチップの割れ（破損）を防止することが可能となる。
【０１５４】
このため、上記の構成によれば、ＥＳＤ対策としてサージ放電成分を確実に飛ばすことができると共に、当該ＩＣモジュールをＩＣカードに搭載した場合にＩＣカードの高い屈曲強度を確保することができる。
【０１５５】
また、本発明にかかるＩＣモジュールは、従来のモジュール構造と比べても明らかなように、非常に簡単な構造であるため、安価かつ容易に生産することができる。
【０１５６】
よって、上記の構成によれば、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣモジュールを提供することができるという効果を奏する。
【０１５７】
また、上記ＩＣモジュールは、上記したように、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられていることで、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実にサージ放電成分を飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１５８】
さらに、上記ＩＣモジュールは、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔（ギャップｃ）は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔（ギャップｂ）よりも小さくなるように形成されていることで、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができ、上記ＩＣチップの静電気およびサージ放電成分からの保護をより確実なものとすることができるという効果を奏する。
【０１５９】
本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子群が、ＩＣチップと非接続の予備端子を少なくとも１つ備えている構成である。
【０１６０】
ＩＣモジュールが上記非接続端子を有する場合、サージ放電成分の放電経路を上記接地端子側に確保する必要性は非常に高くなる。上記の構成によれば、当該ＩＣモジュールが非接続端子を有する場合でも、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、サージ放電成分の受け側の端子となる上記接地端子に確実に飛ばすことができる。これにより、接地端子以外のその他の端子間でのサージ放電を無くすことができ、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１６１】
本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた各端子における、当該ＩＣモジュールの外周部において互いに隣接する各角部が、曲線形状を有している構成である。
【０１６２】
上記の構成によれば、上記角部での端子同士でのサージ放電を無くし、サージ放電成分の放電経路を、上記接地端子側に、より確実に確保することができるという効果を奏する。
【０１６３】
本発明にかかるＩＣモジュールは、以上のように、基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子（例えば入力／出力コンタクト端子等の外部接続端子）と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されている構成である。
【０１６４】
上記の構成によれば、発生したサージ放電成分の放電経路を、上記基板のＩＣチップ搭載面側に確保することが可能となる。このため、上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、両配線パターン（Ａ）・（Ｂ）間のギャップ（ギャップｃ）において、配線パターン（Ｂ）を通じて、サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かって確実に飛ばすことができる。これにより、ＩＣチップを、静電気およびサージ放電成分から保護することが可能となるという効果を奏する。
【０１６５】
また、上記ＩＣモジュールは、以上のように、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔が何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔（ギャップａおよびギャップｂ）よりも小さくなるように形成されていることで、上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子同士の間でサージ放電が発生する前に、上記配線パターン（Ａ）と配線パターン（Ｂ）との間でサージ放電を発生させることができるので、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状によることなく、上記基板におけるＩＣチップ搭載面側において単独でＥＳＤ対策を講じることができる。このため、上記の構成によれば、上記基板のＩＣチップ搭載面とは反対側の面に形成された端子形状の制約が少なくなるため、より自由度の高い、ユーザーフレンドリーなデザインを用いることが可能となるという効果を奏する。
【０１６６】
本発明にかかるＩＣモジュールは、以上のように、上記配線パターン（Ａ）は凹曲面を有する端子部を備え、上記配線パターン（Ｂ）は凸曲面を有する端子部を備え、上記配線パターン（Ａ）と配線パターン（Ｂ）とは、各端子部における凸曲面と凹曲面とが対向するように近接して設けられている構成である。
【０１６７】
上記の構成によれば、サージ放電成分の送り側の端子に生じた静電気によるサージ放電成分を、配線パターン（Ｂ）を通じて、上記サージ放電成分の送り側の端子から接地端子用の配線パターン（Ａ）に向かってより確実に飛ばすことができると共に、静電気の局所的な電界集中を緩和もしくは防止し、上記サージ放電成分による端子の破損（損傷）を抑制、好適には防止することができるという効果を奏する。
【０１６８】
本発明にかかるＩＣモジュールは、以上のように、上記配線パターン（Ａ）における凹曲面を有する端子部が、上記配線パターン（Ｂ）における凸曲面を有する端子部との対向面が一部切欠かれた中空の円形状を有し、上記配線パターン（Ａ）における凹曲面を有する端子部の開口部のエッジ部分が丸みを有している構成である。
【０１６９】
接地端子用の配線パターン（Ａ）に対向する放電パターンの形状、すなわち、上記配線パターン（Ｂ）における端子部に、繰り返しサージ放電が発生した場合の耐久性を考慮すると、上記配線パターン（Ｂ）の端子部は、針状パターンよりも円状パターンのほうが望ましい。但し、接地端子に静電気が生じた場合に、上記上記配線パターン（Ｂ）における端子部に対向する接地端子用の配線パターン（Ａ）にエッジが存在すると、その部分で電界集中が発生し、上記配線パターン（Ｂ）に対してサージ放電が容易に発生する可能性がある。このため、上記の構成は、接地端子から、接地端子以外のその他の端子の方向へのサージ放電の放電発生頻度を抑制することに対して有効である。
【０１７０】
また、サージ放電成分の送り側の端子である、接地端子以外のその他の端子における接地端子との対向面は、半円形状に近い程、屈折強度が高くなることから、半円形状に形成されていることが好ましい。
【０１７１】
また、接地端子以外のその他の端子における凸型パターンと、接地端子における凹型パターンとが重なり合う領域（重なりｑ）が存在しない場合を、「連続した屈曲線が存在する」と言い、このように連続した屈曲線が存在すると、この部分（連続する屈曲線）にかかった応力は緩和されず、該屈曲線に沿ってモジュールが割れる可能性がある。屈折強度は、ギャップ a が小さい程、言い換えれば、接地端子以外のその他の端子の凸曲面と、接地端子の凹曲面との重なりが大きいほど強くなる。
【０１７２】
そこで、本発明にかかるＩＣモジュールは、以上のように、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子における上記接地端子との対向面は、上記接地端子以外のその他の端子におけるコンタクティブエリアの中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリアにおける上記接地端子側の端部の中心から上記接地端子側に、上記接地端子以外のその他の端子が、該端子に隣り合うその他の端子と対向する端部と、該端子のコンタクティブエリアにおける上記端部と対向する端部との間のギャップ（マージン）分離間した点を中心点とする半円形状に形成されていることが好ましい。
【０１７３】
本発明にかかるＩＣカードは、以上のように、本発明にかかる上記ＩＣモジュールを備えている構成である。
【０１７４】
上記の構成によれば、当該ＩＣカードが本発明にかかる上記ＩＣモジュールを備えていることで、ＩＣカードの屈曲強度を確保し、かつ、加工が容易でしかもＩＣチップを静電気から保護することができるＩＣカードを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の一実施の形態にかかるＩＣカードにおけるＩＣモジュール形成部の概略構成を示す平面図である。
【図２】 ＩＣチップの静電耐圧強度を評価する一般的な方法の１つであるＨＢＭ評価における評価装置の等価回路である。
【図３】 図２の回路において静電容量１００ｐＦに充電された＋２ｋＶの静電電荷を１．５ｋΩの抵抗を介して評価サンプルに印加した時の電流波形を示すグラフである。
【図４】 従来のＩＣモジュールにおけるＮＣ端子に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を示すグラフである。
【図５】 本発明の一実施の形態にかかるＩＣモジュールのＮＣ端子に＋２ｋＶの静電電荷を印加した時に、該ＮＣ端子に隣接する入力／出力コンタクト端子に向かって放電するサージ放電成分の電流波形を示すグラフである。
【図６】 絶縁支持基板のＩＣチップ搭載面側にてサージ放電経路をＧＮＤ端子側に確保するための静電気保護用のサージ放電パターンの概略構成を示す平面図である。
【図７】 図７（ａ）は、図６に示すサージ放電パターンを用いたＩＣモジュールにおける絶縁支持基板のＩＣチップ搭載面側の構成を概略的に示す平面図であり、図７（ｂ）は、図７（ａ）に示すＩＣモジュールのＡ−Ａ線矢視断面図である。
【図８】 図７（ａ）・（ｂ）に示すＩＣモジュールにおける樹脂封止前の絶縁支持基板のＩＣチップ搭載面側の要部の概略構成を示す平面図である。
【図９】 一般的なＩＣモジュールの概略構成を示す断面図である。
【図１０】 ＩＳＯ７８１６で規定された、接触型ＩＣカードのモジュール端子における各コンタクト端子の配置を概略的に示す平面図である。
【図１１】 特許文献１に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【図１２】 特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の一例を示す平面図である。
【図１３】 特許文献２に記載のＩＣカードにおけるＩＣモジュール形成部の概略構成の他の例を示す平面図である。
【図１４】 本発明の一実施の形態にかかるＩＣカードの概略構成を示す平面図である。
【図１５】 図１４に示すＩＣカードの要部の概略構成を示す平面図である。
【図１６】 ＩＳＯ７８１６で規定された、ＩＣカードにおけるモジュール端子パターンとコンタクティブエリアとの関係を模式的に示す説明図である。
【図１７】 ＧＮＤ端子以外のコンタクト端子の凸曲面が半円形状の場合における、本発明の一実施の形態にかかるＩＣモジュールの要部の構成を模式的に示す平面図である。
【図１８】 ＧＮＤ端子以外のコンタクト端子の凸曲面が半円形状でない場合における、本発明の一実施の形態にかかるＩＣモジュールの要部の構成を模式的に示す平面図である。
【符号の説明】
１ ＩＣカード
２ カード本体
３ ＩＣモジュール
１１ ＧＮＤ端子（接地端子）
１１ａ 延設部
１１ｂ 側面
１２ ＮＣ端子（非接続端子）
１３ 入力／出力コンタクト端子（外部接続端子）
２１ サージ放電パターン
２２ ＧＮＤ端子用配線パターン（配線パターン（Ａ））
２３ コンタクト端子用配線パターン（配線パターン（Ｂ））
２４ 端子
２５ 端子
３１ 配線パターン
３２ ＧＮＤ信号線
３３ 接続用配線パターン
３４ ワイヤ
４１ 封止樹脂
５１ アンテナ用モジュール端子
５２ アンテナ線材
１０１ 絶縁支持基板（基板）
１０２ コンタクト端子
１０３ ＩＣチップ
１０３ａ 電極パッド
１０４ スルーホール
ａ ギャップ
ｂ ギャップ
ｃ ギャップ
Claims (8)
- 基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、
上記接地端子は、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、その他の端子の何れにも一定の間隔を介して隣接し、かつ、
上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子は何れも凸曲面を有し、上記接地端子におけるその他の端子との対向面は何れもその他の端子の凸曲面と一定の間隔を有して接する凹曲面を有し、上記接地端子とその他の端子との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた接地端子以外の全てのその他の端子同士の間隔よりも小さくなるように形成されており、
上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、
上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた、接地端子以外の全てのその他の端子同士の間隔よりも小さくなるように形成されていることを特徴とするＩＣモジュール。 - 上記基板のＩＣチップ搭載面とは反対側の面に設けられた端子群が、ＩＣチップと非接続の予備端子を少なくとも１つ備えていることを特徴とする請求項１記載のＩＣモジュール。
- 上記基板のＩＣチップ搭載面とは反対側の面に設けられた各端子における、当該ＩＣモジュールの外周部において互いに隣接する各角部が、曲線形状を有していることを特徴とする請求項１または２記載のＩＣモジュール。
- 基板の一方の面にＩＣチップが搭載され、該基板のＩＣチップ搭載面とは反対側の面に、互いに隣接して配された複数の端子からなる端子群を備え、該端子群のうち１つの端子が接地端子であり、その他の端子群が、少なくとも、上記ＩＣチップと電気的に接続された複数の外部接続端子からなるＩＣモジュールであって、
上記基板のＩＣチップ搭載面側に形成された、接地端子用の配線パターン（Ａ）と、上記基板のＩＣチップ搭載面とは反対側の面に形成された接地端子以外のその他の端子と電気的に接続された、上記基板のＩＣチップ搭載面側の配線パターン（Ｂ）とが、局所的に近接して設けられており、上記配線パターン（Ａ）と配線パターン（Ｂ）との間の間隔は何れも、上記基板のＩＣチップ搭載面とは反対側の面に設けられた全ての端子同士の間隔よりも小さくなるように形成されていることを特徴とするＩＣモジュール。 - 上記配線パターン（Ａ）は凹曲面を有する端子部を備え、上記配線パターン（Ｂ）は凸曲面を有する端子部を備え、上記配線パターン（Ａ）と配線パターン（Ｂ）とは、各端子部における凸曲面と凹曲面とが対向するように近接して設けられていることを特徴とする請求項４記載のＩＣモジュール。
- 上記配線パターン（Ａ）における凹曲面を有する端子部が、上記配線パターン（Ｂ）における凸曲面を有する端子部との対向面が一部切欠かれた中空の円形状を有し、上記配線パターン（Ａ）における凹曲面を有する端子部の開口部のエッジ部分が丸みを有している ことを特徴とする請求項５記載のＩＣモジュール。
- 上記基板のＩＣチップ搭載面とは反対側の面に設けられた、上記接地端子以外のその他の端子における上記接地端子との対向面は、
上記接地端子以外のその他の端子におけるコンタクティブエリアの中央を経由して延びる延長線上に位置し、かつ、コンタクティブエリアにおける上記接地端子側の端部の中心から上記接地端子側に、上記接地端子以外のその他の端子が、該端子に隣り合うその他の端子と対向する端部と、該端子のコンタクティブエリアにおける上記端部と対向する端部との間のギャップ分離間した点を中心点とする半円形状に形成されていることを特徴とする請求項１〜６の何れか１項に記載のＩＣモジュール。 - 請求項１〜７の何れか１項に記載のＩＣモジュールを備えていることを特徴とするＩＣカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195278A JP4037332B2 (ja) | 2003-07-10 | 2003-07-10 | Ｉｃモジュールおよびｉｃカード |
| US10/863,291 US7064423B2 (en) | 2003-07-10 | 2004-06-09 | IC module and IC card |
| CNB2004100638057A CN1315096C (zh) | 2003-07-10 | 2004-07-09 | Ic组件和ic卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195278A JP4037332B2 (ja) | 2003-07-10 | 2003-07-10 | Ｉｃモジュールおよびｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005031917A JP2005031917A (ja) | 2005-02-03 |
| JP4037332B2 true JP4037332B2 (ja) | 2008-01-23 |
Family
ID=33562546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003195278A Expired - Fee Related JP4037332B2 (ja) | 2003-07-10 | 2003-07-10 | Ｉｃモジュールおよびｉｃカード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7064423B2 (ja) |
| JP (1) | JP4037332B2 (ja) |
| CN (1) | CN1315096C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129055A (ja) * | 2005-11-04 | 2007-05-24 | Toyoda Gosei Co Ltd | 金属芯プリント配線板 |
| JP4961148B2 (ja) * | 2006-02-27 | 2012-06-27 | 株式会社デンソー | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 |
| JP5011766B2 (ja) * | 2006-03-16 | 2012-08-29 | 大日本印刷株式会社 | Ｉｃカード用ｉｃモジュール |
| JP5023530B2 (ja) * | 2006-03-27 | 2012-09-12 | 大日本印刷株式会社 | 非接触式データキャリアおよび非接触式データキャリア用配線基材 |
| JP5168866B2 (ja) * | 2006-09-28 | 2013-03-27 | 三菱電機株式会社 | パワー半導体モジュール |
| JP2008108890A (ja) * | 2006-10-25 | 2008-05-08 | Three M Innovative Properties Co | 回路基板の接続方法及び接続構造体 |
| US8079528B2 (en) * | 2007-01-10 | 2011-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Input/output pads placement for a smart card chip |
| US8253241B2 (en) * | 2008-05-20 | 2012-08-28 | Infineon Technologies Ag | Electronic module |
| KR101580925B1 (ko) | 2009-04-28 | 2015-12-30 | 삼성전자주식회사 | 칩온 보드 타입의 패키지 |
| US8649820B2 (en) | 2011-11-07 | 2014-02-11 | Blackberry Limited | Universal integrated circuit card apparatus and related methods |
| US8936199B2 (en) | 2012-04-13 | 2015-01-20 | Blackberry Limited | UICC apparatus and related methods |
| USD703208S1 (en) | 2012-04-13 | 2014-04-22 | Blackberry Limited | UICC apparatus |
| USD701864S1 (en) * | 2012-04-23 | 2014-04-01 | Blackberry Limited | UICC apparatus |
| USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) * | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| CN104866891A (zh) * | 2015-06-02 | 2015-08-26 | 苏州海博智能系统有限公司 | 具有静电保护的智能卡片 |
| USD773466S1 (en) * | 2015-08-20 | 2016-12-06 | Isaac S. Daniel | Combined secure digital memory and subscriber identity module |
| USD798868S1 (en) * | 2015-08-20 | 2017-10-03 | Isaac S. Daniel | Combined subscriber identification module and storage card |
| CN107025481B (zh) * | 2016-02-02 | 2021-08-20 | 上海伯乐电子有限公司 | 柔性印制电路板及应用其的智能卡模块和智能卡 |
| US10677822B2 (en) * | 2016-09-27 | 2020-06-09 | Analog Devices Global Unlimited Company | Electrical overstress detection device |
| US11112436B2 (en) | 2018-03-26 | 2021-09-07 | Analog Devices International Unlimited Company | Spark gap structures for detection and protection against electrical overstress events |
| CN113344164A (zh) * | 2020-03-02 | 2021-09-03 | 上海复旦微电子集团股份有限公司 | 一种提高抗静电能力的智能卡、载带及方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2622371A1 (fr) * | 1987-10-23 | 1989-04-28 | Thomson Semiconducteurs | Dispositif de protection electrostatique pour cartes electroniques |
| JPH04182198A (ja) * | 1990-11-16 | 1992-06-29 | Dainippon Printing Co Ltd | Ｉｃモジュールおよびｉｃカード |
| JPH05274497A (ja) * | 1991-03-29 | 1993-10-22 | Toshiba Corp | 携帯可能記憶媒体 |
| JPH05262081A (ja) | 1992-03-18 | 1993-10-12 | Toshiba Corp | Ｉｃカ−ド |
| WO1996032696A1 (fr) * | 1995-04-13 | 1996-10-17 | Dai Nippon Printing Co., Ltd. | Carte et module de circuit integre |
| BR9709319A (pt) * | 1996-05-17 | 2000-05-09 | Siemens Ag | Elemento de substrato para um chip semicondutor |
| US5837153A (en) * | 1997-01-15 | 1998-11-17 | Kawan; Joseph C. | Method and system for creating and using a logotype contact module with a smart card |
| US6329213B1 (en) * | 1997-05-01 | 2001-12-11 | Micron Technology, Inc. | Methods for forming integrated circuits within substrates |
| TW407364B (en) * | 1998-03-26 | 2000-10-01 | Toshiba Corp | Memory apparatus, card type memory apparatus, and electronic apparatus |
| FR2788646B1 (fr) * | 1999-01-19 | 2007-02-09 | Bull Cp8 | Carte a puce munie d'une antenne en boucle, et micromodule associe |
| FR2808608A1 (fr) * | 2000-05-03 | 2001-11-09 | Schlumberger Systems & Service | Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement |
| JP2002359316A (ja) * | 2001-03-27 | 2002-12-13 | Toshiba Corp | 半導体チップ搭載基板及びそれを用いた半導体装置 |
-
2003
- 2003-07-10 JP JP2003195278A patent/JP4037332B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-09 US US10/863,291 patent/US7064423B2/en not_active Expired - Fee Related
- 2004-07-09 CN CNB2004100638057A patent/CN1315096C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7064423B2 (en) | 2006-06-20 |
| US20050007744A1 (en) | 2005-01-13 |
| CN1315096C (zh) | 2007-05-09 |
| CN1577390A (zh) | 2005-02-09 |
| JP2005031917A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037332B2 (ja) | Ｉｃモジュールおよびｉｃカード | |
| CN202523030U (zh) | 触控面板 | |
| US7874491B2 (en) | Carrier arrangement with overvoltage protection | |
| US20030235019A1 (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
| US6424032B1 (en) | Semiconductor device having a power supply ring and a ground ring | |
| US6753204B1 (en) | Method for assembling integrated circuits with protection of the circuits against electrostatic discharge | |
| JPH1154237A (ja) | 配線基板の放電構造 | |
| SE9900502D0 (sv) | Spark gap for high voltage integrated circuit electrostatic discharge protection | |
| CN107946288A (zh) | 具有静电放电防护的感测芯片封装及其制造方法 | |
| US5583748A (en) | Semiconductor module having multiple circuit boards | |
| JP5475217B2 (ja) | 半導体パッケージ | |
| JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
| JP4031423B2 (ja) | 半導体集積回路 | |
| CN101728365A (zh) | 静电放电防护结构 | |
| US20080017405A1 (en) | Circuit board and anti-static module thereof | |
| CN119067155B (zh) | 滤波装置和焊接设备 | |
| JP3138344B2 (ja) | 液晶表示装置 | |
| US20030067048A1 (en) | Integrated circuit device | |
| JPH0345434B2 (ja) | ||
| CN201490189U (zh) | 具有静电防护功能的芯片结构 | |
| TW200843571A (en) | Flexible circuit board considering ESD issues | |
| JP2018164040A (ja) | 半導体装置 | |
| JP2005339966A (ja) | 端子パッド構造 | |
| JP2965183B2 (ja) | Ｉｃカード | |
| JP2003031710A (ja) | モノリシックｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |