[go: up one dir, main page]

JP3874989B2 - パターンの形成方法 - Google Patents

パターンの形成方法 Download PDF

Info

Publication number
JP3874989B2
JP3874989B2 JP2000078406A JP2000078406A JP3874989B2 JP 3874989 B2 JP3874989 B2 JP 3874989B2 JP 2000078406 A JP2000078406 A JP 2000078406A JP 2000078406 A JP2000078406 A JP 2000078406A JP 3874989 B2 JP3874989 B2 JP 3874989B2
Authority
JP
Japan
Prior art keywords
photoresist layer
pattern
opening
organic film
photosensitive organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000078406A
Other languages
English (en)
Other versions
JP2001267230A (ja
Inventor
正之 藤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000078406A priority Critical patent/JP3874989B2/ja
Priority to US09/799,113 priority patent/US6670106B2/en
Priority to TW090105403A priority patent/TW526536B/zh
Priority to KR10-2001-0014121A priority patent/KR100396193B1/ko
Publication of JP2001267230A publication Critical patent/JP2001267230A/ja
Application granted granted Critical
Publication of JP3874989B2 publication Critical patent/JP3874989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パターンの形成方法に関する。更に詳しくは、本発明は、高精度でかつ良好な形状のパターンの形成方法に関する。
【0002】
【従来の技術】
半導体装置の高集積化、高性能化が進展するに伴い、配線等の形成に際して高精度な微細加工が要求され、それに伴いフォトリソグラフィー技術での高精度なパターンの形成が重要になってきている。従来のフォトリソグラフィー技術による半導体基板上へのパターンの形成方法を、図2(a)〜(c)を用いて簡単に説明する。
【0003】
まず、図2(a)に示すように、半導体基板1上にフォトレジスト層2を塗布する。次に、図2(b)に示すように、マスク3を介して紫外線、電子ビーム(EB)等の所定の露光光を用いて露光を行い、所望のパターンの像をフォトレジスト層2に結像させる。次いで、アルカリ水溶液等の現像液で現像を行うと、フォトレジスト層2が溶解又は残存し、レジストからなるパターン4が形成される。
【0004】
ここで、露光された部分が現像により溶解するレジストはポジレジスト、反対に残存するレジストはネガレジストと呼ばれている。g線及びi線の露光波長を用いたフォトリソグラフィー技術においては、レジスト性能(解像性、焦点深度等)の高いポジレジストが通常使用されている。
【0005】
更に、より高解像度でレジストパターンを形成する方法が、特開平9−190959号公報に記載されている。この公報に記載された方法は、レジストパターンの解像性がパターンそのものに依存することを利用し、狭スペースやコンタクトホールを形成することを目的とした方法である。
【0006】
上記公報記載の方法を図3(a)〜(c)を用いて簡単に説明する。
まず、半導体基板11上に比較的解像性が良好な密集ライン、孤立ライン、ピラー等のパターンを形成する。図3(a)では、一例としてピラーパターン12を形成している。上記パターンの形成は、密集ライン、孤立ライン、ピラー等のパターンのようにフォトレジストの現像後の残存部がパターンとなる場合が、コンタクトホール及び孤立スペース等のパターンのようにフォトレジストの現像後の溶解部がパターンとなる場合に比べて、解像性が高いことを利用している。次いで、図3(b)に示すように、ネガレジスト層13を全面に形成する。この後、全面露光と現像を行ってピラーパターン12のみを除去することで、最終的に図3(c)に示すようにホールパターン14を得ることができる。
【0007】
【発明が解決しようとする課題】
半導体装置の微細化を実現するために、レジスト層の解像度を向上させることや、フォーカスずれに対する余裕度(焦点深度)が広くなるようにパターン形成時の各種条件を設定する必要がある。
【0008】
特に、主としてイオン注入用マスクとして用いられるピラーパターンでは、その形状がトランジスタ特性に大きな影響を与えるため、より精度の高いパターンを形成することが要求される。更に、微細化が進んだ場合、レジスト形状もシビアに制御する必要が生じている。
【0009】
しかし、上記従来技術のようなポジレジストを用いてピラー等のパターンを形成した場合、図4(a−1)及び(a−2)に示すように、露光時にマスク3の外部から回り込んだ光(回折光)の影響で、現像後のパターンの形状が図4(b−1)及び(b−2)に示すようななだらかな山形状となりやすい。
【0010】
また、上記公報で述べられているように、ホールパターンよりもピラーパターンの方が比較的解像度が高いことは事実ではある。しかし、両者の解像度の差は、露光光がi線でポジ型レジストを用いた0.35μmルールの場合、0.05μmにすぎない。一方、フォーカスずれに対する余裕度(焦点深度)は、ピラーパターンの方が極度に小さい(表1参照)。この現象はパターンの加工寸法が微細になればなるほど顕著なものとなり、クォーターミクロン以降では安定した焦点深度を保ってピラーパターンを形成することは困難である。なお、表1中、焦点深度とは、各パターンの寸法が±0.05μmで、かつパターン不良(開口不良、ショート、断線、レジスト高さロス等)のないフォーカス範囲を意味する。
【0011】
【表1】
Figure 0003874989
【0012】
【課題を解決するための手段】
かくして本発明によれば、基板上にポジ型のレジスト層を形成し、
最終的にパターンの形成を所望する部位に開口を有する反転マスクを用いてフォトレジスト層を露光及び現像することで、前記部位の基板が露出するようにフォトレジスト層に開口部を形成し、
フォトレジスト層を含む基板全面に非感光性有機膜を塗布することで、非感光性有機膜で開口部を埋め込み、
フォトレジスト層上の非感光性有機膜をフォトレジスト層が露出するまで全面エッチバックし、
フォトレジスト層全面を露光及び現像してフォトレジスト層を除去することで、所望するパターンの非感光性有機膜を得ることを特徴とする第1のパターンの形成方法が提供される。
【0013】
更に本発明によれば、基板上にポジ型の第1のフォトレジスト層を形成し、
最終的にパターンの形成を所望する部位に開口を有する反転マスクを用いて、所定の波長の露光光により第1の露光及び現像することで、前記部位の基板が露出するように第1のフォトレジスト層に開口部を形成し、
開口部を埋め込むように第1のフォトレジスト層を含む基板全面に前記露光光を透過しない第2のフォトレジスト層を塗布により形成し、
第1のフォトレジスト層上の第2のフォトレジストを第1のフォトレジスト層が露出するまで全面エッチバックし、
開口部の形成に使用した露光光と同一の波長の露光光を、第1のフォトレジスト層と第2のフォトレジスト層の全面に照射して露光及び現像することで、第1のフォトレジスト層を除去して、所望するパターンの第2のフォトレジスト層を得ることを特徴とする第2のパターンの形成方法が提供される。
【0014】
【発明の実施の形態】
以下、本発明の第1の形成方法を説明する。
【0015】
まず、基板上にポジ型のフォトレジスト層を形成する。
【0016】
本発明に使用することができる基板は、特に限定されず、その上にパターンを形成することが望まれる基板をいずれも使用することができる。具体的には、半導体基板、ガラス基板、樹脂基板等が挙げられる。
【0017】
また、ポジ型のフォトレジスト層は、当該分野で通常使用されるポジ型のフォトレジスト材を用いて形成することができる。フォトレジスト層は、0.5〜1.5μmの厚さを有することが好ましい。フォトレジスト層の形成方法は、例えば、フォトレジスト材を含む溶液を基板上に回転塗布する方法が挙げられる。この方法で得られたフォトレジスト層は、所定の温度でプリベークに付すことが好ましい。
【0018】
次に、最終的にパターンの形成を所望する部位に開口を有する反転マスクを用いてフォトレジスト層を露光及び現像することで、前記部位の基板が露出するようフォトレジスト層に開口部を形成する。
【0019】
この工程で使用できるマスクは、クロム遮へい板付きガラスマスク、ハーフトーン型の位相シフトマスク等が挙げられる。後者のマスクを使用すると、位相シフトマスクにより奏される効果(解像性の向上効果)と本発明の効果(焦点深度の向上効果)により、更に焦点深度の良好なパターンを形成することができる。
【0020】
露光の光源としては、特に限定されず、紫外線、i線、g線、KrF線、ArF線、EB等が挙げられる。また、露光後、フォトレジスト層をベークに付すことが好ましい。現像に使用される現像液は、使用するフォトレジスト層を構成する材料に応じて適宜選択される。通常、現像液として、アルカリ水溶液が用いられる。
【0021】
上記露光及び現像により、最終的にパターンの形成を所望する部位のフォトレジスト層に開口部が形成される。開口部の形状は、特に限定されず、用途に応じた所望形状を取りえる。例えば、半導体装置の分野では、ピラーパターン状、密集ラインパターン状、孤立ラインパターン状等の形状が挙げられる。
【0022】
なお、現像後、水分の除去のためにポストベークに付すことが好ましい。
【0023】
次いで、フォトレジスト層を含む基板全面に非感光性有機膜を形成することで、非感光性有機膜で開口部が埋め込まれる。
【0024】
非感光性有機膜は、例えば、樹脂、溶剤、架橋剤等からなる有機材料を含む溶液を回転塗布することにより形成することができる。非感光性有機膜は、フラットな基板上に塗布した場合、0.05〜0.5μmの厚さになる条件で、基板上に塗布することが好ましい。非感光性有機膜を塗布により形成した場合、開口部が該膜で優先的に埋め込まれ、フォトレジスト層上には非感光性有機膜がほとんど形成されない。
【0025】
この後、非感光性有機膜をベークに付すことが好ましい。ベーク温度及び時間は、フォトレジスト層中に残存する感光材が昇華等により飛散してしまわない温度及び時間、非感光性有機膜が十分に熱硬化又は架橋する温度及び時間、フォトレジスト層及び非感光性有機膜を構成する樹脂が互いに熱移動しない温度及び時間であれば、特に限定されない。即ち、フォトレジスト層と非感光性有機膜を構成する樹脂が溶融しあわない温度及び時間であれば、適宜条件を設定することができる。
【0026】
次に、フォトレジスト層上の非感光性有機膜をフォトレジスト層が露出するまで全面エッチバックする。このエッチバックは、例えば酸素プラズマを使用して行うことができる。また、エッチバックにより、開口部のフォトレジスト層が3割程度深さ方向に減少する。
【0027】
この後、フォトレジスト層全面を露光及び現像してフォトレジスト層を除去することで、所望するパターンの非感光性有機膜を得ることができる。この露光及び現像の条件は、開口部形成時の条件と同じ条件を採用することができる。
【0028】
次に、本発明の第2の形成方法を説明する。
【0029】
第2の形成方法は、第1のフォトレジスト層に形成された開口部に埋め込まれる樹脂層(第2のフォトレジスト層)を、非感光性有機膜に替えて、感光性の樹脂層(公知のフォトレジスト層)を使用したこと以外は、基本的に第1の形成方法と同じである。但し、第2のフォトレジスト層が、2回目の露光時に露光光の波長に対して吸収が大きく、露光光を透過しない樹脂からなることが好ましい。
【0030】
例えば、i線リソグラフィープロセスで主流のノボラック樹脂をベース樹脂として含むフォトレジストは、KrFエキシマレーザーからの光(波長λ=248nm)に対して吸収が大きく、5%程度しか入射光を透過しない。
【0031】
一方、KrFエキシマレーザー用のポリヒドロキシスチレン(PHS樹脂)をベース樹脂として含むフォトレジストは、ArFエキシマレーザーからの光(波長λ=193nm)に対して吸収が大きく、入射光をほとんど透過しない。
【0032】
つまり、フォトレジストを現像してもパターンが形成されないように露光光の波長を調節することにより、露光してもフォトレジスト層の内部を大幅に露光不足状態とすることができる。つまり、第2のフォトレジスト層は反射防止膜としての機能も有する。
【0033】
より具体的には、開口部に埋め込まれる第2のフォトレジスト層は、全く非感光性樹脂膜でなくても、露光光の波長が248nmの場合、ノボラック樹脂をベース樹脂として含むi線用のフォトレジスト層であってもよい。同様に、露光光の波長が193nmの場合、ポリヒドロキシスチレンをベース樹脂として含むKrFエキシマレーザー用のフォトレジスト層であってもよい。
【0034】
なお、第2のフォトレジスト層は、回転塗布法により形成し、その後ベーク処理することが好ましい。ベーク処理の温度及び時間は、第1のフォトレジスト層と第2のフォトレジスト層を構成する樹脂が互いに溶融しあわない温度及び時間に適宜設定することが望ましい。
【0035】
【実施例】
以下、実施例により本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
【0036】
本発明の実施例を図1(a)〜(f)を用いて説明する。
まず、図1(a)に示すように、半導体基板21上に約1.0μmのポジ型のフォトレジスト層22を、フォトレジスト材(PFI−38A9;住友化学社製)を用いて2500rpmで回転塗布し、90℃で60秒プリベークすることにより形成した。
【0037】
次に、図1(b)に示すように、形成を所望するピラーパターンの部位に開口を有する反転マスクとしてのクロム遮へい板付きガラスマスク24を用いて、i線(波長365nm)で、縮小投影型露光装置(ステッパ)にて露光した。
【0038】
次いで、露光後、ベーク(PEB)を100℃で60秒行い、アルカリ水溶液(NMD−W;東京応化工業社製)により現像を行った。これにより、ピラーパターンの形成を所望する箇所に、開口部25を形成することができた(図1(c)参照)。この後、フォトレジスト層22に残留する水分を除去するために、110℃で60秒間ポストベークを行った。ここで、開口部25は、形成を所望するピラーパターンよりも深い焦点深度を有していた。更に、開口部25はテーパーが小さい(即ち、矩形に近い)良好な形状であった。
【0039】
次に、図1(d)に示すように、フォトレジスト層22を含む半導体基板21の全面に非感光性有機膜26を、フラットな基板上で約0.2μmの厚さになる条件で、1500rpmで回転塗布することにより形成した。非感光性有機膜の形成材料は、反射防止膜を形成しうるXHRI−11(Brewer Science社製)を使用した。ここで、開口部は0.9μm程度以上の高段差となっているため、非感光性有機膜の形成材料は、開口部にほとんど流れ込み、フォトレジスト層上には非感光性有機膜がほとんど形成されなかった。具体的には、非感光性有機膜は、開口部25内に、厚さ0.7μm程度形成され、フォトレジスト層22上に、厚さ0.02μm程度形成された。この後、100℃で60秒間ベークを行った。
【0040】
次に、図1(e)に示すように、酸素プラズマを用いてフォトレジスト層22上の非感光性有機膜をフォトレジスト層22が露出するまで全面エッチバックした。このエッチバックにより開口部内の非感光性有機膜は厚さが0.6μm程度に減少した。
【0041】
次いで、マスクを用いずに、フォトレジスト層22をi線(波長365nm)で、縮小投影型露光装置(ステッパ)にて全面露光した。更にアルカリ水溶液で現像することで、フォトレジスト層22は全て溶解除去され、図1(f)に示すように残存する非感光性有機膜26によるピラーパターン23を形成することができた。
【0042】
以上の実施例によれば、通常コンタクトホールをフォトリソグラフィ技術により形成することで得られるまで改善された焦点深度を有し、かつ良好な形状のピラーパターンを形成することできた。
【0043】
【発明の効果】
本発明によれば、従来フォトレジストのみで形成していたパターンを、露光光の波長に対して非感光性有機膜に置き換えることで、従来よりも更に微細でアスペクト比が高く、十分な焦点深度を有し、良好な形状のパターンを形成することができる。このパターンを、エッチングマスク、注入阻止マスク等として使用すれば、マスクとしての精度が高いことから、高精度な半導体装置の形成が可能となる。
【図面の簡単な説明】
【図1】本発明のパターンの形成方法の概略工程断面図である。
【図2】従来のパターンの形成方法の概略工程断面図である。
【図3】従来のパターンの形成方法の概略工程断面図である。
【図4】従来のパターン形成方法の問題点を示す図である。
【符号の説明】
1、11、21 半導体基板
2、22 フォトレジスト層
3、24 マスク
4 パターン
12、23 ピラーパターン
13 ネガレジスト層
14 ホールパターン
25 開口部
26 非感光性有機膜

Claims (8)

  1. 基板上にポジ型のフォトレジスト層を形成し、
    最終的にパターンの形成を所望する部位に開口を有する反転マスクを用いてフォトレジスト層を露光及び現像することで、前記部位の基板が露出するようにフォトレジスト層に開口部を形成し、
    フォトレジスト層を含む基板全面に非感光性有機膜を塗布することで、非感光性有機膜で開口部を埋め込み、
    フォトレジスト層上の非感光性有機膜をフォトレジスト層が露出するまで全面エッチバックし、
    フォトレジスト層全面を露光及び現像してフォトレジスト層を除去することで、所望するパターンの非感光性有機膜を得ることを特徴とするパターンの形成方法。
  2. 非感光性有機膜が、吸光材を含む高分子化合物膜からなり、反射防止膜として使用される請求項1に記載の形成方法。
  3. 非感光性有機膜により形成を所望するパターンが、ピラーパターンである請求項1又は2に記載の形成方法。
  4. 反転マスクが、位相シフトマスクである請求項1〜3のいずれか1つに記載の形成方法。
  5. フォトレジスト層が、i線、KrF線、ArF線又はEBを照射することで露光される請求項1〜4のいずれか1つに記載の形成方法。
  6. 基板上にポジ型の第1のフォトレジスト層を形成し、
    最終的にパターンの形成を所望する部位に開口を有する反転マスクを用いて、所定の波長の露光光により第1の露光及び現像することで、前記部位の基板が露出するように第1のフォトレジスト層に開口部を形成し、
    開口部を埋め込むように第1のフォトレジスト層を含む基板全面に前記露光光を透過しない第2のフォトレジスト層を塗布により形成し、
    第1のフォトレジスト層上の第2のフォトレジストを第1のフォトレジスト層が露出するまで全面エッチバックし、
    開口部の形成に使用した露光光と同一の波長の露光光を、第1のフォトレジスト層と第2のフォトレジスト層の全面に照射して露光及び現像することで、第1のフォトレジスト層を除去して、所望するパターンの第2のフォトレジスト層を得ることを特徴とするパターンの形成方法。
  7. 第1のフォトレジスト層がポリヒドロキシスチレンをベース樹脂として含み、第2のフォトレジスト層がノボラック樹脂をベース樹脂として含み、露光光が248nmの波長の光からなる請求項6に記載の形成方法。
  8. 第1のフォトレジスト層がポリメタクリル酸をベース樹脂として含み、第2のフォトレジスト層がポリヒドロキシスチレンをベース樹脂として含み、露光光が193nmの波長の光からなる請求項6に記載の形成方法。
JP2000078406A 2000-03-21 2000-03-21 パターンの形成方法 Expired - Fee Related JP3874989B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000078406A JP3874989B2 (ja) 2000-03-21 2000-03-21 パターンの形成方法
US09/799,113 US6670106B2 (en) 2000-03-21 2001-03-06 Formation method of pattern
TW090105403A TW526536B (en) 2000-03-21 2001-03-08 Formation method of pattern
KR10-2001-0014121A KR100396193B1 (ko) 2000-03-21 2001-03-19 패턴의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078406A JP3874989B2 (ja) 2000-03-21 2000-03-21 パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2001267230A JP2001267230A (ja) 2001-09-28
JP3874989B2 true JP3874989B2 (ja) 2007-01-31

Family

ID=18595821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078406A Expired - Fee Related JP3874989B2 (ja) 2000-03-21 2000-03-21 パターンの形成方法

Country Status (4)

Country Link
US (1) US6670106B2 (ja)
JP (1) JP3874989B2 (ja)
KR (1) KR100396193B1 (ja)
TW (1) TW526536B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155389A1 (en) * 2000-10-24 2002-10-24 Bharath Rangarajan Inverse resist coating process
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
KR100610762B1 (ko) 2004-06-07 2006-08-08 삼성전자주식회사 패턴 형성 방법
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
KR101192752B1 (ko) * 2005-06-24 2012-10-18 엘지디스플레이 주식회사 인쇄판 및 이를 이용한 패터닝 방법
JP2007073684A (ja) * 2005-09-06 2007-03-22 Toshiba Corp パターン形成方法
JP5373635B2 (ja) * 2008-01-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101108162B1 (ko) * 2010-01-11 2012-01-31 서울대학교산학협력단 고해상도 유기 박막 패턴 형성 방법
US9050621B2 (en) * 2013-01-24 2015-06-09 Corning Incorporated Surface nanofabrication methods using self-assembled polymer nanomasks
CN115903401B (zh) * 2022-12-22 2024-03-12 上海铭锟半导体有限公司 基于刻蚀与双重光刻的超分辨率图案实现方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155933A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 微細パタ−ン形成方法
US4578859A (en) * 1984-08-22 1986-04-01 Harris Corporation Implant mask reversal process
JPS6170723A (ja) 1984-09-14 1986-04-11 Matsushita Electronics Corp パタ−ン形成方法
JPH01296620A (ja) * 1988-05-24 1989-11-30 Fujitsu Ltd パターン形成方法
US5756256A (en) * 1992-06-05 1998-05-26 Sharp Microelectronics Technology, Inc. Silylated photo-resist layer and planarizing method
KR950004908B1 (ko) * 1992-09-09 1995-05-15 삼성전자주식회사 포토 레지스트 조성물 및 이를 이용한 패턴형성방법
KR970003025B1 (ko) * 1993-07-26 1997-03-13 대우전자 주식회사 노이즈 제거회로
JPH09190959A (ja) 1996-01-09 1997-07-22 Toshiba Corp レジストパタ−ンの形成方法
JP3578669B2 (ja) * 1998-07-28 2004-10-20 太陽インキ製造株式会社 光硬化性ガラスペースト組成物及びそれを用いた焼成物パターン形成方法
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6277544B1 (en) * 1999-06-09 2001-08-21 Advanced Micro Devices, Inc. Reverse lithographic process for semiconductor spaces
WO2001015211A1 (en) * 1999-08-26 2001-03-01 Brewer Science Improved fill material for dual damascene processes

Also Published As

Publication number Publication date
JP2001267230A (ja) 2001-09-28
KR20010092385A (ko) 2001-10-24
KR100396193B1 (ko) 2003-08-27
TW526536B (en) 2003-04-01
US20010033998A1 (en) 2001-10-25
US6670106B2 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
TWI737856B (zh) 微影圖案化方法
US20050227492A1 (en) Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
JP3874989B2 (ja) パターンの形成方法
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
US20230274940A1 (en) Method to form narrow slot contacts
JP2005519456A (ja) 二波長を使用した自己整合パターンの形成
JP4389242B2 (ja) フォトレジストパターンをマスクに利用するエッチング方法
US8257911B2 (en) Method of process optimization for dual tone development
JP2009139695A (ja) 半導体装置の製造方法
JP2010156819A (ja) 半導体装置の製造方法
JP3330214B2 (ja) 多層レジストパターンの形成方法,及び半導体装置の製造方法
US8138059B2 (en) Semiconductor device manufacturing method
JP3785353B2 (ja) 半導体装置の製造方法
US20100055624A1 (en) Method of patterning a substrate using dual tone development
US20070059927A1 (en) Method of fabricating semiconductor device including resist flow process and film coating process
JPH07226356A (ja) 多層レジストを利用したパターン形成方法
JP3017776B2 (ja) パターン形成方法
KR20100070927A (ko) 현상가능한 반사방지막을 이용한 반도체 소자의 패터닝 방법
JP3243904B2 (ja) レジストパターンの形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
JPH0562894A (ja) 微細パターン形成方法
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
JP2647065B2 (ja) パターン形成方法
Guerrero et al. Resist double patterning on BARCs and spin-on multilayer materials

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent or registration of utility model

Ref document number: 3874989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees