[go: up one dir, main page]

CN116721909A - 深沟槽光刻对准标记的制作方法 - Google Patents

深沟槽光刻对准标记的制作方法 Download PDF

Info

Publication number
CN116721909A
CN116721909A CN202310244151.0A CN202310244151A CN116721909A CN 116721909 A CN116721909 A CN 116721909A CN 202310244151 A CN202310244151 A CN 202310244151A CN 116721909 A CN116721909 A CN 116721909A
Authority
CN
China
Prior art keywords
substrate
alignment mark
photoresist layer
deep trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310244151.0A
Other languages
English (en)
Inventor
王辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310244151.0A priority Critical patent/CN116721909A/zh
Publication of CN116721909A publication Critical patent/CN116721909A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种深沟槽光刻对准标记的制作方法，提供第一、二衬底，在第一衬底上形成对准标记；在第一衬底形成对准标记的一面与第二衬底键合；打开对准标记上侧的第二衬底形成沟槽，使得沟槽底部的对准标记裸露；形成覆盖对准标记、第二衬底的第一光刻胶层；光刻去除沟槽之外的第一光刻胶层；在第一光刻胶层、第二衬底上形成隔离层；在隔离层上形成第二光刻胶层，之后图形化第二光刻胶层。本发明在隔离层上进行光刻胶旋涂工艺不会受第一衬底上形貌的影响，从而避免带来非常大的旋涂不均导致的色差，避免了光刻时选取深沟槽处的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位的问题。

Description

深沟槽光刻对准标记的制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种深沟槽光刻对准标记的制作方法。
背景技术
在集成电路制造技术中，光刻工艺是其中的关键步骤，光刻工艺是通过光刻胶涂布、曝光、显影等步骤，首先将光罩图形转移到光刻胶图形，在随后的离子注入或者刻蚀工序中，作为阻挡层，将光罩图形转移到衬底。光刻工艺为例保证图形转移的准确性，要求光刻前的硅片保持平坦化，保证光刻胶涂布膜厚均一性以及曝光显影的硅片面内的图形关键尺寸的均一性。但对于一些特殊器件结构，光刻前的平坦化无法保证，需要在较大的形貌情况下进行光刻工艺，对于光刻图形化和对准都带来极大挑战。
图1是一种典型的应用场景。在MEMS Bonding(微机电系统键合)工艺中，第一衬底101空腔结构完成后，需要键合一片第二衬底102，并对第二衬底102进行光刻和刻蚀。因为对准需要，先在第二衬底102上打开对准窗口，然后进行涂布曝光刻蚀。由于光刻对准标记在深沟槽中，在硅片面内不同区域，光刻胶旋涂工艺会带来非常大的旋涂不均导致的色差(如图2所示)。光刻时选用这些对准位置的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位。
为解决上述问题，需要提出一种新型的深沟槽光刻对准标记的制作方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深沟槽光刻对准标记的制作方法，用于解决现有技术中由于光刻对准标记在深沟槽中，在硅片面内不同区域，光刻胶旋涂工艺会带来非常大的旋涂不均导致的色差。光刻时选用这些对准位置的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位的问题。
为实现上述目的及其他相关目的，本发明提供一种深沟槽光刻对准标记的制作方法，包括：
步骤一、提供第一、二衬底，在所述第一衬底上形成对准标记；
步骤二、在所述第一衬底形成所述对准标记的一面与所述第二衬底键合；
步骤三、打开所述对准标记上侧的所述第二衬底形成沟槽，使得所述沟槽底部的所述对准标记裸露；
步骤四、形成覆盖所述对准标记、所述第二衬底的第一光刻胶层；
步骤五、光刻去除所述沟槽之外的所述第一光刻胶层；
步骤六、在所述第一光刻胶层、所述第二衬底上形成隔离层；
步骤七、在所述隔离层上形成第二光刻胶层，之后图形化所述第二光刻胶层。
优选地，步骤一中的所述第一、二衬底均为硅衬底。
优选地，步骤一中所述对准标记的形成方法包括：在所述第一衬底上形成第三光刻胶层；图形化所述第三光刻胶层定义出刻蚀区域；刻蚀所述第一衬底形成所述对准标记；去除剩余的所述第三光刻胶层。
优选地，步骤三中打开所述对准标记上侧的所述第二衬底形成沟槽的方法包括：在所述第二衬底上形成第四光刻胶层；图形化所述第四光刻胶层定义出刻蚀区域；刻蚀所述第二衬底形成所述沟槽；去除剩余的所述第四光刻胶层。
优选地，步骤四中的所述第一光刻胶层的材料为负性光刻胶。
优选地，步骤四中所述第一光刻胶层旋涂的开始位置为距所述第一衬底边缘5至10毫米处，旋涂速度为900至1000rpm，旋涂次数为至少一次。
优选地，步骤五中所述第一光刻胶层与所述第一衬底表面的高度差小于等于2000埃。
优选地，步骤五中的所述光刻去除所述沟槽之外的所述第一光刻胶层的方法包括：通过光罩曝光所述沟槽处的所述第一光刻胶层；显影所述第一光刻胶层，使得被曝光的所述第一光刻胶层保留，其余的所述第一光刻胶层去除。
优选地，步骤六中所述隔离层为抗反射涂层。
如上所述，本发明的深沟槽光刻对准标记的制作方法，具有以下有益效果：
本发明在隔离层上进行光刻胶旋涂工艺不会受第一衬底上形貌的影响，从而避免带来非常大的旋涂不均导致的色差，避免了光刻时选取深沟槽处的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位的问题。
附图说明
图1显示为现有技术的微机电系统键合工艺示意图；
图2显示为现有技术的微机电系统键合工艺中打开第二衬底后的光刻胶旋涂示意图；
图3显示为本发明的打开第二衬底使得对准标记裸露示意图；
图4显示为本发明的形成第一光刻胶层示意图；
图5显示为本发明的去除沟槽之外的第一光刻胶层示意图；
图6显示为本发明的形成隔离层示意图；
图7显示为本发明的形成第二光刻胶层示意图；
图8显示为本发明的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图8，本发明提供一种深沟槽光刻对准标记的制作方法，包括：
步骤一、提供第一、二衬底，在第一衬底101上形成对准标记103；
在一种可选的实施方式中，步骤一中的第一、二衬底均为硅衬底。
在一种可选的实施方式中，步骤一中对准标记103的形成方法包括：在第一衬底101上形成第三光刻胶层；图形化第三光刻胶层定义出刻蚀区域；刻蚀第一衬底101形成对准标记103，对准标记103可为鳍式结构；去除剩余的第三光刻胶层，通常可利用灰化和湿法清洗的方法去除剩余的第三光刻胶层。
步骤二、在第一衬底101形成对准标记103的一面与第二衬底102键合；键合是将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。
步骤三、请参阅图3，打开对准标记103上侧的第二衬底102形成沟槽，使得沟槽底部的对准标记103裸露；
在一种可选的实施方式中，步骤三中打开对准标记103上侧的第二衬底102形成沟槽的方法包括：在第二衬底102上形成第四光刻胶层；图形化第四光刻胶层定义出刻蚀区域；刻蚀第二衬底102形成沟槽，使得沟槽底部的对准标记103裸露；去除剩余的第四光刻胶层，通常可利用灰化和湿法清洗的方法去除剩余的第三光刻胶层。
步骤四、请参阅图4，形成覆盖对准标记103、第二衬底102的第一光刻胶层104；
在一种可选的实施方式中，光刻胶(Photoresist)又称光致抗蚀剂，是指通过紫外光、电子束、离子束、X射线等的照射或辐射，其溶解度发生变化的耐蚀剂刻薄膜材料。由感光树脂、增感剂和溶剂3种主要成分组成的对光敏感的混合液体。在光刻工艺过程中，用作抗腐蚀涂层材料。半导体材料在表面加工时，若采用适当的有选择性的光刻胶，可在表面上得到所需的图像。光刻胶按其形成的图像分类有正性、负性两大类。在光刻胶工艺过程中，涂层曝光、显影后，曝光部分被溶解，未曝光部分留下来，该涂层材料为正性光刻胶。如果曝光部分被保留下来，而未曝光被溶解，该涂层材料为负性光刻胶，步骤四中的第一光刻胶层104的材料为负性光刻胶。
在一种可选的实施方式中，步骤四中第一光刻胶层104旋涂的开始位置为距第一衬底101边缘5至10毫米处，旋涂速度为900至1000rpm，使得负性光刻胶充分填充在深沟槽中，旋涂次数为至少一次，旋涂次数根据第一光刻胶层104的目标厚度以及深沟槽深度决定。
步骤五、请参阅图5，光刻去除沟槽之外的第一光刻胶层104；
在一种可选的实施方式中，步骤五中的光刻去除沟槽之外的第一光刻胶层104的方法包括：通过光罩曝光沟槽处的第一光刻胶层104；显影第一光刻胶层104，使得被曝光的第一光刻胶层104保留，其余的第一光刻胶层104去除。
在一种可选的实施方式中，步骤五中第一光刻胶层104与第一衬底101表面的高度差小于等于2000埃。
步骤六、请参阅图6，在第一光刻胶层104、第二衬底102上形成隔离层105；也就是说，隔离层105较为平整，在隔离层105上进行光刻胶旋涂工艺不会受第一衬底101上形貌的影响，从而避免带来非常大的旋涂不均导致的色差。避免了光刻时选用这些对准位置的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位的问题。
在一种可选的实施方式中，步骤六中隔离层105为抗反射涂层。抗反射涂层(Anti-Reflection Coating,ARC)是旋涂于光刻胶与Si衬底界面处以吸收光刻反射光的物质。抗反射涂层主要包括：底部抗反射涂层、顶部抗反射涂层、可以显影的底部抗反射涂层、旋涂的含Si抗反射涂层、碳涂层等。
步骤七、请参阅图7，在隔离层105上形成第二光刻胶层106，之后图形化第二光刻胶层106。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明在隔离层上进行光刻胶旋涂工艺不会受第一衬底上形貌的影响，从而避免带来非常大的旋涂不均导致的色差，避免了光刻时选取深沟槽处的对准标记进行光刻，会导致光刻机对准报警，甚至是无法对位的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种深沟槽光刻对准标记的制作方法，其特征在于，至少包括：
步骤一、提供第一、二衬底，在所述第一衬底上形成对准标记；
步骤二、在所述第一衬底形成所述对准标记的一面与所述第二衬底键合；
步骤三、打开所述对准标记上侧的所述第二衬底形成沟槽，使得所述沟槽底部的所述对准标记裸露；
步骤四、形成覆盖所述对准标记、所述第二衬底的第一光刻胶层；
步骤五、光刻去除所述沟槽之外的所述第一光刻胶层；
步骤六、在所述第一光刻胶层、所述第二衬底上形成隔离层；
步骤七、在所述隔离层上形成第二光刻胶层，之后图形化所述第二光刻胶层。
2.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤一中的所述第一、二衬底均为硅衬底。
3.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤一中所述对准标记的形成方法包括：在所述第一衬底上形成第三光刻胶层；图形化所述第三光刻胶层定义出刻蚀区域；刻蚀所述第一衬底形成所述对准标记；去除剩余的所述第三光刻胶层。
4.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤三中打开所述对准标记上侧的所述第二衬底形成沟槽的方法包括：在所述第二衬底上形成第四光刻胶层；图形化所述第四光刻胶层定义出刻蚀区域；刻蚀所述第二衬底形成所述沟槽；去除剩余的所述第四光刻胶层。
5.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤四中的所述第一光刻胶层的材料为负性光刻胶。
6.根据权利要求5所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤四中所述第一光刻胶层旋涂的开始位置为距所述第一衬底边缘5至10毫米处，旋涂速度为900至1000rpm，旋涂次数为至少一次。
7.根据权利要求5所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤五中所述第一光刻胶层与所述第一衬底表面的高度差小于等于2000埃。
8.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤五中的所述光刻去除所述沟槽之外的所述第一光刻胶层的方法包括：通过光罩曝光所述沟槽处的所述第一光刻胶层；显影所述第一光刻胶层，使得被曝光的所述第一光刻胶层保留，其余的所述第一光刻胶层去除。
9.根据权利要求1所述的深沟槽光刻对准标记的制作方法，其特征在于：步骤六中所述隔离层为抗反射涂层。
CN202310244151.0A 2023-03-13 2023-03-13 深沟槽光刻对准标记的制作方法 Pending CN116721909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310244151.0A CN116721909A (zh) 2023-03-13 2023-03-13 深沟槽光刻对准标记的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310244151.0A CN116721909A (zh) 2023-03-13 2023-03-13 深沟槽光刻对准标记的制作方法

Publications (1)

Publication Number Publication Date
CN116721909A true CN116721909A (zh) 2023-09-08

Family

ID=87868521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310244151.0A Pending CN116721909A (zh) 2023-03-13 2023-03-13 深沟槽光刻对准标记的制作方法

Country Status (1)

Country Link
CN (1) CN116721909A (zh)

Similar Documents

Publication Publication Date Title
US9012132B2 (en) Coating material and method for photolithography
TWI613519B (zh) 負型顯像劑可相容之光阻組成物及其使用方法
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR101031465B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
US20090246958A1 (en) Method for removing residues from a patterned substrate
CN111708250B (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
TWI662369B (zh) 半導體元件的形成方法
US9646845B2 (en) Method of forming a mask for substrate patterning
US20110204523A1 (en) Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
TWI699821B (zh) 半導體裝置之製造方法
US11573494B2 (en) Critical dimension (CD) uniformity of photoresist island patterns using alternating phase shifting mask
US6218057B1 (en) Lithographic process having sub-wavelength resolution
US11682559B2 (en) Method to form narrow slot contacts
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
KR101080008B1 (ko) 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법
TWI798738B (zh) 具有強化圖案的半導體結構及其製備方法
CN101989039A (zh) 光掩膜的制作方法
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JPH10312994A (ja) 半導体装置の製造方法
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TW202417972A (zh) 使用二次光阻表面功能化進行遮罩形成的圖案化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination