[go: up one dir, main page]

KR100843870B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100843870B1
KR100843870B1 KR1020060066319A KR20060066319A KR100843870B1 KR 100843870 B1 KR100843870 B1 KR 100843870B1 KR 1020060066319 A KR1020060066319 A KR 1020060066319A KR 20060066319 A KR20060066319 A KR 20060066319A KR 100843870 B1 KR100843870 B1 KR 100843870B1
Authority
KR
South Korea
Prior art keywords
pattern
patterning
semiconductor device
forming
reticle layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060066319A
Other languages
English (en)
Other versions
KR20080006947A (ko
Inventor
구선영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060066319A priority Critical patent/KR100843870B1/ko
Priority to US11/647,325 priority patent/US7883836B2/en
Publication of KR20080006947A publication Critical patent/KR20080006947A/ko
Application granted granted Critical
Publication of KR100843870B1 publication Critical patent/KR100843870B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로서, 코아/페리 와 같은 복잡한 영역에서 패터닝시 레이아웃을 구분하여 오버랩 노광을 수행함으로써 이중 패터닝시 발생하는 오버레이 문제를 해결할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 반도체 기판의 코아/페리 영역에 소정의 패턴들을 형성하기 위하여 이중 노광을 수행하는 반도체 소자의 미세 패턴 형성 방법에 있어서, 코아/페리 영역의 연결된 패턴에 대응하는 첫 번째 레티클 레이아웃을 형성하는 단계; 코아/페리 영역의 연결된 패턴에 대응하는 두 번째 레티클 레이아웃을 첫 번째 레티클 레이아웃과 서로 소정영역이 겹치도록 형성하는 단계; 및 첫 번째 레티클 레이아웃과 두 번째 레티클 레이아웃 간의 노광시 연결되는 영역을 겹치도록 노광하여 이중 겹침 패터닝을 수행하는 것을 특징으로 한다.

Description

반도체 소자의 미세 패턴 형성 방법{Method for manufacturing fine pattern of a semiconductor device}
도 1a는 종래의 반도체 소자의 미세 패턴 형성 방법에서 코아 영역에서의 레티클 레이아웃도.
도 1b 및 도 1c는 도 1a의 레이아웃을 통한 패터닝시 결함이 발생된 시뮬레이션 결과를 설명하기 위한 도면.
도 2a는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝을 위한 첫번째 레티클 레이아웃도.
도 2b는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝을 위한 두번째 레티클 레이아웃도.
도 2c는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝시 첫 번째 및 두 번째 레티클이 겹쳐진 레이아웃도.
도 3a는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝을 위한 첫번째 레티클 레이아웃도.
도 3b는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝을 위한 두번째 레티클 레이아웃도.
도 3c는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝시 첫 번째 및 두 번째 레티클이 겹쳐진 레이아웃도.
도 3d는 도3a의 레이아웃을 통한 패터닝 시뮬레이션 결과를 나타낸 도면.
도 3e는 도3b의 레이아웃을 통한 패터닝 시뮬레이션 결과를 나타낸 도면.
도 3f는 첫 번째 및 두 번째 패터닝 후 최종 패터닝 시뮬레이션 결과를 나타낸 도면.
도 4a 내지 도 4h는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따른 공정 단면도.
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로서, 반도체 소자의 코아/페리와 같은 복잡한 영역에서 효과적인 이중 겹침 패터닝을 수행하여 이중 패터닝시 발생하는 오버레이 문제를 해결할 수 있도록 하는 기술이다.
통상적으로 반도체 웨이퍼(Wafer) 제조 공정 중 포토 리소그래피(Photo-Lithography) 공정에서는 여러 개의 마스크(Mask)를 이용하여 웨이퍼에 회로 모양을 인식하기 위한 노광 작업을 실시하게 된다.
이러한 노광 공정은 마스크에 형성된 패턴을 웨이퍼 표면의 패턴과 일치시킨 후 레티클(Reticle)에 광을 선별적으로 투과 또는 차단하는 부재를 사용하여 웨이퍼 상에 적층된 포토 레지스트에 자외선 빛을 부분적으로 투과시켜 해당 부위의 감광막을 선택적으로 노광하는 공정을 말한다.
이와 같은 노광 장비는 마스크에 형성된 패턴을 웨이퍼에 정확히 노광하기 위해서 웨이퍼가 웨이퍼 스테이지에 로딩(Loading) 되면 마스크의 스크라이브 레인(Scribe Lane) 상에 형성된 정렬 키(Key)를 이용하여 웨이퍼와의 정렬 과정을 거치게 된다.
도 1a는 종래의 반도체 소자의 미세 패턴 형성 방법에서 코아 영역에서의 레티클 레이아웃도이다. 그리고, 도 1b는 도 1a의 레이아웃을 통한 패터닝시 결함이 발생된 시뮬레이션 결과를 나타낸 도면이다.
여기서, 도 1b는 도 1a의 레이아웃을 NA(Numerical Aperture:렌즈의 개구수)가 "1" 이하인 드라이(Dry) 장비로 노광했을 때의 시뮬레이션 결과를 나타낸 것으로 패턴과 패턴 사이의 브리지(Bridge) 위험이 있다.
즉, 도 1c에서 보는 바와 같이 베스트 포커스(Best Focus)에 대비했을 경우 0.05㎛ 정도의 약간의 디포커스(Defocus)가 발생할 경우에도 패터닝이 제대로 되지 않는 문제점이 있다.
이러한 양상은 고집적의 디바이스가 개발될수록 가중되어진다. 이에 따라, NA를 높일 수 있는 이멀젼(Immersion) 장비를 도입함으로써 이러한 문제점을 해결할 수 있었다.
종래의 자외선(UV)을 통한 노광 공정은 파장의 한계로 인해 노광이 가능한 피치(Pitch)의 한계에 다다르고 있다. 이러한 노광 파장의 한계를 극복하기 위해서 이멀젼 리소그래피(Immersion Lithography)와 같이 굴절률 값을 변화시키는 공정이 개시된 바 있다. 그런데, 이러한 공정의 경우 새롭게 추가되는 신규 노광 장 비의 가격이 고가이기 때문에 신규 투자 비용이 많이 요구되는 단점이 있다.
이러한 문제점을 개선하기 위해서 레이아웃을 두 종류로 나눔으로써 한번에 노광되는 패턴의 피치(Pitch)가 두 배가 되도록 하여, 이중으로 패터닝하는 방법으로 파장의 한계를 극복하는 방법이 있다. 이러한 이중 패터닝 방법은 해상 한계를 극복하기 위해 작은 패턴을 형성하고자 할 경우 이용될 수 있는 방법이다. 즉, 규칙적인 셀(Cell)을 나눠서 두 번 노광함으로써 한번에 노광 되는 패턴의 피치를 두 배로 하여 쉽게 노광할 수 있는 이중 패터닝 방법이 개시된 바 있다.
도 2a는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝을 위한 첫 번째 레티클 레이아웃도이다. 그리고, 도 2b는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝을 위한 두 번째 레티클 레이아웃도이다. 또한, 도 2c는 종래의 반도체 소자의 미세 패턴 형성 방법에서 이중 패터닝시 첫 번째 및 두 번째 레티클이 겹쳐진 레이아웃도를 나타낸다.
이러한 종래의 이중 패터닝 방법의 경우 도 2a 및 도2b에서와 같이 도 1a의 도면을 그대로 이분하여 나타낸 레이아웃 모식도를 활용하여 노광 공정을 수행한다. 여기서, 이중 패터닝의 경우 첫 번째 노광한 패턴과 두 번째 노광하는 패턴 사이의 오버레이(Overlay)가 중요하다.
그런데, 이러한 방법은 단순한 구조에 적합하여 오버레이 마진이 부족한 문제점이 있다. 그리고, 종래의 이중 패터닝 방법은 첫 번째 패터닝과 두 번째 패터닝 간의 오버랩(Overlap)이 발생하게 되는 문제점이 있다.
즉, 셀(Cell)에서와 같이 패턴이 따로따로 분리되어 있는 경우에는 공정 마 진이 있으나, 코아/페리 영역과 같이 패턴이 서로 연결되어 있는 경우에는 공정 마진이 부족하다. 이에 따라, 도 2c에서와 같이 첫 번째 패터닝과 두 번째 패터닝으로 나누었을 때 오버레이가 벗어날 경우 두 패턴이 연결되지 않는 문제점이 있다.
각 패터닝 간의 오버랩이 제대로 이루어지지 않을 경우 한쪽 방향으로 패턴이 몰려있기 때문에 레이아웃을 나누기 전의 원래 패턴과 다른 패턴을 나타내게 된다. 셀과 같이 패턴이 떨어져 있는 경우 한쪽으로 몰리는 문제는 있지만, 코아/페리와 같이 복잡한 패턴의 경우 오버랩이 조금만 틀어져도 원래의 패턴과 다르게 떨어져 있는 패턴 모양을 갖게 되어 코아/페리에 이중 패터닝 방법을 적용하는데 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 코아/페리와 같은 복잡한 영역에서 패터닝시 레이아웃을 구분하고 오버랩 노광을 수행하여 패턴을 연결함으로써 피치의 증가에 따른 파장의 한계를 극복함과 동시에 이중 패터닝시 발생하는 오버레이 문제를 해결할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판의 코아/페리 영역에 소정의 패턴들을 형성하기 위하여 이중 노광을 수행하는 반도체 소자의 미세 패턴 형성 방법에 있어서, 코아/페리 영역의 연결된 패턴에 대응하는 첫 번째 레티클 레이아웃을 형성하는 단계; 코아/페리 영역의 연결된 패턴에 대응하는 두 번째 레티클 레이아웃을 첫 번째 레티클 레이아웃과 서 로 소정영역이 겹치도록 형성하는 단계; 및 첫 번째 레티클 레이아웃과 두 번째 레티클 레이아웃 간의 노광시 첫 번째 레티클 레이아웃과 두 번째 레티클 레이아웃이 연결되는 영역을 겹치도록 이중 노광하여 이중 겹침 패터닝을 수행하는 것을 특징으로 한다.
그리고, 본 발명은 실리콘 기판의 상부에 나이트라이드층을 형성하고, 나이트라이드층의 상부에 제 1 내지 제 5 하드마스크층을 차례로 형성하는 단계; 제 5하드마스크층의 상부에 제 1반사방지막을 형성하고, 제 1반사방지막의 상부에 첫 번째 레티클을 통한 제 1포토 레지스트층을 형성하되, 레티클 레이아웃 패턴이 겹쳐지는 영역에는 제 1포토 레지스트층을 일정 폭 넓게 형성하는 단계; 제 1포토 레지스트층을 식각 마스크로 하여 제 5하드마스크층을 선택적으로 식각하는 단계; 구조물 전면에 제 2반사방지막을 형성하고, 제 2반사방지막의 상부에 두 번째 레티클을 통한 제 2포토 레지스트층을 형성하되, 레티클 레이아웃이 겹쳐지는 영역에는 제 2포토 레지스트층을 일정 폭 넓게 형성하는 단계; 및 제 2포토 레지스트층을 식각 마스크로 하여 레티클 레이아웃 패턴이 겹쳐지지 않는 영역에서 제 1 내지 제 4 하드마스크층을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3a는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝을 위한 첫 번째 레티클 레이아웃도이다. 그리고, 도 3b는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝을 위한 두 번째 레티클 레이아웃도이다.
본 발명은 도 1a와 같은 코아 영역에서의 레티클 레이아웃을 종래와 같이 그대로 이분하는 것이 아니라, 연결되는 패턴 부분을 길게 하여 첫 번째 마스크와 두 번째 마스크 간의 노광시 연결되는 패텬 부분을 겹치게 노광하도록 한다. 즉, 도 3a,3b에서 보는 바와 같이, 본 발명의 레티클 레이아웃도는 패턴 하단의 연결되는 부분이 종래의 도 2a,2b에 비교하여 볼 때 더욱 길게 되어 있는 것을 알 수 있다.
도 3c는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서 이중 겹침 패터닝시 첫 번째 및 두 번째 레티클이 겹쳐진 레이아웃도이다. 그리고, 도 3d는 도3a의 첫 번째 레티클 레이아웃을 통한 패터닝 시뮬레이션 결과를 나타낸 도면이고, 도 3e는 도3b의 두 번째 레티클 레이아웃을 통한 패터닝 시뮬레이션 결과를 나타낸 도면이다.
도 3f는 첫 번째 및 두 번째 패터닝 후 최종 패터닝 시뮬레이션 결과를 나타낸 도면이다. 이러한 경우 오버레이가 벗어나도 겹쳐지는 영역만큼 공정 마진이 있기 때문에 코아/페리 영역과 같이 복잡하게 이어져 있는 패턴을 효과적으로 나눠서 패터닝할 수 있게 된다.
도 4a 내지 도 4h는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따른 공정 단면도이다.
먼저, 도 4a를 참조하면, 실리콘 기판(100)의 상부에 실리콘 식각을 위한 나이트라이드(Nitride)층(102)을 형성한다. 그리고, 나이트라이드층(102)의 상부에 비정질 탄소(Amorphous Carbon:a-C)층(104)을 형성한다. 또한, 비정질 탄소 층(104)의 상부에 SiON층(실리콘산화질화막;106), 폴리층(108), SiON층(110) 및 폴리층(112)을 차례로 형성한다.
여기서, SiON층(110)은 폴리층(108,112)의 사이에서 베리어(Barrier) 역할을 한다. 그리고, SiON층(106)은 기판에 형성된 비정질 탄소층(104)의 식각시 선택비가 높은 하드마스크로 사용된다.
이후에, 도 4b에서와 같이, 폴리층(112)의 상부에 하부유기반사방지막(Bottom Anti-Reflective Coating Layer;BARC;114)을 형성한다. 그리고, 하부유기반사방지막(114)의 상부에 첫 번째 레티클을 통하여 포토 레지스트(116) 패턴을 형성한다.
여기서, 포토 레지스트(116)가 좁게 형성된 좌측의 패턴 (A)은 겹쳐지지 않는 패턴을 나타내고, 포토 레지스트(116)가 넓게 형성된 우측의 패턴 (B)은 겹쳐지는 패턴을 나타낸다.
이어서, 도 4c에서와 같이, 포토 레지스트(116) 패턴을 식각 마스크로 하여 폴리층(112)을 식각하고 하부유기반사방지막(114)을 제거한다.
다음에, 도 4d에서와 같이, 상기 구조물의 전면에 하부유기반사방지막(118)을 형성하고, 하부유기반사방지막(118)의 상부에 두 번째 레티클을 통하여 포토 레지스트(120) 패턴을 형성한다.
이후에, 도 4e에서와 같이, 포토 레지스트(120)을 식각 마스크로 하여 SiON층(110)을 식각한다. 이러한 경우, (A)와 같이 첫 번째와 두 번째 레티클 레이아웃이 겹쳐지지 않는 좌측의 패턴은 상부층의 SiON층(110) 패턴이 형성되지만, (B) 와 같이 첫 번째와 두 번째 레티클 레이아웃이 겹쳐지는 우측의 패턴은 상부층의 SiON층(110) 패턴이 형성되지 않고 그대로 남아있게 된다.
이어서, 도 4f와 같이, 하부층의 폴리층(108)을 식각하게 되면, 상부층에 SiON층(110)이 남아있는 (B)영역은 식각이 되지 않지만, SiON층(110)이 없는 (A)영역은 식각된다.
이후에, (A)영역의 비정질 탄소층(104)과 SiON층(106)을 식각할 경우 최종적으로 얻어지는 패턴은 도 4g와 같다. 그리고, (A)영역의 나이트라이드층(102), 비정질 탄소층(104) 및 SiON층(106)을 식각할 경우 최종적으로 얻어지는 패턴은 도 4h와 같다.
본 발명은 코아/페리 영역과 같은 복잡한 패턴을 형성함에 있어서 레이아웃의 연결되는 부분을 첫 번째와 두 번째 패터닝시 겹쳐서 노광하여 피치를 두 배로 함으로써 파장의 한계를 극복함은 물론, 복잡한 구조의 패턴을 오버레이 문제없이 효과적으로 형성할 수 있게 된다. 이에 따라, 본 발명은 이중 겹침 패터닝을 통하여 노광 파장의 한계를 극복하여 효과적으로 미세 구조 패턴을 형성할 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 코아/페리 영역과 같이 복잡한 패턴에서 규칙적인 셀을 나눠서 패터닝시 두 번 노광을 수행함으로써 한번에 노광되는 피치를 두 배로 함으로써 파장의 한계를 극복하고 효과적인 노광을 수행할 수 있도록 한다. 이에 따라, 이중 패터닝시 발생하는 오버레이 문제를 해결할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (11)

  1. 반도체 소자에 소정의 패턴을 형성하기 위한 방법에 있어서,
    상기 패턴에 대응하는 제 1 레티클 레이아웃을 형성하는 단계;
    상기 패턴에 대응하는 제 2 레티클 레이아웃을 상기 제 1 레티클 레이아웃과 소정영역이 겹치도록 형성하는 단계; 및
    상기 제 1 레티클 레이아웃과 상기 제 2 레티클 레이아웃 간의 노광시 상기 제 1 레티클 레이아웃과 상기 제 2 레티클 레이아웃의 소정영역이 겹쳐지도록 이중 노광하여 이중 겹침 패터닝을 수행하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1항에 있어서, 상기 패턴은
    반도체 소자의 코아 영역에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 1항에 있어서, 상기 패턴은
    반도체 소자의 페리 영역에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020060066319A 2006-07-14 2006-07-14 반도체 소자의 미세 패턴 형성 방법 Expired - Fee Related KR100843870B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060066319A KR100843870B1 (ko) 2006-07-14 2006-07-14 반도체 소자의 미세 패턴 형성 방법
US11/647,325 US7883836B2 (en) 2006-07-14 2006-12-29 Method for forming fine pattern with a double exposure technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066319A KR100843870B1 (ko) 2006-07-14 2006-07-14 반도체 소자의 미세 패턴 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080026334A Division KR100866725B1 (ko) 2008-03-21 2008-03-21 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080006947A KR20080006947A (ko) 2008-01-17
KR100843870B1 true KR100843870B1 (ko) 2008-07-03

Family

ID=38986722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066319A Expired - Fee Related KR100843870B1 (ko) 2006-07-14 2006-07-14 반도체 소자의 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7883836B2 (ko)
KR (1) KR100843870B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
EP3220468A4 (en) * 2014-11-13 2018-08-01 NGK Insulators, Ltd. Secondary battery using hydroxide ion-conductive ceramic separator
US9490136B1 (en) * 2015-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trench cut
KR102810862B1 (ko) 2020-12-15 2025-05-20 삼성전자주식회사 반도체 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047051A (ko) * 1998-12-31 2000-07-25 김영환 반도체소자의 미세패턴 형성방법
JP2002217170A (ja) 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR100372102B1 (ko) 1996-06-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 스티칭 공정방법
KR20040046702A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2284300B (en) * 1993-11-10 1997-11-19 Hyundai Electronics Ind Process for forming fine pattern of semiconductor device
KR100223329B1 (ko) * 1995-12-29 1999-10-15 김영환 반도체 소자의 미세 패턴 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372102B1 (ko) 1996-06-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 스티칭 공정방법
KR20000047051A (ko) * 1998-12-31 2000-07-25 김영환 반도체소자의 미세패턴 형성방법
JP2002217170A (ja) 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR20040046702A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
US20080026327A1 (en) 2008-01-31
US7883836B2 (en) 2011-02-08
KR20080006947A (ko) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
JP2010103415A (ja) 半導体装置の製造方法
US7794921B2 (en) Imaging post structures using x and y dipole optics and a single mask
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
KR20080026832A (ko) 반도체소자의 미세패턴 형성방법
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
US7684040B2 (en) Overlay mark and application thereof
KR20100089503A (ko) 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
CN114200796B (zh) 对准标记及其形成方法
KR100896845B1 (ko) 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090072672A (ko) 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법
KR0125294B1 (ko) 반도체 장치의 콘택홀 제조장치
KR100985307B1 (ko) 포토 마스크 및 이를 이용한 반도체 소자의 오버레이버니어 형성 방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20100042468A (ko) 반도체 소자의 형성 방법
US8507190B2 (en) Method for preparing alignment mark for multiple patterning

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060714

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070202

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060714

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080122

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20080321

Patent event code: PA01071R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080527

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080627

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120524

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee