[go: up one dir, main page]

KR100464654B1 - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100464654B1
KR100464654B1 KR10-2003-0002143A KR20030002143A KR100464654B1 KR 100464654 B1 KR100464654 B1 KR 100464654B1 KR 20030002143 A KR20030002143 A KR 20030002143A KR 100464654 B1 KR100464654 B1 KR 100464654B1
Authority
KR
South Korea
Prior art keywords
contact hole
flow process
resist
wafer
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0002143A
Other languages
English (en)
Other versions
KR20040065024A (ko
Inventor
고차원
김문회
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0002143A priority Critical patent/KR100464654B1/ko
Publication of KR20040065024A publication Critical patent/KR20040065024A/ko
Application granted granted Critical
Publication of KR100464654B1 publication Critical patent/KR100464654B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 웨이퍼 표면상에 형성된 레지스트를 이용하여 상기 웨이퍼내에 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 웨이퍼상에 초순수를 도포하는 단계; 상기 초순수를 포함한 웨이퍼를 회전시켜 상기 콘택홀내에만 초순수를 잔류시키는 단계; 상기 결과물의 상부에 제 1 플로우공정을 수행하여 상기 콘택홀을 축소하는 단계; 및 제 2 플로우공정을 수행하여 상기 콘택홀을 추가로 축소하는 단계를 포함하여 구성된다.

Description

반도체소자의 콘택홀 형성방법{Method for forming contact hole of semiconductor device}
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 보다 상세하게는 콘택홀의 보잉을 방지하여 수직한 콘택홀 프로파일을 확보하는 반도체소자의 콘택홀 형성방법에 관한 것이다.
종래에는 광학 리소그라피를 이용하는 단층레지스트 공정으로는 형성가능한 콘택홀의 크기에 한계가 있었다.
Rayleigh가 제안한 해상도(R)는 다음과 같다.
R = K1 ×λ/NA
감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정변수(K1)에 비례하고, 노광장치의 렌즈구경(Numerical Aperture : NA)에 반비례한다.
여기서, 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 된다. 예를 들면, 노광파장이 365nm 및 248nm인 i-line 및 deep UV 리소그라피에서 콘택홀의 해상한계는 각각 약 0.3×0.3㎛ 및 0.20×0.20㎛ 정도이다.
193㎛인 ArF 리소그라피를 이용해도 0.13×0.13㎛ 크기의 콘택홀 형성은 매우 어렵다.
이러한 광학 리소그라피 기술은 생산성이 높고 적용하기 쉬운 기술이지만, 주어진 빛의 파장 및 렌즈의 개구수(Numerical Aperture)에 의한 패턴 해상도가 가장 큰 단점이다.
반도체소자의 집적도가 높아짐에 따라 디바이스에서 구현되어야 하는 콘택홀 또는 내부 실린더 캐패시터 패턴의 크기가 작아져야 함에도 불구하고, 원하는 크기의 미세한 콘택홀을 얻기가 매우 어렵다.
현재 0.15㎛ 이하의 기술을 적용하여 반도체 캐패시터를 형성할 경우, 캐패시터의 CD(Critical Dimension)축소량은 150nm이하이어야 한다. 그러나, 실제로 KrF 노광장비를 이용할 경우 콘택홀의 한계해상력은 180nm이다.
이러한 콘택홀의 한계 해상력을 높이기 위해서 레지스트 플로우공정이 개발되어 사용되고 있다.
이러한 레지스트 플로우공정은 최근에 많은 발전을 이루어 현재 양산공정에 도입중인 공정기술로서, 도 1a 및 도 1b에 도시된 바와 같이 노광공정과 현상공정을 실시하여 노광장비의 분해능정도의 감광제를 이용하여 감광막 패턴을 형성한 다음, 감광제(10)의 유리전이온도 이상으로 열에너지를 인가하여 감광제가 열 플로우(thermal flow)되도록 하는 공정을 의미한다.
이때, 공급된 열에너지에 의해 이미 형성된 콘택홀(15)은 원래의 크기를 감소하는 방향으로 열 플로우하여 최종적으로 집적공정에 요구되는 미세 콘택홀을 얻게 된다.
이러한 레지스트 플로우공정을 도입함으로써, 상술한 바와 같이 노광장비의 해상력 이하의 미세한 콘택홀을 형성할 수 있게 되었다.
그러나, 이러한 레지스트 플로우공정의 가장 큰 단점은 특정 온도, 주로 포토레지스트 수지의 유리전이 온도 이상의 온도에서 감광제의 플로우(Flow)가 급격하게 일어나 콘택홀의 프로필이 휘어지거나 붕괴될 수 있고, 과도한 플로우가 발생될 때 콘택홀이 매립되어 버리는 현상(이하, "과도 플로우"라 함)이 발생한다는 점이다.
이는 대부분의 감광제가 인가된 열에 매우 민감하게 반응하여 온도조절이 잘못 되거나, 또는 플로우시간이 설정값 보다 길어져 과도한 열 플로우가 발생되기 때문이다.
이러한 열 플로우 현상을 도시한 도 2를 살펴보면, 단일한 포토레지스트 수지(10)를 포함한 감광제를 사용하는 경우 온도가 150℃에 이르면 감광제의 플로우가 급격하게 진행되어 그 결과 형성된 콘택홀(15)은 휘어져서 수축된 형태를 갖게 된다.
이러한 콘택홀의 CD 수축이 커질수록 콘택홀의 변형이 심하게 나타나는데, 100nm 미만의 미세한 콘택홀을 얻기에는 직접 패터닝으로는 해상력이 부족해서 형성할 수가 없다는 문제점이 있다.
또한, 레지스트 플로우공정을 적용한다고 할지라도 콘택홀의 CD 수축값을 80nm 이상으로 과도하게 플로우시켜 주어야 하기 때문에, 이때 발생되는 콘택홀의 변형으로 양산공정에 적용할 수 없게 되는 문제점이 있다.
따라서, 본 발명은 상기 종래기술의 제반문제점을 해결하기 위하여 안출한 것으로서, 노광 파장이하 즉, 0.10㎛ 이하의 콘택홀을 반도체 디바이스에서 형성할수 있는 반도체소자의 콘택홀 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명의 제 2 목적은 신규장비에 의한 투자비용을 절감시키고 간단한 공정으로 인해 생산성을 증대시킬 수 있는 반도체소자의 콘택홀 형성방법을 제공하는 것이다.
또한, 본 발명의 제 3 목적은 콘택홀의 CD 균일도를 개선하여 디바이스 특성 및 수율을 향상시킬 수 있는 반도체소자의 콘택홀 형성방법을 제공하는 것이다.
도 1a는 종래기술에 따른 1단계의 레지스트 플로우공정을 도시한 공정 흐름도.
도 1b는 도 1a의 레지스트 플로우공정을 도시한 공정별 단면도.
도 2는 종래기술에 따른 레지스트 플로우공정에 의한 콘택홀의 프로파일을 도시한 도면.
도 3a은 종래기술에 따른 레지스트 플로우공정을 도시한 공정별 단면도.
도 4a는 본 발명에 따른 2 단계로 구성된 레지스트 플로우공정을 도시한 공정 흐름도.
도 4b는 도 4a의 레지스트 플로우공정을 도시한 공정별 단면도.
도 5a 내지 도 5c는 본 발명에 따른 레지스트 플로우공정에 의한 콘택홀의 프로파일을 도시한 도면.
(도면의 주요부분에 대한 부호설명)
5 : 하부층 10 : 레지스트
15 : 콘택홀
상기 목적을 달성하기 위한 본 발명은, 웨이퍼 표면상에 형성된 레지스트를 이용하여 상기 웨이퍼내에 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 웨이퍼상에 초순수를 도포하는 단계; 상기 초순수를 포함한 웨이퍼를 회전시켜 상기 콘택홀내에만 초순수를 잔류시키는 단계; 상기 결과물의 상부에 제 1 플로우공정을 수행하여 상기 콘택홀을 축소하는 단계; 및 제 2 플로우공정을 수행하여 상기 콘택홀을 추가로 축소하는 단계를 포함하여 구성됨을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 4a는 본 발명에 따른 2 단계로 구성된 레지스트 플로우공정을 도시한 공정 흐름도이며, 도 4b는 도 4a의 레지스트 플로우공정을 도시한 공정별 단면도이다.
이하에서는 본 발명의 일실시예로서, 120nm 크기의 콘택홀을 형성하는 과정에 대해 도 4a 및 도 4b를 참조하여 설명하면 다음과 같다.
먼저, 초기단계(S1)에서, 레지스트 패턴(미도시)과 웨이퍼(50)와의 접착력을 증가시키기 위하여 핫 플레이트상에서 HMDS(HexaMethyl DiSilazane)로 기상(vapor) 처리한다.
그 다음, 코팅단계(S2)에서, 화학증폭형 레지스트(예;KrF용 포토레지스트)(100)를 0.2 내지 1.5㎛두께로 스핀코팅한다.
여기서, 상기 화학증폭형 레지스트는 deep UV, ArF, EUV, 전자빔, 엑스레이, 이온빔 광원용등의 모든 종류의 포토레지스트를 사용할 수 있다.
또한, 상기 레지스트의 코팅 두께는 0.2㎛ 내지 3.0㎛ 로 얇게 코팅할 수 있다.
이어서, 노광전 베이크단계(S3)에서, 소프트베이크를 110℃에서 90초 동안 실시한다.
그 다음, 노광단계(S4)에서 KrF 스테퍼(NA=0.6, 오프-축(Off-axis))를 이용하여 마스크를 씌워 KrF광원으로 노광하여 현상한다.
여기서, 상기 KrF노광원은 ArF, EUV, 전자빔(Electron-beam), 엑스레이(X-ray)를 사용할 수 있다.
이어서, 노광후 베이크단계(S5)에서, 노광후 베이크를 110℃에 90초 동안 실시한다. 여기서, 상기 노광후 베이크는 80 내지 150℃에서 60초 내지 200초 동안 실시할 수 있다.
그 다음, 현상단계(S6)에서, 2.38% 농도의 TMAH 현상용액에서 60초 동안180nm의 미세한 콘택홀을 현상한 후 건조시킨다. 여기서, 상기 TMAH 현상액은 0.1 내지 10 %의 농도범위로 사용할 수 있다.
그리고 나서, 웨이퍼에 초순수(DIW)를 코팅하고 100rpm의 저속으로 회전시켜서 콘택홀에는 초순수가 존재하지만 웨이퍼에는 초순수가 과도하게 많이 존재하지 않도록 제거한다. 이때, 상기 회전은 10 내지 500rpm의 저속으로 수행할 수 있다.
이어서, 레지스트 플로우공정단계(S7)에서, 원래의 콘택홀 크기인 180nm의 콘택홀(DICD : Development Inspection Critical Dimension)을 132℃에서 90초 동안 베이크하여 레지스트 플로우가 일어나도록 하여 콘택홀(150)의 축소크기인 140nm의 콘택홀(AFCD : After Flow Critical Dimension)을 최종적으로 형성한다.
이때, 상기 베이크는 90 내지 200℃에서 10 내지 200초 동안 베이크할 수 있다.
한편, 본 발명의 다른 실시예로서, 상기 레지스트 플로우공정 단계를 다음과 같이 2단계로 구성된 레지스트 플로우공정으로 나누어 수행할 수 있다.
먼저, 1-단계 레지스트 플로우공정단계(S7)에서, 원래의 콘택홀 크기인 180nm의 콘택홀(DICD : Development Inspection Critical Dimension)을 126℃에서 90초 동안 1차 베이크하여 레지스트(100)의 플로우가 일어나도록 하여 콘택홀(150)을 1차로 축소시켜 165nm의 콘택홀(AFCD : After Flow Critical Dimension)을 형성한 후에 상온에서 냉각시킨다.
이때, 상기 냉각온도는 15 내지 40℃의 온도로 냉각시킬 수 있으며, 상기 1차 베이크는 90 내지 200℃에서 10 내지 200초 동안 베이크할 수 있다.
그 다음, 2-단계 레지스트 플로우공정단계(S8)에서, 상기 165nm의 콘택홀(150)을 134℃에서 90초 동안 2차 베이크하여 레지스트(100)의 플로우가 일어나도록 하여 콘택홀(150)을 2차로 축소시켜 140nm의 콘택홀(AFCD)을 최종적으로 형성한다.
이때, 상기 2차 베이크는 90 내지 200℃에서 10 내지 200초 동안 베이크할 수 있다.
도 5a 내지 도 5c는 본 발명에 따른 초순수(DIW)를 갖는 레지스트 플로우공정을 도시한 공정별 단면도이다.
도 5a 내지 도 5c에 도시된 바와 같이, 레지스트(100)의 플로우가 발생할 때 콘택홀(150)의 중심부분에 초순수(DIW)가 존재하도록 하여 레지스트 플로우시 플로우에 대한 저항이 발생하지 않도록 함으로써 콘택홀의 보잉(Bowing)을 방지하여 수직한 콘택홀 프로파일을 확보하게 된다.
따라서, 콘택홀의 중심부분에서 심한 플로우로 인해 발생하는 보잉을 방지할 수 있게 된다.
즉, 콘택홀(150)의 중심부분에서도 콘택홀의 아랫쪽 또는 윗쪽과 비슷한 양으로 레지스트(100)의 플로우가 일어나게 되어 수직한 콘택홀 프로파일을 얻게 된다.
상술한 바와 같이, 본 발명은 노광 파장이하의 콘택홀을 디바이스에서 구현할 수 있다는 효과가 있다. 즉, 0.10㎛ 이하의 콘택홀을 레지스트 플로우공정을 통해 구현할 수 있다는 효과가 있다.
또한, ArF 또는 전자빔 또는 엑스레이등의 기술로나 가능한 콘택홀을 248nm 리소그라피 기술로도 가능하게 함으로써 신규장비에 의한 투자비용을 절감시키는 효과가 있다.
이러한 248nm 리소그라피 기술은 ArF, 전자빔 또는 엑스레이 기술 보다 공정이 간단하기 때문에 생산성을 증대시키는 효과가 있다.
또한, 콘택홀의 CD 균일도를 개선하여 디바이스 특성 및 수율을 향상시키는 효과가 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 웨이퍼 표면상에 형성된 레지스트를 이용하여 상기 웨이퍼내에 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 웨이퍼상에 초순수를 도포하는 단계;
    상기 초순수를 포함한 웨이퍼를 회전시켜 상기 콘택홀내에만 초순수를 잔류시키는 단계;
    상기 결과물의 상부에 제 1 플로우공정을 수행하여 상기 콘택홀을 축소하는 단계; 및
    제 2 플로우공정을 수행하여 상기 콘택홀을 추가로 축소하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 콘택홀을 형성하기 위한 현상시 0.1 내지 10 %의 농도범위의 TMAH 현상액을 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서, 상기 웨이퍼는 10 내지 500rpm의 범위로 회전하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서, 상기 플로우공정은 베이크공정인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  5. 제 4 항에 있어서, 상기 베이크공정은 각각 90 내지 200℃에서 10 내지 200초 동안 수행하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  6. 제 1 항에 있어서, 상기 제 1 플로우공정 후 상기 웨이퍼를 15 내지 40℃의 온도로 냉각하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
KR10-2003-0002143A 2003-01-13 2003-01-13 반도체소자의 콘택홀 형성방법 Expired - Fee Related KR100464654B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002143A KR100464654B1 (ko) 2003-01-13 2003-01-13 반도체소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002143A KR100464654B1 (ko) 2003-01-13 2003-01-13 반도체소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20040065024A KR20040065024A (ko) 2004-07-21
KR100464654B1 true KR100464654B1 (ko) 2005-01-03

Family

ID=37355399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0002143A Expired - Fee Related KR100464654B1 (ko) 2003-01-13 2003-01-13 반도체소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100464654B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101260945B1 (ko) 2007-07-09 2013-05-06 삼성전자주식회사 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745510A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd パタン形成方法
KR19990084899A (ko) * 1998-05-12 1999-12-06 윤종용 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법
KR20000028101A (ko) * 1998-10-30 2000-05-25 윤종용 작은임계치수의개구부를정의하는포토레지스트패턴의제조방법및이를이용한반도체장치의제조방법
KR20000067806A (ko) * 1999-04-21 2000-11-25 윤종용 레지스트 조성물과 이를 이용한 미세패턴 형성방법
KR20010047517A (ko) * 1999-11-22 2001-06-15 박종섭 감광막패턴 형성방법
KR20030005020A (ko) * 2001-07-05 2003-01-15 토쿄오오카코교 가부시기가이샤 포토레지스트층의 패턴치수의 축소방법
KR20040036476A (ko) * 2002-10-26 2004-04-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745510A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd パタン形成方法
KR19990084899A (ko) * 1998-05-12 1999-12-06 윤종용 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법
KR20000028101A (ko) * 1998-10-30 2000-05-25 윤종용 작은임계치수의개구부를정의하는포토레지스트패턴의제조방법및이를이용한반도체장치의제조방법
KR20000067806A (ko) * 1999-04-21 2000-11-25 윤종용 레지스트 조성물과 이를 이용한 미세패턴 형성방법
KR20010047517A (ko) * 1999-11-22 2001-06-15 박종섭 감광막패턴 형성방법
KR20030005020A (ko) * 2001-07-05 2003-01-15 토쿄오오카코교 가부시기가이샤 포토레지스트층의 패턴치수의 축소방법
KR20040036476A (ko) * 2002-10-26 2004-04-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
KR20040065024A (ko) 2004-07-21

Similar Documents

Publication Publication Date Title
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
JP2001326153A (ja) レジストパターンの形成方法
JPH01142721A (ja) ポジ型感光性パターン形成材料およびパターン形成方法
KR20050016152A (ko) 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
KR100498716B1 (ko) 미세 패턴 형성방법
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20040065023A (ko) 반도체소자의 콘택홀 형성방법
JP2009109768A (ja) レジストパターン形成方法
KR100228341B1 (ko) 미세 패턴 형성을 위한 마스크 패턴 형성 방법
KR100223755B1 (ko) 반도체 장치의 미세 패턴 형성 방법
KR20050038125A (ko) 미세 콘택홀 형성방법
KR100284026B1 (ko) 실릴레이션을이용한미세패턴형성방법
KR20000004485A (ko) 반도체 소자의 미세패턴 형성방법
KR101107346B1 (ko) 포토레지스트 형성방법
JP2682430B2 (ja) 半導体装置の製造方法
KR19990057890A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2002231601A (ja) レジストパターンの形成方法および半導体装置の製造方法
KR20030001598A (ko) 패턴 형성 방법
JP2004134728A (ja) 半導体素子のパターン形成方法
KR19990057860A (ko) 포토리소그라피 공정에서의 미세 패턴 형성 방법
JPH02118653A (ja) ２層フォトレジストを用いた微細パターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030113

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee