[go: up one dir, main page]

JP3436009B2 - 光半導体素子 - Google Patents

光半導体素子

Info

Publication number
JP3436009B2
JP3436009B2 JP21921896A JP21921896A JP3436009B2 JP 3436009 B2 JP3436009 B2 JP 3436009B2 JP 21921896 A JP21921896 A JP 21921896A JP 21921896 A JP21921896 A JP 21921896A JP 3436009 B2 JP3436009 B2 JP 3436009B2
Authority
JP
Japan
Prior art keywords
light
optical semiconductor
pin
chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21921896A
Other languages
English (en)
Other versions
JPH1051024A (ja
Inventor
康 藤村
美樹 工原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP21921896A priority Critical patent/JP3436009B2/ja
Priority to DE69721153T priority patent/DE69721153T2/de
Priority to EP97305675A priority patent/EP0825653B1/en
Priority to US08/902,580 priority patent/US6034424A/en
Priority to KR1019970036435A priority patent/KR100265456B1/ko
Publication of JPH1051024A publication Critical patent/JPH1051024A/ja
Application granted granted Critical
Publication of JP3436009B2 publication Critical patent/JP3436009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/407—Optical elements or arrangements indirectly associated with the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光通信や光計測に
用いられる受光素子等の光半導体に用いる低容量のパッ
ケージと、このパッケージと組み合わせた光半導体モジ
ュール、特にフォトダイオードモジュールに関するもの
である。
【０００２】
【従来の技術】
［（１）パッケージ構造］フォトダイオードモジュール
などに用いられるパッケージの構造について従来例を説
明する。
【０００３】（従来例１） 金属ベースパッケージ 図１は通常フォトダイオードのパッケージとして用いら
れてきたＴＯ４６を示す。（ａ）は平面図、（ｂ）は断
面図である。円板上のアイレット１は３つのリード２、
３、４を持つ。リードはＦｅＮｉＣｏ合金である。一つ
はケースピンであり、他の二つは縦穴に軟質ガラス５に
よって絶縁固定される。フランジ部の直径は５．４φ、
台座の部分の直径は４．２２φである。アイレット１の
厚みは１．１２ｍｍである。受光素子チップはアイレッ
ト中央部に直接にダイボンドする。チップの電極とピン
をワイヤによって接続し、ガラス窓付き（またはレンズ
付き）のキャップを取り付ける。内部は不活性ガスによ
ってシールする。アイレットは軟鋼によって作る。金属
ベースのパッケージである。
【０００４】（従来例２） ガラスベースパッケージ 図２に示すものはＴＯ１８型である。薄肉の金属板を凸
字上に折曲げた形状のアイレット６である。内部にガラ
ス７が充填してあるからガラスベースという。リード
８、９、１０が設けられる。２本のピンはガラスによっ
て金属６とは絶縁される。このパッケージにおいても受
光素子チップは金属円板の中央に直接に固定させる。金
属の厚みは０．２１ｍｍ、金属円板部の直径は４．２
φ、フランジ部の直径は５．４φ、対向ピンの間隔は
２．５４ｍｍである。台座の中央の受光素子チップをボ
ンドしワイヤボンデイングによって配線して窓付きのキ
ャップでシールする。
【０００５】（従来例３） ＣＤレーザ用パッケージ 本来は受光素子のパッケージではなく、レーザ用のパッ
ケージであるものも、受光素子のパッケージに流用され
ることがある。図３はコンパクトディスク用レーザのパ
ッケージの斜視図を示す。これはφ５．６ＣＤ−ＰＫＧ
である。アイレット１１は金属の円板であり直径が５．
６ｍｍである。リードピン１２、１３、１４を有する。
レーザチップ１５が、ポール１６の側壁に固着される。
アイレットの中央部にはモニタフォトダイオード１９が
ある。窓１８のあるキャップ１７によってチップが覆わ
れる。内部は不活性ガスが充填される。
【０００６】これはレーザ用のパッケージである。アイ
レット部分が肉厚である、電気溶接によって任意の位置
にキャップを固定する事ができる、放熱特性が良い、な
ど優れた特長がある。同軸タイプであるから、光学系の
設計が容易である。製造上も、光軸の調整が光軸方向と
これに直角な方向の調芯だけで済むという長所がある。
そのためにＣＤレーザ用のパッケージに最適である。
【０００７】レーザを固定するために隆起したポール１
６がある。しかしポールを取り除けば受光素子のパッケ
ージとして転用できる。ポールがない平坦面を持つアイ
レットを受光素子のパッケージとすると、受光素子と共
通のパッケージを使うから、組立、検査ジグの全て１種
類で間に合うというメリットもある。ＣＤレーザは多数
利用され製造販売数も多いので、世の中に大量に出回っ
ているというコストメリットがある。
【０００８】図４はＣＤ用のパッケージを転用した受光
素子の断面図である。アイレット２０はピン２１、２
２、２３等を持つ。一つはケースピン２２であるが、残
りはケースから絶縁される。アイレット２０の穴２４を
貫通したピンが絶縁性のシールガラス２５によって固定
される。アイレット２０の表面中央にサブマウント２６
が固定され、さらに受光素子チップ２７が接着される。
キャップ２８はレンズ２９を持ち光ファイバから出た光
がレンズによって収束し受光素子２７に入射する。キャ
ップによって内部がシールされる。受光素子はケースか
ら絶縁する必要があるからサブマウントのような絶縁物
を介してパッケージに固定する。
【０００９】［（２）モジュール構造］ （従来例４：受光素子モジュール） 光半導体素子モジ
ュールの従来例を説明する。図５はフォトダイオードチ
ップをパッケージに実装した受光素子モジュールの例を
示す。このパッケージは先ほど説明したもののうち図４
に示すものである。サブマウント２６の上にフォトダイ
オードチップ２７が半田づけされている。キャップ２８
がパッケージ（ヘッダ）２０の上に固着され内部が気密
封止される。
【００１０】パッケージ２０の外側に、円筒形のスリー
ブ３０が固定される。その上には、円筒形のフェルール
ホルダ−３１が調芯固定される。ホルダ−の軸穴３２に
はフェルール３３が挿入される。フェルールの軸方向の
細穴にはシングルモードファイバ３４が挿通される。ベ
ンドリミッタ３５はホルダ−３１の頂部に差し込まれ光
ファイバの過度の湾曲を防ぐ。フォトダイオードのアノ
ード（ｐ電極）はピン２３にワイヤによって接続され
る。カソードはサブマウントの上面メタライズに半田づ
けされる。メタライズとピン２１をワイヤによって結ぶ
ことによってピンとカソード（ｎ電極）が接続される。
カソードはケースから絶縁する必要がある。電気回路が
それを要求するのである。次に受光素子の廻りの電気回
路について説明する。
【００１１】［（３）受光素子を動作させるための電気
回路例］ （従来例５：抵抗負荷回路） 図６は受光素子回路とし
て広く用いられる電気回路である。抵抗ＲL がＰＤのア
ノードにつながる。カソードには電源電圧が印加され
る。ケースはグランド電位であるから、カソードがケー
スから絶縁されなければならないのは当然である。負荷
抵抗は５０Ωである事が多い。負荷インピーダンスが低
いから高速性に優れる。数ＧＨｚまでの信号を扱うこと
ができる。しかし負荷インピーダンスが低いから受信感
度が劣る。Ｓ／Ｎ比も悪い。強い信号に対してのみ使用
可能である。より入力インピーダンスの高い回路構成が
望まれる。
【００１２】（従来例６：トランスインピーダンス回
路） 図７はフォトダイオードのアノードを増幅器に入
力したものを示す。増幅器の出力入力は高い抵抗値の帰
還抵抗Ｒｆによって接続される。Ｒｆが入力インピーダ
ンスになるから、入力インピーダンスを高くする事がで
き信号強度を大きく取れる。Ｓ／Ｎ比も大きくなる。デ
ジタル回路の検出器回路に頻用される。波形歪があって
も後段に波形整形回路を入れることによって二値化信号
を再現できる。高速性が余り要求されず微弱信号を対象
にする場合に有用である。
【００１３】（従来例７：トランス負荷回路） 図８は
フォトダイオードのアノードにトランスの一次コイルを
接続し、二次コイルの一端を接地し、他端を増幅器に入
力したものである。一次コイルの終端と二次コイル始端
を接続してある。一次コイルの巻き線を大きくすると入
力インピーダンスを大きくする事ができる。巻き線比を
Ｎ：１とすると、インピーダンスの比はその二乗にな
り、Ｎ2 ：１となる。例えば２：１の巻き線比で、増幅
器側のインピーダンスが７５Ωとすると、ＰＤ側の入力
インピーダンスが３００Ωになる。電流は１：Ｎとなる
から、ＰＤ電流のＮ倍の電流が得られる。コイルが電流
増幅する作用を持つ。
【００１４】さらに増幅器ＡＭＰによって電圧増幅す
る。抵抗ＲL 、増幅器ＡＭＰはノイズ源となるから、図
６、図７の回路はアナログ信号を忠実に再現できない。
それに反しこの回路はＰＤ信号を直接にコイルで増幅す
るからノイズ発生が少ない。アナログ信号を扱う場合に
適する。光によってＣＡＴＶの信号を伝送する光ＣＡＴ
Ｖの受信機にはこの方式が用いられる事が多い。しかし
ながらこの回路はコイルで電流増幅するので帯域が狭く
なるという難点がある。
【００１５】
【発明が解決しようとする課題】図８のトランス負荷回
路の場合について帯域がどのように制限されるかという
ことを図９によって説明する。巻き線比が２：１であっ
て、増幅のインピーダンスを７５Ωとしたとき、つまり
ＰＤから見たインピーダンスが３００Ωとしたときの
（増幅器出力）信号出力（ｄＢ）と周波数（ＭＨｚ）の
関係を示している。５０ＭＨｚでの信号を規準として、
±１ｄＢの範囲に入っていないといけないという限定が
ある。これであるとせいぜい６００ＭＨｚまでしか増幅
できない。帯域が６００ＭＨｚということである。従来
はこれでも良かったのであるが現在ではこれでは不十分
である。
【００１６】光ＣＡＴＶは、初めは数チャンネル（Ｃ
Ｈ）の伝送で事足りていた。しかしその後、チャンネル
数が増えてきた。現在では４０チャンネルが標準であ
る。すると４００ＭＨｚ程度の広い帯域が必要になる。
さらに最近では８０チャンネル〜１１０チャンネルを伝
送できるシステムの要求が強くなっている。しかしこの
ようにチャンネルの数が増えると必要な周波数帯域も増
えてくる。受信機の周波数帯域も４５０ＭＨｚから８６
０ＭＨｚまでほぼ２倍の周波数帯域が要求されるように
なる。すると図９に示すように出力の変動が±１ｄＢと
いう条件では最大６００ＭＨｚの帯域しかとれない。も
っと帯域の広い受光素子モジュールが必要である。帯域
が真っ先に問題になるが、それだけではない。
【００１７】光ＣＡＴＶが幅広く普及するためには、低
価格であることが最も強く要求される。コストを上げる
事なくゲインも下げず、図８のトランス負荷の方式で高
帯域の信号を受信できる受光素子モジュールが望まれ
る。少なくとも帯域幅が８６０ＭＨｚあることが必要で
ある。
【００１８】受光素子の帯域を制限するものは何か？受
光素子そのものの性質も帯域に関係する。しかし帯域を
制限する要因の一つは受光素子とパッケージの間の静電
容量Ｃである。受光素子・パッケージ間の静電容量Ｃ
と、負荷抵抗Ｒの積ＣＲで決まる時定数τ（＝ＣＲ）に
よって帯域幅が決まる。τが大きいほど帯域幅が狭くな
る。
【００１９】帯域幅を広げるには、負荷抵抗Ｒを下げる
か、受光素子・パッケージ間の容量Ｃを減らす必要があ
る。このうち本発明は静電容量を減らす事によって帯域
幅を広げることを目的とする。受光素子のパッケージ取
り付け構造について説明してきた。チップの大きさ、パ
ッケージのサイズ、ピン穴の直径、ピンの長さ太さによ
って静電容量が異なる。しかしパッケージ取り付け構造
によって、最小の静電容量が決まってしまう。
【００２０】（１）ＴＯ４６パッケージ（図１に示す）
の場合 パッケージの直径が５．４φ、台座の直径が４．２２
φ、ピンの分布する円の直径が２．５４φである。材質
は軟鋼である。カソードピン、ケースピン、アノードピ
ンがある。 ケース・アノード間容量＝０．６２〜０．６７ｐＦ ケース・カソード間容量＝０．８ｐＦ （但しケース・カソード間は、１．０ｍｍ角×０．２５
ｍｍのサブマウントの上にチップを実装している）この
ように容量の合計は１．４５ｐＦにもなる。
【００２１】（２）ＴＯ１８パッケージ（図２に示す）
の場合 パッケージの直径が５．４φ、台座の直径が４．２φ、
ピンを含む円の直径が２．５４φである。 ケース・アノード間容量＝０．４２〜０．４７ｐＦ ケース・カソード間容量＝０．４２〜０．４７ｐＦ サブマウント容量＝０．２７ｐＦ これは合計の容量が１．３ｐＦ程度になる。
【００２２】このような静電容量の大きいパッケージを
使用している限り、容量のために帯域が制限されるのは
避け難い。パッケージ実装による静電容量をより小さく
することは常に望まれることである。しかし現在の実装
構造が最小の容量を実現しているという考えがあり、そ
れ以上に容量を下げる余地はないと考えられている。し
かしパッケージ構造を工夫することによって、本発明者
はもっと容量を下げることができるということに気づい
た。
【００２３】本発明は静電容量のより小さいパッケージ
構造により、容量の小さい光半導体素子を製作すること
を第１の目的とする。容量の小さい受光素子を使い、よ
り広帯域の光通信を可能にすることが第２の目的であ
る。コストを押し上げることなく高速応答可能な受光素
子を製作することが本発明の第３の目的である。
【００２４】
【課題を解決するための手段】本発明は光素子の静電容
量を減らすことを目的とする。ここでは受光素子につい
て述べる。受光素子チップ自体の静電容量はｐｎ接合か
らくる。ｐｎ接合点の容量は受光面積、印加電圧によっ
てほぼ決まってしまう。それでチップ自体の容量を減ら
すことは難しい。そこでパッケージとピン間の容量を減
じることを考える。パッケージ（ケース）とチップ間の
容量は何によって決まるのかという事を調べ、チップ・
ケース間の容量を減らすための有効な手段を考えた。
【００２５】先ほど説明したＣＤ用レーザのパッケージ
を転用し、そのパッケージの容量を下げる工夫をした。
静電容量の元になるものは、ピンとパッケージ間の容量
と、チップとパッケージ間の容量などである。サブマウ
ントを介在させると、チップ・サブマウント、サブマウ
ント・ケース間の容量も問題になる。
【００２６】図１０はＰＤの等価回路を示す。インダク
タンス成分もあるが本発明の改善には直接の関係がな
い。そこで容量分だけを図示する。３つの容量が図示さ
れている。カソード・ケース間容量Ｃk 、サブマウント
容量Ｃs 、アノード・ケース間容量Ｃa の３つである。
従来のあるパッケージの場合、Ｃk ＝Ｃa ＝６５０ｆ
Ｆ、Ｃs ＝２７０ｆＦであった。合計で約１６００ｆＦ
にもなる。ＰＤチップ自体の接合点容量は逆バイアスが
１５Ｖの時に３４０ｆＦであった。
【００２７】コンデンサの静電容量は、平行平板電極間
の容量の式Ｃ＝εＳ／ｄによって評価することができ
る。ここでεは媒質の誘電率、Ｓは電極の面積、ｄは電
極間距離である。ピンとパッケージ間の容量は、パッケ
ージを貫通する穴においてピンとパッケージが接近して
いることによって生ずる。平行平板電極の場合と式は異
なるが、前記の式によっても大体のことは分かる。
【００２８】チップ実装による容量を減らすには、電極
間の距離を大きくし絶縁体の誘電率を小さくすれば良い
のである。そのような事は勿論誰でも知っている。しか
し現在使用されているパッケージは既に最小容量を実現
しており、もはや改良できないと思われていた。本発明
者はしかしもっと容量を減らす工夫について考察を進め
た。
【００２９】図８の等価回路、図１１の実装構造、図４
の構造を見てまず第１に思いつく事はサブマウントによ
る容量を減らせないか？ということであろう。サブマウ
ント容量といっても面積Ｓはチップ面積によって決ま
る。サブマウント面積ではない。するとサブマウントを
より厚くすると容量を減らせる。しかし厚いサブマウン
トはコストを押し上げ望ましくない。
【００３０】反対にサブマウントをなくすという可能性
もあり得る。サブマウントをなくすと、サブマウントと
ケース間の容量Ｃs を減らす事ができよう。しかしそれ
はそのままでは不可能である。サブマウントを除いてチ
ップのカソード（ｎ極：底部電極）を直接にケースに付
けると図６〜図８のような回路を構成できない。カソー
ドはケースと絶縁しなければならない。チップを固定す
るという事はカソードを何らかに固定するという事であ
る。
【００３１】どうすれば良いのか？ケースに直付けする
とカソードがケースに短絡する。サブマウントによって
カソードをケースから絶縁するというのが技術の現状で
ある。第３の可能性がないのか？サブマウントにカソー
ドを固定する現在の方法でもカソードはワイヤによって
リードピンの一つに接続しなければならない。だとすれ
ばいっそ直接にカソードをリードピンに直付けにすれば
良いではないか？
【００３２】本発明者はこう考えた。どのみちリードピ
ンとチップの底部電極であるカソードは接続しなければ
ならない。その同じピンの上にチップを直接にボンディ
ングすればよいではないか？するとサブマウントによる
分だけ容量を減らすことができるはずである。
【００３３】しかし現在のパッケージのピンは、面に垂
直に立っているだけであるから、そのまま受光素子チッ
プの底面をピンの側面に付けると、チップが側方を向い
てしまう。光の入射方向は軸線の方向であるから、チッ
プ面と光線が平行になり、チップに光線が入らなくなっ
てしまう。これでは光を検出することができない。そこ
でピンの先端を９０度折り曲げるということを考えた。
そうすればチップは上向きになり、且つチップは中心に
位置することができるはずである。
【００３４】パッケージにおいて３ピンであっても４ピ
ンであっても、一定半径ｒの円の上に並ぶ。３ピンの場
合は中心からみて９０度ずつの中心角をなす。ピンの底
を上に向けると、カソード、ケース、アノードピンが９
０度ずつ並んでいる。円筒座標系でいうと、底面を上に
すると、カソード（ｒ，０）、ケース（ｒ，９０゜）、
アノード（ｒ，１８０゜）というふうに並ぶ。
【００３５】カソードピンをケースから浮かして中心に
向けて９０゜折り曲げて、折り曲げ部の上にチップを上
向きに（アノード：ｐ極）に固定すると、受光部がケー
スの中心であって、面が光軸に垂直になり得る。そのよ
うにできればサブマウントを省くことができる。底部電
極（ｎ電極）はもともとカソード用ピンに接続すべきも
のであるから、直接に半田付けしてもなんら差し支えな
い。ワイヤを省くことができてより有利である。
【００３６】但しリードピンは細くて曲がり易いので、
折り曲げ部が厳密に光軸に直角に、つまりケース面に平
行であるようにしなければならない。折り曲げ角θ＝９
０゜という条件である。もう一つはピンの折れ曲がり先
を広げるということである。本来のピンそのものでは細
すぎてチップがはみ出る。そこでピンの幅Ｐが、チップ
の幅Ｗ以上であるようにする。Ｐ≧Ｗである。つまりカ
ソードピンを内側に折り曲げて受光素子チップのカソー
ドを直接にピンにボンドするのであるが、条件θ＝９０
゜、Ｐ≧Ｗが要求されるということである。
【００３７】サブマウントが存在しないからサブマウン
トによる容量Ｃs の分だけ容量が減る。これは重大なこ
とである。このような構造のパッケージをもつ光半導体
素子はかつて存在しなかった。
【００３８】カソードピンがより大きくなり、しかも折
れ曲がり部がケース面に平行になるから、折れ曲がり部
とケースの間に新たな容量が生ずる可能性がある。これ
も減らす必要がある。そのために本発明はさらに工夫を
重ねる。ピンの折れ曲がり部の直下にはケース金属が存
在しないようにする。つまりピンの直下はガラスだけに
して、ケース・ピン間の容量を増やさないようにする。
さらに折れ曲がり部がケースの金属面よりも高くなるよ
うに引上げておく。これによっても容量を減らす事がで
きる。
【００３９】さらにアノードピンとケース間の容量をも
下げなければならない。このためにケースにはピンが通
るべき部位に大きい一つの穴を穿ち、ピンは一つの穴に
対してガラスで固定するようにする。ピンが細い金属穴
を貫くというのではないから、ケース・ピン間容量を減
らすことができるのである。
【００４０】本発明の工夫は次の三つの要件にまとめる
ことができよう。 一つのピンを折り曲げて折り曲げ部の上に受光素子チ
ップを直接に固定する。（Ｌ字型ピン） 折れ曲げ部がケース面から離れて高くなっている。 ピンを挿通する穴が大きく一つにまとまっておりピン
と金属穴面との距離が広くなっている。
【００４１】
【発明の実施の形態】図１１は従来例の実装構造、図１
２は本発明の実装構造である。ここで簡単に従来例と本
発明の違いを述べる。図１１は既に述べている。ケース
２０は厚い鉄の円板である。カソードピン２１、ケース
ピン２２、アノードピン２３が下方に突き出ている。カ
ソード、アノードはケースから絶縁されるのでピン通し
穴２４が縦に穿たれ、これにピンが挿通されガラス２５
によって封止される。ピンが半径ａを持ち穴が半径ｂを
もつとすると、この部分がεｄ／ｌｏｇ（ｂ／ａ）の容
量をもつ。ｄは穴の長さ、εは絶縁物の誘電率である。
ｂ／ａが小さいから分母が小さく容量が大きい。
【００４２】さらにケース（パッケージ）の上面中央部
にはサブマウント２６があり、その上にチップ２７が固
定される。チップの底面はカソードである事が多いの
で、カソード・ケース間の容量を発生させる。その分の
容量はεＳ／ｔである。Ｓはチップ底面積、ｔはサブマ
ウント厚み、εはサブマウント誘電率である。このパッ
ケージに受光素子を取り付けたときの容量は、Ｃs ＋Ｃ
k ＝０．９２ｐＦ、Ｃa＝０．６５ｐＦである。合計で
１．６ｐＦにもなる。
【００４３】図１２は本発明の受光素子パッケージ構造
例を示す。ケース４０は厚い円板である。先述のように
ＣＤ用のパッケージを転用した事からそのような形状に
なってしまうのである。他の形状でも良いのは無論であ
る。中央部には広い長円形のピン通し穴３９が穿たれ
る。前述のの特徴に対応する。ケースピンは穴３９よ
り向こう側のケース下面に直接固定される。
【００４４】アノードピン４４とカソードピン４２は単
一の通し穴３９の一定位置に絶縁性材料（ガラス）４１
によって固定される。狭い穴を貫くのではない。カソー
ドピン４２はＬ字型であって、上方で折れ曲がり部４５
を有し、さらに広い水平部４６を持つ。水平部はケース
面に平行になっている。つまり折れ曲がり部４５がθ＝
９０゜になっている。水平部４６の上に受光素子チップ
４７がボンドされる。チップの中央がケース中心線上に
あるようにする。チップのｐ極がワイヤ４８によってア
ノードピン４４と接続される。レンズによって集光され
た光がチップ４７の中央に入射するようにしてある。
【００４５】このような構造の受光素子は様々の要因に
よって容量が小さくなっている。ピンに直接にチップを
取り付けているからサブマウントによるＣs がなくな
る。Ｃs ＝０となる。それだけではない。アノードピン
やカソードピンが細い穴によって囲まれておらず広い穴
の中にある。１／ｌｏｇ（ｂ／ａ）の式の中でｂ／ａが
実質的に増えるから穴・ピン間の容量が減る。さらにＬ
字型ピンの平面部４６がケースから遠く離れているから
平面部・ケース間の容量が小さくなるのである。
【００４６】［Ｌ字型ピンを有する公知のパッケージ構
造］Ｌ字型ピン自体が新規であるというわけではない。
図１３はＬ字型ピンを持つパッケージの従来例である
（新光電気工業製ＴＯ１８型パッケージ）。図２に挙げ
たＴＯ１８を少し変形したものである。円筒形のパッケ
ージ５９の内部５１はガラス６９が満ちている。カソー
ドピン５２がＬ字型になって頂部５６にチップを載せる
ようになっている。しかしカソードピンの頂部（水平
部）５６はケース上面と同じ高さにあり、しかもケース
上面部によって狭い間隙を介して囲まれているからケー
ス・カソードピン間のＣk が大きい。また誘電率の大き
いガラスがケースとカソードピンの間に満ちているから
Ｃを余計に増やしてしまう。図２のＴＯ１８と同じ寸法
で、
【００４７】 ケース・アノード間Ｃa ＝０．４２〜０．４７ｐＦ ケース・カソード間Ｃk ＝０．５５〜０．６０ｐＦ
【００４８】Ｌ字型にしているからサブマウントがな
い。しかしサブマウントを排除したことによる容量減少
は０．２７ｐＦ程度であるが、カソード・ケース間で
０．２ｐＦ程度増えてしまうから、サブマウント除去の
効果が打ち消されてしまう。合計で１ｐＦ〜１．１ｐＦ
になる。もともとガラス封止タイプのＴＯ１８（図２）
は金属部が薄いからＴＯ４６（図１）より容量が小さく
なる傾向にある。それでも１ｐＦを越える容量がある。
【００４９】［Ｌ字型ピンを有する仮想パッケージの
例］Ｌ字型のピンを有し、しかもアイレット金属から上
に離れている構造の素子として例えば図１４のようなも
のが考えられであろう。広い穴を穿孔せずピンを通すふ
たつの穴が穿たれる。Ｌ字型ピン６２の水平部６６にチ
ップが乗っているので、サブマウントを省くことができ
る。しかしこれは、チップの直下にパッケージの金属部
分がある。チップ底面と、金属部分の間に容量が生ず
る。そのために容量の低下が、図１２のものよりも小さ
い。本発明はこのような構造を採用しない。しかし図１
４のような構造は公知ではない。本発明者が思考実験に
よって考えたものである。
【００５０】
【実施例】本願の図１２パッケージは同じ寸法の場合に
おいて、Ｃk ＝０．２６ｐＦ、Ｃa ＝０．２４ｐＦ、Ｃ
s ＝０である。合計で０．５ｐＦに過ぎない。もちろん
この値は諸パラメータによるわけである。その値を実現
するパラメータについて述べる。アイレット（パッケー
ジ或いはケースともいう）はコバール製である。コバー
ルというのはＦｅ−Ｎｉ−Ｃｏの合金である。成分はＮ
ｉ２９％、Ｃｏ１７％で残りがＦｅである。アイレット
の直径は５．６φ、厚みは１．２ｍｍである。ピンの間
隔は２．０ｍｍである。リードピンの直径は０．３０ｍ
ｍである。
【００５１】シールガラスはコバールガラス（整合封着
用ガラス：例：日本電気硝子製ＢＨＢガラス）である。
εは６．０〜６．５である。シールガラスの厚みは１．
０ｍｍである。ピン通し穴は長円形であるが、幅は１．
５ｍｍ長さは３．５ｍｍである。両方のＲは０．７５ｍ
ｍである。アノードピンのチップを載せるべき水平部は
３．５ｍｍ幅になっている。水平部のアイレット上面か
らの高さは０．３５ｍｍである。
【００５２】このようなパラメータの時に、本発明のパ
ッケージの容量は上記の値になる。これまで説明してき
たどのパッケージもアノード・ケース、カソード・ケー
ス、サブマウント、の容量を合計すると１ｐＦ以上であ
ったが、本発明はそれらの値の半分よりもさらに小さく
なる。本発明の光半導体素子はパッケージと素子を含め
たものの容量が小さくなるから伝送帯域を広げる事がで
きる。受光素子モジュールへの応用について述べる。
【００５３】［ＰＤモジュールへの実施例］光ＣＡＴＶ
において良く用いられる波長１．３μｍ〜１．５５μｍ
に感度を持つ受光素子をこれまでに説明したパッケージ
に実装したＰＤモジュールについて述べる。受光層はＩ
ｎＧａＡｓである。パッケージ構造が異なるという以外
は図５に示すと同様なＰＤモジュールである。サブマウ
ントがなくＬ字型のカソードピンの上に受光素子チップ
がマウントされている。ＩｎＧａＡｓを受光層とするフ
ォトダイオードは前記近赤外光に対し高感度である。さ
らに５Ｖから１５Ｖの電圧を逆バイアスとして印加する
ことによって、高速で歪の小さい動作をする。本発明の
パッケージと組み合わせると高速性に一層のみがきがか
かり大きな効果を発揮する。
【００５４】図１５にフォトダイオードチップの断面図
を示す。ｎ型ＩｎＰウエハ−を出発原料とする。ｎ型Ｉ
ｎＰ基板８１の上に、ｎ型ＩｎＰバッファ層８２、ｎ型
ＩｎＧａＡｓ受光層８３、ｎ型ＩｎＰ窓層８４をエピタ
キシャル成長法によって形成する。チップとなる部分の
周辺部をマスクによって覆い上方からＺｎ拡散してｐ型
領域８５を作る。ｐｎ接合がＩｎＧａＡｓ受光層８３の
半ばに生ずる。Ｚｎ拡散領域の上にリング状のｐ電極８
６を形成する。それより外側はパッシベーション膜８８
によって覆う。
【００５５】これによりｐｎ接合の端を保護することが
できる。底面のｎ型ＩｎＰにはｎ電極９０を全面に形成
する。ｎ電極９０を正に、ｐ電極８６を負にするように
逆バイアスを掛ける。入射光８９はリング状ｐ電極８６
によって囲まれる受光領域に入る。受光領域は反射防止
膜８７によって覆われている。ｐｎ接合の近くで光が電
子・正孔対を作りこれらがバイアス電圧によって電極の
方に引き寄せられ光電流が流れる。
【００５６】図１６はこの受光素子の波長感度特性を表
す。横軸は波長（μｍ）、縦軸は感度（Ａ／Ｗ）であ
る。感度がＰ（０．９５μｍ）で立ち上がり、Ｒ（１．
６４μｍ）で下がる。つまり１．０μｍ〜１．６μｍま
での広い領域において高い感度を有する。ｐｎ接合が静
電容量を発生する。受光径がｐｎ接合の大きさを決め
る。受光径が大きいほど感度は高い。しかし静電容量が
高くなり応答速度が悪くなる。高速応答性が要求される
場合は受光径は小さい方がよい。静電容量は空乏層の厚
みｄにもよるから逆バイアスにも依存する。
【００５７】光ＣＡＴＶの場合は受光素子の受光径を１
００μｍ〜８０μｍにする事が多い。受光径が８０μｍ
の場合、逆バイアスとして１５Ｖ印加したとき静電容量
は０．３４ｐＦであった。このようにチップ自体の静電
容量が小さい場合、本発明のパッケージに実装するとい
っそう優れた高速性を得る事ができ、甚だ効果的であ
る。
【００５８】さらに図１７に断面図を示す受光素子チッ
プを利用する事もできる。これはチップの外周部にもＺ
ｎ拡散をしている。中央部の拡散と同時に周辺部の拡散
を行う。拡散遮蔽用Ｚｎ拡散領域９５を設けると周辺部
に光が入って電子・正孔対ができても、ｐｎ接合をふた
つ越える事ができないから、中央部のｐ型領域には到達
しない。途中で再結合して消滅してしまう。であるから
信号遅延がなく応答性がさらに改善される。図１７のフ
ォトダイオードは、特願平２−２３０２０６号（特開平
４−１１１４７７号）に開示されている。
【００５９】このようなフォトダイオードであって受光
径が８０μｍのものを本発明の実施例に係る図１２のパ
ッケージに実装した。これによって図８の回路を作成し
た。巻線比は２：１である。増幅器側のインピーダンス
は７５Ωである。フォトダイオード側のインピーダンス
は３００Ωとなる。
【００６０】このフォトダイオードに１５Ｖの逆バイア
スを掛けて周波数応答を調べた。これを図１８に示す。
比較のために、同じ寸法を持つ図１１に示す従来例のフ
ォトダイオードによって図８の回路を作り、同じ１５Ｖ
の逆バイアスを掛けて同様に周波数特性を測定した。±
１ｄＢの範囲が従来例の場合６００ＭＨｚであった。こ
れに対して本発明の場合は、９００ＭＨｚとなる。帯域
幅が著しく増大する。これは本発明の受光素子モジュー
ルにおいてピンとケースの間の静電容量が大きく減少し
ているからである。
【００６１】そこで本発明の受信モジュールを１００チ
ャンネルの光ＣＡＴＶに用いたところ、従来の４０チャ
ンネルのシステムに図１１の従来例の受光素子を使った
場合と殆ど変わらない受信特性を示した。以上に述べた
ものはアナログ通信の受光素子としての改善である。し
かし本発明の用途はそれだけに限られない。１ＧＨｚ〜
数ＧＨｚの高速デジタル通信の受信器にも用いることが
できる。
【００６２】［ＬＤモジュールへの従来例］このように
本発明のパッケージは、高速ＰＤに用いる事によって高
速応答性をさらに研ぎ澄ましたものに高め、大きい効果
を発揮する。しかしそれだけでない。パッケージの静電
容量が小さいのでレーザのパッケージとして利用しても
同様に高速応答性が得られる。レーザをこの形状のパッ
ケージに取り付ける場合は、通常の端面発光型のレーザ
を付けることができない。面発光型のレーザを使う。
【００６３】面発光型レーザは多層膜によるミラーを面
平行に形成し、裏面の電極兼ミラーと多層膜ミラーを共
振器として、光が法線方向に往復振動する間に誘導放出
を促すようにしたものである。面発光するので通常の発
光ダイオードのようにパッケージにそのまま固定して上
方に光を取り出すことができるようになる。面発光レー
ザについては、例えばKenichi Iga,"SURFACE EMITTING
LASERS", OPTOELECTRONICS-Device and Technologies,
vol.9, No.2,p167-176(1994) にレビューがなされてい
る。
【００６４】底面に広い電極を持ち、上面にリング状の
電極を持っている。底面電極を直接にＬ字型のピンの上
に接合することによってケースとチップの間の静電容量
を減らす事ができる。レーザの場合は、逆バイアスしな
いからｐｎ接合がコンデンサにならない。また大きい駆
動電流が順方向に流れるから抵抗が極めて低い。時定数
は容量と抵抗の積によって決まるが、抵抗Ｒが低いので
時定数がもともと低い。しかしそれでもピン・ケース間
の容量によって変調速度が抑えられる。容量を下げるこ
とによって変調速度の上限をさらに高めることができ
る。
【００６５】
【発明の効果】本発明は静電容量の低いパッケージを与
えることができるので、受光素子、発光素子のパッケー
ジとして活用すれば量産性を損なうことなく、高速応答
性に優れた光半導体モジュールを作成することができ
る。
【図面の簡単な説明】
【図１】受光素子を実装するための従来例に係るＴＯ４
６型のパッケージの平面図（ａ）と縦断面図（ｂ）。
【図２】受光素子を実装するための従来例に係るＴＯ１
８型のパッケージの平面図（ａ）と縦断面図（ｂ）。
【図３】ＣＤ用のパッケージの概略斜視図。
【図４】ＣＤ用のパッケージを受光素子のパッケージに
流用したものの受光素子の断面図。
【図５】従来例に係るＰＤモジュールの縦断斜視図。
【図６】受光素子の負荷に抵抗を用いている一般的な受
光素子周辺回路図。
【図７】受光素子の負荷が高抵抗の帰還抵抗である受光
素子周辺回路図。
【図８】受光素子の負荷がＮ：１の巻線比を持つトラン
スである受光素子周辺回路図。
【図９】従来例に係るＰＤモジュールの周波数信号出力
を示すグラフ。±１ｄＢの範囲に入る帯域が６００ＭＨ
ｚである。
【図１０】ＰＤモジュールの等価回路図。
【図１１】ＣＤ用パッケージにＰＤチップを実装した従
来例に係る受光素子の縦断面図。
【図１２】本発明の実施例に係る受光素子の実装構造を
示すパッケージの縦断面図。
【図１３】Ｌ字型リードを有する従来例に係る受光素子
パッケージ構造の図。（ａ）が平面図。（ｂ）が縦断面
図。
【図１４】Ｌ字型リードを有していたとしてもＬ字型リ
ードの直下にもケースが存在する場合はリードとケース
の間の容量が大きくて不十分であることを示す架空のパ
ッケージの概略図。（ａ）は縦断面図、（ｂ）は平面
図。
【図１５】ＩｎＧａＡｓ受光層を有する近赤外光用のフ
ォトダイオードの縦断面図。
【図１６】図１５のフォトダイオード受光感度特性図。
【図１７】周辺部にもｐ型領域を作成して周辺部に光が
入っても電子・正孔対が中央部のｐ型領域にまで移動で
きないから信号遅延がおこらないようにした改良型のフ
ォトダイオードの縦断面図。
【図１８】本発明の実施例に係るフォトダイオードと従
来例に係るフォトダイオードのの周波数、信号出力特性
の比較を示すためのグラフ。
【符号の説明】
１ アイレット ２ リードピン ３ リードピン ４ リードピン ５ ガラス ６ アイレット（ケース） ７ ガラス ８ リードピン ９ リードピン １０ リードピン １１ アイレット １２ リードピン １３ リードピン １４ リードピン １５ レーザチップ １６ ポール １７ キャップ １８ ガラス窓 １９ モニタフォトダイオード ２０ アイレット（パッケージ、ヘッダ、ケース） ２１ カソードピン ２２ ケースピン ２３ アノードピン ２４ ピン通し穴 ２５ シールガラス ２６ サブマウント ２７ フォトダイオードチップ ２８ キャップ ２９ 球レンズ ３０ スリーブ ３１ フェルールホルダ− ３２ 通し穴 ３３ フェルール ３４ シングルモードファイバ ３５ ベンドリミッタ ３９ リード穴 ４０ アイレット（ケース） ４１ 封止ガラス ４２ カソードピン ４３ ケースピン ４４ アノードピン ４５ 折れ曲がり部 ４６ 水平部 ４７ チップ ４８ ワイヤ ４９ キャップ ５０ 球レンズ ５１ ガラス ５２ ピン ５３ ピン ５４ ピン ５５ 折れ曲がり部 ５６ 水平部 ５９ パッケージ ６０ アイレット ６１ ガラス ６２ カソードピン（Ｌ字型ピン） ６３ ケースピン ６４ アノードピン ６５ 折れ曲がり部 ６６ 水平部 ６７ フォトダイオードチップ ６９ ガラス ７０ キャップ ７９ ガラス ８１ ｎ型ＩｎＰ基板 ８２ ｎ型ＩｎＰバッファ層 ８３ ｎ型ＩｎＧａＡｓ受光層 ８４ ｎ型ＩｎＰ窓層 ８５ Ｚｎ拡散領域 ８６ ｐ電極 ８７ 反射防止膜 ８８ パッシベーション膜 ８９ 入射光 ９０ ｎ電極 ９５ 拡散遮蔽用Ｚｎ拡散領域
フロントページの続き (56)参考文献 特開 平３−44973（ＪＰ，Ａ) 特開 平４−111477（ＪＰ，Ａ) 特開 平４−133480（ＪＰ，Ａ) 特開 平４−365381（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のリードピンを通し得る広いピン通
    し穴を穿った金属製のアイレットと、直線部と折れ曲が
    り部と水平部を有し直線部においてピン通し穴に絶縁物
    によって固定されたＬ字型リードと、同じピン通し穴に
    絶縁物によって固定された１本以上のリードピンと、Ｌ
    字型リードの水平部の上に直接に固定される光半導体素
    子チップとを含み、Ｌ字型リードのチップ取り付け部分
    はアイレット上面よりも上方に存在し絶縁物には接触し
    ていないようにし、Ｌ字型リードのチップ取り付け部の
    裏面とアイレットの間が空間となっており、チップ取り
    付け部裏面の直下には絶縁物が存在しアイレット金属部
    分が存在しないようにしたことを特徴とする光半導体素
    子。
  2. 【請求項２】 ３本目のリードとして、アイレットに直
    接溶接されたリード１本を持つ事を特徴とする請求項１
    に記載の光半導体素子。
  3. 【請求項３】 アイレットがコバールで、絶縁部がコバ
    ールガラスであることを特徴とする請求項１〜２の何れ
    かに記載の光半導体素子。
  4. 【請求項４】 アイレットの外形が略５．６ｍｍで、肉
    厚が略１．２ｍｍで、絶縁部が略１ｍｍで、絶縁部の形
    状が両端の半径が略０．７５ｍｍでその長円の幅が略
    ３．５ｍｍで、リードの平行部の間隔が略２．０ｍｍで
    あることを特徴とする請求項１〜３のいずれかに記載の
    光半導体素子。
  5. 【請求項５】 Ｌ字型リードに固定する光半導体素子チ
    ップが受光素子あるいは発光素子であることを特徴とす
    る請求項１〜４の何れかに記載の光半導体素子。
  6. 【請求項６】 Ｌ字型リードに固定する光半導体素子チ
    ップが、ＩｎＧａＡｓの受光層よりなる受光素子チップ
    である事を特徴とする請求項５に記載の光半導体素子。
  7. 【請求項７】 受光素子チップを球レンズを有するキャ
    ップでシールし、光ファイバと受光素子チップとの光学
    的結合をとるように配置したことを特徴とする請求項１
    に記載の光半導体素子。
  8. 【請求項８】 受光素子チップがＩｎＰ基板、ＩｎＰバ
    ッファ層、ＩｎＧａＡｓ受光層、ＩｎＰ窓層よりなるこ
    とを特徴とする請求項６又は７の何れかに記載の光半導
    体素子。
  9. 【請求項９】 受光素子チップが、受光層の周辺にもＺ
    ｎ拡散によるｐｎ接合を有し、周辺の漏れ光による不要
    なフォトキャリアを除去する事を特徴とした請求項８に
    記載の光半導体素子。
  10. 【請求項１０】 受光素子チップのアノードが一次巻線
    と二次巻線を有するトランスの一次巻線に結合し、二次
    巻線に現れる電圧を増幅器によって増幅するようにした
    事を特徴とする請求項７〜９の何れかに記載の光半導体
    素子。
JP21921896A 1996-07-31 1996-07-31 光半導体素子 Expired - Fee Related JP3436009B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21921896A JP3436009B2 (ja) 1996-07-31 1996-07-31 光半導体素子
DE69721153T DE69721153T2 (de) 1996-07-31 1997-07-28 Verpackung eines optoelektronischen Bauelements
EP97305675A EP0825653B1 (en) 1996-07-31 1997-07-28 Optoelectronic device package
US08/902,580 US6034424A (en) 1996-07-31 1997-07-29 Package and optoelectronic device
KR1019970036435A KR100265456B1 (ko) 1996-07-31 1997-07-31 광반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21921896A JP3436009B2 (ja) 1996-07-31 1996-07-31 光半導体素子

Publications (2)

Publication Number Publication Date
JPH1051024A JPH1051024A (ja) 1998-02-20
JP3436009B2 true JP3436009B2 (ja) 2003-08-11

Family

ID=16732060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21921896A Expired - Fee Related JP3436009B2 (ja) 1996-07-31 1996-07-31 光半導体素子

Country Status (5)

Country Link
US (1) US6034424A (ja)
EP (1) EP0825653B1 (ja)
JP (1) JP3436009B2 (ja)
KR (1) KR100265456B1 (ja)
DE (1) DE69721153T2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275277A (ja) * 1999-03-24 2000-10-06 Ando Electric Co Ltd 電気光学サンプリングプローバ
US6866923B2 (en) * 2000-11-15 2005-03-15 Atlas Roofing Corporation Thermosetting plastic foams and methods of production thereof using adhesion additives
AU2002217845A1 (en) 2000-11-16 2002-05-27 Emcore Corporation Microelectronic package having improved light extraction
US6555903B2 (en) * 2000-12-19 2003-04-29 Truelight Corporation Package structure of hybrid device in optical signal transmitter
US6536958B2 (en) 2000-12-20 2003-03-25 Triquint Technology Holding Co. Optical device package with hermetically bonded fibers
JP3891115B2 (ja) * 2001-04-17 2007-03-14 日亜化学工業株式会社 発光装置
DE10159544A1 (de) * 2001-12-05 2003-06-26 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauelementes und damit hergestelltes Bauelement
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
JP2003258272A (ja) * 2002-02-27 2003-09-12 Sumitomo Electric Ind Ltd 光受信モジュール
US6806547B2 (en) * 2002-03-28 2004-10-19 Sumitomo Electric Industries, Ltd. Light-receiving module
US20030185522A1 (en) * 2002-04-02 2003-10-02 Young Craig A. Bend limiter
TW540816U (en) * 2002-05-30 2003-07-01 Hon Hai Prec Ind Co Ltd Semiconductor package
JP3989350B2 (ja) * 2002-09-30 2007-10-10 新光電気工業株式会社 ガラス端子
US20040076383A1 (en) * 2002-10-17 2004-04-22 Huei Peng Self-aligned metal base/window cap and methods of aligning a laser diode chip to a window cap for high speed semiconductor laser package
DE10255462B4 (de) * 2002-11-25 2005-07-07 Infineon Technologies Ag Elektrische Anordnung und Verfahren zum Herstellen einer elektrischen Anordnung
US7038900B2 (en) * 2003-02-27 2006-05-02 Greatbatch-Sierra, Inc. EMI filter terminal assembly with wire bond pads for human implant applications
KR100464342B1 (ko) 2003-04-14 2005-01-03 삼성전자주식회사 티오-캔 구조의 광 모듈
US7406268B2 (en) * 2003-08-27 2008-07-29 Avago Technologies Limited Optical receiver circuit
JP4470583B2 (ja) 2004-05-21 2010-06-02 住友電気工業株式会社 光半導体装置
US20070096132A1 (en) * 2005-11-01 2007-05-03 Jiahn-Chang Wu Coaxial LED lighting board
JP2007201213A (ja) * 2006-01-27 2007-08-09 Opnext Japan Inc 光受信モジュール
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
JP2010034287A (ja) * 2008-07-29 2010-02-12 Sumitomo Electric Ind Ltd キャップ及び光モジュール
US20100252856A1 (en) * 2009-01-28 2010-10-07 Coretek Opto Corp. Header structure of opto-electronic element and opto-electronic element using the same
DE102011013278B4 (de) * 2011-03-07 2020-06-18 Schott Ag Gehäuse für Hochleistungsleuchtdioden - "1-Lagen-System"
KR101778303B1 (ko) * 2011-04-13 2017-09-13 한국전자통신연구원 고속 신호 전송을 위한 ｔｏ－ｃａｎ(티오-캔) 구조의 광모듈
FR3001578B1 (fr) * 2013-01-31 2015-04-03 New Imaging Technologies Sas Matrice de photodiode a zone dopee absorbant les charges
JP6239970B2 (ja) * 2013-12-25 2017-11-29 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
US10629505B2 (en) * 2015-08-24 2020-04-21 Kyocera Corporation Electronic component mounting package and electronic device using the same
KR102164911B1 (ko) * 2016-04-26 2020-10-13 교세라 가부시키가이샤 반도체 패키지 및 그것을 사용한 반도체 장치
USD877707S1 (en) * 2017-03-30 2020-03-10 Mitsubishi Electric Corporation Semiconductor package
JP6408661B2 (ja) * 2017-07-21 2018-10-17 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
TWI657237B (zh) * 2018-02-21 2019-04-21 茂達電子股份有限公司 光學偵測裝置及光學封裝結構
JP7507682B2 (ja) * 2020-12-28 2024-06-28 新光電気工業株式会社 半導体パッケージ用ステム
KR102455733B1 (ko) * 2022-02-11 2022-10-18 주식회사 지오스테크놀러지 트랜지스터 아웃라인 패키지 제조 장치 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805347A (en) * 1969-12-29 1974-04-23 Gen Electric Solid state lamp construction
DE2509047C3 (de) * 1975-03-01 1980-07-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Kunststoffgehäuse für eine Lumineszenzdiode
JPS6177347A (ja) * 1984-09-21 1986-04-19 Rohm Co Ltd 半導体製造方法
JPS62112389A (ja) * 1985-11-12 1987-05-23 Hitachi Ltd 半導体レ−ザモジユ−ル
US5179461A (en) * 1988-12-06 1993-01-12 Ortel Corporation Broadband optical receiver with passiner tuning network
EP0372742B1 (en) * 1988-12-06 1995-08-16 Ortel Corporation Broadband optical receiver
JPH02230206A (ja) * 1989-03-03 1990-09-12 Fujikura Ltd 光ファイバ融着接続機
JPH0442953A (ja) * 1990-06-06 1992-02-13 Hosiden Corp バーコードリーダ用受光素子
JPH0448784A (ja) * 1990-06-15 1992-02-18 Sumitomo Electric Ind Ltd 受光素子パッケージ
JPH04111477A (ja) * 1990-08-31 1992-04-13 Sumitomo Electric Ind Ltd 受光素子
JPH05243604A (ja) * 1992-02-27 1993-09-21 Eastman Kodak Japan Kk 発光素子
KR100309623B1 (ko) * 1994-02-28 2002-04-24 사토 게니치로 발광다이오드램프및이를이용한매트릭스표시기
JP3047735B2 (ja) * 1994-05-16 2000-06-05 住友電気工業株式会社 光受信モジュ−ルとその製造方法
JPH08276719A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd 自動車用空調装置の日射センサ
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
EP0825653B1 (en) 2003-04-23
DE69721153D1 (de) 2003-05-28
KR980012310A (ko) 1998-04-30
US6034424A (en) 2000-03-07
DE69721153T2 (de) 2004-02-19
EP0825653A2 (en) 1998-02-25
JPH1051024A (ja) 1998-02-20
EP0825653A3 (de) 1998-04-08
KR100265456B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
JP3436009B2 (ja) 光半導体素子
EP0684651B1 (en) Photodetector module and method of making same
US6659659B1 (en) High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding
KR101430634B1 (ko) 광 모듈
US7501661B2 (en) Receiving optical subassembly with an improved high frequency performance
EP0690323B1 (en) Analog photodiode module and method of manufacturing
US10495831B2 (en) Communication receiver
US7056036B2 (en) High speed TO-can based optical module
US20020135036A1 (en) Semiconductor photodetector, semiconductor photo receiver and semiconductor device
US7164193B2 (en) Optical semiconductor apparatus
JP3531456B2 (ja) 受光素子モジュ−ル及びその製造方法
JP2004095869A (ja) 受光素子および受光装置
JP3245838B2 (ja) 半導体レーザ装置
JP2006351610A (ja) 光モジュール
US5841565A (en) Semiconductor device, light-receiving module and method for manufacturing same
Rue et al. High performance 10 Gb/s PIN and APD optical receivers
US5345075A (en) Semiconductor photodetector with dielectric shielding
JP3623144B2 (ja) 光受信モジュ−ル
JP2001326377A (ja) 光受信回路および光受信回路アレー
JPS61218180A (ja) 受光デバイス
US20030094688A1 (en) Method and apparatus for packaging photodetectors
JP3191823B2 (ja) 半導体受光装置
US20030075672A1 (en) Method and apparatus for coupling optical fiber with photodetectors
JPH06138346A (ja) 高速伝送用受光モジュール
JP4228619B2 (ja) 光受信モジュ−ル

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees