JP3399400B2 - 周波数偏移復調回路 - Google Patents
周波数偏移復調回路Info
- Publication number
- JP3399400B2 JP3399400B2 JP10833399A JP10833399A JP3399400B2 JP 3399400 B2 JP3399400 B2 JP 3399400B2 JP 10833399 A JP10833399 A JP 10833399A JP 10833399 A JP10833399 A JP 10833399A JP 3399400 B2 JP3399400 B2 JP 3399400B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- adder
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2676—Blind, i.e. without using known symbols
- H04L27/2679—Decision-aided
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、周波数偏移復調回
路に関し、特に、２以上の周波数帯域を持つ搬送波の同
相（Ｉ）成分と直交（Ｑ）成分とを入力して、前記Ｉ成
分及びＱ成分で定まるＩＱ平面上の信号点を前記ＩＱ平
面の原点を中心に回転させ、各周波数帯域中の各々の信
号ベクトルを中心帯域に復調する周波数偏移復調回路に
関する。
路に関し、特に、２以上の周波数帯域を持つ搬送波の同
相（Ｉ）成分と直交（Ｑ）成分とを入力して、前記Ｉ成
分及びＱ成分で定まるＩＱ平面上の信号点を前記ＩＱ平
面の原点を中心に回転させ、各周波数帯域中の各々の信
号ベクトルを中心帯域に復調する周波数偏移復調回路に
関する。
【０００２】
【従来の技術】従来、ＯＦＤＭ（直交周波数分割多
重）、ＱＰＳＫ（４相位相偏移変調）等のＱＡＭ（直交
振幅変調）等のマルチキャリア方式の通信システムの受
信機においては、変調されたキャリアは受信機で分離さ
れ、原信号が復調される。例えば、特開平１０−０７９
７１８号公報（「多重搬送波信号の周波数補正の方法及
び装置」）にはＯＦＤＭ受信機が開示されている。
重）、ＱＰＳＫ（４相位相偏移変調）等のＱＡＭ（直交
振幅変調）等のマルチキャリア方式の通信システムの受
信機においては、変調されたキャリアは受信機で分離さ
れ、原信号が復調される。例えば、特開平１０−０７９
７１８号公報（「多重搬送波信号の周波数補正の方法及
び装置」）にはＯＦＤＭ受信機が開示されている。
【０００３】図１１に示すように、この公報に記載され
たＯＦＤＭ受信機においては、ベースバンド信号は、Ａ
Ｄ変換機を介して複素乗算器により変調された後、ＦＦ
Ｔに供給される。搬送波干渉を防止するため、自動周波
数制御ユニットと同窓誤差評価ユニットとディジタル制
御発振器とで構成されたフィードバックループは、ベー
スバンド信号の周波数位置を標本化レートと対応する値
に補正する。ＦＦＴ処理自体は、ＯＦＤＭ伝送フレーム
のヌルシンボルからヌルシンボル取得器によって得られ
た特別のインパルスにより起動される。チャンネル評価
ユニットにおいては、既知の基準シンボルの組が、受信
された基準シンボルと比較される。そして、評価された
組は、チャンネル補正ユニットに供給される。チャンネ
ル補正ユニットは、各搬送波の振幅及び位相を補正する
信号路内の４台の乗算器により構成される。そして、補
正結果は、最終的にデインターリーブユニット、ソフト
シンボルデマッパー、及びビタビ復号化器に連続的に供
給される。
たＯＦＤＭ受信機においては、ベースバンド信号は、Ａ
Ｄ変換機を介して複素乗算器により変調された後、ＦＦ
Ｔに供給される。搬送波干渉を防止するため、自動周波
数制御ユニットと同窓誤差評価ユニットとディジタル制
御発振器とで構成されたフィードバックループは、ベー
スバンド信号の周波数位置を標本化レートと対応する値
に補正する。ＦＦＴ処理自体は、ＯＦＤＭ伝送フレーム
のヌルシンボルからヌルシンボル取得器によって得られ
た特別のインパルスにより起動される。チャンネル評価
ユニットにおいては、既知の基準シンボルの組が、受信
された基準シンボルと比較される。そして、評価された
組は、チャンネル補正ユニットに供給される。チャンネ
ル補正ユニットは、各搬送波の振幅及び位相を補正する
信号路内の４台の乗算器により構成される。そして、補
正結果は、最終的にデインターリーブユニット、ソフト
シンボルデマッパー、及びビタビ復号化器に連続的に供
給される。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、上述の回路の複雑化や回路規模の増大化、消費電力
の増大化、等を回避する有効な手段がなく、小回路規模
で省電力のマルチキャリア方式の受信機は実現していな
い。
は、上述の回路の複雑化や回路規模の増大化、消費電力
の増大化、等を回避する有効な手段がなく、小回路規模
で省電力のマルチキャリア方式の受信機は実現していな
い。
【０００５】又、移動通信方式であるｃｄｍａＯｎｅと
の上位互換性を実現するためのＩＭＴ２０００規格（Ｉ
ＴＵ−Ｒ ＴＧ８／１によるＩｎｔｅｒｎａｔｉｏｎａ
ｌＭｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ２０００）では、Ｗ（Ｗｉｄｅｂａｎｄ）−ＣＤＭＡ
等も検討されており、高周波帯域でのマルチキャリア受
信機が必要となっている。ここに、キャリア毎に専門の
受信機を設けて個別に受信を行うものとすると、回路規
模や消費電力が増大する。一方、マルチキャリアをまと
めて単一の受信機で受信し、ディジタルベースバンド処
理部で分離する方式は、明らかに小型で高性能の携帯電
話機に適しているが、如何にしてマルチキャリア同士の
周波数偏移（シフト）を打ち消し、ベースバンドに復調
させるかが問題である。
の上位互換性を実現するためのＩＭＴ２０００規格（Ｉ
ＴＵ−Ｒ ＴＧ８／１によるＩｎｔｅｒｎａｔｉｏｎａ
ｌＭｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ２０００）では、Ｗ（Ｗｉｄｅｂａｎｄ）−ＣＤＭＡ
等も検討されており、高周波帯域でのマルチキャリア受
信機が必要となっている。ここに、キャリア毎に専門の
受信機を設けて個別に受信を行うものとすると、回路規
模や消費電力が増大する。一方、マルチキャリアをまと
めて単一の受信機で受信し、ディジタルベースバンド処
理部で分離する方式は、明らかに小型で高性能の携帯電
話機に適しているが、如何にしてマルチキャリア同士の
周波数偏移（シフト）を打ち消し、ベースバンドに復調
させるかが問題である。
【０００６】そこで、本発明は、マルチキャリアのＣＤ
ＭＡ通信において、小型の携帯端末に適した周波数偏移
復調回路を提供することを課題としている。
ＭＡ通信において、小型の携帯端末に適した周波数偏移
復調回路を提供することを課題としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、搬送波の同相（Ｉ）成分と直交（Ｑ）成
分とを入力するアナログ／ディジタル（Ａ／Ｄ）変換器
と、前記Ｉ成分及びＱ成分で定まるＩＱ平面上の信号ベ
クトルを前記ＩＱ平面の原点を中心に回転させる回転回
路と、１サンプル当たりの周波数偏移に３６０度を乗じ
た値を単位角度として前記単位角度の整数倍の角度を位
相として生成する位相生成回路と、前記位相生成回路の
出力を制御信号に変換する変換回路とを有する周波数偏
移復調回路であって、前記回転回路は、ｍ個の部分回転
回路を縦列接続した回路であって、前記部分回転回路の
各々に前記制御信号を入力し、前記部分回転回路の各々
は、前記ＩＱ平面上の信号ベクトル（Ｉ，Ｑ）を所定角
度ずつ回転させる。前記単位角度Δは、２ m の十進数表
示（ＤＥＣ）と、十進数表示の有理数ＲＮとを用いて、
Δ＝３６０×ＲＮ／ＤＥＣとする。前記位相生成回路
は、クロック回路と、前記クロック回路のクロック信号
を入力するカウンタ回路と、前記カウンタ回路の出力を
自らのキャリー端子に入力する加算回路と、前記加算器
の加算出力を入力するレジスタを備える。前記加算回路
は、前記レジスタの出力と、前記有理数の整数部とを加
算し、前記カウンタ回路は、前記有理数の小数部をｐ／
ｑとして、前記ｑ個の前記クロック信号毎に前記ｐ個の
パルスを出力し、前記単位角度Δの自然数倍の位相Φを
前記レジスタから出力する。
めの本発明は、搬送波の同相（Ｉ）成分と直交（Ｑ）成
分とを入力するアナログ／ディジタル（Ａ／Ｄ）変換器
と、前記Ｉ成分及びＱ成分で定まるＩＱ平面上の信号ベ
クトルを前記ＩＱ平面の原点を中心に回転させる回転回
路と、１サンプル当たりの周波数偏移に３６０度を乗じ
た値を単位角度として前記単位角度の整数倍の角度を位
相として生成する位相生成回路と、前記位相生成回路の
出力を制御信号に変換する変換回路とを有する周波数偏
移復調回路であって、前記回転回路は、ｍ個の部分回転
回路を縦列接続した回路であって、前記部分回転回路の
各々に前記制御信号を入力し、前記部分回転回路の各々
は、前記ＩＱ平面上の信号ベクトル（Ｉ，Ｑ）を所定角
度ずつ回転させる。前記単位角度Δは、２ m の十進数表
示（ＤＥＣ）と、十進数表示の有理数ＲＮとを用いて、
Δ＝３６０×ＲＮ／ＤＥＣとする。前記位相生成回路
は、クロック回路と、前記クロック回路のクロック信号
を入力するカウンタ回路と、前記カウンタ回路の出力を
自らのキャリー端子に入力する加算回路と、前記加算器
の加算出力を入力するレジスタを備える。前記加算回路
は、前記レジスタの出力と、前記有理数の整数部とを加
算し、前記カウンタ回路は、前記有理数の小数部をｐ／
ｑとして、前記ｑ個の前記クロック信号毎に前記ｐ個の
パルスを出力し、前記単位角度Δの自然数倍の位相Φを
前記レジスタから出力する。
【０００８】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。
実施の形態について説明する。
【０００９】図１は、本発明の周波数偏移復調回路のブ
ロック図である。本発明の周波数偏移復調回路の入力
は、直交変調された同相（Ｉ）成分と直交（Ｑ）成分で
あり、各成分は中心キャリア、と２つのサブキャリアＩ
で搬送されてくる。ここに、サブキャリアの周波数は、
中心キャリアに対して定周波数側及び低周波数側に同じ
量だけシフトしているものとする。図１に示すように、
本発明の周波数偏移復調回路は、搬送波の周波数を低い
方にシフトさせる負シフト回路１０２と、搬送波の周波
数をシフトさせない非シフト回路１０３と、搬送波の周
波数を高い方にシフトさせる正シフト回路１０４とを含
んでいる。
ロック図である。本発明の周波数偏移復調回路の入力
は、直交変調された同相（Ｉ）成分と直交（Ｑ）成分で
あり、各成分は中心キャリア、と２つのサブキャリアＩ
で搬送されてくる。ここに、サブキャリアの周波数は、
中心キャリアに対して定周波数側及び低周波数側に同じ
量だけシフトしているものとする。図１に示すように、
本発明の周波数偏移復調回路は、搬送波の周波数を低い
方にシフトさせる負シフト回路１０２と、搬送波の周波
数をシフトさせない非シフト回路１０３と、搬送波の周
波数を高い方にシフトさせる正シフト回路１０４とを含
んでいる。
【００１０】具体的には、本発明の周波数偏移復調回路
においては、受信した搬送波のＩ成分及びＱ成分をアナ
ログディジタル変換器（Ａ／Ｄ）１０１でディジタル量
に変換し、Ａ／Ｄ１０１の出力を、負シフト回路１０
２、非シフト回路１０３、及び正シフト回路１０４に入
力する。変換回路１０９の出力Ｄは、負シフト回路１０
２、及び正シフト回路１０４に入力する。負シフト回路
１０２、非シフト回路１０３、及び正シフト回路１０４
のそれぞれの出力を有限インパルス応答（ＦＩＲ）フィ
ルタ１０５，１０６，１０７を介して出力する。
においては、受信した搬送波のＩ成分及びＱ成分をアナ
ログディジタル変換器（Ａ／Ｄ）１０１でディジタル量
に変換し、Ａ／Ｄ１０１の出力を、負シフト回路１０
２、非シフト回路１０３、及び正シフト回路１０４に入
力する。変換回路１０９の出力Ｄは、負シフト回路１０
２、及び正シフト回路１０４に入力する。負シフト回路
１０２、非シフト回路１０３、及び正シフト回路１０４
のそれぞれの出力を有限インパルス応答（ＦＩＲ）フィ
ルタ１０５，１０６，１０７を介して出力する。
【００１１】図２は、たとえばＣＤＭＡ通信の下り回線
で使用することができるマルチキャリアの一例を示して
いる。この例では、サブキャリアの周波数オフセット
は、たとえば１．２５ＭＨｚであり、チップレートは、
たとえば１．２２８８Ｍｃｐｓである。又、このような
ＣＤＭＡ通信では、データレートは、たとえば１４．４
Ｋｂｐｓとすることができる。この例では、キャリア数
は３であるので、データレートは最大で４３．２Ｋｂｐ
ｓとなる。
で使用することができるマルチキャリアの一例を示して
いる。この例では、サブキャリアの周波数オフセット
は、たとえば１．２５ＭＨｚであり、チップレートは、
たとえば１．２２８８Ｍｃｐｓである。又、このような
ＣＤＭＡ通信では、データレートは、たとえば１４．４
Ｋｂｐｓとすることができる。この例では、キャリア数
は３であるので、データレートは最大で４３．２Ｋｂｐ
ｓとなる。
【００１２】本発明の周波数シフト回路は、このような
マルチキャリア信号を受信すると、それをＡＤ変換器１
０１でディジタル量に変換し、下側帯域であるチャンネ
ル−１の信号Ｉ-1及びＱ-1をＦＩＲフィルタ１０７から
出力し、中心帯域であるチャンネル０の信号Ｉ０及びＱ
０をＦＩＲフィルタ１０６から出力し、上側帯域である
チャンネル＋１の信号Ｉ+1及びＱ+1をＦＩＲフィルタ１
０５から出力する。
マルチキャリア信号を受信すると、それをＡＤ変換器１
０１でディジタル量に変換し、下側帯域であるチャンネ
ル−１の信号Ｉ-1及びＱ-1をＦＩＲフィルタ１０７から
出力し、中心帯域であるチャンネル０の信号Ｉ０及びＱ
０をＦＩＲフィルタ１０６から出力し、上側帯域である
チャンネル＋１の信号Ｉ+1及びＱ+1をＦＩＲフィルタ１
０５から出力する。
【００１３】図３は、位相生成回路１０８のブロック図
である。この位相生成回路について、上述した具体例に
即して説明する。この位相生成回路１０８は、たとえ
ば、ＣＤＭＡ方式のマルチキャリアの高周波信号を復調
する復調回路の周波数シフト回路に使用することもでき
るが、これに限定されるものではない。
である。この位相生成回路について、上述した具体例に
即して説明する。この位相生成回路１０８は、たとえ
ば、ＣＤＭＡ方式のマルチキャリアの高周波信号を復調
する復調回路の周波数シフト回路に使用することもでき
るが、これに限定されるものではない。
【００１４】一例として、各キャリアのチップレート
は、１．２２８８Ｍｃｐｓとする。また、サンプルレー
ト（ｓａｍｐｌｅ ｒａｔｅ）は、１チップを８倍のオ
ーバーサンプルでサンプリングしているものとする。
又、キャリア同士の周波数シフト量は、１．２５ＭＨｚ
とする。すると、１サンプル当たりの周波数シフトδ
は、１．２５ＭＨｚ／（１．２２８８Ｍｃｈｉｐｓ／ｓ
ｅｃ×８ｓａｍｐｌｅｓ／ｃｈｉｐ）であり、約０．１
２７／ｓａｍｐｌｅである。このδに３６０度をかけた
値Δは約４５．７度である。更に、このΔを単位角度と
して、−１８０度から＋１８０度の３６０度に亘る位相
を、たとえば、１３ビットの２進数で表すこととする。
すなわち、３６０度を２13（＝８１９２）等分し、−１
８０度から０度の間に２12（＝４０９６）個、０度から
＋１８０度の間に２12（＝４０９６）個の角度表示点を
等間隔に設ける。「２13」を用いて、（Δ／３６０）を
近似的に表現すると、（１０４１＋２／３）／２13）と
なる。ここに、（十進数「１０４１」）を１３ビットの
２進数Ｚに変換すると、「 ０ ０１００ ０００１
０００１」である。
は、１．２２８８Ｍｃｐｓとする。また、サンプルレー
ト（ｓａｍｐｌｅ ｒａｔｅ）は、１チップを８倍のオ
ーバーサンプルでサンプリングしているものとする。
又、キャリア同士の周波数シフト量は、１．２５ＭＨｚ
とする。すると、１サンプル当たりの周波数シフトδ
は、１．２５ＭＨｚ／（１．２２８８Ｍｃｈｉｐｓ／ｓ
ｅｃ×８ｓａｍｐｌｅｓ／ｃｈｉｐ）であり、約０．１
２７／ｓａｍｐｌｅである。このδに３６０度をかけた
値Δは約４５．７度である。更に、このΔを単位角度と
して、−１８０度から＋１８０度の３６０度に亘る位相
を、たとえば、１３ビットの２進数で表すこととする。
すなわち、３６０度を２13（＝８１９２）等分し、−１
８０度から０度の間に２12（＝４０９６）個、０度から
＋１８０度の間に２12（＝４０９６）個の角度表示点を
等間隔に設ける。「２13」を用いて、（Δ／３６０）を
近似的に表現すると、（１０４１＋２／３）／２13）と
なる。ここに、（十進数「１０４１」）を１３ビットの
２進数Ｚに変換すると、「 ０ ０１００ ０００１
０００１」である。
【００１５】図３に示すように、このような設定の下で
は、位相生成回路１０８は、カウンタ回路２０２と、１
３ビットの加算回路２０３と、１３ビットレジスタ２０
４を有している。
は、位相生成回路１０８は、カウンタ回路２０２と、１
３ビットの加算回路２０３と、１３ビットレジスタ２０
４を有している。
【００１６】そして、加算回路２０３は、１３ビットレ
ジスタ２０４の出力をＡ入力とし、上述した２進数Ｚす
なわち十進数「１０４１」をＢ入力として、Ａ入力とＢ
入力とを加算する。これで、「Ａ＋１０４１」が計算さ
れる。そして、更に、分数２／３を加算して、「Ａ＋
（１０４１＋２／３）」を計算するために、カウンタ２
０２の出力のキャリー信号Ｗを加算回路２０３のキャリ
ー端子Ｃに入力している。
ジスタ２０４の出力をＡ入力とし、上述した２進数Ｚす
なわち十進数「１０４１」をＢ入力として、Ａ入力とＢ
入力とを加算する。これで、「Ａ＋１０４１」が計算さ
れる。そして、更に、分数２／３を加算して、「Ａ＋
（１０４１＋２／３）」を計算するために、カウンタ２
０２の出力のキャリー信号Ｗを加算回路２０３のキャリ
ー端子Ｃに入力している。
【００１７】結局、加算結果「Ａ＋（１０４１＋２／
３）」は、１３ビットレジスタ２０４から位相Φとして
出力される。１３ビットレジスタ２０４は、クロック回
路２０１のタイミング、例えば立ち上がりエッジで、加
算回路２０３の出力を保持する。このように、位相生成
回路１０８は、クロックに同期して、単位角Δの自然数
倍の位相Φを２進数で出力する回路である。
３）」は、１３ビットレジスタ２０４から位相Φとして
出力される。１３ビットレジスタ２０４は、クロック回
路２０１のタイミング、例えば立ち上がりエッジで、加
算回路２０３の出力を保持する。このように、位相生成
回路１０８は、クロックに同期して、単位角Δの自然数
倍の位相Φを２進数で出力する回路である。
【００１８】図４は、カウンタ回路２０２の回路図であ
る。図４に示すように、カウンタ回路２０２は位相生成
のタイミングを示すタイミング信号のクロックをクロッ
ク回路２０１から入力し、このクロックを３分周する。
ここで、このクロックは、サンプルレートに一致させ
る。
る。図４に示すように、カウンタ回路２０２は位相生成
のタイミングを示すタイミング信号のクロックをクロッ
ク回路２０１から入力し、このクロックを３分周する。
ここで、このクロックは、サンプルレートに一致させ
る。
【００１９】カウンタ回路２０２の出力Ｗは、３クロッ
ク期間の内、２クロック期間で“１”となり、１クロッ
ク期間で“０”となる。カウンタ回路２０２は、２個の
Ｄ−フリップフロップ３０１、３０２とＮＯＲゲート３
０３を有している。このカウンタ回路２０２の出力のキ
ャリー信号Ｗを加算回路２０３のキャリー入力端子Ｃに
入力すると、３クロック毎に２が加算されることにな
る。これによって、加算回路２０３の出力には１クロッ
ク当たり２／３が加算される。
ク期間の内、２クロック期間で“１”となり、１クロッ
ク期間で“０”となる。カウンタ回路２０２は、２個の
Ｄ−フリップフロップ３０１、３０２とＮＯＲゲート３
０３を有している。このカウンタ回路２０２の出力のキ
ャリー信号Ｗを加算回路２０３のキャリー入力端子Ｃに
入力すると、３クロック毎に２が加算されることにな
る。これによって、加算回路２０３の出力には１クロッ
ク当たり２／３が加算される。
【００２０】図５は、変換回路１０９のブロック図であ
る。この変換回路１０９は、位相Φを入力して１３個の
部分位相（Φ-1、Φ0、Φ1、・・・、Φ10、Φ11）を生
成し、これらの部分位相に基づいて、１３個の制御信号
Ｄ（Ｄ-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）を生成す
る。
る。この変換回路１０９は、位相Φを入力して１３個の
部分位相（Φ-1、Φ0、Φ1、・・・、Φ10、Φ11）を生
成し、これらの部分位相に基づいて、１３個の制御信号
Ｄ（Ｄ-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）を生成す
る。
【００２１】以下、位相Φから制御信号Ｄを生成するア
ルゴリズムについて説明する。但し、このアルゴリズム
を実行する演算手段は公知のものを用いることができる
ので、図示しない。
ルゴリズムについて説明する。但し、このアルゴリズム
を実行する演算手段は公知のものを用いることができる
ので、図示しない。
【００２２】まず、位相ФをΦ-1に等置する。そして、
Φ-1の値が正である場合は、制御信号Ｄの最上位ビット
であるＤ-1を論理値「０」とするとともに、Φ0 ＝Φ-1
−９０とする。一方、Φ-1の値が負である場合は、Ｄ-1
を論理値「１」とするとともに、Φ0 ＝Φ-1＋９０とす
る。
Φ-1の値が正である場合は、制御信号Ｄの最上位ビット
であるＤ-1を論理値「０」とするとともに、Φ0 ＝Φ-1
−９０とする。一方、Φ-1の値が負である場合は、Ｄ-1
を論理値「１」とするとともに、Φ0 ＝Φ-1＋９０とす
る。
【００２３】次に、先に得られた数値Φ0が正か負かを
みる。正であればＤ0の論理値を「０」にするととも
に、Φ1 ＝Φ0 −θ0 とする。負であればＤ0の論理
値を「１」にするとともに、Φ1 ＝Φ0 ＋θ0とする。
ここで、θ0 ＝ａｒｃｔａｎ（２0 ）とする。
みる。正であればＤ0の論理値を「０」にするととも
に、Φ1 ＝Φ0 −θ0 とする。負であればＤ0の論理
値を「１」にするとともに、Φ1 ＝Φ0 ＋θ0とする。
ここで、θ0 ＝ａｒｃｔａｎ（２0 ）とする。
【００２４】一般的には、θk ＝ａｒｃｔａｎ（２-k）
である。
である。
【００２５】続いて、上記のΦ1が正か負かをみる。正
であればＤ1の論理値を「０」にするとともに、Φ2 ＝
Φ1 −θ1とする。負であればＤ1の論理値を「１」にす
るとともに、Φ2 ＝Φ1 ＋θ1 とする。
であればＤ1の論理値を「０」にするとともに、Φ2 ＝
Φ1 −θ1とする。負であればＤ1の論理値を「１」にす
るとともに、Φ2 ＝Φ1 ＋θ1 とする。
【００２６】ここで、Φkに加減するθkは、Φkの正負
に従い、データセレクタ４０１〜４０４が供給する。Φ
kが正であれば−θkを、Φkが負であれば＋θkを供給す
る。
に従い、データセレクタ４０１〜４０４が供給する。Φ
kが正であれば−θkを、Φkが負であれば＋θkを供給す
る。
【００２７】一般的には、Ｄkの論理値が「１」である
場合には、Φk+1 ＝Φk ＋θkである。又、Ｄkの論理値
が「０」である場合には、Φk+1 ＝Φk −θkである。
場合には、Φk+1 ＝Φk ＋θkである。又、Ｄkの論理値
が「０」である場合には、Φk+1 ＝Φk −θkである。
【００２８】このようにして、Φkを生成すれば、Φkの
数値を順次にできる限り０に近付けることができて、Ｉ
Ｑ平面での信号ベクトルを回転させる回転角度Θの近似
の精度が向上するからである。
数値を順次にできる限り０に近付けることができて、Ｉ
Ｑ平面での信号ベクトルを回転させる回転角度Θの近似
の精度が向上するからである。
【００２９】又、一般に、このｋの値が大になると、ａ
ｒｃｔａｎ（２-k）は近似的に２ａｒｃｔａｎ
（２-k-1）であるから、この方法は一層効果的である。
ｒｃｔａｎ（２-k）は近似的に２ａｒｃｔａｎ
（２-k-1）であるから、この方法は一層効果的である。
【００３０】図６は、正シフト回路１０４のブロック図
である。この正シフト回路は、１３個の制御信号Ｄ（Ｄ
-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）に基づいて、ＩＱ
平面上の信号ベクトルを角度Θだけ回転させる回路であ
り、１３個の部分回転回路（Ｒ-1、Ｒ0、Ｒ1、Ｒ10、Ｒ
11）を縦続接続した回路である。制御信号Ｄ-1、Ｄ0、
Ｄ1、・・・、Ｄ10、Ｄ11は、それぞれ、部分回転回路
Ｒ-1、Ｒ0、Ｒ1、Ｒ10、Ｒ11に入力される。
である。この正シフト回路は、１３個の制御信号Ｄ（Ｄ
-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）に基づいて、ＩＱ
平面上の信号ベクトルを角度Θだけ回転させる回路であ
り、１３個の部分回転回路（Ｒ-1、Ｒ0、Ｒ1、Ｒ10、Ｒ
11）を縦続接続した回路である。制御信号Ｄ-1、Ｄ0、
Ｄ1、・・・、Ｄ10、Ｄ11は、それぞれ、部分回転回路
Ｒ-1、Ｒ0、Ｒ1、Ｒ10、Ｒ11に入力される。
【００３１】図７は、図６の部分回転回路Ｒ-1のブロッ
ク図である。この部分回転回路Ｒ-1は、Ａ／Ｄ１０１の
出力Ｉ，Ｑ、すなわち図６におけるＩ in 、Ｑ in をそれぞ
れ入力して、Ｑ out,-1 とＩout,-1とを出力する回路であ
り、２つの乗算器８０１，８０２と、符号反転器８０３
とからなる。信号Ｑは、乗算器８０１に入力される。
又、信号Ｉは、乗算器８０８０２に入力される。又、制
御信号Ｄ-1は符号反転器８０３及び乗算器８０１とに入
力される。又、符号反転器８０３の出力は乗算器８０２
に入力される。
ク図である。この部分回転回路Ｒ-1は、Ａ／Ｄ１０１の
出力Ｉ，Ｑ、すなわち図６におけるＩ in 、Ｑ in をそれぞ
れ入力して、Ｑ out,-1 とＩout,-1とを出力する回路であ
り、２つの乗算器８０１，８０２と、符号反転器８０３
とからなる。信号Ｑは、乗算器８０１に入力される。
又、信号Ｉは、乗算器８０８０２に入力される。又、制
御信号Ｄ-1は符号反転器８０３及び乗算器８０１とに入
力される。又、符号反転器８０３の出力は乗算器８０２
に入力される。
【００３２】すなわち、この部分回転回路Ｒ-1の入出力
の関係は数式（１）で表わされる。
の関係は数式（１）で表わされる。
【００３３】
【数１】
ただし、この数式（１）においてＤ-1には数値表現を用
いる。すなわち、論理値「１」を数値「１」とし、論理
値「０」を数値「−１」とする。
いる。すなわち、論理値「１」を数値「１」とし、論理
値「０」を数値「−１」とする。
【００３４】部分回転回路Ｒ-1は、信号ベクトル（Ｉ，
Ｑ）を角度θ-1だけ回転させる回路であり、数式（１）
によれば、制御信号Ｄ-1の数値が「−１」の場合には、
θ-1はプラス９０度であり、制御信号Ｄ-1の数値が
「１」の場合には、θ-1はマイナス９０度である。この
ように、部分回転回路Ｒ-1は、信号ベクトルの絶対値を
そのままにして、回転を施す回路である。
Ｑ）を角度θ-1だけ回転させる回路であり、数式（１）
によれば、制御信号Ｄ-1の数値が「−１」の場合には、
θ-1はプラス９０度であり、制御信号Ｄ-1の数値が
「１」の場合には、θ-1はマイナス９０度である。この
ように、部分回転回路Ｒ-1は、信号ベクトルの絶対値を
そのままにして、回転を施す回路である。
【００３５】図８は、部分回転回路Ｒ0 〜Ｒ11のブロッ
ク図である。これらの部分回転回路は、Ｑin,kとＩin,k
とを入力して、Ｑout,kとＩout,kとを出力する回路であ
り、２つの定数乗算器７０１，７０４と、２つの乗算器
７０２，７０５と、２つの加算器７０３，７０６とから
なる。信号Ｉin,kは、乗算器７０３に入力されるととも
に、定数乗算器７０１と乗算器７０２を経た後、乗算器
７０２の出力の符号が反転されて、加算器７０６に入力
される。又、信号Ｑin,kは、乗算器７０６に入力される
とともに、定数乗算器７０４と乗算器７０５を経た後、
加算器７０３に入力される。又、制御信号Ｄkは乗算器
７０２及び７０５に入力される。
ク図である。これらの部分回転回路は、Ｑin,kとＩin,k
とを入力して、Ｑout,kとＩout,kとを出力する回路であ
り、２つの定数乗算器７０１，７０４と、２つの乗算器
７０２，７０５と、２つの加算器７０３，７０６とから
なる。信号Ｉin,kは、乗算器７０３に入力されるととも
に、定数乗算器７０１と乗算器７０２を経た後、乗算器
７０２の出力の符号が反転されて、加算器７０６に入力
される。又、信号Ｑin,kは、乗算器７０６に入力される
とともに、定数乗算器７０４と乗算器７０５を経た後、
加算器７０３に入力される。又、制御信号Ｄkは乗算器
７０２及び７０５に入力される。
【００３６】すなわち、これらの部分回転回路Ｒ0 〜Ｒ
11の入出力の関係は数式（２）であらわされる。
11の入出力の関係は数式（２）であらわされる。
【００３７】
【数２】
ただし、ここでも、この数式（２）においてＤ-1には数
値表現を用いる。すなわち、論理値「１」を数値「１」
とし、論理値「０」を数値「−１」とする。
値表現を用いる。すなわち、論理値「１」を数値「１」
とし、論理値「０」を数値「−１」とする。
【００３８】部分回転回路Ｒk（Ｒ0 〜Ｒ11）は、信号
ベクトル（Ｑin,k、Ｉin,k）を角度θkだけ回転させる
回路であり、数式（２）によれば、制御信号Ｄkの数値
が「−１」の場合には、θkはプラスａｒｃｔａｎ（２
-k）度であり、制御信号Ｄkの数値が「１」の場合に
は、θkはマイナスａｒｃｔａｎ（２-k）度である。こ
のように、部分回転回路Ｒ0 〜Ｒ11は、入力信号ベクト
ル（Ｑin,k、Ｉin,k）を角度θkだけ回転させるが、そ
の回転に伴って、入力信号ベクトルの絶対値Ｚｋｉｎ
は、ｃｏｓθkの逆数倍となる。すなわち、出力信号ベ
クトルの絶対値Ｚｋｏｕｔは（Ｚｉｎ／ｃｏｓθk）と
なる。
ベクトル（Ｑin,k、Ｉin,k）を角度θkだけ回転させる
回路であり、数式（２）によれば、制御信号Ｄkの数値
が「−１」の場合には、θkはプラスａｒｃｔａｎ（２
-k）度であり、制御信号Ｄkの数値が「１」の場合に
は、θkはマイナスａｒｃｔａｎ（２-k）度である。こ
のように、部分回転回路Ｒ0 〜Ｒ11は、入力信号ベクト
ル（Ｑin,k、Ｉin,k）を角度θkだけ回転させるが、そ
の回転に伴って、入力信号ベクトルの絶対値Ｚｋｉｎ
は、ｃｏｓθkの逆数倍となる。すなわち、出力信号ベ
クトルの絶対値Ｚｋｏｕｔは（Ｚｉｎ／ｃｏｓθk）と
なる。
【００３９】以上、部分回転回路の各々について説明し
たが、正シフト回路１０４は、１３個の部分回転回路
（Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11）を縦続接続し
た回路であるから、絶対値Ｚｉｎの信号ベクトル（Ｉ，
Ｑ）が正シフト回路１０４に入力されれば、角度Θだけ
回転され、その絶対値がＺｏｕｔとなって、正シフト回
路１０４から出力される。ここに、角度Θは数式（３）
で表わされ、Ｚｏｕｔは数式（４）で表わされる。
たが、正シフト回路１０４は、１３個の部分回転回路
（Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11）を縦続接続し
た回路であるから、絶対値Ｚｉｎの信号ベクトル（Ｉ，
Ｑ）が正シフト回路１０４に入力されれば、角度Θだけ
回転され、その絶対値がＺｏｕｔとなって、正シフト回
路１０４から出力される。ここに、角度Θは数式（３）
で表わされ、Ｚｏｕｔは数式（４）で表わされる。
【００４０】
【数３】
【００４１】
【数４】
図９は、ｋ、２-k、θk、ｃｏｓθk、及び４５×２-kの
間の対応表である。この対応表によれば、数式（４）の
右辺の分母に現れる定数は、０．６０７２５２９５９１
である。
間の対応表である。この対応表によれば、数式（４）の
右辺の分母に現れる定数は、０．６０７２５２９５９１
である。
【００４２】以上、正シフト回路１０４について説明し
た。次に、負シフト回路１０２について説明する。
た。次に、負シフト回路１０２について説明する。
【００４３】図１０は、負シフト回路１０２のブロック
図である。この負シフト回路は、１３個の制御信号Ｄ
（Ｄ-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）に基づいて、
ＩＱ平面上の信号ベクトルを角度マイナスΘだけ回転さ
せる回路であり、正シフト回路に用いるのと同じ部分回
転回路Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11を縦続接続
している。そして、更に、制御信号Ｄ-1、Ｄ0、Ｄ1、・
・・、Ｄ10、Ｄ11の数値の正負の符号をそれぞれ反転さ
せるための符号反転器ＩＮＶ-1、ＩＮＶ0、ＩＮＶ1、・
・・、ＩＮＶ10、ＩＮＶ11をそれぞれ部分回転回路
Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11に接続している。
図である。この負シフト回路は、１３個の制御信号Ｄ
（Ｄ-1、Ｄ0、Ｄ1、・・・、Ｄ10、Ｄ11）に基づいて、
ＩＱ平面上の信号ベクトルを角度マイナスΘだけ回転さ
せる回路であり、正シフト回路に用いるのと同じ部分回
転回路Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11を縦続接続
している。そして、更に、制御信号Ｄ-1、Ｄ0、Ｄ1、・
・・、Ｄ10、Ｄ11の数値の正負の符号をそれぞれ反転さ
せるための符号反転器ＩＮＶ-1、ＩＮＶ0、ＩＮＶ1、・
・・、ＩＮＶ10、ＩＮＶ11をそれぞれ部分回転回路
Ｒ-1、Ｒ0、Ｒ1、・・・、Ｒ10、Ｒ11に接続している。
【００４４】従って、同一の制御信号に基づいて、正シ
フト回路１０４は、信号ベクトル（Ｉ，Ｑ）をプラスΘ
だけ回転させるのに対して、負シフト回路１０２は、信
号ベクトル（Ｉ，Ｑ）をマイナスΘだけ回転させるので
ある。
フト回路１０４は、信号ベクトル（Ｉ，Ｑ）をプラスΘ
だけ回転させるのに対して、負シフト回路１０２は、信
号ベクトル（Ｉ，Ｑ）をマイナスΘだけ回転させるので
ある。
【００４５】
【発明の効果】以上説明した本発明によれば、マルチキ
ャリア通信、特に、マルチキャリアのＣＤＭＡ通信にお
いて、小型の携帯端末に適した簡単で低消費電力の周波
数偏移復調回路が得られる。本発明の周波数偏移復調回
路は、ＩＱ平面状の信号ベクトルをディジタル演算で回
転させるので、上側及び下側帯域の周波数を極めて高精
度に中心帯域に復調することができる。
ャリア通信、特に、マルチキャリアのＣＤＭＡ通信にお
いて、小型の携帯端末に適した簡単で低消費電力の周波
数偏移復調回路が得られる。本発明の周波数偏移復調回
路は、ＩＱ平面状の信号ベクトルをディジタル演算で回
転させるので、上側及び下側帯域の周波数を極めて高精
度に中心帯域に復調することができる。
【図１】本発明の周波数偏移復調回路のブロック図
【図２】マルチキャリア信号のパワースペクトラムの一
例の模式図
例の模式図
【図３】位相生成回路のブロック図
【図４】位相生成回路の一部であるカウンタ回路のブロ
ック図
ック図
【図５】変換回路のブロック図
【図６】正シフト回路のブロック図
【図７】正シフト回路の初段の部分回転回路のブロック
図
図
【図８】正シフト回路の第２段から最終段に共通の部分
回転回路のブロック図
回転回路のブロック図
【図９】部分回転回路の各段における部分回転角とその
余弦（ｃｏｓｉｎｅ）との対応表
余弦（ｃｏｓｉｎｅ）との対応表
【図１０】負シフト回路のブロック図
【図１１】従来の多重搬送波信号の周波数補正の方法及
び装置
び装置
１０１ Ａ／Ｄ変換器
１０２ 負シフト回路
１０３ 非シフト回路
１０４ 正シフト回路
１０５、１０６、１０７ ＦＩＲフィルタ
１０８ 位相生成回路
１０９ 変換回路
２０１ クロック回路
２０２ カウンタ回路
２０３ 加算回路
２０４ １３ビットレジスタ
３０１、３０２ 遅延フリップフロップ（Ｄ−ＦＦ）
３０３ 排他的論理輪（ＮＯＲ）回路
４０１、４０２、４０３、４０４ データセレクタ
４０９ 信号線
４１０、４１１、４１２、４１３ 加算器
５０１、５０２、５０３、５０４ 部分回転回路
５０９ 信号線
６０１、６０２、６０３、６０４ 部分回転回路
６０５、６０６、６０７、６０８ インバータ
６０９ 信号線
７０１、７０２、７０４、７０５、乗算器
７０３、７０６ 加算器
８０１、８０２、８０３ 乗算器
Ｄ-1、Ｄ0 、…、Ｄ11 制御信号
θ-1、θ0 、…、θ11 部分回転角
Θ 信号ベクトル（Ｉ，Ｑ）の総回転角度
Φ 位相
Ｒ-1、Ｒ0 、…、Ｒ11 部分回転回路
ＩＮＶ-1、ＩＮＶ0 、…、ＩＮＶ11符号反転回路
フロントページの続き
(56)参考文献 特開 平７−46286（ＪＰ，Ａ)
特開 平８−331096（ＪＰ，Ａ)
特開 平９−284242（ＪＰ，Ａ)
特開 平１−151341（ＪＰ，Ａ)
特開 平８−46654（ＪＰ，Ａ)
特開 平７−221806（ＪＰ，Ａ)
特開2000−252866（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 1/00
H04J 11/00
H04L 27/00 - 27/38
H04B 1/69 - 1/713
H04J 13/00 - 13/06
Claims (8)
- 【請求項１】 搬送波の同相（Ｉ）成分と直交（Ｑ）成
分とを入力するアナログ／ディジタル（Ａ／Ｄ）変換器
と、前記Ｉ成分及びＱ成分で定まるＩＱ平面上の信号ベ
クトルを前記ＩＱ平面の原点を中心に回転させる回転回
路と、１サンプル当たりの周波数偏移に３６０度を乗じ
た値を単位角度として前記単位角度の整数倍の角度を位
相として生成する位相生成回路と、前記位相生成回路の
出力を制御信号に変換する変換回路とを有する周波数偏
移復調回路であって、 前記回転回路は、ｍ個の部分回転回路を縦列接続した回
路であって、 前記部分回転回路の各々に前記制御信号を入力し、 前記部分回転回路の各々は、前記ＩＱ平面上の信号ベク
トル（Ｉ，Ｑ）を所定角度ずつ回転させ、 前記単位角度Δは、２ m の十進数表示（ＤＥＣ）と、十
進数表示の有理数ＲＮとを用いて、Δ＝３６０×ＲＮ／
ＤＥＣとし、 前記位相生成回路は、クロック回路と、前記クロック回
路のクロック信号を入力するカウンタ回路と、前記カウ
ンタ回路の出力を自らのキャリー端子に入力する加算回
路と、前記加算器の加算出力を入力するレジスタを備
え、 前記加算回路は、前記レジスタの出力と、前記有理数の
整数部とを加算し、 前記カウンタ回路は、前記有理数の小数部をｐ／ｑとし
て、前記ｑ個の前記クロック信号毎に前記ｐ個のパルス
を出力し、 前記単位角度Δの自然数倍の位相Φを前記レジスタから
出力する ことを特徴とする周波数偏移復調回路。 - 【請求項２】 前記クロック信号の周波数を、前記搬送
波の情報信号のサンプルレートに等しくすることを特徴
とする請求項１記載の周波数偏移復調回路。 - 【請求項３】 前記カウンタ回路は、前記クロック信号
を自らのクロック（ＣＫＣＬＫ）端子に入力する第１遅
延フリップフロップ（Ｄ−ＦＦ）と、前記第１Ｄ−ＦＦ
のＱ端子出力を自らのＤ端子に入力する第２Ｄ−ＦＦ
と、前記第１Ｄ−ＦＦのＱ端子出力と前記第２Ｄ−ＦＦ
のＱ端子出力とを入力する排他的論理和（ＸＯＲ）とを
備え、 前記ＸＯＲ回路の出力を前記第１Ｄ−ＦＦのＤ端子に入
力し、 前記第２Ｄ−ＦＦのＱＢ出力を前記キャリー端子に入力
することを特徴とする請求項１記載の周波数偏移復調回
路。 - 【請求項４】 前記変換回路は、（前記ｍ−２）個のデ
ータセレクタと、（前記ｍ−２）個の加算器とを備え、 前記位相を第１データセレクタ及び第１加算器に入力
し、 前記第１加算器の出力を前記第２セレクタ及び第２加算
器に入力し、 ｊを２以上で（前記ｍ−２）以下の自然数として、時前
記第ｊ加算器の出力を前記第（ｊ＋１）セレクタ及び第
（ｊ＋１）加算器に入力し、 前記加算器の各々の入力に基づいて、前記ｍ個の所定の
制御信号を生成することを特徴とする請求項１記載の周
波数偏移復調回路。 - 【請求項５】 前記ｍ個の所定の制御信号に従って、前
記ＩＱ平面上の信号ベクトル（Ｉ，Ｑ）を所定角度づつ
回転させることを特徴とする請求項４記載の周波数偏移
復調回路。 - 【請求項６】 前記Ａ／Ｄ変換器の出力である前記信号
ベクトル（Ｉ，Ｑ）を入力する第１の前記部分回転回路
は、前記Ｑを入力する第１乗算器と、前記Ｉを入力する
第２乗算器と、第１の前記制御信号Ｄ1を入力する符号
反転器とを備え、 前記信号ベクトル（Ｉ，Ｑ）を、Ｉ1をＤ1×Ｑ、Ｑ1を
マイナスＤ1×Ｉとして信号ベクトル（Ｉ1、Ｑ1）に変
換して出力することを特徴とする請求項５記載の周波数
偏移復調回路。 - 【請求項７】 ｓを２以上で前記ｍ以下の自然数とし
て、信号ベクトル（Ｉ(s-1)，Ｑ(s-1)）を入力する第ｓ
の前記部分回転回路は、前記Ｉ(s-1)を入力する第１加
算器及び第１定数乗算器と、前記Ｑ(s-1)を入力する第
２加算器及び第２定数乗算器と、第ｓの前記制御信号Ｄ
ｓを入力する第３及び第４乗算器とを備え、 前記第１定数乗算器の出力を前記第３乗算器に入力し、
前記第３乗算器の出力を反転して前記第２加算器に入力
し、 前記第２定数乗算器の出力を前記第４乗算器に入力し、
前記第４乗算器の出力を前記第１加算器に入力し、 前記信号ベクトル（Ｉ(s-1)，Ｑ(s-1)）を、Ｉｓを（Ｉ
(s-1)＋２-s×Ｄｓ×Ｑ(s-1)）とするとともにＱｓを
（−２-s×Ｄｓ×Ｉ(s-1)＋Ｑ(s-1)）（マイナスＤ1×
Ｉ）として、信号ベクトル（Ｉｓ、Ｑｓ）に変換して出
力することを特徴とする請求項６記載の周波数偏移復調
回路。 - 【請求項８】 前記回転回路は、前記ｍ個の部分回転回
路を縦列接続し、前記部分回転回路の各々に符号反転回
路をそれぞれ接続した回路であって、 前記符号反転回路の各々に前記制御信号を入力し、 前記部分回転回路の各々は、前記ＩＱ平面上の信号ベク
トル（Ｉ，Ｑ）を所定角度づつ回転させることを特徴と
する請求項４記載の周波数偏移復調回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10833399A JP3399400B2 (ja) | 1999-04-15 | 1999-04-15 | 周波数偏移復調回路 |
| EP20000108255 EP1045561B1 (en) | 1999-04-15 | 2000-04-14 | Frequency correction in multicarrier receivers |
| US09/549,279 US6922451B1 (en) | 1999-04-15 | 2000-04-14 | Frequency shifting circuit and method |
| DE2000630797 DE60030797T2 (de) | 1999-04-15 | 2000-04-14 | Frequenzkorrektur in Mehrträgerempfängern |
| AU27770/00A AU761866B2 (en) | 1999-04-15 | 2000-04-14 | Frequency shifting circuit and method |
| CNB00105662XA CN1298123C (zh) | 1999-04-15 | 2000-04-14 | 频移电路及频移方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10833399A JP3399400B2 (ja) | 1999-04-15 | 1999-04-15 | 周波数偏移復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307531A JP2000307531A (ja) | 2000-11-02 |
| JP3399400B2 true JP3399400B2 (ja) | 2003-04-21 |
Family
ID=14482046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10833399A Expired - Fee Related JP3399400B2 (ja) | 1999-04-15 | 1999-04-15 | 周波数偏移復調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6922451B1 (ja) |
| EP (1) | EP1045561B1 (ja) |
| JP (1) | JP3399400B2 (ja) |
| CN (1) | CN1298123C (ja) |
| AU (1) | AU761866B2 (ja) |
| DE (1) | DE60030797T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3914424B2 (ja) | 2001-11-30 | 2007-05-16 | 速 松永 | 行列・逆行列を利用した変調・復調装置 |
| US7532564B2 (en) * | 2002-09-11 | 2009-05-12 | Intel Corporation | Sub-banded ultra-wideband communications systems |
| US6947449B2 (en) * | 2003-06-20 | 2005-09-20 | Nokia Corporation | Apparatus, and associated method, for communication system exhibiting time-varying communication conditions |
| JP4161054B2 (ja) * | 2003-12-16 | 2008-10-08 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | デジタル信号復調装置 |
| DE10360470B4 (de) * | 2003-12-22 | 2010-11-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Demodulieren eines Empfangssignals |
| US7415245B2 (en) * | 2004-03-31 | 2008-08-19 | Intel Corporation | Pulse shaping signals for ultrawideband communication |
| WO2006033151A1 (ja) * | 2004-09-24 | 2006-03-30 | Fujitsu Limited | 無線受信機およびディジタル復調方法 |
| US20090117938A1 (en) * | 2007-11-02 | 2009-05-07 | Broadcom Corporation | Ic for a high frequency communication device with minimal off chip components |
| US8594155B2 (en) * | 2009-01-06 | 2013-11-26 | Qualcomm Incorporated | Multi-carrier transmitter design on adjacent carriers in a single frequency band on the uplink in W-CDMA/HSPA |
| EP2469740B1 (en) * | 2010-12-22 | 2013-06-26 | Telefonaktiebolaget L M Ericsson (Publ) | Methods and receiver for positioning of clock related spurious signals |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2582463B1 (fr) * | 1985-05-24 | 1995-01-06 | Thomson Video Equip | Dephaseur variable numerique et correcteur de velocite numerique pour magnetoscope utilisant un tel dephaseur |
| JPS6279522A (ja) | 1985-10-03 | 1987-04-11 | Mitsubishi Electric Corp | デイジタル関数計算装置 |
| JPH01151341A (ja) | 1987-12-07 | 1989-06-14 | Nec Corp | Ｐｓｋの復調装置 |
| US4896287A (en) * | 1988-05-31 | 1990-01-23 | General Electric Company | Cordic complex multiplier |
| NL9002489A (nl) * | 1990-11-15 | 1992-06-01 | Philips Nv | Ontvanger. |
| US5550869A (en) * | 1992-12-30 | 1996-08-27 | Comstream Corporation | Demodulator for consumer uses |
| JPH0746286A (ja) | 1993-07-27 | 1995-02-14 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル復調器 |
| JPH07221806A (ja) | 1994-02-08 | 1995-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 一括復調方法および一括復調器 |
| JP3388508B2 (ja) | 1994-07-27 | 2003-03-24 | 日本電信電話株式会社 | ディジタル復調器 |
| US5668749A (en) * | 1995-05-04 | 1997-09-16 | Motorola, Inc. | Circuit for performing arithmetic operations in a demodulator |
| JP2687930B2 (ja) | 1995-05-30 | 1997-12-08 | 日本電気株式会社 | 受信装置 |
| JP2738385B2 (ja) | 1996-04-15 | 1998-04-08 | 日本電気株式会社 | 可変帯域幅周波数分割多重通信方式 |
| EP0822682A1 (en) | 1996-07-05 | 1998-02-04 | Deutsche Thomson-Brandt Gmbh | Method for the frequency correction of multicarrier signals and related apparatus |
| GB9701984D0 (en) * | 1997-01-31 | 1997-03-19 | Digi Media Vision Ltd | Method and apparatus for recovering the amplitude and phase of an input data signal |
| US6097712A (en) * | 1997-06-20 | 2000-08-01 | Nortel Networks Limited | Multi-carrier CDMA communications systems |
| US6104708A (en) * | 1997-08-11 | 2000-08-15 | Bbn Corporation | Wireless data communications system |
| US6317412B1 (en) * | 1997-12-12 | 2001-11-13 | Stanford Telecommunications, Inc. | Increased capacity in an OCDMA system for frequency isolation |
| US6167102A (en) * | 1998-08-03 | 2000-12-26 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method employing a reduced NCO lookup table |
| JP3764827B2 (ja) | 1999-03-01 | 2006-04-12 | 富士通株式会社 | マルチキャリアスペクトル拡散通信における受信機、及び受信方法 |
| US6151368A (en) * | 1999-03-22 | 2000-11-21 | Sicom, Inc. | Phase-noise compensated digital communication receiver and method therefor |
-
1999
- 1999-04-15 JP JP10833399A patent/JP3399400B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-14 AU AU27770/00A patent/AU761866B2/en not_active Ceased
- 2000-04-14 US US09/549,279 patent/US6922451B1/en not_active Expired - Fee Related
- 2000-04-14 EP EP20000108255 patent/EP1045561B1/en not_active Expired - Lifetime
- 2000-04-14 CN CNB00105662XA patent/CN1298123C/zh not_active Expired - Fee Related
- 2000-04-14 DE DE2000630797 patent/DE60030797T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1045561B1 (en) | 2006-09-20 |
| CN1298123C (zh) | 2007-01-31 |
| EP1045561A2 (en) | 2000-10-18 |
| DE60030797T2 (de) | 2007-09-20 |
| CN1271220A (zh) | 2000-10-25 |
| AU2777000A (en) | 2000-10-19 |
| JP2000307531A (ja) | 2000-11-02 |
| DE60030797D1 (de) | 2006-11-02 |
| AU761866B2 (en) | 2003-06-12 |
| EP1045561A3 (en) | 2003-11-19 |
| US6922451B1 (en) | 2005-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| US5757862A (en) | Demodulator, modulation and demodulation system, and demodulation method | |
| US7702034B1 (en) | Parallel processing for programmable wideband digital modulation | |
| JPH0746218A (ja) | ディジタル復調装置 | |
| GB2308514A (en) | A digital oscillator | |
| JP3399400B2 (ja) | 周波数偏移復調回路 | |
| JP2005501436A (ja) | 高効率マルチキャリアフィルタ | |
| EP0771097B1 (en) | Differential detecting apparatus for PSK signals | |
| US7583770B2 (en) | Multiplex signal error correction method and device | |
| US6624691B1 (en) | Demodulator for processing digital signal | |
| US5802111A (en) | Complex constellation point multiplier | |
| US6504879B1 (en) | Digital modulation apparatus | |
| JP4214635B2 (ja) | ディジタル無線装置 | |
| CN100546294C (zh) | 时刻抽出装置及方法与包括该时刻抽出装置的解调装置 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| US20030108122A1 (en) | Digital modulation system, radio communication system, radio communication device | |
| JP4307746B2 (ja) | 搬送波再生回路および復調装置 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| CN113395229B (zh) | 一种适用于π/4-DQPSK的相干解调方法、设备及可读存储介质 | |
| JP2003152817A (ja) | 受信機及びその搬送波再生方法 | |
| EP2381596B1 (en) | Parallel digital filter | |
| JPH10210092A (ja) | 位相検波回路 | |
| JPH0583314A (ja) | 復調回路 | |
| KR100192798B1 (ko) | 직각 위상 편이 복조기의 정합 필터 | |
| JP2943803B1 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |