JP3309898B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3309898B2 JP3309898B2 JP15977397A JP15977397A JP3309898B2 JP 3309898 B2 JP3309898 B2 JP 3309898B2 JP 15977397 A JP15977397 A JP 15977397A JP 15977397 A JP15977397 A JP 15977397A JP 3309898 B2 JP3309898 B2 JP 3309898B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- frequency signal
- operating frequency
- circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路チップの
電源回路に関し、特に複数の動作周波数モードを持つ集
積回路チップに対して安定動作を与える電源回路に関す
る。
電源回路に関し、特に複数の動作周波数モードを持つ集
積回路チップに対して安定動作を与える電源回路に関す
る。
【０００２】
【従来の技術】従来、集積回路チップの電源回路とし
て、共振により発生する電源電圧の振動を抑圧し、回路
の誤動作を防止する設計が行われている。
て、共振により発生する電源電圧の振動を抑圧し、回路
の誤動作を防止する設計が行われている。
【０００３】図２２は従来の電源回路の一例を示す。集
積回路チップ２２０１は大きな負荷を駆動する出力バッ
ファ２２０２やクロックドライバ２２０３を内蔵し、そ
れらは電源線２２０４／グランド線２２０５に接続さ
れ、集積回路チップ２２０１の電源／グランドはチップ
外部から寄生インダクタンス（Ｌ）：２２０６、２２０
７、寄生抵抗（Ｒ）：２２０８〜２２１３、寄生容量
（Ｃ）：２２１４〜２２１７を伴って供給される。電源
系の寄生成分Ｒ,Ｌ,ＣによるＲＬＣ回路の共振点は集積
回路チップの動作周波数およびその高調波と一致しない
ように設計するとともに、オンチップデカップリング容
量２２１４に直列に抵抗２２１２、２２１３を接続する
ことでゲインを抑制し、安定動作を保証する。
積回路チップ２２０１は大きな負荷を駆動する出力バッ
ファ２２０２やクロックドライバ２２０３を内蔵し、そ
れらは電源線２２０４／グランド線２２０５に接続さ
れ、集積回路チップ２２０１の電源／グランドはチップ
外部から寄生インダクタンス（Ｌ）：２２０６、２２０
７、寄生抵抗（Ｒ）：２２０８〜２２１３、寄生容量
（Ｃ）：２２１４〜２２１７を伴って供給される。電源
系の寄生成分Ｒ,Ｌ,ＣによるＲＬＣ回路の共振点は集積
回路チップの動作周波数およびその高調波と一致しない
ように設計するとともに、オンチップデカップリング容
量２２１４に直列に抵抗２２１２、２２１３を接続する
ことでゲインを抑制し、安定動作を保証する。
【０００４】例えば、特開平５−２８７５９号公報で
は、電圧降圧回路を用いた半導体集積回路において、Ｖ
ｃｃピンに加わるサージ電圧に対する耐性を大きくし、
さらに電源電流の大きな変動を抑え、電源電流の変動に
よって発生する雑音を抑えるために、半導体集積回路チ
ップ内のＶｃｃ配線とＶｓｓ配線間にキャパシタンスと
抵抗の直列回路を並置することを提案している。Ｖｃｃ
配線とＶｓｓ配線間に並置したキヤパシタンスはＶｃｃ
ピンに加わるサージ電圧の内部回路への伝播を遅らせ、
また、Ｖｃｃ配線につくＰＮ接合の面積を大きくして流
せる電流量を大きくすることで、Ｖｃｃピンに加わるサ
ージ電圧に対する耐性が大きくなること、また、このキ
ヤパシタンスは半導体チップ外の電源配線のインダクタ
ンスと半導体チップ内の電源配線のキャパシタンスによ
る共振周波数を低くすることにより電源電流の大きな変
化が緩和されること、を述ベている。
は、電圧降圧回路を用いた半導体集積回路において、Ｖ
ｃｃピンに加わるサージ電圧に対する耐性を大きくし、
さらに電源電流の大きな変動を抑え、電源電流の変動に
よって発生する雑音を抑えるために、半導体集積回路チ
ップ内のＶｃｃ配線とＶｓｓ配線間にキャパシタンスと
抵抗の直列回路を並置することを提案している。Ｖｃｃ
配線とＶｓｓ配線間に並置したキヤパシタンスはＶｃｃ
ピンに加わるサージ電圧の内部回路への伝播を遅らせ、
また、Ｖｃｃ配線につくＰＮ接合の面積を大きくして流
せる電流量を大きくすることで、Ｖｃｃピンに加わるサ
ージ電圧に対する耐性が大きくなること、また、このキ
ヤパシタンスは半導体チップ外の電源配線のインダクタ
ンスと半導体チップ内の電源配線のキャパシタンスによ
る共振周波数を低くすることにより電源電流の大きな変
化が緩和されること、を述ベている。
【０００５】また、特開平５−５５４６１号公報では、
雑音吸収用のコンデンサとリードのインダクタンスとが
ＬＣ共振回路を形成しているので、ＬＣ共振周波数が回
路の動作周波数の整数倍になっている場合には、雑音電
流による電源電位の振動が増大するため回路の誤動作を
発生するという欠点を有しているとし、雑音吸収用のコ
ンデンサＣに直列に接続した制動用の、０.２１９√
（Ｌ／Ｃ）≦Ｒ≦０.４３１√Ｌ／Ｃ）の関係を満足す
る抵抗値Ｒの抵抗Ｒを備えることを提案している。
雑音吸収用のコンデンサとリードのインダクタンスとが
ＬＣ共振回路を形成しているので、ＬＣ共振周波数が回
路の動作周波数の整数倍になっている場合には、雑音電
流による電源電位の振動が増大するため回路の誤動作を
発生するという欠点を有しているとし、雑音吸収用のコ
ンデンサＣに直列に接続した制動用の、０.２１９√
（Ｌ／Ｃ）≦Ｒ≦０.４３１√Ｌ／Ｃ）の関係を満足す
る抵抗値Ｒの抵抗Ｒを備えることを提案している。
【０００６】また、特開平６−１８８３２３号公報は半
導体集積回路装置パッケージにおいて、容器体が凹所を
形成している導電性容器体とし、また、電源用配線層の
延長線上に、電源用抵抗チップを上述した並列共振回路
が形成されないように介挿することを提案している。
導体集積回路装置パッケージにおいて、容器体が凹所を
形成している導電性容器体とし、また、電源用配線層の
延長線上に、電源用抵抗チップを上述した並列共振回路
が形成されないように介挿することを提案している。
【０００７】また、特開昭６０−７４４６７号公報で
は、ＭＯＳ型集積回路の出力バッファを高速に動作させ
た場合２次的に発生する、電源間容量と集積回路外の電
源線のインダクタンス成分の共振による振動をできるだ
け小さくおさえ、かつ集積回路の出力バッファの動作速
度を損わない電源回路を提供するために、電源線に共振
を防止する抵抗素子を設けることを提案している。
は、ＭＯＳ型集積回路の出力バッファを高速に動作させ
た場合２次的に発生する、電源間容量と集積回路外の電
源線のインダクタンス成分の共振による振動をできるだ
け小さくおさえ、かつ集積回路の出力バッファの動作速
度を損わない電源回路を提供するために、電源線に共振
を防止する抵抗素子を設けることを提案している。
【０００８】また、特開昭５７−１４９７６３号公報は
急激な電流変化を生ずる負荷と電源との間に、該負荷の
急激な電流変化により現れる電源端子の電流変化を小さ
くするためのインピーダンス手段を接続し、電源端子の
電流変化が小さい集積回路装置を提供可能とするもので
ある。
急激な電流変化を生ずる負荷と電源との間に、該負荷の
急激な電流変化により現れる電源端子の電流変化を小さ
くするためのインピーダンス手段を接続し、電源端子の
電流変化が小さい集積回路装置を提供可能とするもので
ある。
【０００９】
【発明が解決しようとする課題】これらの従来技術は、
以下のような点で問題がある。
以下のような点で問題がある。
【００１０】第１の問題点は、共振の抑制のためにオン
チップデカップリング容量に直列に追加接続される抵抗
は本来のデカップリング容量の機能を損う、ということ
である。その理由は、スイッチングによる電源降下を補
うためのデカップリング容量からの電荷供給は追加接続
される抵抗を介して行われるため、抵抗値が大きいと電
荷の供給が不十分となってしまうためである。
チップデカップリング容量に直列に追加接続される抵抗
は本来のデカップリング容量の機能を損う、ということ
である。その理由は、スイッチングによる電源降下を補
うためのデカップリング容量からの電荷供給は追加接続
される抵抗を介して行われるため、抵抗値が大きいと電
荷の供給が不十分となってしまうためである。
【００１１】第２の問題点は、共振点をずらす電源系設
計を行った場合でも、動作周波数が広範囲に及ぶと共振
周波数を動作周波数範囲から外すのが困難である、とい
うことである。その理由は、広範囲な周波数から共振点
を移動するためには寄生成分を大きく変化させる必要性
が生じ、それら回路の配置のための面積が大きくなるた
めである。
計を行った場合でも、動作周波数が広範囲に及ぶと共振
周波数を動作周波数範囲から外すのが困難である、とい
うことである。その理由は、広範囲な周波数から共振点
を移動するためには寄生成分を大きく変化させる必要性
が生じ、それら回路の配置のための面積が大きくなるた
めである。
【００１２】本発明の目的は、以上の従来技術の問題点
に鑑み、複数の動作周波数モードでの安定した動作を保
証可能な電源供給を実現する電源回路を提供することに
ある。
に鑑み、複数の動作周波数モードでの安定した動作を保
証可能な電源供給を実現する電源回路を提供することに
ある。
【００１３】本発明の他の目的は、小面積で複数の動作
周波数モードでの安定した動作を保証可能な電源供給を
実現する電源回路を提供することにある。
周波数モードでの安定した動作を保証可能な電源供給を
実現する電源回路を提供することにある。
【００１４】
【課題を解決するための手段】本発明の電源回路は、動
作周波数に応じて電源系の共振点を変化させるための制
御回路を用意する。
作周波数に応じて電源系の共振点を変化させるための制
御回路を用意する。
【００１５】電源系はパッケージ、ボンディングワイ
ヤ、オンチップデカップリング容量、電源配線、ダンピ
ング抵抗等におけるの寄生抵抗、寄生インダクタンス、
寄生容量によりＲＬＣ共振回路を形成し、共振点を持
つ。従来、電源系共振回路は出力バッファやクロックド
ライバ等の動作周波数とは共振点をずらすように、電源
ピン数、オンチップ容量値、ダンピング抵抗値を決定し
ていたが、ここでは、さらに、動作周波数に応じて共振
点を移動可能とする。動作周波数が高い場合は容量成
分、インダクタンス成分を大きくして共振点を下げ、動
作周波数が低い場合は容量成分、インダクタンス成分を
小さくして共振点を上げる。このように、動作周波数に
応じて共振点を変化させる。さらに、従来、共振点での
ゲインを低下するため、容量成分に直列に接続する抵抗
成分を大きくする回路設計も行われていたが、単にゲイ
ンを低下させるだけでは本来のオンチップ容量の目的で
あるデカップリング効果が低下する。これを共振点の移
動とあわせて行うことで、デカップリング容量に直列接
続する抵抗値をできるだけ小さくする。
ヤ、オンチップデカップリング容量、電源配線、ダンピ
ング抵抗等におけるの寄生抵抗、寄生インダクタンス、
寄生容量によりＲＬＣ共振回路を形成し、共振点を持
つ。従来、電源系共振回路は出力バッファやクロックド
ライバ等の動作周波数とは共振点をずらすように、電源
ピン数、オンチップ容量値、ダンピング抵抗値を決定し
ていたが、ここでは、さらに、動作周波数に応じて共振
点を移動可能とする。動作周波数が高い場合は容量成
分、インダクタンス成分を大きくして共振点を下げ、動
作周波数が低い場合は容量成分、インダクタンス成分を
小さくして共振点を上げる。このように、動作周波数に
応じて共振点を変化させる。さらに、従来、共振点での
ゲインを低下するため、容量成分に直列に接続する抵抗
成分を大きくする回路設計も行われていたが、単にゲイ
ンを低下させるだけでは本来のオンチップ容量の目的で
あるデカップリング効果が低下する。これを共振点の移
動とあわせて行うことで、デカップリング容量に直列接
続する抵抗値をできるだけ小さくする。
【００１６】本発明により共振点の移動を複数の動作周
波数モードの動作可能周波数範囲全域に対して行うので
はなく、必要な動作周波数モード毎に共振点を移動する
だけですみ、さらに共振点の移動が十分でない周波数や
高調波成分が問題になる周波数では抵抗成分によりゲイ
ン抑制を図ればよいため、安定な電源の供給を効率よく
実現可能である。
波数モードの動作可能周波数範囲全域に対して行うので
はなく、必要な動作周波数モード毎に共振点を移動する
だけですみ、さらに共振点の移動が十分でない周波数や
高調波成分が問題になる周波数では抵抗成分によりゲイ
ン抑制を図ればよいため、安定な電源の供給を効率よく
実現可能である。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
の形態の構成を示す電源回路図である。集積回路チップ
１０１は大きな負荷を駆動する出力バッファ１０２やク
ロックドライバ１０３を内蔵し、それらは電源線１０４
／グランド線１０５に接続され、集積回路チップ１０１
の電源／グランドはチップ外部から寄生インダクタンス
（Ｌ）１０６、１０７、寄生抵抗（Ｒ）１０８〜１１
３、寄生容量（Ｃ）１１４〜１１７を伴って供給され
る。動作周波数信号発生回路１２０は動作モード信号ま
たはクロック信号と基準周波数信号を入力１２１とし、
その出力の動作周波数信号１２２は電源系の寄生成分Ｒ
ＬＣを変更し、ＲＬＣ回路の共振点の移動およびゲイン
の調整を行う。共振点を移動することにより動作周波数
が共振周波数と一致するのを避け、ゲインを調整するこ
とにより共振を抑制し、安定動作を保証する。
て図面を参照して詳細に説明する。図１は本発明の実施
の形態の構成を示す電源回路図である。集積回路チップ
１０１は大きな負荷を駆動する出力バッファ１０２やク
ロックドライバ１０３を内蔵し、それらは電源線１０４
／グランド線１０５に接続され、集積回路チップ１０１
の電源／グランドはチップ外部から寄生インダクタンス
（Ｌ）１０６、１０７、寄生抵抗（Ｒ）１０８〜１１
３、寄生容量（Ｃ）１１４〜１１７を伴って供給され
る。動作周波数信号発生回路１２０は動作モード信号ま
たはクロック信号と基準周波数信号を入力１２１とし、
その出力の動作周波数信号１２２は電源系の寄生成分Ｒ
ＬＣを変更し、ＲＬＣ回路の共振点の移動およびゲイン
の調整を行う。共振点を移動することにより動作周波数
が共振周波数と一致するのを避け、ゲインを調整するこ
とにより共振を抑制し、安定動作を保証する。
【００１８】次に、本発明の第１の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１９】図２は本発明の第１の実施の形態を示すエ
ンコーダを含む動作周波数信号発生回路図である。２２
０は図１の周波数信号発生回路１２０に相当する。集積
回路チップの動作周波数を決定する動作モード信号２２
１を入力して、周波数に応じた寄生成分制御を行うため
にエンコーダ２２３により符号化した動作周波数信号２
２２を得る。
ンコーダを含む動作周波数信号発生回路図である。２２
０は図１の周波数信号発生回路１２０に相当する。集積
回路チップの動作周波数を決定する動作モード信号２２
１を入力して、周波数に応じた寄生成分制御を行うため
にエンコーダ２２３により符号化した動作周波数信号２
２２を得る。
【００２０】図３はエンコーダ２２３の機能、動作モー
ド信号入力２２１と動作周波数信号出力２２２の関係の
一例を示したものである。動作モード信号が２ビットＩ
Ｎ1、ＩＮ0で入力され（ＩＮ1、ＩＮ0）＝（１０）、
（０１）、（００）がそれぞれ高速、中速、低速におい
て、動作周波数信号が８ビットＯＵＴ7〜ＯＵＴ0で、そ
れぞれ（１１１１１１１１）、（００００１１１１）、
（０００００００１）を出力する。周波数が高くなるほ
ど１の数が下位から増加する符号化を行うようにしてあ
るが、それは被制御系が重みを持たない場合に有効であ
る。図４はエンコーダ２２３の機能、動作モード信号入
力２２１と動作周波数信号出力２２２の関係の別の一例
を示したものである。動作モード信号が２ビットＩＮ
1、ＩＮ0で入力され（ＩＮ1、ＩＮ0）＝（１０）、（０
１）、（００）がそれぞれ高速、中速、低速において、
動作周波数信号が８ビットＯＵＴ7〜ＯＵＴ0で、それぞ
れ（００００１０００）、（０００００１００）、（０
００００００１）を出力する。周波数が高くなるほど１
が上位ビットに立ち、図３の１の数を２進数表現した符
号化を行う。被制御系が重みを持つ場合に有効であり、
動作周波数信号出力ビット数も図３の例に比ベて削減可
能である。
ド信号入力２２１と動作周波数信号出力２２２の関係の
一例を示したものである。動作モード信号が２ビットＩ
Ｎ1、ＩＮ0で入力され（ＩＮ1、ＩＮ0）＝（１０）、
（０１）、（００）がそれぞれ高速、中速、低速におい
て、動作周波数信号が８ビットＯＵＴ7〜ＯＵＴ0で、そ
れぞれ（１１１１１１１１）、（００００１１１１）、
（０００００００１）を出力する。周波数が高くなるほ
ど１の数が下位から増加する符号化を行うようにしてあ
るが、それは被制御系が重みを持たない場合に有効であ
る。図４はエンコーダ２２３の機能、動作モード信号入
力２２１と動作周波数信号出力２２２の関係の別の一例
を示したものである。動作モード信号が２ビットＩＮ
1、ＩＮ0で入力され（ＩＮ1、ＩＮ0）＝（１０）、（０
１）、（００）がそれぞれ高速、中速、低速において、
動作周波数信号が８ビットＯＵＴ7〜ＯＵＴ0で、それぞ
れ（００００１０００）、（０００００１００）、（０
００００００１）を出力する。周波数が高くなるほど１
が上位ビットに立ち、図３の１の数を２進数表現した符
号化を行う。被制御系が重みを持つ場合に有効であり、
動作周波数信号出力ビット数も図３の例に比ベて削減可
能である。
【００２１】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２２】図５は本発明の第２の実施の形態を示すシ
フトレジスタとレジスタを含む動作周波数信号発生回路
図である。５２０は図１の周波数信号発生回路１２０に
相当する。基準周波数信号５２４は内部クロック信号５
２１に比ベて低周波な信号とする。シフトレジスタ５２
５はシフト入力が電源、クロック入力が内部クロック信
号５２１、リセット入力が基準周波数信号５２４となっ
ている。
フトレジスタとレジスタを含む動作周波数信号発生回路
図である。５２０は図１の周波数信号発生回路１２０に
相当する。基準周波数信号５２４は内部クロック信号５
２１に比ベて低周波な信号とする。シフトレジスタ５２
５はシフト入力が電源、クロック入力が内部クロック信
号５２１、リセット入力が基準周波数信号５２４となっ
ている。
【００２３】内部クロック信号５２１と基準周波数信号
５２４を入力し、シフトレジスタ５２５とレジスタ５２
６の組み合わせで内部クロック信号５２１の周波数を判
定し、周波数に応じた寄生成分制御を行うための動作周
波数信号５２２を生成する。周波数が高くなるほど１の
数が下位から増加する符号化を実現するものである。
５２４を入力し、シフトレジスタ５２５とレジスタ５２
６の組み合わせで内部クロック信号５２１の周波数を判
定し、周波数に応じた寄生成分制御を行うための動作周
波数信号５２２を生成する。周波数が高くなるほど１の
数が下位から増加する符号化を実現するものである。
【００２４】図６は、第２の実施の形態における動作周
波数信号発生回路の動作を示すタイムチャートを示す。
シフトレジスタ５２５は立ち上がりエッジで変化し、出
力ＩＮ7〜ＩＮ0は基準周波数信号５２４が０のとき、内
部クロックが変化する度に下位ビットから順に１が立っ
ていく。レジスタ５２６は立ち上がりエッジトリガフリ
ップフロップであり、基準周波数信号５２４が立ち上が
った時点でのシフトレジスタ出力をラッチする。この例
では動作周波数信号５２２は全て１に変化する。また、
シフトレジスタ５２５のリセット入力には基準周波数信
号５２４が接続しており、動作周波数信号５２２のレジ
スタ５２６へのラッチ後、リセットされる。この構成で
は基準周波数信号５２４が０の期間中の内部クロック信
号５２１の変化回数だけシフトレジスタ５２５ではシフ
トが生じるため、シフトレジスタ５２５とレジスタ５２
６のビット数は基準周波数信号の半周期間に高周波数動
作モードにおけるクロック信号の変化回数分を用意する
必要がある。
波数信号発生回路の動作を示すタイムチャートを示す。
シフトレジスタ５２５は立ち上がりエッジで変化し、出
力ＩＮ7〜ＩＮ0は基準周波数信号５２４が０のとき、内
部クロックが変化する度に下位ビットから順に１が立っ
ていく。レジスタ５２６は立ち上がりエッジトリガフリ
ップフロップであり、基準周波数信号５２４が立ち上が
った時点でのシフトレジスタ出力をラッチする。この例
では動作周波数信号５２２は全て１に変化する。また、
シフトレジスタ５２５のリセット入力には基準周波数信
号５２４が接続しており、動作周波数信号５２２のレジ
スタ５２６へのラッチ後、リセットされる。この構成で
は基準周波数信号５２４が０の期間中の内部クロック信
号５２１の変化回数だけシフトレジスタ５２５ではシフ
トが生じるため、シフトレジスタ５２５とレジスタ５２
６のビット数は基準周波数信号の半周期間に高周波数動
作モードにおけるクロック信号の変化回数分を用意する
必要がある。
【００２５】次に、本発明の第３の実施の形態にっいて
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２６】図７は本発明の第３の実施の形態を示すカ
ウンタとレジスタを含む動作周波数信号発生回路図であ
る。７２０は図１の周波数信号発生回路１２０に相当す
る。基準周波数信号７２４は内部クロック信号７２１に
比ベて低周波な信号とする。カウンタ７２７は信号入力
が内部クロック信号７２１、リセット入力が基準周波数
信号７２４となっている。内部クロック信号７２１と基
準周波数信号７２４を入力し、カウンタ７２７とレジス
タ７２６の組み合わせで内部クロック信号７２１の周波
数を判定し、周波数に応じた寄生成分制御を行うための
動作周波数信号７２２を生成する。動作周波数信号を２
進数表現で得る符号化を実現するものである。
ウンタとレジスタを含む動作周波数信号発生回路図であ
る。７２０は図１の周波数信号発生回路１２０に相当す
る。基準周波数信号７２４は内部クロック信号７２１に
比ベて低周波な信号とする。カウンタ７２７は信号入力
が内部クロック信号７２１、リセット入力が基準周波数
信号７２４となっている。内部クロック信号７２１と基
準周波数信号７２４を入力し、カウンタ７２７とレジス
タ７２６の組み合わせで内部クロック信号７２１の周波
数を判定し、周波数に応じた寄生成分制御を行うための
動作周波数信号７２２を生成する。動作周波数信号を２
進数表現で得る符号化を実現するものである。
【００２７】図８に図７の動作周波数信号生成回路７２
０の動作を示すタイムチャートを示す。
０の動作を示すタイムチャートを示す。
【００２８】カウンタ７２７は内部クロック数をカウン
トし、出力ＩＮ7〜ＩＮ0は基準周波数信号７２４が０の
とき、内部クロックが変化する度に２進数表現でカウン
トアップしていく。レジスタ７２６は立ち上がりエッジ
トリガフリップフロップであり、基準周波数信号７２４
が立ち上がった時点でのカウンタ出力をラッチする。こ
の例では動作周波数信号７２２はＯＵＴ3が１に変化す
る。また、カウンタ７２７のリセット入力には基準周波
数信号７２４が接続しており、動作周波数信号７２２の
レジスタ７２６へのラッチ後、リセットされる。この構
成では基準周波数信号７２４が０の期間中の内部クロッ
ク信号７２１の変化回数だけカウントアップが生じるた
め、カウンタとレジスタのビット数は基準周波数信号の
半周期間に高周波数動作モードにおけるクロック信号の
変化回数の２進数表現に必要な分を用意する必要があ
る。
トし、出力ＩＮ7〜ＩＮ0は基準周波数信号７２４が０の
とき、内部クロックが変化する度に２進数表現でカウン
トアップしていく。レジスタ７２６は立ち上がりエッジ
トリガフリップフロップであり、基準周波数信号７２４
が立ち上がった時点でのカウンタ出力をラッチする。こ
の例では動作周波数信号７２２はＯＵＴ3が１に変化す
る。また、カウンタ７２７のリセット入力には基準周波
数信号７２４が接続しており、動作周波数信号７２２の
レジスタ７２６へのラッチ後、リセットされる。この構
成では基準周波数信号７２４が０の期間中の内部クロッ
ク信号７２１の変化回数だけカウントアップが生じるた
め、カウンタとレジスタのビット数は基準周波数信号の
半周期間に高周波数動作モードにおけるクロック信号の
変化回数の２進数表現に必要な分を用意する必要があ
る。
【００２９】次に、本発明の第４の実施の形態にっいて
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００３０】図９は本発明の第４の実施の形態を示す容
量値変更回路図である。９１４は図１の電源系の寄生容
量であるオンチップデカップリング容量１１４に相当す
る。容量値を変化させることで共振点を移動する。容量
９３１、９３２とスイッチ用のトランジスタ９４１、９
４２から構成する。
量値変更回路図である。９１４は図１の電源系の寄生容
量であるオンチップデカップリング容量１１４に相当す
る。容量値を変化させることで共振点を移動する。容量
９３１、９３２とスイッチ用のトランジスタ９４１、９
４２から構成する。
【００３１】制御のための動作周波数信号９２２により
スイッチがオン状態のトランジスタ数を調整することに
より所望の容量値を得る。また、容量値の重みを変える
ことにより、動作周波数信号９２２に重みを持たせるこ
とにより信号線数の削減も可能である。
スイッチがオン状態のトランジスタ数を調整することに
より所望の容量値を得る。また、容量値の重みを変える
ことにより、動作周波数信号９２２に重みを持たせるこ
とにより信号線数の削減も可能である。
【００３２】図１０〜１２は、各種の容量回路を示す図
である。
である。
【００３３】図１０は容量をＭＯＳトランジスタ１０３
１、１０３２で実現したものである。端子０は低電位に
接続する端子を示し、端子１は高電位に接続する端子を
示す。ｎＭＯＳ：１０３２では端子１をゲート端子、端
子０をソース端子、ドレイン端子に接続する。ｐＭＯ
Ｓ：１０３１では端子０をゲート端子、端子１をソース
端子、ドレイン端子に接続する。
１、１０３２で実現したものである。端子０は低電位に
接続する端子を示し、端子１は高電位に接続する端子を
示す。ｎＭＯＳ：１０３２では端子１をゲート端子、端
子０をソース端子、ドレイン端子に接続する。ｐＭＯ
Ｓ：１０３１では端子０をゲート端子、端子１をソース
端子、ドレイン端子に接続する。
【００３４】図１１は容量を拡散層で実現したものであ
る。端子０は低電位に接続する端子を示し、端子１は高
電位に接続する端子を示す。ｐ+拡散：１１３１では端
子０を拡散層に、端子１をｎーｗｅｌｌコンタクトに接
続する。ｎ+拡散：１１３２では端子１を拡散層に、端
子０をｐーｗｅｌｌコンタクトに接続する。図ではｐ型
基板を用いているため、ｐーｗｅｌｌ電位は基板と同電
位となるため、端子０はグランド電位とする必要があ
る。
る。端子０は低電位に接続する端子を示し、端子１は高
電位に接続する端子を示す。ｐ+拡散：１１３１では端
子０を拡散層に、端子１をｎーｗｅｌｌコンタクトに接
続する。ｎ+拡散：１１３２では端子１を拡散層に、端
子０をｐーｗｅｌｌコンタクトに接続する。図ではｐ型
基板を用いているため、ｐーｗｅｌｌ電位は基板と同電
位となるため、端子０はグランド電位とする必要があ
る。
【００３５】図１２は容量を配線層１２３１、１２３２
で実現したものである。端子０は低電位に接続する端子
を示し、端子１は高電位に接続する端子を示す。１層目
配線１２３１、２層目配線１２３２にそれぞれ端子０、
端子１を接続し、ｎーｗｅｌｌに端子１を接続すること
により、サンドイッチ構造の容量を実現できる。
で実現したものである。端子０は低電位に接続する端子
を示し、端子１は高電位に接続する端子を示す。１層目
配線１２３１、２層目配線１２３２にそれぞれ端子０、
端子１を接続し、ｎーｗｅｌｌに端子１を接続すること
により、サンドイッチ構造の容量を実現できる。
【００３６】図１３はＲＬＣ回路の周波数特性の容量値
依存を示した図である。角周波数ω＝１／√（ＬＣ）が
共振点となり、ピークを持つ。また、ω＞１／ＣＲで減
衰する。容量値を大きくすると共振点を低くするととも
にカットオフ角周波数を低下可能である（同図
（ｂ））。容量値を小さくするとカットオフ角周波数が
上昇するが共振点を高くできる（同図（ｃ））。
依存を示した図である。角周波数ω＝１／√（ＬＣ）が
共振点となり、ピークを持つ。また、ω＞１／ＣＲで減
衰する。容量値を大きくすると共振点を低くするととも
にカットオフ角周波数を低下可能である（同図
（ｂ））。容量値を小さくするとカットオフ角周波数が
上昇するが共振点を高くできる（同図（ｃ））。
【００３７】次に、本発明の第５の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００３８】図１４は本発明の第５の実施の形態を示す
インダクタンス値変更回路図ある。インダクタンス値変
更回路１４０６、１４０７は図１の電源系の寄生インダ
クタンス成分１０６、１０７に相当する。インダクタン
スは高周波数電流に対して高インピーダンスとなるた
め、電源系のインダクタンス値が高いことは問題である
が、値を変化することで共振点を移動可能である。同図
（ｂ）に示すように、パッケージの電源端子１４６５と
電源パッド１４６１はボンディングワイヤ１４６３で接
続され、パッケージのグランド端子１４６６とグランド
パッド１４６２はボンディングワイヤ１４６４で接続さ
れる。電源端子１４６１と内部電源端子１４０４、グラ
ンド端子１４６２と内部グランド端子１４０５のそれぞ
れにスイッチ用のトランジスタ１４４１（または１４４
２）を配置し、制御のための動作周波数信号１４２２に
より電源グランドピン数を調整することにより、所望の
インダクタンス値を得る。また、インダクタンス値の重
みを変えることにより、動作周波数信号１４２２に重み
を持たせることにより信号線数の削減も可能である。
インダクタンス値変更回路図ある。インダクタンス値変
更回路１４０６、１４０７は図１の電源系の寄生インダ
クタンス成分１０６、１０７に相当する。インダクタン
スは高周波数電流に対して高インピーダンスとなるた
め、電源系のインダクタンス値が高いことは問題である
が、値を変化することで共振点を移動可能である。同図
（ｂ）に示すように、パッケージの電源端子１４６５と
電源パッド１４６１はボンディングワイヤ１４６３で接
続され、パッケージのグランド端子１４６６とグランド
パッド１４６２はボンディングワイヤ１４６４で接続さ
れる。電源端子１４６１と内部電源端子１４０４、グラ
ンド端子１４６２と内部グランド端子１４０５のそれぞ
れにスイッチ用のトランジスタ１４４１（または１４４
２）を配置し、制御のための動作周波数信号１４２２に
より電源グランドピン数を調整することにより、所望の
インダクタンス値を得る。また、インダクタンス値の重
みを変えることにより、動作周波数信号１４２２に重み
を持たせることにより信号線数の削減も可能である。
【００３９】図１５はＲＬＣ回路の周波数特性のインダ
クタンス値依存を示したものである。インダクタンス値
を大きくすると共振点が低下する（同図（ｂ））。イン
ダクタンス値を小さくすると共振点が上昇する（同図
（ｃ））。通常はインダクタンスでの電圧降下を避ける
ため、電源ピン数は最大となるよう選択する。
クタンス値依存を示したものである。インダクタンス値
を大きくすると共振点が低下する（同図（ｂ））。イン
ダクタンス値を小さくすると共振点が上昇する（同図
（ｃ））。通常はインダクタンスでの電圧降下を避ける
ため、電源ピン数は最大となるよう選択する。
【００４０】次に、本発明の第６の実施の形態について
図面を参照して詳細に説明する。図１６は本発明の第６
の実施の形態を示す抵抗値変更回路図である。抵抗値変
更回路１６１０、１６１１は図１の電源系の寄生抵抗成
分１１０〜１１３に相当する。抵抗値を変化することで
カットオフ周波数を変化させることができる。抵抗１６
３１、１６３２とスイッチ用のトランジスタ１６４１、
１６４２から構成する。制御のための動作周波数信号１
６２２によりスイッチがオン状態のトランジスタ数を調
整することにより所望の抵抗値を得る。また、抵抗値の
重みを変えることにより、動作周波数信号１６２２に重
みを持たせることにより信号線数の削減も可能である。
抵抗が内部回路の電源／グランド端子に直列に接続され
る場合、電圧降下が生じる。電源／グランド端子に直列
に接続されるのではなくデカップリング容量に直列に接
続する場合、デカップリングの効果は減少する。
図面を参照して詳細に説明する。図１６は本発明の第６
の実施の形態を示す抵抗値変更回路図である。抵抗値変
更回路１６１０、１６１１は図１の電源系の寄生抵抗成
分１１０〜１１３に相当する。抵抗値を変化することで
カットオフ周波数を変化させることができる。抵抗１６
３１、１６３２とスイッチ用のトランジスタ１６４１、
１６４２から構成する。制御のための動作周波数信号１
６２２によりスイッチがオン状態のトランジスタ数を調
整することにより所望の抵抗値を得る。また、抵抗値の
重みを変えることにより、動作周波数信号１６２２に重
みを持たせることにより信号線数の削減も可能である。
抵抗が内部回路の電源／グランド端子に直列に接続され
る場合、電圧降下が生じる。電源／グランド端子に直列
に接続されるのではなくデカップリング容量に直列に接
続する場合、デカップリングの効果は減少する。
【００４１】図１７〜１９は各種の抵抗回路を示す図で
ある。
ある。
【００４２】図１７は抵抗をＭＯＳトランジスタ１７３
１〜１７３４で実現したものである。端子０：１７５０
は低電位に接続する端子を示し、端子１：１７５１は高
電位に接続する端子を示す。トランジスタのゲート端子
はバイアス電圧（Ｖrefｐ、Ｖrefｎ）に接続した場合と
ドレイン端子に接続した場合を示す。
１〜１７３４で実現したものである。端子０：１７５０
は低電位に接続する端子を示し、端子１：１７５１は高
電位に接続する端子を示す。トランジスタのゲート端子
はバイアス電圧（Ｖrefｐ、Ｖrefｎ）に接続した場合と
ドレイン端子に接続した場合を示す。
【００４３】図１８は抵抗をポリシリコン層１８３１で
実現したものである。
実現したものである。
【００４４】図１９は抵抗を拡散層１９３１、１９３２
で実現したものである。ｐ+拡散層１９３２はｎーｗｅｌ
ｌに形成し、ｎ+拡散１９３１はｐーｗｅｌｌに形成す
る。拡散層とｗｅｌｌ間には電流が流れないように、ｎ
ーｗｅｌｌとｐーｗｅｌｌの電位はそれぞれ電源とグラン
ド、又はｐ+拡散層電位以上とｎ+拡散層電位以下となる
ように設計する。
で実現したものである。ｐ+拡散層１９３２はｎーｗｅｌ
ｌに形成し、ｎ+拡散１９３１はｐーｗｅｌｌに形成す
る。拡散層とｗｅｌｌ間には電流が流れないように、ｎ
ーｗｅｌｌとｐーｗｅｌｌの電位はそれぞれ電源とグラン
ド、又はｐ+拡散層電位以上とｎ+拡散層電位以下となる
ように設計する。
【００４５】図２０はＲＬＣ回路の周波数特性の抵抗値
依存を示したものである。角周波数ω＝１／√（ＬＣ）
が共振点となり、ピークを持つ。また、ω＞１／ＣＲで
減衰する。抵抗値を大きくするとカットオフ角周波数を
低下可能であり、ゲインも抑制可能である。
依存を示したものである。角周波数ω＝１／√（ＬＣ）
が共振点となり、ピークを持つ。また、ω＞１／ＣＲで
減衰する。抵抗値を大きくするとカットオフ角周波数を
低下可能であり、ゲインも抑制可能である。
【００４６】但し、図２１は直列抵抗を持つオンチップ
デカップリング容量からの放電特性を示した図である。
短い時間（ｔ）で電圧（Ｖc）が零に近づくほど、必要
な電荷を高速に供給可能であり、デカップリング効果が
高いことを示す。抵抗が大きいほどデカップリング効果
は小さくなる。
デカップリング容量からの放電特性を示した図である。
短い時間（ｔ）で電圧（Ｖc）が零に近づくほど、必要
な電荷を高速に供給可能であり、デカップリング効果が
高いことを示す。抵抗が大きいほどデカップリング効果
は小さくなる。
【００４７】
【発明の効果】第１の効果は、電源共振ノイズを小さく
できることである。その理由は、動作周波数に応じて電
源系共振回路の共振点を移動するとともに、適宜ゲイン
を抑制可能であるためである。
できることである。その理由は、動作周波数に応じて電
源系共振回路の共振点を移動するとともに、適宜ゲイン
を抑制可能であるためである。
【００４８】第２の効果は、スイッチングノイズを小さ
くできることである。その理由は、同じゲインであって
もオンチップ容量に直列接続する抵抗を小さくできる可
能性があり、その場合スイッチングノイズの吸収特性に
優れるためである。
くできることである。その理由は、同じゲインであって
もオンチップ容量に直列接続する抵抗を小さくできる可
能性があり、その場合スイッチングノイズの吸収特性に
優れるためである。
【００４９】第３の効果は、効率よい電源回路の実現で
ある。その理由は、広い動作周波数範囲から動作点を移
動するのでなく、各動作モードにおける周波数および高
調波からの移動ですむため、移動に必要な寄生成分の値
が小さくすむため、小面積での実現が可能になるためで
ある。以上のように本発明では安定動作に欠かせない低
ノイズ電源供給を効率よく実現できる。
ある。その理由は、広い動作周波数範囲から動作点を移
動するのでなく、各動作モードにおける周波数および高
調波からの移動ですむため、移動に必要な寄生成分の値
が小さくすむため、小面積での実現が可能になるためで
ある。以上のように本発明では安定動作に欠かせない低
ノイズ電源供給を効率よく実現できる。
【図１】本発明の実施の形態を示す電源回路図
【図２】本発明の第１の実施の形態を示すエンコーダを
含む動作周波数信号発生回路図
含む動作周波数信号発生回路図
【図３】図２の符号化の一例を示す表
【図４】図２の符号化の別の一例を示す表
【図５】本発明の第２の実施の形態を示すシフトレジス
タとレジスタを含む動作周波数信号発生回路図
タとレジスタを含む動作周波数信号発生回路図
【図６】図５の動作を示すタイミングチヤート
【図７】本発明の第３の実施の形態を示すカウンタとレ
ジスタを含む動作周波数信号発生回路図
ジスタを含む動作周波数信号発生回路図
【図８】図７の動作を示すタイミングチヤート
【図９】本発明の第４の実施の形態を示す容量値変化回
路図
路図
【図１０】ＭＯＳ容量回路図
【図１１】拡散容量回路図
【図１２】配線容量回路図
【図１３】ＲＬＣ回路の容量値依存の周波数特性図
【図１４】本発明の第５の実施の形態を示すインダクタ
ンス値変化回路図
ンス値変化回路図
【図１５】ＲＬＣ回路のインダクタンス値依存の周波数
特性図
特性図
【図１６】本発明の第６の実施の形態を示す抵抗値変化
回路図
回路図
【図１７】ＭＯＳ抵抗回路図
【図１８】ポリシリコン抵抗回路図
【図１９】拡散抵抗回路図
【図２０】ＲＬＣ回路の容量値依存の周波数特性図
【図２１】直列抵抗を有するオンチップデカップリング
容量のデカップリング特性図
容量のデカップリング特性図
【図２２】従来例の電源回路図
１０１ 集積回路チップ １０２ 出力バッファ １０３ クロックドライバ １０４ チップ内電源線 １０５ チップ内グランド線 １０６、１０７ 寄生インダクタンス １０８〜１１３ 寄生抵抗 １１４〜１１７ 寄生容量 １２０ 動作周波数信号発生回路 １２１ 入力 １２２ 動作周波数信号 ２２０ 動作周波数信号発生回路 ２２１ 動作モード信号 ２２２ 動作周波数信号 ２２３ エンコーダ ５２０ 動作周波数信号発生回路 ５２２ 動作周波数信号 ５２４ 基準周波数信号 ５２５ シフトレジスタ ５２６ レジスタ ７２０ 動作周波数信号発生回路 ７２２ 動作周波数信号 ７２４ 基準周波数信号 ７２６ レジスタ ７２７ カウンタ ９２２ 動作周波数信号 ９３１、９３２ 容量 ９４１ ｐＭＯＳトランジスタ ９４２ ｎＭＯＳトランジスタ １０３１ ｐＭＯＳ容量 １０３２ ｎＭＯＳ容量 １１３１ ｐ+拡散容量 １１３２ ｎ+拡散容量 １２３１ １層目配線 １２３２ ２層目配線 １４０１ 集積回路チップ １４０４ チップ内電源線 １４０５ チップ内グランド線 １４２２ 動作周波数信号 １４３１，１４３２ 容量 １４４１ ｐＭＯＳトランジスタ １４４２ ｎＭＯＳトランジスタ １４６１，１４６２ 電源パッドまたはグランドパッド １４６３，１４６４ ボンディングワイヤ １４６５，１４６６ パッケージ電源端子またはパッケ
ージグランド端子 １６２２ 動作周波数信号 １６３１，１６３２ 抵抗 １６４１ ｐＭＯＳトランジスタ １６４２ ｎＭＯＳトランジスタ １７３１，１７３３ ｐＭＯＳトランジスタ １７３２，１７３４ ｎＭＯＳトランジスタ ２２０１ 集積回路チップ ２２０２ 出力バッファ ２２０３ クロックドライバ ２２０４ チップ内電源線 ２２０５ チップ内グランド線 ２２０６，２２０７ 寄生インダクタンス ２２０８〜２２１３ 寄生抵抗 ２２１４〜２２１７ 寄生容量
ージグランド端子 １６２２ 動作周波数信号 １６３１，１６３２ 抵抗 １６４１ ｐＭＯＳトランジスタ １６４２ ｎＭＯＳトランジスタ １７３１，１７３３ ｐＭＯＳトランジスタ １７３２，１７３４ ｎＭＯＳトランジスタ ２２０１ 集積回路チップ ２２０２ 出力バッファ ２２０３ クロックドライバ ２２０４ チップ内電源線 ２２０５ チップ内グランド線 ２２０６，２２０７ 寄生インダクタンス ２２０８〜２２１３ 寄生抵抗 ２２１４〜２２１７ 寄生容量
フロントページの続き (56)参考文献 特開 平４−129247（ＪＰ，Ａ) 特開 平５−55461（ＪＰ，Ａ) 特開 平４−212512（ＪＰ，Ａ) 特開 平８−321582（ＪＰ，Ａ) 特開 平７−183766（ＪＰ，Ａ) 特開 平１−100944（ＪＰ，Ａ) 特開 平５−28759（ＪＰ，Ａ) 特開 昭57−149763（ＪＰ，Ａ) 特開 平４−61256（ＪＰ，Ａ) 特開 平３−136364（ＪＰ，Ａ) 特開 平９−18201（ＪＰ，Ａ) 特開 平４−77009（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H01L 27/04,21/82
Claims (8)
- 【請求項１】 複数の動作周波数モードを持つ集積回路
チップにおいて、電源供給系に寄生する抵抗、インダク
タンス、容量による共振点を動作周波数信号に応じて変
化させることを特徴とする電源回路。 - 【請求項２】 動作周波数信号が、符号化機能を有し動
作周波数モード信号を入力とする動作周波数信号生成回
路の出力である請求項１記載の電源回路。 - 【請求項３】 動作周波数信号生成回路が、エンコーダ
を含むことを特徴とする請求項２記載の電源回路。 - 【請求項４】 動作周波数信号が、基準周波数での規格
化機能を有し特定の周波数信号である基準周波数信号と
内部クロック信号を入力とする動作周波数信号生成回路
の出力である請求項１記載の電源回路。 - 【請求項５】 基準周波数での規格化機能を有する動作
周波数信号生成回路がレジスタとシフトレジスタ又はカ
ウンタの組合せ構成を含むことを特徴とする請求項４記
載の電源回路。 - 【請求項６】 電源供給系に動作周波数信号に応じて値
の変化する容量回路を有する請求項１記載の電源回路。 - 【請求項７】 電源供給系に動作周波数信号に応じて値
の変化するインダクタンス回路を有する請求項１記載の
電源回路。 - 【請求項８】 電源供給系に動作周波数信号に応じて値
の変化する抵抗回路を有する請求項１記載の電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15977397A JP3309898B2 (ja) | 1997-06-17 | 1997-06-17 | 電源回路 |
| US09/094,022 US6057729A (en) | 1997-06-17 | 1998-06-09 | Power circuit |
| DE19826735A DE19826735B4 (de) | 1997-06-17 | 1998-06-16 | Stromversorgungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15977397A JP3309898B2 (ja) | 1997-06-17 | 1997-06-17 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH117330A JPH117330A (ja) | 1999-01-12 |
| JP3309898B2 true JP3309898B2 (ja) | 2002-07-29 |
Family
ID=15700956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15977397A Expired - Fee Related JP3309898B2 (ja) | 1997-06-17 | 1997-06-17 | 電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6057729A (ja) |
| JP (1) | JP3309898B2 (ja) |
| DE (1) | DE19826735B4 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593668B2 (en) * | 1999-12-30 | 2003-07-15 | Intel Corporation | Method and apparatus for multifrequency power distribution |
| JP4420156B2 (ja) * | 2000-06-14 | 2010-02-24 | 日本電気株式会社 | 半導体装置 |
| WO2002071311A2 (en) * | 2001-03-07 | 2002-09-12 | Halpern John Wolfgang | Mobile phone communications system with increased functionality |
| TW533357B (en) * | 2001-12-14 | 2003-05-21 | Via Tech Inc | Method of hot switching the data transmission rate of bus |
| JP3919624B2 (ja) * | 2002-07-24 | 2007-05-30 | 三菱電機株式会社 | パワーデバイス駆動回路 |
| JP5055787B2 (ja) * | 2006-02-20 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置 |
| WO2007108047A1 (ja) | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 電源ノイズを抑制可能とする半導体装置 |
| JP2009016559A (ja) * | 2007-07-04 | 2009-01-22 | Ricoh Co Ltd | 半導体集積回路 |
| JP4524303B2 (ja) * | 2007-10-04 | 2010-08-18 | 富士通株式会社 | 共振点を動的に変更する半導体集積回路 |
| JP5241193B2 (ja) * | 2007-10-16 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5579369B2 (ja) * | 2008-01-24 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| JP5731759B2 (ja) | 2010-04-23 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | デカップリング回路及び半導体集積回路 |
| JP5153856B2 (ja) * | 2010-11-22 | 2013-02-27 | 株式会社日立製作所 | 半導体装置 |
| JP5776768B2 (ja) | 2011-05-06 | 2015-09-09 | 富士通株式会社 | 半導体集積回路およびその制御方法 |
| CN103959457B (zh) * | 2011-11-14 | 2016-10-12 | 日本电气株式会社 | 去耦电路和半导体集成电路 |
| JP5831282B2 (ja) | 2012-02-16 | 2015-12-09 | 株式会社ソシオネクスト | アナログデジタル変換装置 |
| JP6065480B2 (ja) | 2012-09-14 | 2017-01-25 | 株式会社リコー | 半導体集積回路および電子回路 |
| EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
| JP6176045B2 (ja) * | 2013-10-07 | 2017-08-09 | 株式会社ソシオネクスト | 集積回路、および制御方法 |
| US9608624B2 (en) * | 2014-03-06 | 2017-03-28 | Mediatek Inc. | Apparatus for performing signal driving with aid of metal oxide semiconductor field effect transistor |
| WO2016072023A1 (ja) * | 2014-11-07 | 2016-05-12 | 株式会社ソシオネクスト | 半導体集積回路 |
| US10026735B2 (en) * | 2016-11-23 | 2018-07-17 | Qualcomm Incorporated | Decoupling capacitor with metal programmable knee frequency |
| JP7073913B2 (ja) * | 2018-05-30 | 2022-05-24 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737757A (en) * | 1972-05-15 | 1973-06-05 | Nasa | Parasitic suppressing circuit |
| JPS57149763A (en) * | 1981-03-12 | 1982-09-16 | Nec Corp | Integrated circuit device |
| JPS6074467A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | Ｍｏｓ型集積回路 |
| US4764736A (en) * | 1984-10-01 | 1988-08-16 | Matsushita Electric Industrial Co., Ltd. | Amplifier for high frequency signal |
| JPH04130659A (ja) * | 1990-09-20 | 1992-05-01 | Fujitsu Ltd | 半導体集積回路 |
| JP2784406B2 (ja) * | 1990-12-21 | 1998-08-06 | 日本電信電話株式会社 | 半導体集積回路装置パッケ―ジ |
| JP3184251B2 (ja) * | 1991-07-25 | 2001-07-09 | 株式会社日立製作所 | 半導体装置 |
| JP2715724B2 (ja) * | 1991-08-27 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路 |
| JP3137454B2 (ja) * | 1992-09-22 | 2001-02-19 | 富士通株式会社 | 半導体集積回路の電源回路 |
| JP3240030B2 (ja) * | 1994-04-06 | 2001-12-17 | ソニー株式会社 | 周波数変調回路 |
| DE19521663A1 (de) * | 1995-06-14 | 1996-12-19 | Philips Patentverwaltung | Integrierter Schaltkreis mit Spannungsregelschaltung |
| JPH0973780A (ja) * | 1995-09-01 | 1997-03-18 | Toshiba Corp | 半導体集積回路 |
| US5680106A (en) * | 1995-10-27 | 1997-10-21 | International Business Machines Corporation | Multibit tag with stepwise variable frequencies |
| JPH10171583A (ja) * | 1996-12-05 | 1998-06-26 | Wacom Co Ltd | 位置検出装置およびその位置指示器 |
-
1997
- 1997-06-17 JP JP15977397A patent/JP3309898B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-09 US US09/094,022 patent/US6057729A/en not_active Expired - Lifetime
- 1998-06-16 DE DE19826735A patent/DE19826735B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19826735A1 (de) | 1998-12-24 |
| JPH117330A (ja) | 1999-01-12 |
| US6057729A (en) | 2000-05-02 |
| DE19826735B4 (de) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3309898B2 (ja) | 電源回路 | |
| US7692997B2 (en) | Semiconductor integrated circuit device | |
| JP4428504B2 (ja) | 半導体集積回路装置 | |
| JP2888898B2 (ja) | 半導体集積回路 | |
| US7145929B2 (en) | Driver circuit and method for driving an electronic component | |
| JPH11163359A (ja) | Ｓｏｉ構造のｃｍｏｓ回路 | |
| JP2002325019A (ja) | 出力ドライバおよび高周波補償方法 | |
| JP3993473B2 (ja) | 半導体集積回路装置 | |
| US7304506B2 (en) | Differential output circuit and semiconductor device having the same | |
| US6054751A (en) | Semiconductor integrated circuit | |
| KR100476506B1 (ko) | 저출력커패시턴스를갖는오프칩드라이버 | |
| US20080029846A1 (en) | Semiconductor Device | |
| JP2670651B2 (ja) | 出力装置 | |
| JP3883114B2 (ja) | 半導体装置 | |
| Serneels et al. | Design of High Voltage xDSL Line Drivers in Standard CMOS | |
| US5557235A (en) | Semiconductor device comprising a grounding pad near a reference signal pad and a capacitor between the pads | |
| US5535152A (en) | Semiconductor chip having a low-noise power supply arrangement | |
| JPH03153066A (ja) | 半導体集積回路 | |
| JP2541325B2 (ja) | 出力バツフア回路 | |
| JP3190191B2 (ja) | 出力バッファ回路 | |
| KR100505617B1 (ko) | 반도체 집적회로의 출력버퍼 | |
| JPH0440863B2 (ja) | ||
| US7915952B2 (en) | Semiconductor integrated circuit | |
| JPH0541091A (ja) | 半導体集積回路 | |
| JP2005184298A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |