[go: up one dir, main page]

JP3187254B2 - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP3187254B2
JP3187254B2 JP21478294A JP21478294A JP3187254B2 JP 3187254 B2 JP3187254 B2 JP 3187254B2 JP 21478294 A JP21478294 A JP 21478294A JP 21478294 A JP21478294 A JP 21478294A JP 3187254 B2 JP3187254 B2 JP 3187254B2
Authority
JP
Japan
Prior art keywords
circuit
picture
elements
electrode
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21478294A
Other languages
English (en)
Other versions
JPH0876088A (ja
Inventor
修 佐々木
一郎 白木
学 松浦
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21478294A priority Critical patent/JP3187254B2/ja
Priority to US08/523,606 priority patent/US5790213A/en
Priority to KR1019950029659A priority patent/KR0177048B1/ko
Publication of JPH0876088A publication Critical patent/JPH0876088A/ja
Application granted granted Critical
Publication of JP3187254B2 publication Critical patent/JP3187254B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像信号によって画像
を表示する液晶表示パネル等の画像表示装置に関する。
【０００２】
【従来の技術】従来、画像表示装置としての液晶表示装
置では、透明絶縁基板上、あるいは半導体基板上に画像
を表示するためのセル状の液晶を有する各絵素が２次元
マトリクス状に設けられており、上記各絵素を駆動する
ための信号配線、走査配線が各絵素の境界線に沿ってそ
れぞれ設けられている。
【０００３】各絵素内には、上記信号配線および走査配
線からの画像信号を断接するスイッチング素子としてト
ランジスタ（主にＮchまたはＰchのＭＯＳトランジスタ
１素子からなる）が形成され、絵素内の残り領域に絵素
電極を形成することで、液晶表示装置の１絵素を構成し
ている。
【０００４】従来の液晶表示装置の１絵素の構成を図１
５、図１６（図１５は等価回路、図１６は概略平面図）
に示す。
【０００５】各絵素では、図１５および図１６に示すよ
うに、絵素５３の１方の電極である絵素電極５３ａが、
信号配線５２とスイッチング素子５１のソース−ドレイ
ンの端子間を介して接続されており、またスイッチング
素子５１のゲート端子は走査配線５４に接続されてい
る。
【０００６】例えば、走査配線５４がアクティブとなっ
てスイッチング素子５１がＯＮとなると、スイッチング
素子５１を通して信号配線５２の絵素データが絵素５３
に書き込まれる。次に、走査配線５４が非アクティブと
なってスイッチング素子５１がＯＦＦになった後も、絵
素５３に保持された電荷により、絵素５３の液晶に電界
が印加され続けて表示画像が維持されることになる。
【０００７】しかし、絵素５３を形成する液晶にリーク
抵抗が存在するため、絵素５３に蓄積された電荷が、こ
のリーク抵抗を介して、リーク電流として漏れ出すこと
になり、ＯＮ状態の液晶の電界が低下して、各絵素５３
におけるコントラストの低下やフリッカー等の表示品位
の低下という問題を生じている。
【０００８】これらの問題を解決するために、ＣＭＯＳ
／ソースフォロア回路／サンプルホールド回路、その他
表示画像の品位向上のために絵素電極５３ａを駆動する
駆動回路を複数のトランジスタ、コンデンサ等の回路素
子を用いて、各絵素５３内に形成することが考えられ
る。
【０００９】すなわち、特開平４−３１０９２５号公
報では、絵素の駆動回路にバッファアンプを設ける提案
をしている。上記公報について図１７により説明する
と、スイッチングトランジスタ５１と保持容量であるコ
ンデンサ５５、それにバッファアンプ５６で構成され、
スイッチングトランジスタ５１のゲートには走査配線５
４、ソースには信号配線５２が接続されている。
【００１０】走査配線５４によりスイッチングトランジ
スタ５１がオンし、コンデンサ５５に所定の電圧を書き
込んだ後、その電圧を保持するが（その時、スイッチン
グトランジスタ５１はオフ）バッファアンプ５６の入力
インピーダンスは高抵抗であるので、コンデンサ５５で
保持する電圧はリークせずに、バッファアンプ５６の電
源ＶDDより電流を供給し続けることができる。それによ
り、液晶ＣL のリーク抵抗が小さくても、ＯＮ状態の液
晶に対して所定の電界を保持することが可能となる。
【００１１】さらに、特願平４−２２１７７４号公報
では、そのバッファアンプにＣＭＯＳ構成を採用し、液
晶に対して正負の極性の電界をそれぞれ保持できる回路
を提案している。
【００１２】ここで、近年の画像表示装置のデバイスに
求められている要求を挙げると、高品位テレビ（ＨＤＴ
Ｖ）等への対応により、絵素の開口率アップと微細化、
および高速走査の要求がある。
【００１３】高速化については、移動度が低い、例えば
アモルファスシリコンでは、移動度が 0.1〜０.5 cm2Ｖ
-1Ｓ-1程度であるので、通常の駆動方法では高速化は困
難であるが、移動度が高い、例えば多結晶シリコンや、
単結晶シリコンを用いてトランジスタを形成すれば高速
化を図ることができる。
【００１４】絵素の開口率については、前記の公報に
より、絵素電極（上記公報では反射電極）の下に絵素電
極の駆動回路を配置することで開口率を上げる手段を開
示している。
【００１５】上記のまたは公報の回路を、多結晶シ
リコンや単結晶シリコンによってトランジスタを形成す
れば、高速でリークが少なく、しかもトランジスタの形
成が微細にできるので、絵素の微細化を可能にする回路
を構成することができる。
【００１６】次に、上記の多結晶シリコンを用いたＮch
トランジスタの構成、および製造方法について図１８に
より説明する。
【００１７】まず、ガラス基板６０上に、二酸化シリコ
ン（SiO2）からなるベースコート（図示せず）を形成
し、その上にアモルファスシリコン膜をプラズマＣＶＤ
等によりデポジションし、さらに上記アモルファスシリ
コン膜を固相成長あるいはレーザー結晶化させることに
より、ノンドープの多結晶シリコン（以下ポリシリコ
ン）を形成し、それを熱酸化しゲート酸化膜６１を形成
する。
【００１８】上記ゲート酸化膜６１の上に、ゲート電極
６２をアルミニウム（Ａｌ）により形成した後、Ｎchト
ランジスタを形成する場合には、ボロンイオン等のｎ型
イオンを所定位置にそれぞれ打ち込み、ｎ+ 型のポリシ
リコンをゲート電極の両側に形成してソース６３、ドレ
イン６４をそれぞれ形成する。なお、Ｐchトランジスタ
を形成する場合には、リンイオン等のｐ型イオンを同様
に打ち込む。
【００１９】前記ゲート酸化膜６１およびゲート電極６
２の上に、陽極酸化により、陽極酸化膜６５を形成す
る。その後、層間絶縁膜６６を形成し、その層間絶縁膜
６６の所定の位置にコンタクトを開け、アルミニウムか
らなるソース配線６７、ドレイン配線６８をそれぞれ形
成し、最後に、どちらか一方が、絵素電極となる透明導
電膜（ＩＴＯ）６９に接続され絵素７０のトランジスタ
を形成する。
【００２０】ところで、ゲート電極６２上の陽極酸化膜
６５は、アルミニウムからなるゲート電極６２の耐熱性
を上げるための他に、ソース６７、ドレイン６８間のチ
ャンネル抵抗やオフ電流に関係して、Ｐch、Ｎchトラン
ジスタのそれぞれで製造方法を変える場合がある。
【００２１】しかし、上記対策でも、以下の課題があ
る。多結晶シリコン、単結晶シリコンで形成するトラン
ジスタは外部光が直接照射されると、トランジスタの光
リーク電流の発生をもたらし、また、電磁波によっても
リーク電流が発生する。
【００２２】これらによって、トランジスタのオフ電流
の増加を招き、絵素容量に蓄積された電荷をリーク電流
として直ちに放電してしまい、表示画像のコントラスト
不足、フリッカーなどの表示品位の低下を引き起こすと
いう課題を生じている。
【００２３】また、反射電極下に信号配線、電源配線が
配置されるので、配線と反射電極の間で容量結合が生
じ、表示電位へのクロストークを発生するという課題も
生じている。
【００２４】そこで、上記の各課題を考慮し、絶縁層を
介してスイッチング素子を覆うように反射電極を形成す
ることにより、外部光を遮断して光リーク電流を低減す
る提案がされている。
【００２５】すなわち、特開昭５５−６２４８０号公
報では、トランジスタの拡散層より多結晶シリコンを用
いて引き出し、拡散層は絶縁膜を介してアルミによる液
晶駆動電極で覆う提案が開示されている。
【００２６】さらに、特開昭５６−８３７８１号公報
では、トランジスタとコンデンサからなる駆動回路上を
単位絵素として反射電極を形成する案が開示されてい
る。
【００２７】また、特開昭５７−３１１５９号公報で
は、トランジスタの拡散層と接続する多結晶シリコン層
の上に、絶縁層を介して液晶駆動電極（第２メタル層）
との間、遮光用金属層（第１メタル層）を設ける２層メ
タル構造が開示されている。
【００２８】また、特開平２−２４５７４１号公報で
は、ドレイン電極に接続されている第１の画素電極と、
反射電極となる第２の画素電極とを有し、絶縁層を介し
第１画素電極あるいは第２画素電極で信号配線電極を覆
う構造で、そのドレイン電極と第１の画素電極の間の絶
縁層の誘電率が、第１の画素電極と第２の画素電極の間
の絶縁層の誘電率より小さいことが開示されている。
【００２９】
【発明が解決しようとする課題】しかし、上記従来の各
改善をもってしても、以下の課題を残している。
【００３０】まずおよびの公報であるが、トランジ
スタ１回路の時は有効であるが、およびで示すよう
に回路が複数になると、該液晶駆動電極で覆うのは限界
があり、配線や、拡散層に、回り込んだ光が照射される
可能性が高い。
【００３１】特にの公報は、反射電極は絵素単位とし
て限定している為、光の回り込みは顕著であるし、駆動
回路上に有機絶縁膜なるポリイミドにて平坦化する技術
の開示であり、本質的に本発明と趣を異にするものであ
る。
【００３２】またの公報では、１層目は多結晶シリコ
ンを使用するものであり、基本的なプロセス工程が、２
層メタル工程であるので、必然的に２層目メタルは液晶
駆動電極、１層目メタルは遮光層になるので、配線は多
結晶シリコン層となり、絵素駆動回路規模が大きくなる
と実現が困難である。
【００３３】さらにの公報の２層目の遮光層は、配線
には接続されないので、電位的にフローティング状態で
あり、上記遮光槽の電磁遮蔽効果が小さい。また、前述
のように絵素の駆動電極が信号配線や走査配線を覆うよ
うにして形成される構成においては、上記各配線からの
容量結合の影響を防止する効果は小さい。
【００３４】なぜなら、上記公報の実施例では、遮光層
は、絵素電極ごとにフローティング状態で存在するた
め、絵素電極の駆動回路（配線も含む）からの漏れ電界
は、遮光層の電位をそのまま変動させることになり、ひ
いては、液晶駆動電極の電位を変動させることになるか
らである。
【００３５】さらに、２層目の遮光層と同一形成とし
て、２層目の配線を形成するといった、配線の効率面で
の提案は、当然なされていない。
【００３６】また、の公報は、遮蔽する電極層がドレ
イン電極に接続されているので、該電極層は信号を伝達
する手段でもある。このような電極層は、対ノイズ性の
インピーダンスが高く、該電極層を誘電率が小さい絶縁
層を介して用いても、それには限界があり、外部電界や
外部磁界の影響を受けやすい。特に絵素電極の駆動回路
内に、高周波の信号配線や高電圧の電源配線が形成され
ている場合（前述の複雑な回路系では多い）では、こち
らの配線の影響を受けやすい。
【００３７】次に、およびの公報が提案する回路の
ように（トランジスタとコンデンサとの回路素子が２つ
以上で形成される回路）、回路が複雑化し、回路素子が
複数になった場合に、回路の面積が拡大し、外光が回路
素子に照射され易くなる例を、単結晶シリコンを基板ベ
ースとして、各回路素子にＣＭＯＳ回路構成を含む例に
ついて説明する。
【００３８】ＣＭＯＳ構成はＰchトランジスタとＮchト
ランジスタが対となって構成されるものであり、半導体
基板がＰ型基板の場合、Ｐchのトランジスタを形成する
には、あらかじめＰchトランジスタが形成される領域
に、基板のＰ型とは反対の導電体であるＮ型の拡散層を
確保しなくてはならない（これをＮウエルと呼ぶ）が、
それらの領域が各絵素ごとに分散して存在する。
【００３９】このようなＮウエルは、デザインルールが
大きいので結果的に絵素電極の駆動回路の形成に必要な
面積が増加することになる。前述のごとく、絵素に求め
られる要求に微細化があるので、絵素電極下の駆動回路
の面積が拡大しても、極力、絵素電極の拡大化を招かな
いようにするため、絵素電極の領域ぎりぎりに駆動回路
が形成されるようになる。
【００４０】これより、回路面積の拡大は、外光が回路
素子に照射される面積を大きくし、特に絵素と絵素のす
き間やその隙間の近傍の回路素子に外光が照射される確
率を大きくすることになる。
【００４１】ここで、もう一つの課題になるが、Ｐchト
ランジスタのＮウエルは、通常、回路の一番高い電位に
接続しなくてはならないが、前述のごとくＮウエルが分
散して存在すると電位勾配が起こり易く、また、ノイズ
に対しても弱くなる課題がある。特にパネルが大型化に
なる場合はそれが顕著である。
【００４２】また、多結晶シリコンを用いてトランジス
タを形成する複数の駆動回路では、Ｐch、Ｎchトランジ
スタが混在して存在することになる。従来例におけるト
ランジスタ構造で述べたとおり、ゲート電極上の陽極酸
化膜は、Ｐch、Ｎchトランジスタのチャンネル抵抗やオ
フ電流に関係するので、別々の製造方法をとられる場合
が多い。
【００４３】これにより、上記の半導体基板上のＮウエ
ルの例と同様に、複数の回路では、Ｎchトランジスタ用
の陽極酸化膜およびＰchトランジスタ用の陽極酸化膜が
分散して存在することになる。このことから、製造の際
に、陽極酸化膜の膜厚を均一に形成し難くなるし、ま
た、後の不要な陽極酸化膜を除去する際にも、アルミニ
ウム残りや、除去欠陥が起こりやすくなるという欠点が
あった。
【００４４】本発明は、上記課題や欠点に鑑みてなされ
たものであり、絵素電極の面積拡大を招かずに、液晶の
リーク抵抗を介してリーク電流が流れることによるフリ
ッカーやコントラスト低下など、表示画像の品位低下の
発生を低減するための絵素電極の駆動回路を効率的、か
つ信頼性を向上させる構成を提案し、しかも、外光の遮
蔽と電磁遮蔽および信号配線や走査配線からの漏れ電界
の影響を抑制できて、高品位な画像を表示できる画像表
示装置を提供することを目的としている。
【００４５】
【課題を解決するための手段】請求項１の画像表示装置
は、画像を表示するための絵素が、多数、２次元マトリ
クス状にそれぞれ基板上に配され、各絵素をそれぞれ駆
動するための複数種の回路素子が、上記基板上にモノリ
シックにそれぞれ形成され、隣接した各絵素における少
なくとも１つの同種の各回路素子としての同種回路素子
は、互いに近接するように上記各絵素の互いに対面する
周辺部にそれぞれ設けられ、上記同種回路素子間で、そ
れぞれのウエル層が共有されていると共に、上記各同種
回路素子の少なくとも一部が、隣接する各絵素の形成領
域に対してオーバーラップするようにそれぞれ配置され
ていることを特徴としている。
【００４６】請求項２の画像表示装置は、画像を表示す
るための絵素が、多数、２次元マトリクス状にそれぞれ
基板上に配され、各絵素をそれぞれ駆動するための複数
種の回路素子が、上記基板上にモノリシックにそれぞれ
形成され、隣接した各絵素における少なくとも１つの同
種の各回路素子としての同種回路素子は、互いに近接す
るように上記各絵素の互いに対面する周辺部にそれぞれ
設けられ、上記同種回路素子間で、それぞれのウエル層
が共有されていると共に、上記絵素を駆動するための各
回路素子が、各絵素の境界線に対してほぼ線対称、ある
いは上記各回路素子の少なくとも一部がほぼ点対称とな
るように配されており、上記各回路素子を駆動するため
の負電源配線が、各絵素の境界線に沿うように設けら
れ、上記隣接する各絵素では、上記負電源配線が共用さ
れており、さらに、上記各同種回路素子の少なくとも一
部が、隣接する各絵素の形成領域に対してオーバーラッ
プするようにそれぞれ配置されているいることを特徴と
している。
【００４７】請求項３の画像表示装置は、請求項１また
は２記載の画像表示装置において、上記複数種の回路素
子は、ＰｃｈトランジスタおよびＮｃｈトランジスタで
あり、上記同種回路素子は、上記ウエル層として、上記
基板と反対導電型の拡散層が形成されたＰｃｈトランジ
スタまたはＮｃｈトランジスタであることを特徴として
いる。
【００４８】請求項４の画像表示装置は、請求項３記載
の画像表示装置において、画像を表示するための各絵素
の一方の電極が、光反射性を有した反射電極であり、上
記各同種回路素子の少なくとも一部が、隣接する各絵素
の形成領域に対してオーバーラップするように、上記反
射電極の裏面側に絶縁層を介してそれぞれ配置されてい
ると共に、負電源配線に接続され、しかも、上記絵素の
間に照射された外光が、上記同種回路素子へ照射される
ことを防止する遮蔽電極が設けられていることを特徴と
している。
【００４９】なお、請求項１または２記載の画像表示装
置において、画像を表示するための各絵素の一方の電極
が、光反射性を有した反射電極であり、各回路の少なく
とも一部が、隣接する各絵素の形成領域に対してオーバ
ーラップするように、上記反射電極の裏面側に絶縁層を
介してそれぞれ配置されていると共に、第１の導電体よ
り形成され、各回路素子を駆動するための第１の配線
と、第２の導電体より形成される遮蔽電極と、第３の導
電体より形成される各反射電極とが基板上に裏面側から
表面側に向かって順次積層され、遮蔽電極は、各回路素
子および第１の配線を第１絶縁層を介して覆い、かつ、
遮蔽電極が上記第１の配線に接続され、さらに、第２絶
縁層を介して前記各反射電極および上記各反射電極間を
覆うように形成されていてもよい。
【００５０】また、上記第１絶縁層を有する構成におい
て、各回路素子と遮蔽電極を分離する第１絶縁層の誘電
率が、上記遮蔽電極と反射電極を分離する第２絶縁層の
誘電率より小さくなるように設定されていてもよい。
【００５１】さらに、これらの第１絶縁層を有する構成
において、各回路素子と遮蔽電極を分離する第１絶縁層
の厚みが、上記遮蔽電極と反射電極を分離する第２絶縁
層の厚みより大きくなるように設定されていてもよい。
【００５２】また、これらの第１絶縁層を有する構成に
おいて、各回路素子を駆動するための第２の配線層が第
２の導電体により基板上に形成されており、第２の配線
層と前記遮蔽電極とが基板上における同層となるように
形成されていてもよい。
【００５３】
【作用】請求項１の構成によれば、Ｐchトランジスタ、
Ｎchトランジスタ等の複数のスイッチング素子、コンデ
ンサ等からなる回路素子を基板上にモノリシックに形成
する場合、同種の回路素子（同種回路素子）、例えばＰ
chトランジスタをモノリシックに基板上に形成するため
のＮ型の拡散層を上記基板上に形成するとき、各絵素を
それぞれ駆動するための各Ｐchトランジスタ同志が、互
いに近接するように上記各絵素の互いに対面する周辺部
にそれぞれ設けられ、しかも、これらの同種回路素子間
で、それぞれのウエル層を共有することにより、上記各
ＰchトランジスタのＮ型の拡散層における少なくとも一
部を共用化することが可能となる。
【００５４】また、隣り合う各絵素における各同種回路
素子の少なくとも一部が隣合う絵素に対して互いにオー
バーラップするように配されており、オーバーラップさ
せる回路素子が同種のもの（例えばＰchトランジスタ）
なので、さらに上記各ＰchトランジスタのＮ型の拡散層
における少なくとも一部を共用化することが容易とな
る。
【００５５】これにより、上記構成では、従来のように
Ｎ型の拡散層を、個々の絵素にてそれぞれ設ける必要が
ある場合と比べて、絵素を駆動するための各回路素子が
設けられる面積低減と、回路素子の形成の効率化、かつ
信頼性の向上が図れる。
【００５６】請求項２の構成によれば、請求項１の作用
に加えて、隣接する各絵素の回路素子の配列が、各絵素
の境界に対して線対称、あるいは上記各回路素子の少な
くとも一部がほぼ点対称に配されていることにより、一
部の回路素子の設計を省くことができて、全ての回路素
子の設計を考慮する必要がなくなる。これにより、回路
素子の設計を簡素化でき、また、各回路素子を形成する
ための回路パターンを共用できるので、上記各回路素子
を形成する際のコストを軽減できる。さらに、隣合う絵
素間で、上記各絵素に用いられる回路素子の負電源配線
を共用できることにより、回路素子の形成に必要な面積
の低減が図れる。
【００５７】また、隣り合う各絵素における各同種回路
素子の少なくとも一部が隣合う絵素に対して互いにオー
バーラップするように配されており、オーバーラップさ
せる回路素子が同種のもの（例えばＰchトランジスタ）
なので、さらに上記各ＰchトランジスタのＮ型の拡散層
における少なくとも一部を共用化することが容易とな
る。
【００５８】請求項３の構成によれば、Ｐ型半導体の基
板上では、Ｎウエル、すなわち、Ｐchトランジスタの基
板電位として正電位にしなければならないＰchトランジ
スタのＮウエルを集めることができる。これとは逆に、
Ｎ型半導体の基板上では、ＮchトランジスタのＰウエル
を集めることができる。
【００５９】請求項４の構成によれば、隣合う各絵素に
おける各回路素子の少なくとも一部が隣合う絵素に対し
て互いにオーバーラップするように絶縁膜を介してそれ
ぞれ配置され、しかも、遮蔽電極が負電源配線に接続さ
れていることにより、各回路素子に対する遮蔽電極およ
び反射電極による遮光を確保しながら、各回路素子の形
成面積を抑制できる。また、遮蔽電極が負電源配線に接
続されているので、上記回路素子に対して電磁遮蔽で
き、各絵素における表示画像の品位低下を防止した高品
位な表示画像が得られる。その上、オーバーラップさせ
る回路素子を同種のもの、例えばＰchトランジスタとし
た場合、さらに上記各ＰchトランジスタのＮ型の拡散層
における少なくとも一部を共用化することが容易とな
る。
【００６０】なお、上記第１絶縁層を有する構成によれ
ば、遮蔽電極を反射電極と回路素子を形成する第１およ
び第３導電体層の間に積層することより、反射電極だけ
でなく遮蔽電極も遮光層としても機能するため、反射電
極の１層にて上記回路素子に対する光を遮蔽する場合に
比べ、反射電極の形成面積の拡大を招かずに一層の回路
素子での光リーク電流の低減が遮蔽電極によって可能と
なる。
【００６１】しかも、遮蔽電極は、第一の導電体の配線
に接続されていることで、上記回路素子に対して電磁遮
蔽することができる。これにより、上記構成では、各絵
素における表示画像の品位低下を防止した高品位な表示
画像が得られる。
【００６２】また、上述の構成、すなわち、第１絶縁層
を有し、しかも、第１絶縁層の誘電率を限定する構成に
よれば、第１絶縁層の誘電率が、第２絶縁層の誘電率よ
り小さく設定されていることで、各回路素子およびそれ
らの間を接続する配線からの漏れ電界による上記各第１
および第２絶縁層に印加される分圧比を、上記第１絶縁
層の方が大きくなるようにできるから、上記第２絶縁層
と接する反射電極に上記漏れ電界により印加される電圧
を抑制できる。
【００６３】これにより、上記構成では、上記漏れ電界
によって反射電極が影響されて、本来の表示のための電
圧と異なる電圧が絵素の反射電極に印加されることに起
因する、絵素における表示画像の品位低下を防止するこ
とが可能となる。
【００６４】さらに、上述の構成、すなわち、第１絶縁
層を有し、しかも、第１絶縁層の厚みを限定する構成に
よれば、回路素子と遮蔽層となる遮蔽電極とを分離する
第１絶縁層の厚みが、遮蔽電極と反射電極とを分離する
第２絶縁層の厚みより大きく設定されていることで、各
回路素子およびそれらの間を接続する配線からの漏れ電
界によって上記第１および第２絶縁層に印加される分圧
比が第１絶縁層の方を大きくできて、上記漏れ電界によ
る反射電極に印加される電圧を抑制できる。
【００６５】このことから、上記構成では、さらに、上
記漏れ電界によって反射電極が影響されて、本来の表示
のための電界と異なる電界が液晶に印加されることに起
因する各絵素の表示画像の品位低下を防止することが可
能となる。
【００６６】また、上述の構成、すなわち、第１絶縁層
を有し、しかも、第２の配線層と遮蔽電極とが同層に形
成されている構成によれば、第２の導電体からなる第２
の配線層と遮蔽電極とが基板上における同層となるよう
に形成されていると、上記第２の配線層と遮蔽電極とを
同時に形成することが容易となるから、遮蔽電極の形成
のための工程の増加を抑制できる。
【００６７】
【実施例】〔実施例１〕 本発明の一実施例を実施例１として図１ないし図６に基
づいて説明する。
【００６８】画像表示装置としては、例えば、反射型の
液晶表示装置を挙げることができる。上記液晶表示装置
では、図２に示すように、走査信号およびデータ信号に
よって画像を表示するためのセル状の絵素１が、２次元
マトリクス状、つまり碁盤の枡目状に、多数、基板（図
示せず）上に配設されている。
【００６９】絵素１は、図示しないが、電界の変化によ
って旋光度が変化する液晶と、入射した光を偏光させて
出射させる偏光板とを備えている。また、絵素１は、上
記電界を変化させるための絵素電極１ａと対向電極１ｂ
とを有している。
【００７０】上記絵素電極１ａは、光を反射する金属鏡
面からなる電極であり、画像が表示される表面側とは反
対面となる上記基板の裏面側に各絵素１に合わせてマト
リクス状にそれぞれ設けられている。
【００７１】上記対向電極１ｂは、絵素電極１ａと平行
に対向し、基板の表面側に各絵素１の共通電極として設
けられ、ＩＴＯ(Indium Tin Oxide)等からなる光透過性
を有する電極である。
【００７２】また、上記液晶表示装置では、各絵素１を
囲むように、前記走査信号を伝達するための走査信号線
２と、前記データ信号を伝達するためのデータ信号線３
とがそれぞれ設けられている。したがって、各走査信号
線２と各データ信号線３とは、碁盤の目状に互いに交差
するように配置されている。
【００７３】上記絵素１を駆動するための駆動回路４
が、各絵素１に対してそれぞれモノリシックに上記基板
上に形成されている。上記駆動回路４では、走査信号線
２とデータ信号線３とからの信号によって上記絵素１を
ＯＮ／ＯＦＦする信号を出力するためのスイッチング用
の各トランジスタ５・６が設けられている。上記各トラ
ンジスタ５・６は、２個直列に接続され、それぞれのゲ
ートは共通に結ばれ走査信号線２に接続されるている。
【００７４】上記各トランジスタ５・６を２個直列に接
続するのはリーク電流の軽減を図るためである。そのト
ランジスタ５の片方の端子であるドレインはデータ信号
線３に接続されている。上記トランジスタ５のソースは
トランジスタ６のドレインに接続されている。
【００７５】さらに、上記駆動回路４では、上記トラン
ジスタ６のソースからのＯＮ電圧によって絵素１を駆動
するバッファアンプであるＣＭＯＳ回路７と、上記ＣＭ
ＯＳ回路７の各電源としての正電源配線（ＶＣＣ）８お
よび負電源配線（ＶＳＳ）９とが設けられている。
【００７６】上記ＣＭＯＳ回路７は、Ｎchトランジスタ
７ａとＰchトランジスタ７ｂとを有しており、上記Ｎch
トランジスタ７ａとＰchトランジスタ７ｂとがコンプリ
メンタリーに接続されてなっている。なお、ＣＭＯＳ
は、Complementary Metal-Oxide-Semiconductor の略で
ある。
【００７７】Ｎchトランジスタ７ａおよびＰchトランジ
スタ７ｂの各ゲートは、互いに接続され、前記トランジ
スタ６のソースに接続されている。一方、Ｎchトランジ
スタ７ａおよびＰchトランジスタ７ｂの各ドレインは、
互いに接続され、かつ、絵素１に接続されている。ま
た、上記Ｎchトランジスタ７ａのソースは正電源配線８
に接続されている一方、上記Ｐchトランジスタ７ｂのソ
ースは負電源配線９に接続されている。
【００７８】さらに、駆動回路４では、前記のＯＮ電圧
を維持するための各コンデンサ１０・１１が設けられて
いる。コンデンサ１０は、その一方の端子がトランジス
タ５のソースに接続され、他方の端子が負電源配線９に
接続されている。コンデンサ１１は、その一方の端子が
トランジスタ６のソースに接続され、他方の端子が負電
源配線９に接続されている。
【００７９】このような駆動回路４では、トランジスタ
５・６として、例えば、Ｎchトランジスタを用いると、
駆動回路４のＭＯＳトランジスタ４個は、Ｎchトランジ
スタ３個とＰchトランジスタ１個の構成で、それ以外
は、コンデンサ２個の構成となる。
【００８０】このような駆動回路４では、Ｎchトランジ
スタ７ａおよびＰchトランジスタ７ｂの各ゲート側から
みたインピーダンスが高抵抗であるため、スイッチング
用のトランジスタ５・６でコンデンサ１１に印加された
ＯＮ信号の電圧は、リークによる減衰がなく保持されバ
ッファ回路であるＣＭＯＳ回路７の各ゲートに入力され
る。
【００８１】これにより、駆動回路４では、走査信号線
２がアクティブロウになってトランジスタ５・６がオフ
した期間でもＣＭＯＳ回路７のＮchトランジスタ７ａあ
るいはＰchトランジスタ７ｂがオン状態を維持して絵素
１の絵素電極１ａに適正な電圧を印加できるようになっ
ている。
【００８２】そして、本実施例の構成では、図１および
図３に示すように、隣合う一組の各駆動回路４におい
て、１つの負電源配線９を共通に用いるために、上記各
駆動回路４が上記負電源配線９に対して線対称となるよ
うに各トランジスタ５・６、ＣＭＯＳ回路７およびコン
デンサ１０・１１が配置されている。
【００８３】その上、上下の各絵素１におけるバッファ
ーを構成する各トランジスタ５・６、ＣＭＯＳ回路７
が、上記上下の絵素１の境界線の中央点を中心としてほ
ぼ点対称となるように配置されている。
【００８４】さらに、負電源配線９に沿った方向に隣接
する一組の各絵素１では、それらの駆動回路４の一部
が、隣接する絵素１に対してオーバーラップするよう
に、上記各駆動回路４が形成されている。本実施例で
は、駆動回路４におけるＰchトランジスタ７ｂの形成部
位の約半分が、隣接する絵素１に対してオーバーラップ
するように上記各駆動回路４が形成されている。
【００８５】このように負電源配線９を中心として４つ
の絵素１の各駆動回路４を形成することにより、左右に
隣接する各駆動回路４にて１本の負電源配線９を共有で
きるので、負電源配線９の数を従来の２分の１に低減で
きる。
【００８６】また、各駆動回路４の各回路素子のレイア
ウトの設計は、前述したように、負電源配線９の左右の
駆動回路４が線対称の関係、また、上下の絵素１の駆動
回路４の各トランジスタ５等が点対称の関係なので、複
雑な回路構成でも片側の設計で済み、上記のレイアウト
の設計に必要な時間を削減できる。
【００８７】このような構成により、１つの駆動回路４
を形成するのに、必要とする面積の低減が可能となる。
また、４つの絵素１を１ブロックとして、そのブロック
内に４つの駆動回路４を配置すればよいので、従来から
の走査配線と信号配線からなる、２次元マトリクスの四
角い領域内に１つの駆動回路４を形成するのに比べて、
駆動回路４におけるトランジスタ５等の各素子の配置に
制限を受けにくく、自由度の高い素子配置が行える。
【００８８】このことから、駆動回路４を構成する各素
子の配置に余裕ができ、複数の素子からなる駆動回路４
を用いた、高度な絵素１の駆動や制御が可能となって、
表示画像の高品位化が実現できる。
【００８９】次に、駆動回路４におけるＰchトランジス
タ７ｂの形成部位の約半分が、隣接する絵素１に対して
オーバーラップするように上記各駆動回路４が形成され
ている例を図４により説明する。図４は、以下の説明を
分かりやすくするために、図１、図３の回路中の駆動回
路４のＰchトランジスタ７ｂのみを図示して配置した図
である。
【００９０】図４から明らかなように、４つの絵素１か
らなるブロック内では、負電源配線９に沿った上／下に
隣接する各駆動回路４が、反射電極である絵素電極１ａ
の下に、駆動回路４のＰchトランジスタ７ｂが、隣接す
る絵素１に対してオーバーラップするように形成されて
いる。
【００９１】このように各駆動回路４のＰchトランジス
タ７ｂを、ブロック内で上下に隣接する絵素１同士間に
て、オーバーラップさせることでブロック内の各駆動回
路４を構成するトランジスタ素子のうちのＰchトランジ
スタ７ｂを上下の絵素１の中心側に集めて形成すること
ができる。
【００９２】ここで、基板上のトランジスタの形成を、
Ｐ型半導体を基板として形成する例を挙げると、Ｐ型半
導体基板内にＰchトランジスタ７ｂを形成するには、あ
らかじめ、反対導電型のＮ型の拡散層を形成しなければ
ならない（Ｎウエル層）が、前記の通り、Ｐchトランジ
スタ７ｂを上下に隣接する絵素１同士でオーバーラップ
させることで、図４のとおり、ブロックにおける負電源
配線９に直交する仮想の中心線領域１２に沿って、Ｎウ
ェル層を集めることができる。
【００９３】つまり、図４のように、１ブロックで上下
に位置する駆動回路４のＰchトランジスタのＮウエルが
走査配線と並行に１列に並ぶように１カ所に集めること
が可能となり、ＰchトランジスタのＮウエルが分散する
ことなく効率よく利用できるようになる。
【００９４】また、Ｎウエルは、Ｐchトランジスタの基
板電位として正電源の電位にしなくてはならないが、直
線上に１列に共有すれば、パネル面積は拡大しても、電
位を安定かつ一定に保つことができる。
【００９５】逆に、Ｎ型半導体の基板上にトランジスタ
を形成するときは、Ｎchトランジスタの形成時に、Ｐウ
エルを形成しなくてはならないので、Ｎchトランジスタ
同志を集めるようにすればよい。
【００９６】次に、図５に示すように、反射電極である
絵素電極１ａからのリーク光が駆動回路４に照射される
ことを抑制するための遮蔽電極１３が、前記駆動回路４
と前記絵素電極１ａとの間に配置されている。
【００９７】すなわち、上記実施例の構成では、基板上
において、各駆動回路４は、１層目メタルで形成され、
各絵素電極１ａは、３層目メタルで形成されている。そ
して、遮蔽電極１３は、２層目メタルで形成されてお
り、前記駆動回路４と前記絵素電極１ａとの間に、絶縁
層（図示せず）をそれぞれ介して配置されている。
【００９８】遮蔽電極１３は、図中の斜線で示すよう
に、同じ２層メタルで形成される部分である２層３層コ
ンタクト部１４と２層目メタルの配線（第２の配線層）
１５を除いた領域に連続的に形成されている。つまり、
上記遮蔽電極１３は、上下、左右の４つの絵素電極１ａ
下に、それら各絵素電極１ａにオーバーラップされるよ
うに連続的となるように形成されている。
【００９９】さらに、遮蔽電極１３は、中央の黒点にて
示すコンタクト部１３ａにより１層目メタルに形成され
た負電源配線９に接続されている。
【０１００】このような構造によって、遮蔽電極１３も
遮光層として機能するため、各絵素電極１ａの隙間から
リークして入射した外部光が遮蔽電極１３でも遮光され
るので、各絵素電極１ａの１層からなる遮光構造に比べ
て各駆動回路４を構成するトランジスタに対して、より
一層の光リーク電流の低減に効果を有する。
【０１０１】さらに、２層目メタルに形成された遮蔽電
極１３を、前述のように駆動回路４路の電位が一番低い
負電源配線９に接続することにより、各駆動回路４を構
成するトランジスタに対する電磁遮蔽が可能となる。そ
の上、遮蔽電極１３は、各絵素電極１ａと配線１５との
間の容量結合によるクロストークをも防止することがで
きる。
【０１０２】特に、リークした外光の遮蔽効果は、前記
の図４のように上下の絵素１同士でＰchトランジスタ７
ｂをオーバーラップする構成では、各絵素１の間に外光
が照射されると、上記Ｐchトランジスタ７ｂは、上記外
光が照射される位置となるので、図５のごとく上下およ
び左右の絵素１同士をオーバーラップする遮蔽電極１３
は、上記Ｐchトランジスタ７ｂに外光が照射されること
を防ぐ有効な手段になる。
【０１０３】次に、図５のＡ−Ａ線矢視断面図を図６に
示し、遮蔽電極１３を含む絵素１の要部断面構造を説明
する。図６で示すように、駆動回路４と遮蔽電極１３を
分離する絶縁層１６の誘電率ε1 、遮蔽電極１３と各絵
素電極１ａとを分離する絶縁層１７の誘電率ε2 とした
とき、ε1 ＜ε2 の関係にすることで、漏れ電界により
絵素１の絵素電極１ａにかかる電圧の分圧比を軽減する
ことができ、上記漏れ電界による各絵素電極１ａに対す
る悪影響を抑制できるので、各絵素１による表示画像の
品位の低下を軽減できる。
【０１０４】また、駆動回路４と遮蔽電極１３を分離す
る絶縁層１６の厚みをｄ1 、遮蔽電極１３と各絵素電極
１ａとを分離する絶縁層１７の厚みをｄ2 としたとき、
ｄ1＞ｄ2 の関係にすることでも同様に、絵素１の絵素
電極１ａにかかる漏れ電界を軽減できる。よって、上記
漏れ電界による各絵素電極１ａに対する悪影響をさらに
抑制できるので、各絵素１による表示画像の品位の低下
をさらに軽減できる。
【０１０５】また、図６は、図５で説明したＰchトラン
ジスタ７ｂのＮウエルを共有する構造および、外光が絵
素電極１ａの隙間より照射されるのを２層目メタルによ
り形成された遮蔽電極１３にて遮る断面の構造も示して
いる。
【０１０６】なお、２層目メタルにて信号配線、電源配
線層等の配線１５の形成するときに、２層目メタルと同
層上となる遮蔽電極１３の形成と、２層目、３層目メタ
ル間を接続する２層３層コンタクト部１４の形成とを同
時に行うことで、遮蔽電極１３の形成、および２層３層
コンタクト部１４の形成が工程数の増加を招かずに、効
率的に形成でき、しかも絵素１の面積の縮小化が可能と
なる。
【０１０７】〔実施例２〕 次に、本発明の他の実施例を実施例２として図７ないし
図９に基づいて説明する。
【０１０８】実施例１との相違点は、半導体基板にトラ
ンジスタを形成するのに対して実施例２では、絶縁基板
上に、多結晶シリコンを用いて絵素１のトランジスタを
形成する例である。絵素１の駆動回路４を多結晶シリコ
ンによる１つ以上の素子で構成される回路の例として、
１つの絵素１内に、１つ以上のＰchトランジスタおよび
Ｎchトランジスタを設けた例を挙げる。
【０１０９】まず、絶縁基板であるガラス基板上に、上
記多結晶シリコンを用いたトランジスタの構成、および
製造方法について図７により説明する。図７はＮchトラ
ンジスタの構成図である。
【０１１０】まず、ガラス基板１９上に、二酸化シリコ
ン（SiO2）からなるベースコート（図示せず）を形成
し、その上にアモルファスシリコン膜をプラズマＣＶＤ
等によりデポジションし、さらに上記アモルファスシリ
コン膜を固相成長あるいはレーザー結晶化させることに
より、ノンドープの多結晶シリコン（以下ポリシリコ
ン）を形成し、それを熱酸化しゲート酸化膜２０を形成
する。
【０１１１】その上にゲート電極２１をアルミニウム
（Ａｌ）により形成した後、Ｎchトランジスタを形成す
る場合には、ボロンイオン等のｎ型イオンを所定位置に
それぞれ打ち込み、ｎ+ 型のポリシリコンをゲート電極
の両側にソース２２およびドレイン２３をそれぞれ形成
する。なお、Ｐchトランジスタを形成する場合には、リ
ンイオン等のｐ型イオンを同様に打ち込む。
【０１１２】続いて、上記ゲート電極２１の上に、陽極
酸化により、陽極酸化膜２４を形成する。その後、層間
絶縁膜２５を形成し、次に、上記層間絶縁膜２５にコン
タクト窓をそれぞれ開け、アルミニウムにより、ソース
配線２６、ドレイン配線２７を形成し、最後に、どちら
か一方が、例えば図７ではドレイン配線２７が透明導電
膜（ＩＴＯ）である絵素電極１ａに接続され絵素１のト
ランジスタが形成される。
【０１１３】ところで、ゲート電極２１上の陽極酸化膜
２４は、ゲート電極２１の耐熱性を上げるための他に、
ソース、ドレイン間のチャンネル抵抗やオフ電流を最適
化するために、Ｐch、Ｎchトランジスタのそれぞれで製
造方法を変える場合もある。
【０１１４】そして、本実施例の画像表示装置では、互
いに隣接する各絵素１を駆動するための各トランジスタ
が、図８および図９に示すように、同一のチャンネルを
有する、例えばＮchトランジスタ２８同士、およびＰch
トランジスタ２９同士を互いに近接するように配置され
ている。
【０１１５】図８は、隣接する４つの各絵素１における
向かい合う各角にＮchトランジスタ２８あるいはＰchト
ランジスタ２９同志を集めた図である。これより、Ｎch
トランジスタ用の陽極酸化膜は、点線領域３０内に形成
でき、また、Ｐchトランジスタ用の陽極酸化膜は点線領
域３１内に形成できる。
【０１１６】これより、陽極酸化膜を、点線領域３０内
あるいは点線領域３１内に２つに分けてそれぞれの固有
の製造法で成膜できるので、複雑なマスクパターンが不
要になり、また、制御も正確になるので、厚みや長さの
均一化が可能になる。
【０１１７】これより、各Ｎchトランジスタ２８内、お
よび各Ｐchトランジスタ２９内で、バラツキのない良好
なトランジスタ特性が得られる。また、陽極酸化膜は、
後で不要な部分（配線を含む）を除去しなければならな
いが、上記のように各Ｎchトランジスタ２８内、および
各Ｐchトランジスタ２９を配列することにより、上記陽
極酸化膜の除去領域が複雑にならず、除去欠陥や、アル
ミニウム残りが起こり難くなる。
【０１１８】図９は、Ｐchトランジスタ２９、Ｎchトラ
ンジスタ２９を集めて形成するための他の例である。上
下に隣接する各絵素１同志で、Ｐchトランジスタ２９、
Ｎchトランジスタ２９を隣接する絵素１に対してオーバ
ーラップさせることにより、左右の１列に配列した例で
ある。
【０１１９】なお、図８および図９は各絵素１における
互いに近接した位置に同一の導電型のトランジスタ素子
を集めた典型的な例を示しただけであり、陽極絶縁膜の
形成が連続的なシンプルなパターンとなるのであれば、
他の配列が可能である。
【０１２０】〔参考例〕 本発明の参考例について、図１０ないし図１４に基づい
て説明する。前記実施例１および２の構成は、半導体基
板上の単結晶シリコンを用いたトランジスタ、あるいは
絶縁基板上に多結晶シリコンを用いたトランジスタを有
する絵素１の例であるが、他の回路素子、例えばコンデ
ンサについても同様である。
【０１２１】図１０は、前述の実施例１および２と同様
に４つの絵素１を図のように１ブロック化し、その中
で、コンデンサ３２を隣接する絵素１に対してオーバー
ラップさせた図である。図１１は、図１０のＢ−Ｂ線矢
視断面図である。
【０１２２】コンデンサの形成では、Ｐ型の半導体基板
３４を例として用いている。コンデンサ３２は、その一
方の端子が上記半導体基板３４に形成させたＮ- の拡散
層３３であり、コンデンサ３３の他方の端子がポリシリ
コン層３５であり、上記拡散層３３とポリシリコン層３
５との間に絶縁層３６が形成されてなっている。
【０１２３】上記ポリシリコン層３５は、信号を供給す
る配線３７に接続されている。上記絶縁層３６は、前記
実施例２におけるゲート絶縁層２１と同層となって同時
に形成できるものである。
【０１２４】このような構成では、左右に隣接する各絵
素１同士のコンデンサ３２が、コンデンサの片側の端子
（Ｎ- ）である拡散層３３に共有化されている。これに
より、図１０のように、隣接する絵素１における各コン
デンサ３２を近傍に集め、かつ、片側の端子（Ｎ- ）で
ある拡散層３３を共有化すれば、負電源配線９に対して
直交する方向の直線状にＮ- 拡散層３３をレイアウトす
ることができるので、パネル面積が拡大しても、Ｎ- 拡
散層３３の電位は安定かつ一定に保つことができる。
【０１２５】以上のコンデンサ３２のオーバーラップと
Ｎ- 拡散層３３の共有は同一に構成されるように図示し
ているが、当然のごとく、図１２のように、Ｎ- 拡散層
３３の共有のみ４つの絵素１同士でまたがるものであっ
てもよい。これは、前述の実施例２のＰchトランジスタ
の場合でも同様である。
【０１２６】本発明の実施例において、駆動回路４は４
つのトランジスタと、２つのコンデンサから構成された
サンプルホールド回路を形成したが、もちろん駆動回路
４を、上記の構成に限定するものでは無く、他の構成に
て駆動回路４を形成してもよいことは言うまでもない。
【０１２７】また、駆動回路４の隣接する絵素１に対す
るオーバーラップに関しては、別に上下左右に隣接する
４つの絵素１同士に限らず、オーバーラップする駆動回
路４の数や形状を限定するものではない。
【０１２８】それは水平方向、または垂直方向に２つ以
上の駆動回路４が、隣接する絵素１に対してオーバーラ
ップする配置でもよく、その例として、図１３のように
垂直方向に３つの絵素同士で縦方向に３分割した配置が
示せる。また、別の例として、図１４のように絵素電極
１ａと駆動回路４が平行移動し隣の絵素電極１ａ下にオ
ーバーラップする構成でもよい。
【０１２９】以上の説明から明らかなように、本発明の
画像表示装置によれば、Ｐch、Ｎchなどのトランジスタ
や、その他の複数の回路素子を用いて、絵素を駆動する
ように形成しても、絵素の面積の増加を抑えて、各絵素
による表示画像の品位を向上できる回路素子を基板に形
成することが可能となる。
【０１３０】しかも、各回路素子およびそれらの配線と
絵素との間の漏れ電界の影響や、外部光による回路素子
のリーク電流による表示画像の劣化を抑え、高輝度、高
品位の画像表示が可能な、反射型等の画像表示装置を実
現することができる。
【０１３１】特に、絵素の裏面側に、絵素を駆動するた
めの複雑な回路素子を形成することが容易な反射型の画
像表示装置の場合に有効である。
【０１３２】
【発明の効果】請求項１の画像表示装置は、画像を表示
するための絵素が、多数、２次元マトリクス状にそれぞ
れ基板上に配され、各絵素をそれぞれ駆動するための複
数種の回路素子が、上記基板上にモノリシックにそれぞ
れ形成され、隣接した各絵素における少なくとも１つの
同種の各回路素子としての同種回路素子は、互いに近接
するように上記各絵素の互いに対面する周辺部にそれぞ
れ設けられ、上記同種回路素子間で、それぞれのウエル
層が共有されていると共に、上記各同種回路素子の少な
くとも一部が、隣接する各絵素の形成領域に対してオー
バーラップするようにそれぞれ配置されている構成であ
る。
【０１３３】それゆえ、上記構成は、隣合う絵素におけ
る各回路素子の一部において、ウェル層が共有され、上
記回路素子をモノシリックに基板上に形成するために必
要な部位、例えば回路素子がＰchトランジスタである場
合、上記各ＰchトランジスタのＮ型の拡散層を共有化で
きるものとなっている。また、隣り合う各絵素における
各同種回路素子の少なくとも一部が隣合う絵素に対して
互いにオーバーラップするように配されており、オーバ
ーラップさせる回路素子が同種のもの（例えばＰchトラ
ンジスタ）なので、さらに上記各ＰchトランジスタのＮ
型の拡散層における少なくとも一部を共用化することが
容易となる。
【０１３４】したがって、上記構成では、従来のように
Ｎ型の拡散層を、個々の絵素にてそれぞれ設ける必要が
ある場合と比べて、絵素を駆動するための各回路素子を
設ける面積低減と、回路素子の形成の効率化を図りなが
ら、信頼性の向上によって、高品位な画像を維持できる
という効果を奏する。
【０１３５】請求項２の画像表示装置は、さらに、絵素
を駆動するための各回路素子が、各絵素の境界線に対し
てほぼ線対称、あるいは上記各回路素子の少なくとも一
部がほぼ点対称となるように配され、しかも、上記各回
路素子を駆動するための負電源配線が、各絵素の境界線
に沿うように設けられ、上記隣接する各絵素では、上記
負電源配線が共用されている構成である。
【０１３６】それゆえ、上記構成では、隣接する各絵素
の回路素子の配列が、各絵素の境界に対して線対称に配
置されることで、一方の絵素の回路素子について設計す
ればよく、回路素子の設計を簡素化できるという効果を
奏する。
【０１３７】また、上記構成では、隣合う絵素間で、上
記各絵素に用いられる回路素子の配線を共用できること
により、回路素子の形成に必要な面積の低減が図れると
いう効果を奏する。
【０１３８】請求項３の画像表示装置は、さらに、上記
複数種の回路素子は、ＰｃｈトランジスタおよびＮｃｈ
トランジスタであり、上記同種回路素子は、上記ウエル
層として、上記基板と反対導電型の拡散層が形成された
ＰｃｈトランジスタまたはＮｃｈトランジスタである構
成である。
【０１３９】それゆえ、Ｐ型半導体の基板上では、Ｎウ
エル、すなわち、Ｐchトランジスタの基板電位として正
電位にしなければならないＰchトランジスタのＮウエル
を集めることができ、Ｎ型半導体の基板上では、Ｎchト
ランジスタのＰウエルを集めることができるという効果
を奏する。
【０１４０】請求項４の画像表示装置は、さらに、画像
を表示するための各絵素の一方の電極が、光反射性を有
した反射電極であり、上記各同種回路素子の少なくとも
一部が、隣接する各絵素の形成領域に対してオーバーラ
ップするように、上記反射電極の裏面側に絶縁層を介し
てそれぞれ配置されていると共に、負電源配線に接続さ
れ、しかも、上記絵素の間に照射された外光が、上記同
種回路素子へ照射されることを防止する遮光電極が設け
られている構成である。
【０１４１】それゆえ、上記構成では、隣合う各絵素に
おける各回路素子の少なくとも一部が隣合う絵素に対し
て互いにオーバーラップするように絶縁膜を介してそれ
ぞれ配置されていることにより、各回路素子に対する各
反射電極による遮光を確保しながら、各回路素子の設定
位置の自由度を大きくできて各回路素子の形成面積を抑
制できるという効果を奏する。
【０１４２】また、上記遮蔽電極が負電源配線に接続さ
れているので、上記回路素子に対して電磁遮蔽でき、各
絵素における表示画像の品位低下を防止した高品位な表
示画像が得られるという効果も奏する。
【０１４３】その上、上記構成では、オーバーラップさ
せる回路素子を同種のもの、例えばＰchトランジスタと
した場合、さらに上記各ＰchトランジスタのＮ型の拡散
層における少なくとも一部を共用化することが容易とな
るという効果も奏する。
【図面の簡単な説明】
【図１】本発明の画像表示装置における実施例１の絵素
が互いに隣接して４つの場合の概略平面等価回路図であ
る。
【図２】上記絵素の等価回路図である。
【図３】上記絵素が４つ隣接した場合の等価回路図であ
る。
【図４】上記各絵素において、駆動回路の一部が隣の絵
素にオーバーラップしていることを示す概略平面図であ
る。
【図５】上記各絵素において、駆動回路の一部が隣の絵
素にオーバーラップし、さらに遮蔽電極が形成されてい
ることを示す概略平面図である。
【図６】上記遮蔽電極を示す図５のＡ−Ａ線矢視断面図
である。
【図７】本発明の画像表示装置における実施例２のトラ
ンジスタを示す概略構成図である。
【図８】上記画像表示装置における各絵素およびそれを
駆動するためのトランジスタの配列を示す概略平面図で
ある。
【図９】上記配列の他の例を示す概略平面図である。
【図１０】本発明の画像表示装置における参考例の各絵
素に対してオーバーラップして設けられたコンデンサの
設置位置を示す概略平面図である。
【図１１】上記コンデンサの構成を示し、図１０のＢ−
Ｂ線矢視断面図である。
【図１２】上記各絵素において共有されたＮ- 拡散層を
示す概略平面図である。
【図１３】上記各絵素において共有された各駆動回路を
示す概略平面図である。
【図１４】上記各絵素において共有された各駆動回路の
他の例を示す概略平面図である。
【図１５】従来の絵素を駆動する各回路素子を示す等価
回路図である。
【図１６】上記各回路素子の概略平面図である。
【図１７】他の従来の絵素を駆動する各回路素子を示す
図である。
【図１８】上記回路素子であるトランジスタの構造を示
す概略構成図である。
【符号の説明】
１ 絵素 ５ トランジスタ（回路素子） ６ トランジスタ（回路素子） ７ａ Ｎchトランジスタ（回路素子） ７ｂ Ｐchトランジスタ（回路素子；同種回路素子）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 裕 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平３−129319（ＪＰ，Ａ) 特開 平５−2185（ＪＰ，Ａ) 特開 昭57−31159（ＪＰ，Ａ) 特開 平２−245741（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1335

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】画像を表示するための絵素が、多数、２次
    元マトリクス状にそれぞれ基板上に配され、 各絵素をそれぞれ駆動するための複数種の回路素子が、
    上記基板上にモノリシックにそれぞれ形成され、 隣接した各絵素における少なくとも１つの同種の各回路
    素子としての同種回路素子は、互いに近接するように上
    記各絵素の互いに対面する周辺部にそれぞれ設けられ、
    上記同種回路素子間で、それぞれのウエル層が共有され
    ていると共に、 上記各同種回路素子の少なくとも一部が、隣接する各絵
    素の形成領域に対してオーバーラップするようにそれぞ
    れ配置されている ことを特徴とする画像表示装置。
  2. 【請求項２】画像を表示するための絵素が、多数、２次
    元マトリクス状にそれぞれ基板上に配され、 各絵素をそれぞれ駆動するための複数種の回路素子が、
    上記基板上にモノリシックにそれぞれ形成され、 隣接した各絵素における少なくとも１つの同種の各回路
    素子としての同種回路素子は、互いに近接するように上
    記各絵素の互いに対面する周辺部にそれぞれ設けられ、
    上記同種回路素子間で、それぞれのウエル層が共有され
    ていると共に、 上記絵素を駆動するための各回路素子が、各絵素の境界
    線に対してほぼ線対称、あるいは上記各回路素子の少な
    くとも一部がほぼ点対称となるように配されており、 上記各回路素子を駆動するための負電源配線が、各絵素
    の境界線に沿うように設けられ、上記隣接する各絵素で
    は、上記負電源配線が共用されており、 さらに、上記各同種回路素子の少なくとも一部が、隣接
    する各絵素の形成領域に対してオーバーラップするよう
    にそれぞれ配置されている ことを特徴とする画像表示装
    置。
  3. 【請求項３】上記複数種の回路素子は、Ｐｃｈトランジ
    スタおよびＮｃｈトランジスタであり、 上記同種回路素子は、上記ウエル層として、上記基板と
    反対導電型の拡散層が形成されたＰｃｈトランジスタま
    たはＮｃｈトランジスタであることを特徴とする請求項
    １または２記載の画像表示装置。
  4. 【請求項４】画像を表示するための各絵素の一方の電極
    が、光反射性を有した反射電極であり、 上記各同種回路素子の少なくとも一部が、隣接する各絵
    素の形成領域に対してオーバーラップするように、上記
    反射電極の裏面側に絶縁層を介してそれぞれ配置されて
    いると共に、 負電源配線に接続され、しかも、上記絵素の間に照射さ
    れた外光が、上記同種回路素子へ照射されることを防止
    する遮蔽電極が設けられていることを特徴とする請求項
    ３記載の画像表示装置。
JP21478294A 1994-09-08 1994-09-08 画像表示装置 Expired - Lifetime JP3187254B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21478294A JP3187254B2 (ja) 1994-09-08 1994-09-08 画像表示装置
US08/523,606 US5790213A (en) 1994-09-08 1995-09-05 Image display device having adjacent pixel overlapping circuit elements
KR1019950029659A KR0177048B1 (ko) 1994-09-08 1995-09-07 화상표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21478294A JP3187254B2 (ja) 1994-09-08 1994-09-08 画像表示装置

Publications (2)

Publication Number Publication Date
JPH0876088A JPH0876088A (ja) 1996-03-22
JP3187254B2 true JP3187254B2 (ja) 2001-07-11

Family

ID=16661453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21478294A Expired - Lifetime JP3187254B2 (ja) 1994-09-08 1994-09-08 画像表示装置

Country Status (3)

Country Link
US (1) US5790213A (ja)
JP (1) JP3187254B2 (ja)
KR (1) KR0177048B1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161646C (zh) 1994-06-02 2004-08-11 株式会社半导体能源研究所 有源矩阵显示器和电光元件
US5959598A (en) 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10163268A (ja) * 1996-12-03 1998-06-19 Seiko Epson Corp 半導体装置の実装構造、およびそれを用いた通信装置
JP3795606B2 (ja) 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP4180690B2 (ja) * 1998-06-05 2008-11-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4053136B2 (ja) 1998-06-17 2008-02-27 株式会社半導体エネルギー研究所 反射型半導体表示装置
US6476787B1 (en) * 1998-11-04 2002-11-05 International Business Machines Corporation Multiplexing pixel circuits
TW591295B (en) * 1999-04-13 2004-06-11 Canon Kk Liquid crystal device and liquid crystal display apparatus
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6600467B1 (en) * 1999-04-28 2003-07-29 Homer L. Webb Flat panel display architecture
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
JP3463005B2 (ja) * 1999-07-19 2003-11-05 シャープ株式会社 液晶表示装置およびその製造方法
JP3796070B2 (ja) 1999-07-21 2006-07-12 シャープ株式会社 液晶表示装置
JP2001174847A (ja) * 1999-12-21 2001-06-29 Nippon Telegr & Teleph Corp <Ntt> 光学素子および該光学素子を用いた表示装置
CN1478265B (zh) * 2000-11-30 2010-05-26 汤姆森特许公司 用于液晶显示器的切换放大器驱动电路及驱动方法
JP3998470B2 (ja) * 2000-12-25 2007-10-24 川崎マイクロエレクトロニクス株式会社 液晶表示装置および表示システム
US6507376B2 (en) * 2000-12-25 2003-01-14 Kawasaki Microelectronics, Inc. Display device formed on semiconductor substrate and display system using the same
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
US9059701B2 (en) * 2001-06-04 2015-06-16 Gold Charm Limited Method for setting transistor operating point and circuit therefor, method for changing signal component value and active-matrix liquid crystal display device
JP4269542B2 (ja) * 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP3870807B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 画像表示装置及びその製造方法
JP4590839B2 (ja) * 2003-08-01 2010-12-01 ソニー株式会社 半導体基板、液晶表示装置及びプロジェクタ
US20050192600A1 (en) * 2004-02-24 2005-09-01 Enrico Nicolo Inguinal hernia repair prosthetic
KR101100885B1 (ko) * 2005-01-31 2012-01-02 삼성전자주식회사 유기 발광 표시 장치용 박막 트랜지스터 표시판
US7564530B2 (en) * 2005-12-29 2009-07-21 Au Optronics Corporation Sub-pixel structure in transflective color liquid crystal display
JP5092304B2 (ja) * 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP2008139846A (ja) * 2006-11-03 2008-06-19 Semiconductor Energy Lab Co Ltd 発光装置
TW200831987A (en) * 2007-01-24 2008-08-01 Wintek Corp Transreflective type LCD panel and LCD device using the same
WO2008100518A1 (en) * 2007-02-13 2008-08-21 Ntera Limited Voltage feedback circuit for active matrix reflective display devices
JP4502003B2 (ja) * 2007-12-26 2010-07-14 エプソンイメージングデバイス株式会社 電気光学装置及びその電気光学装置を備えた電子機器
EP2328013B1 (en) * 2008-09-24 2013-03-27 Sharp Kabushiki Kaisha Liquid crystal display device, active matrix substrate, and electronic device
JP5176843B2 (ja) * 2008-10-03 2013-04-03 セイコーエプソン株式会社 電気光学装置、電子機器および投射型表示装置
JP2010091612A (ja) * 2008-10-03 2010-04-22 Seiko Epson Corp 電気泳動表示装置、電子機器及び電気泳動表示装置の駆動方法
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
JP5515465B2 (ja) * 2009-07-09 2014-06-11 株式会社Ｊｖｃケンウッド 液晶表示装置
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102253445B1 (ko) 2014-08-28 2021-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
TWI582747B (zh) * 2015-07-31 2017-05-11 友達光電股份有限公司 液晶畫素單元
TWI632401B (zh) * 2017-06-22 2018-08-11 友達光電股份有限公司 顯示裝置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562480A (en) * 1978-11-06 1980-05-10 Suwa Seikosha Kk Liquid crystal display panel
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS5683781A (en) * 1979-12-10 1981-07-08 Matsushita Electric Ind Co Ltd Image display unit and production thereof
DE3176454D1 (en) * 1980-02-22 1987-10-22 Toshiba Kk Liquid crystal display device
JPS5731159A (en) * 1980-08-01 1982-02-19 Seiko Epson Corp Semiconductor device
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JPS5875194A (ja) * 1981-10-30 1983-05-06 株式会社日立製作所 マトリクス表示装置及び駆動方法
JPS645282A (en) * 1987-06-29 1989-01-10 Nippon Telegraph & Telephone Color image display system
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
US4781437A (en) * 1987-12-21 1988-11-01 Hughes Aircraft Company Display line driver with automatic uniformity compensation
US5111195A (en) * 1989-01-31 1992-05-05 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
JPH02245741A (ja) * 1989-03-17 1990-10-01 Matsushita Electric Ind Co Ltd 反射型液晶表示デバイス
JPH02272521A (ja) * 1989-04-14 1990-11-07 Sharp Corp 液晶表示装置
JPH0820642B2 (ja) * 1989-08-21 1996-03-04 シャープ株式会社 液晶表示装置
US5194974A (en) * 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
JP2642197B2 (ja) * 1989-08-21 1997-08-20 シャープ株式会社 液晶表示装置
JPH03257427A (ja) * 1990-03-08 1991-11-15 Hitachi Ltd 液晶表示装置
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JP2804198B2 (ja) * 1991-04-05 1998-09-24 シャープ株式会社 液晶表示装置
JP2829149B2 (ja) * 1991-04-10 1998-11-25 シャープ株式会社 液晶表示装置
TW226044B (ja) * 1992-04-15 1994-07-01 Toshiba Co Ltd
RU2066074C1 (ru) * 1992-12-30 1996-08-27 Малое научно-производственное предприятие "ЭЛО" Активная отображающая матрица для жидкокристаллических экранов
US5479280A (en) * 1992-12-30 1995-12-26 Goldstar Co., Ltd. Active matrix for liquid crystal displays having two switching means and discharging means per pixel
RU2042973C1 (ru) * 1992-12-30 1995-08-27 Малое научно-производственное предприятие "ЭЛО" Жидкокристаллическая цветная дисплейная панель с активной матрицей

Also Published As

Publication number Publication date
US5790213A (en) 1998-08-04
JPH0876088A (ja) 1996-03-22
KR0177048B1 (ko) 1999-05-01
KR960011523A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
JP3187254B2 (ja) 画像表示装置
KR100596143B1 (ko) 액정 표시 장치 및 그 제조 방법
EP0991126B1 (en) Method of manufacturing an electrooptic device
JP3992797B2 (ja) 液晶表示装置
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
CN100483231C (zh) 电光装置及其制造方法、以及电子设备
US6819385B2 (en) Transflective pixel structure
JP4126156B2 (ja) 液晶表示装置
TWI393972B (zh) 主動元件陣列基板及液晶顯示面板
KR20080077323A (ko) 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기
JPH07128685A (ja) 液晶表示装置
JP3657702B2 (ja) 液晶表示装置
JP3744227B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4144183B2 (ja) 電気光学装置、その製造方法及び投射型表示装置
KR100769070B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP3864036B2 (ja) 液晶表示装置
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
US20050190315A1 (en) Liquid crystal display device
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
US7548283B2 (en) Active matrix structure for display screen and screen comprising one such matrix
JP2008003380A (ja) 電気光学装置及び電子機器
JPH1010580A (ja) 表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JPH10253989A (ja) 表示装置
JP3316115B2 (ja) 反射型液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 13

EXPY Cancellation because of completion of term