JP2990082B2 - 液晶駆動回路及びその制御方法 - Google Patents
液晶駆動回路及びその制御方法Info
- Publication number
- JP2990082B2 JP2990082B2 JP8347827A JP34782796A JP2990082B2 JP 2990082 B2 JP2990082 B2 JP 2990082B2 JP 8347827 A JP8347827 A JP 8347827A JP 34782796 A JP34782796 A JP 34782796A JP 2990082 B2 JP2990082 B2 JP 2990082B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- liquid crystal
- precharge
- phase compensation
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000005070 sampling Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶駆動回路及び
その制御方法に関し、特に、液晶ディスプレイパネルを
プリチャージアンプを用いて交流駆動する構造の液晶駆
動回路及びその制御方法に関する。
その制御方法に関し、特に、液晶ディスプレイパネルを
プリチャージアンプを用いて交流駆動する構造の液晶駆
動回路及びその制御方法に関する。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュータ
等に使用するディスプレイとして液晶ディスプレイが多
用されているが、液晶ディスプレイの年々の大型化に伴
い、パネル負荷が大容量化してきている。このパネル負
荷の大容量化は、特に液晶駆動回路の消費電力の増加を
もたらすので、低電力で動作する液晶駆動回路が要求さ
れている。
等に使用するディスプレイとして液晶ディスプレイが多
用されているが、液晶ディスプレイの年々の大型化に伴
い、パネル負荷が大容量化してきている。このパネル負
荷の大容量化は、特に液晶駆動回路の消費電力の増加を
もたらすので、低電力で動作する液晶駆動回路が要求さ
れている。
【０００３】一方、液晶ディスプレイの寿命を延すため
に、ディスプレイパネルの駆動には図１０に示すよう
な、ライン毎で正極性のデータと負極性のデータとを交
互に出力する、交流駆動が行われている。又、低電力化
と高速化の要求に対応するために、液晶駆動回路の出力
回路には、プリチャージアンプ（増幅器）が広く使用さ
れている。プリチャージアンプを用いた液晶ディスプレ
イパネルの駆動では、プリチャージ時にはアンプをパネ
ル負荷から切り離し、アンプ内部とパネル負荷とを別々
にプリチャージする。出力時にはアンプをパネル負荷に
接続し、パネル負荷を所定の電圧までディスチャージす
る。
に、ディスプレイパネルの駆動には図１０に示すよう
な、ライン毎で正極性のデータと負極性のデータとを交
互に出力する、交流駆動が行われている。又、低電力化
と高速化の要求に対応するために、液晶駆動回路の出力
回路には、プリチャージアンプ（増幅器）が広く使用さ
れている。プリチャージアンプを用いた液晶ディスプレ
イパネルの駆動では、プリチャージ時にはアンプをパネ
ル負荷から切り離し、アンプ内部とパネル負荷とを別々
にプリチャージする。出力時にはアンプをパネル負荷に
接続し、パネル負荷を所定の電圧までディスチャージす
る。
【０００４】ところで、この種のアンプの発振対策とし
て位相余裕の確保が上げられるが、その位相余裕は通
常、位相補償用キャパシタと位相補償用抵抗とで制御す
る。その場合、位相補償容量値と位相補償抵抗値とは、
より大きな位相補償のＣＲ時定数を必要とする出力時に
合わせて決めるのが一般的である。しかるに、このこと
は、アンプのスルーレートを小さくしアンプ内部のプリ
チャージ時間を長くするという不都合な結果をもたらす
ので、その対策として、アンプにバイアス電流を多く流
すことで内部のプリチャージを一定時間内に実行させる
ことが、行われている。以下に、その説明を行う 図１１は図１０を、液晶駆動回路を主体として回路ブロ
ックのレベルで表わした図である。又、図１２は、図１
１に示す液晶駆動回路を用いて液晶ディスプレイパネル
を交流駆動する際の、タイミングチャートである。図１
１及び図１２を参照して、ディスプレイパネルを交流駆
動するための液晶駆動回路１０Ａ，１０Ｂは、駆動回路
１０Ａを例にとると、アナログインタフェースＩＣ１と
Ｋ個の液晶駆動ＩＣ２1 〜２K とで構成される。アナロ
グインタフェースＩＣ１は、極性無しの画像信号ＤＡＴ
Ａ1 を極性有りの画像信号ＤＡＴＡ2 に変換するＩＣで
ある。
て位相余裕の確保が上げられるが、その位相余裕は通
常、位相補償用キャパシタと位相補償用抵抗とで制御す
る。その場合、位相補償容量値と位相補償抵抗値とは、
より大きな位相補償のＣＲ時定数を必要とする出力時に
合わせて決めるのが一般的である。しかるに、このこと
は、アンプのスルーレートを小さくしアンプ内部のプリ
チャージ時間を長くするという不都合な結果をもたらす
ので、その対策として、アンプにバイアス電流を多く流
すことで内部のプリチャージを一定時間内に実行させる
ことが、行われている。以下に、その説明を行う 図１１は図１０を、液晶駆動回路を主体として回路ブロ
ックのレベルで表わした図である。又、図１２は、図１
１に示す液晶駆動回路を用いて液晶ディスプレイパネル
を交流駆動する際の、タイミングチャートである。図１
１及び図１２を参照して、ディスプレイパネルを交流駆
動するための液晶駆動回路１０Ａ，１０Ｂは、駆動回路
１０Ａを例にとると、アナログインタフェースＩＣ１と
Ｋ個の液晶駆動ＩＣ２1 〜２K とで構成される。アナロ
グインタフェースＩＣ１は、極性無しの画像信号ＤＡＴ
Ａ1 を極性有りの画像信号ＤＡＴＡ2 に変換するＩＣで
ある。
【０００５】液晶駆動ＩＣは、液晶ディスプレイパネル
３を駆動するＩＣである。Ｋ個のＩＣが用いられている
が、全て同じ構成である。駆動ＩＣ２1 を例にとれば、
シフトレジスタ４1 と、ｍ個のサンプルアンドホールド
回路５1 〜５m と、ｍ個の出力アンプ６1 〜６m と、バ
イアス電流源７1 とで構成されている。各駆動ＩＣで
は、極性有りの画像信号ＤＡＴＡ2 が個々のサンプルア
ンドホールド回路に割り当てられ、個々の出力アンプを
通してディスプレイパネル３を駆動している。
３を駆動するＩＣである。Ｋ個のＩＣが用いられている
が、全て同じ構成である。駆動ＩＣ２1 を例にとれば、
シフトレジスタ４1 と、ｍ個のサンプルアンドホールド
回路５1 〜５m と、ｍ個の出力アンプ６1 〜６m と、バ
イアス電流源７1 とで構成されている。各駆動ＩＣで
は、極性有りの画像信号ＤＡＴＡ2 が個々のサンプルア
ンドホールド回路に割り当てられ、個々の出力アンプを
通してディスプレイパネル３を駆動している。
【０００６】図１１と図１２とを参照して、液晶駆動回
路における交流駆動動作について説明する。極性信号Ｐ
Ｌ／ＮＬＢは通常、’Ｌ’期間ｔ1 と’Ｈ’期間ｔ2 と
が同じ長さの信号である。それらの期間は、水平同期期
間と呼ばれる。アナログインタフェースＩＣ１は極性無
しの画像信号ＤＡＴＡ1 を、極性信号ＰＬ／ＮＬＢによ
り、水平同期期間毎に極性が変化する画像信号ＤＡＴＡ
2 に変換して、液晶駆動ＩＣ２1 〜２K へ出力する。こ
の際、極性信号ＰＬ／ＮＬＢの’Ｌ’期間ｔ1では、画
像信号ＤＡＴＡ2 は正極性になる。又、極性信号ＰＬ／
ＮＬＢの’Ｈ’期間ｔ2 では、画像信号ＤＡＴＡ2 は負
極性になる。
路における交流駆動動作について説明する。極性信号Ｐ
Ｌ／ＮＬＢは通常、’Ｌ’期間ｔ1 と’Ｈ’期間ｔ2 と
が同じ長さの信号である。それらの期間は、水平同期期
間と呼ばれる。アナログインタフェースＩＣ１は極性無
しの画像信号ＤＡＴＡ1 を、極性信号ＰＬ／ＮＬＢによ
り、水平同期期間毎に極性が変化する画像信号ＤＡＴＡ
2 に変換して、液晶駆動ＩＣ２1 〜２K へ出力する。こ
の際、極性信号ＰＬ／ＮＬＢの’Ｌ’期間ｔ1では、画
像信号ＤＡＴＡ2 は正極性になる。又、極性信号ＰＬ／
ＮＬＢの’Ｈ’期間ｔ2 では、画像信号ＤＡＴＡ2 は負
極性になる。
【０００７】一方、液晶駆動ＩＣ２1 にはスタートパル
スＳＰが入力され、シフトレジスタ４1 〜４K によりＺ
個のサンプリングクロックＳＣＫn （ｎ＝１〜Ｚ）が出
力される。各サンプリングクロックＳＣＫn は極性有り
の画像信号ＤＡＴＡ2 をサンプリングし、そのサンプリ
ングしたデータを各サンプルアンドホールド回路５1〜
５Z にラッチさせる。
スＳＰが入力され、シフトレジスタ４1 〜４K によりＺ
個のサンプリングクロックＳＣＫn （ｎ＝１〜Ｚ）が出
力される。各サンプリングクロックＳＣＫn は極性有り
の画像信号ＤＡＴＡ2 をサンプリングし、そのサンプリ
ングしたデータを各サンプルアンドホールド回路５1〜
５Z にラッチさせる。
【０００８】各サンプルアンドホールド回路５1 〜５Z
はデータをラッチするキャパシタを２つ以上備え、例え
ば一方のキャパシタが出力アンプ６1 〜６Z へ正極性の
データを出力している時、もう一方のキャパシタでは負
極性のデータをサンプリングしている。サンプルアンド
ホールド回路５Z 迄データがラッチされると、プリチャ
ージ・出力切換え信号Ｐ／ＯＢにより、各出力アンプ６
1 〜６Z は、ディスプレイパネル３へ出力信号Ｓn を送
る。出力信号Ｓn は、プリチャージ期間ｔP 、正極性出
力期間ｔO+、プリチャージ期間ｔP 、負極性出力期間ｔ
O-を繰り返し、ディスプレイパネル３を交流駆動する。
尚、バイアス電流源７1 〜７Z は、出力アンプ６1 〜６
Z に流す電流量を決定している。
はデータをラッチするキャパシタを２つ以上備え、例え
ば一方のキャパシタが出力アンプ６1 〜６Z へ正極性の
データを出力している時、もう一方のキャパシタでは負
極性のデータをサンプリングしている。サンプルアンド
ホールド回路５Z 迄データがラッチされると、プリチャ
ージ・出力切換え信号Ｐ／ＯＢにより、各出力アンプ６
1 〜６Z は、ディスプレイパネル３へ出力信号Ｓn を送
る。出力信号Ｓn は、プリチャージ期間ｔP 、正極性出
力期間ｔO+、プリチャージ期間ｔP 、負極性出力期間ｔ
O-を繰り返し、ディスプレイパネル３を交流駆動する。
尚、バイアス電流源７1 〜７Z は、出力アンプ６1 〜６
Z に流す電流量を決定している。
【０００９】次に、図１３を参照して、液晶駆動回路の
出力回路に従来広く使用されているプリチャージアンプ
の構成を説明する。図１３は、図１１中の出力回路９1
〜９Z において出力アンプ６1 〜６Z にプリチャージア
ンプを使用したときの一例の回路図を、トランジスタレ
ベルで示す図である。Ｋ個ある出力回路のうちの一個分
を示している。プリチャージアンプ６０は、トランジス
タＴ1 〜Ｔ7 及び位相補償部６１で構成される差動アン
プ６２と、差動アンプ６２をプリチャージするためのス
イッチＳＷ4 と、パネル負荷３０をプリチャージするた
めのスイッチＳＷ3 と、データを出力するためのスイッ
チＳＷ1 及びスイッチＳＷ2 とを有する。尚、位相補償
部６１は、差動アンプ６２の発振対策として設けられた
もので、位相余裕を確保する役割を担っている。バイア
ス電流源７は、差動アンプ６２に流す電流量および差動
アンプ６２のスルーレートを調整している。
出力回路に従来広く使用されているプリチャージアンプ
の構成を説明する。図１３は、図１１中の出力回路９1
〜９Z において出力アンプ６1 〜６Z にプリチャージア
ンプを使用したときの一例の回路図を、トランジスタレ
ベルで示す図である。Ｋ個ある出力回路のうちの一個分
を示している。プリチャージアンプ６０は、トランジス
タＴ1 〜Ｔ7 及び位相補償部６１で構成される差動アン
プ６２と、差動アンプ６２をプリチャージするためのス
イッチＳＷ4 と、パネル負荷３０をプリチャージするた
めのスイッチＳＷ3 と、データを出力するためのスイッ
チＳＷ1 及びスイッチＳＷ2 とを有する。尚、位相補償
部６１は、差動アンプ６２の発振対策として設けられた
もので、位相余裕を確保する役割を担っている。バイア
ス電流源７は、差動アンプ６２に流す電流量および差動
アンプ６２のスルーレートを調整している。
【００１０】図１４に示すタイミングチャートを参照し
て、従来のプリチャージアンプの動作について説明す
る。プリチャージ期間ｔP には、スイッチＳＷ1 及びス
イッチＳＷ2 をオフにする。そして、パネル負荷３０は
スイッチＳＷ3 をオンにすることにより、又、差動アン
プ６２はＳＷ4 をオンにすることによって、パネル負荷
部ＯＵＴ1 の電圧と差動アンプ出力部ＯＵＴ2 の電圧と
を、プリチャージ電圧ＶPRE まで引き上げる。
て、従来のプリチャージアンプの動作について説明す
る。プリチャージ期間ｔP には、スイッチＳＷ1 及びス
イッチＳＷ2 をオフにする。そして、パネル負荷３０は
スイッチＳＷ3 をオンにすることにより、又、差動アン
プ６２はＳＷ4 をオンにすることによって、パネル負荷
部ＯＵＴ1 の電圧と差動アンプ出力部ＯＵＴ2 の電圧と
を、プリチャージ電圧ＶPRE まで引き上げる。
【００１１】プリチャージを２つのスイッチＳＷ3 、Ｓ
Ｗ4 で行うのは、差動アンプ６２は立ち上げ時のスルー
レートが小さいためである。すなわち、スイッチＳＷ1
をオフにして差動アンプ６２からパネル負荷３０を切り
離すことで差動アンプ６２の負荷を小さくすると共に、
スイッチＳＷ4 をオンにして差動アンプ６２を高速でプ
リチャージする。正極性出力期間ｔO+及び負極性出力期
間ｔO-においては、スイッチＳＷ3 及びスイッチＳＷ4
をオフにし、スイッチＳＷ1 及びスイッチＳＷ2 をオン
にして、パネル負荷部ＯＵＴ1 をデータレベルまでディ
スチャージしている。
Ｗ4 で行うのは、差動アンプ６２は立ち上げ時のスルー
レートが小さいためである。すなわち、スイッチＳＷ1
をオフにして差動アンプ６２からパネル負荷３０を切り
離すことで差動アンプ６２の負荷を小さくすると共に、
スイッチＳＷ4 をオンにして差動アンプ６２を高速でプ
リチャージする。正極性出力期間ｔO+及び負極性出力期
間ｔO-においては、スイッチＳＷ3 及びスイッチＳＷ4
をオフにし、スイッチＳＷ1 及びスイッチＳＷ2 をオン
にして、パネル負荷部ＯＵＴ1 をデータレベルまでディ
スチャージしている。
【００１２】位相補償部６１は、差動アンプ６２の発振
対策として設けられたもので、位相補償用抵抗Ｒと位相
補償用キャパシタＣとの直列接続で構成されている。位
相補償のＣＲの時定数は、一般的にアンプ出力部の負荷
に依存し、負荷が大きいほど大きなＣＲ時定数を必要と
する。
対策として設けられたもので、位相補償用抵抗Ｒと位相
補償用キャパシタＣとの直列接続で構成されている。位
相補償のＣＲの時定数は、一般的にアンプ出力部の負荷
に依存し、負荷が大きいほど大きなＣＲ時定数を必要と
する。
【００１３】プリチャージアンプ６０でアンプ出力部の
負荷に違いが生じるのは、プリチャージ期間ｔP と出力
期間ｔO の二つの期間であるが、位相補償用抵抗Ｒと位
相補償用容量Ｃの値とは、より大きな位相補償のＣＲ時
定数を必要とする、出力期間ｔO に合わせて設定されて
いる。
負荷に違いが生じるのは、プリチャージ期間ｔP と出力
期間ｔO の二つの期間であるが、位相補償用抵抗Ｒと位
相補償用容量Ｃの値とは、より大きな位相補償のＣＲ時
定数を必要とする、出力期間ｔO に合わせて設定されて
いる。
【００１４】バイアス電流源７は、トランジスタＴB が
トランジスタＴ1 及びトランジスタＴ2 とカレントミラ
ーの関係にあって、差動アンプ６２に定常的に流れる電
流を決定する。すなわち、差動アンプ６２のスルーレー
トを決定する。このとき、プリチャージ期間ｔP におけ
る差動アンプ６２のスルーレートは、式ＩB ／Ｃで表わ
される。位相補償用キャパシタＣが出力期間ｔO で必要
な大きな値に合わせて大きくされていることから、差動
アンプ６２のスルーレートの確保つまり、プリチャージ
期間ｔP を一定期間内に抑えるためには、バイアス電流
ＩB を大きくせざるを得ない。
トランジスタＴ1 及びトランジスタＴ2 とカレントミラ
ーの関係にあって、差動アンプ６２に定常的に流れる電
流を決定する。すなわち、差動アンプ６２のスルーレー
トを決定する。このとき、プリチャージ期間ｔP におけ
る差動アンプ６２のスルーレートは、式ＩB ／Ｃで表わ
される。位相補償用キャパシタＣが出力期間ｔO で必要
な大きな値に合わせて大きくされていることから、差動
アンプ６２のスルーレートの確保つまり、プリチャージ
期間ｔP を一定期間内に抑えるためには、バイアス電流
ＩB を大きくせざるを得ない。
【００１５】
【発明が解決しようとする課題】第１の課題は、各１つ
の位相補償用抵抗と位相補償用キャパシタとバイアス電
流とで液晶駆動回路の制御をすると、プリチャージ時に
不要な電流が流れてしまうことである。すなわち、プリ
チャージ時には出力時よりも位相補償容量値を小さくす
ることができるにも拘らず、位相補償のためのキャパシ
タの容量値は出力時に合わせて大きく設定されている。
その結果、出力アンプのスルーレートが小さくなり、プ
リチャージ期間が一定期間以上になるという問題が生
じ、その対策として、バイアス電流を多く流しているか
らである。
の位相補償用抵抗と位相補償用キャパシタとバイアス電
流とで液晶駆動回路の制御をすると、プリチャージ時に
不要な電流が流れてしまうことである。すなわち、プリ
チャージ時には出力時よりも位相補償容量値を小さくす
ることができるにも拘らず、位相補償のためのキャパシ
タの容量値は出力時に合わせて大きく設定されている。
その結果、出力アンプのスルーレートが小さくなり、プ
リチャージ期間が一定期間以上になるという問題が生
じ、その対策として、バイアス電流を多く流しているか
らである。
【００１６】第２の課題は、各１つの位相補償用抵抗と
位相補償用キャパシタ及びバイアス電流で液晶駆動回路
の制御をすると、正極性出力からのプリチャージ時にさ
らに不要な電流が流れてしまうことである。すなわち、
正極性出力からのプリチャージ時には、負極性出力から
のプリチャージ時に比べて、出力電圧とプリチャージ電
圧のとの間の電位差が小さい。従って、バイアス電流を
減らして出力アンプのスルーレートを小さくしても、プ
リチャージ期間を一定期間に抑えることは可能である。
然るに、バイアス電流を、負極性出力からのプリチャー
ジ時または出力時に合わせて多く流しているからであ
る。
位相補償用キャパシタ及びバイアス電流で液晶駆動回路
の制御をすると、正極性出力からのプリチャージ時にさ
らに不要な電流が流れてしまうことである。すなわち、
正極性出力からのプリチャージ時には、負極性出力から
のプリチャージ時に比べて、出力電圧とプリチャージ電
圧のとの間の電位差が小さい。従って、バイアス電流を
減らして出力アンプのスルーレートを小さくしても、プ
リチャージ期間を一定期間に抑えることは可能である。
然るに、バイアス電流を、負極性出力からのプリチャー
ジ時または出力時に合わせて多く流しているからであ
る。
【００１７】
【課題を解決するための手段】本発明の液晶駆動回路
は、駆動すべき液晶ディスプレイパネルのライン毎に設
けた、位相補償手段を有するプリチャージ型出力増幅器
を複数備え、前記液晶ディスプレイパネルを正極性出力
の期間と、プリチャージの期間と、負極性出力の期間と
を繰り返して交流駆動する構造の液晶駆動回路におい
て、前記出力増幅器のバイアス電流値及び位相補償値
を、前記正極性出力の期間、正極性出力からのプリチャ
ージの期間、負極性出力の期間又は負極性出力からのプ
リチャージの期間に応じて、切り替え可能にしたことを
特徴とする 本発明は、液晶駆動回路の動作を、出力期間と負極性出
力からのプリチャージ期間と正極性出力からのプリチャ
ージ期間の３期間に分け、位相補償用抵抗と位相補償用
キャパシタ及びバイアス電流を、各々の期間で要求され
る最適な値に切換えることで消費電流の低減化を行う。
は、駆動すべき液晶ディスプレイパネルのライン毎に設
けた、位相補償手段を有するプリチャージ型出力増幅器
を複数備え、前記液晶ディスプレイパネルを正極性出力
の期間と、プリチャージの期間と、負極性出力の期間と
を繰り返して交流駆動する構造の液晶駆動回路におい
て、前記出力増幅器のバイアス電流値及び位相補償値
を、前記正極性出力の期間、正極性出力からのプリチャ
ージの期間、負極性出力の期間又は負極性出力からのプ
リチャージの期間に応じて、切り替え可能にしたことを
特徴とする 本発明は、液晶駆動回路の動作を、出力期間と負極性出
力からのプリチャージ期間と正極性出力からのプリチャ
ージ期間の３期間に分け、位相補償用抵抗と位相補償用
キャパシタ及びバイアス電流を、各々の期間で要求され
る最適な値に切換えることで消費電流の低減化を行う。
【００１８】本発明は、出力増幅器のバイアス電流と位
相補償値とを切り替える制御回路を設け、極性信号と、
出力増幅器のプリチャージと出力とを切り換える信号と
により、出力増幅器の正極性出力時、正極性出力からの
プリチャージ時、負極性出力時及び負極性出力からのプ
リチャージ時の各々の期間に応じて、位相補償値の切り
替えと、バイアス電流の切り替えとを行い、それぞれの
期間に最適なバイアス電流及び位相補償を提供すること
により、不必要な電流消費及び動作時間の延長を削減す
る。
相補償値とを切り替える制御回路を設け、極性信号と、
出力増幅器のプリチャージと出力とを切り換える信号と
により、出力増幅器の正極性出力時、正極性出力からの
プリチャージ時、負極性出力時及び負極性出力からのプ
リチャージ時の各々の期間に応じて、位相補償値の切り
替えと、バイアス電流の切り替えとを行い、それぞれの
期間に最適なバイアス電流及び位相補償を提供すること
により、不必要な電流消費及び動作時間の延長を削減す
る。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。始めに、本発明の構成の
全体的な特徴について、説明する。図２は、液晶ディス
プレイパネルの駆動回路において、出力回路のアンプに
本発明によるプリチャージアンプを用いたときの構成
を、ブロックレベルで示す図である。又、図１は、図２
中の出力回路の一例の回路図を、トランジスタレベルで
示す図である。同図には、複数個用いられる出力回路の
うちの一個分を示す。
て、図面を参照して説明する。始めに、本発明の構成の
全体的な特徴について、説明する。図２は、液晶ディス
プレイパネルの駆動回路において、出力回路のアンプに
本発明によるプリチャージアンプを用いたときの構成
を、ブロックレベルで示す図である。又、図１は、図２
中の出力回路の一例の回路図を、トランジスタレベルで
示す図である。同図には、複数個用いられる出力回路の
うちの一個分を示す。
【００２０】図２を参照して、液晶ディスプレイパネル
３を交流駆動する液晶駆動回路は、アナログインタフェ
ースＩＣ１と、Ｋ個の液晶駆動ＩＣ２Ａ1 〜２ＡK とで
構成される。アナログインタフェースＩＣ１は、極性無
しの画像信号ＤＡＴＡ1 を極性有りの画像信号ＤＡＴＡ
2 に変換するＩＣである。液晶駆動ＩＣ２Ａ1 〜２ＡK
は、ディスプレイパネル３を駆動するＩＣである。この
ＩＣは駆動ＩＣ２Ａ1を例にとれば、シフトレジスタ４1
と、ｍ個のサンプルアンドホールド回路５1〜５m と、
ｍ個の出力アンプ６Ａ1 〜６Ａm と、バイアス電流源選
択部７Ａ1 と、制御回路８ 1 とで構成されている。この
液晶駆動ＩＣでは、極性有りの画像信号ＤＡＴＡ2 が各
サンプルアンドホールド回路５1 〜５m に割り当てら
れ、出力アンプ６Ａ1 〜６Ａm を通してディスプレイパ
ネル３を駆動する。
３を交流駆動する液晶駆動回路は、アナログインタフェ
ースＩＣ１と、Ｋ個の液晶駆動ＩＣ２Ａ1 〜２ＡK とで
構成される。アナログインタフェースＩＣ１は、極性無
しの画像信号ＤＡＴＡ1 を極性有りの画像信号ＤＡＴＡ
2 に変換するＩＣである。液晶駆動ＩＣ２Ａ1 〜２ＡK
は、ディスプレイパネル３を駆動するＩＣである。この
ＩＣは駆動ＩＣ２Ａ1を例にとれば、シフトレジスタ４1
と、ｍ個のサンプルアンドホールド回路５1〜５m と、
ｍ個の出力アンプ６Ａ1 〜６Ａm と、バイアス電流源選
択部７Ａ1 と、制御回路８ 1 とで構成されている。この
液晶駆動ＩＣでは、極性有りの画像信号ＤＡＴＡ2 が各
サンプルアンドホールド回路５1 〜５m に割り当てら
れ、出力アンプ６Ａ1 〜６Ａm を通してディスプレイパ
ネル３を駆動する。
【００２１】次に、本発明を適用した出力回路の一例の
回路図を示す図１を参照して、プリチャージアンプ６０
Ａは、トランジスタＴ1 〜Ｔ7 及び位相補償選択部６１
Ａで構成される差動アンプ６２Ａと、差動アンプ６２Ａ
をプリチャージするためのスイッチＳＷ4 と、パネル負
荷３０をプリチャージするためのスイッチＳＷ3 と、デ
ータを出力するためのスイッチＳＷ1 及びスイッチＳＷ
2 とを有する。位相補償選択部６１Ａは、差動アンプ６
２Ａの発振対策として設けられたものであり、位相余裕
を確保する役割を担っている。プリチャージアンプの外
部に設けられたバイアス電流源選択部７Ａは、差動アン
プ６２Ａに流す電流量と差動アンプ６２Ａのスルーレー
トとを調整する。又、同じくプリチャージアンプの外部
に設けられた制御回路８は、位相補償選択部６１Ａとバ
イアス電流源選択部７Ａとを制御する。本発明の特徴
は、これらバイアス電流源選択部７Ａ，位相補償選択部
６１Ａおよび制御回路８にある。
回路図を示す図１を参照して、プリチャージアンプ６０
Ａは、トランジスタＴ1 〜Ｔ7 及び位相補償選択部６１
Ａで構成される差動アンプ６２Ａと、差動アンプ６２Ａ
をプリチャージするためのスイッチＳＷ4 と、パネル負
荷３０をプリチャージするためのスイッチＳＷ3 と、デ
ータを出力するためのスイッチＳＷ1 及びスイッチＳＷ
2 とを有する。位相補償選択部６１Ａは、差動アンプ６
２Ａの発振対策として設けられたものであり、位相余裕
を確保する役割を担っている。プリチャージアンプの外
部に設けられたバイアス電流源選択部７Ａは、差動アン
プ６２Ａに流す電流量と差動アンプ６２Ａのスルーレー
トとを調整する。又、同じくプリチャージアンプの外部
に設けられた制御回路８は、位相補償選択部６１Ａとバ
イアス電流源選択部７Ａとを制御する。本発明の特徴
は、これらバイアス電流源選択部７Ａ，位相補償選択部
６１Ａおよび制御回路８にある。
【００２２】上記構成の本発明による液晶駆動回路は、
図１２のタイミングチャートで示す従来の駆動回路と同
じタイミングで動作する。すなわち、図２および図１２
を参照して、極性信号ＰＬ／ＮＬＢは、通常、’Ｌ’期
間ｔ1 と’Ｈ’期間ｔ2 とが同じ長さの信号であり、水
平同期期間と呼ばれる。アナログインタフェースＩＣ１
は、極性無しの画像信号ＤＡＴＡ1 を、極性信号ＰＬ／
ＮＬＢに応じて、水平同期期間毎に極性が変化する画像
信号ＤＡＴＡ2 に変換して、液晶駆動ＩＣ２Ａ1 〜２Ａ
K へ出力する。この際、画像信号ＤＡＴＡ2 は、極性信
号ＰＬ／ＮＬＢの’Ｌ’期間ｔ1 には正極性になる。ま
た、極性信号ＰＬ／ＮＬＢの’Ｈ’期間ｔ2 には負極性
になる。
図１２のタイミングチャートで示す従来の駆動回路と同
じタイミングで動作する。すなわち、図２および図１２
を参照して、極性信号ＰＬ／ＮＬＢは、通常、’Ｌ’期
間ｔ1 と’Ｈ’期間ｔ2 とが同じ長さの信号であり、水
平同期期間と呼ばれる。アナログインタフェースＩＣ１
は、極性無しの画像信号ＤＡＴＡ1 を、極性信号ＰＬ／
ＮＬＢに応じて、水平同期期間毎に極性が変化する画像
信号ＤＡＴＡ2 に変換して、液晶駆動ＩＣ２Ａ1 〜２Ａ
K へ出力する。この際、画像信号ＤＡＴＡ2 は、極性信
号ＰＬ／ＮＬＢの’Ｌ’期間ｔ1 には正極性になる。ま
た、極性信号ＰＬ／ＮＬＢの’Ｈ’期間ｔ2 には負極性
になる。
【００２３】一方、液晶駆動ＩＣ２Ａ1 にはスタートパ
ルスＳＰが入力され、シフトレジスタ４1 〜４K によ
り、Ｚ個のサンプリングクロックＳＣＫn （ｎ＝１〜
Ｚ）が出力される。個々のサンプリングクロックＳＣＫ
n は、極性有りの画像信号ＤＡＴＡ2 をサンプリング
し、サンプリングしたデータを個々のサンプルアンドホ
ールド回路５1 〜５Z にラッチさせる。
ルスＳＰが入力され、シフトレジスタ４1 〜４K によ
り、Ｚ個のサンプリングクロックＳＣＫn （ｎ＝１〜
Ｚ）が出力される。個々のサンプリングクロックＳＣＫ
n は、極性有りの画像信号ＤＡＴＡ2 をサンプリング
し、サンプリングしたデータを個々のサンプルアンドホ
ールド回路５1 〜５Z にラッチさせる。
【００２４】各々のサンプルアンドホールド回路５1 〜
５Z はデータをラッチするキャパシタを２つ以上備え、
例えば一方のキャパシタが出力アンプへ正極性のデータ
を出力している時は、もう一方のキャパシタでは負極性
のデータをサンプリングしている。サンプルアンドホー
ルド回路５Z までデータがラッチされると、個々の出力
アンプ６Ａ1 〜６ＡZ はプリチャージ・出力切換え信号
Ｐ／ＯＢによって、液晶ディスプレイ３へ出力信号Ｓn
を送る。出力信号Ｓn は、プリチャージ期間ｔP と、正
極性出力期間ｔO+と、プリチャージ期間ｔP と、負極性
出力期間ｔO-とを繰り返し、ディスプレイパネル３を交
流駆動する。
５Z はデータをラッチするキャパシタを２つ以上備え、
例えば一方のキャパシタが出力アンプへ正極性のデータ
を出力している時は、もう一方のキャパシタでは負極性
のデータをサンプリングしている。サンプルアンドホー
ルド回路５Z までデータがラッチされると、個々の出力
アンプ６Ａ1 〜６ＡZ はプリチャージ・出力切換え信号
Ｐ／ＯＢによって、液晶ディスプレイ３へ出力信号Ｓn
を送る。出力信号Ｓn は、プリチャージ期間ｔP と、正
極性出力期間ｔO+と、プリチャージ期間ｔP と、負極性
出力期間ｔO-とを繰り返し、ディスプレイパネル３を交
流駆動する。
【００２５】上記の一連の動作において、プリチャージ
期間ｔP には、スイッチＳＷ1 及びスイッチＳＷ2 をオ
フにする。そして、パネル負荷３０はスイッチＳＷ3 を
オンにし、差動アンプ６２ＡはＳＷ4 をオンにすること
で、パネル負荷部ＯＵＴ1 と差動アンプ出力部ＯＵＴ2
の電圧を、プリチャージ電圧ＶPRE に引き上げる。
期間ｔP には、スイッチＳＷ1 及びスイッチＳＷ2 をオ
フにする。そして、パネル負荷３０はスイッチＳＷ3 を
オンにし、差動アンプ６２ＡはＳＷ4 をオンにすること
で、パネル負荷部ＯＵＴ1 と差動アンプ出力部ＯＵＴ2
の電圧を、プリチャージ電圧ＶPRE に引き上げる。
【００２６】プリチャージを２つのスイッチＳＷ3 、Ｓ
Ｗ4 で行う理由は、差動アンプ６２Ａは立ち上がり時の
スルーレートが小さいためであり、スイッチＳＷ1 をオ
フさせてアンプ６２Ａからパネル負荷３を切り離すこと
で差動アンプ６２Ａの負荷を小さくすると共に、スイッ
チＳＷ4 をオンさせて差動アンプ６２Ａを高速でプリチ
ャージしている。一方、正極性出力期間ｔO+及び負極性
出力期間ｔO-には、スイッチＳＷ3 及びスイッチＳＷ4
をオフにし、スイッチＳＷ1 及びスイッチＳＷ2 をオン
にして、パネル負荷部ＯＵＴ1 をデータレベルまでディ
スチャージする。
Ｗ4 で行う理由は、差動アンプ６２Ａは立ち上がり時の
スルーレートが小さいためであり、スイッチＳＷ1 をオ
フさせてアンプ６２Ａからパネル負荷３を切り離すこと
で差動アンプ６２Ａの負荷を小さくすると共に、スイッ
チＳＷ4 をオンさせて差動アンプ６２Ａを高速でプリチ
ャージしている。一方、正極性出力期間ｔO+及び負極性
出力期間ｔO-には、スイッチＳＷ3 及びスイッチＳＷ4
をオフにし、スイッチＳＷ1 及びスイッチＳＷ2 をオン
にして、パネル負荷部ＯＵＴ1 をデータレベルまでディ
スチャージする。
【００２７】本発明は、上述のように、正極性または負
極性の出力期間ｔO と、負極性出力からのプリチャージ
期間ｔP-と、正極性出力からのプリチャージ期間ｔP+の
三つに分けられる動作期間のそれぞれに対して、制御回
路８（図２参照）の出力信号で位相補償選択部６１Ａ及
びバイアス電流源選択部７Ａを制御することにより、各
々の期間に適当な位相補償用ＣＲ時定数およびバイアス
電流を切り換えて供給して、低電力化する点に特徴を持
つ。以下に、三つの実施の形態に基づき、上記のバイア
ス電流源選択部７Ａ、位相補償選択部Ａ６１Ａ、制御回
路８の構成および動作を、具体的に説明する。
極性の出力期間ｔO と、負極性出力からのプリチャージ
期間ｔP-と、正極性出力からのプリチャージ期間ｔP+の
三つに分けられる動作期間のそれぞれに対して、制御回
路８（図２参照）の出力信号で位相補償選択部６１Ａ及
びバイアス電流源選択部７Ａを制御することにより、各
々の期間に適当な位相補償用ＣＲ時定数およびバイアス
電流を切り換えて供給して、低電力化する点に特徴を持
つ。以下に、三つの実施の形態に基づき、上記のバイア
ス電流源選択部７Ａ、位相補償選択部Ａ６１Ａ、制御回
路８の構成および動作を、具体的に説明する。
【００２８】図３に、本発明の第１の実施の形態におけ
る位相補償選択部６１Ａの素子レベルの回路図（図３
（ａ））及び、バイアス電流源選択部７Ａの素子レベル
の回路図（図３（ｂ））を示す。又、図４に制御回路８
のブロック図を示し、図５に動作時のタイミングチャー
トを示す。図３（ａ）を参照して、位相補償選択部６１
Ａは、位相補償用抵抗Ｒ1 と、アナログスイッチＳＷR2
のオン、オフに応じて抵抗Ｒ1 に並列に接、断される位
相補償用抵抗Ｒ2 と、位相補償用キャパシタＣ1とで構
成される。
る位相補償選択部６１Ａの素子レベルの回路図（図３
（ａ））及び、バイアス電流源選択部７Ａの素子レベル
の回路図（図３（ｂ））を示す。又、図４に制御回路８
のブロック図を示し、図５に動作時のタイミングチャー
トを示す。図３（ａ）を参照して、位相補償選択部６１
Ａは、位相補償用抵抗Ｒ1 と、アナログスイッチＳＷR2
のオン、オフに応じて抵抗Ｒ1 に並列に接、断される位
相補償用抵抗Ｒ2 と、位相補償用キャパシタＣ1とで構
成される。
【００２９】図３（ｂ）を参照すると、バイアス電流源
選択部７Ａは、異なるバイアス電流ＩＢ1 〜ＩＢ3 が流
れる３つのバイアス電流源と、これらを切換えるスイッ
チＳＷB1〜ＳＷB3とで構成される。尚、トランジスタＴ
B1〜ＴB3は、図１中の差動アンプ６２Ａのトランジスタ
Ｔ1 及びトランジスタＴ2 とカレントミラーの関係にあ
り、差動アンプ６２Ａに流れる電流は、バイアス電流源
選択回路７Ａの電流ＩBn（ｎ＝１〜３）に比例して決
る。
選択部７Ａは、異なるバイアス電流ＩＢ1 〜ＩＢ3 が流
れる３つのバイアス電流源と、これらを切換えるスイッ
チＳＷB1〜ＳＷB3とで構成される。尚、トランジスタＴ
B1〜ＴB3は、図１中の差動アンプ６２Ａのトランジスタ
Ｔ1 及びトランジスタＴ2 とカレントミラーの関係にあ
り、差動アンプ６２Ａに流れる電流は、バイアス電流源
選択回路７Ａの電流ＩBn（ｎ＝１〜３）に比例して決
る。
【００３０】図４を参照して、制御回路８は、極性信号
ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ／ＯＢ
とから、位相補償選択部６１Ａのスイッチの開、閉を制
御する信号ＳR2と、バイアス電流源選択部７Ａで使用す
るスイッチを制御する信号ＳB1〜ＳB3と、アンプ６０Ａ
内にあってプリチャージと出力とを切り替えるスイッチ
を制御するための信号Ｓ1 〜Ｓ4 を作る。
ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ／ＯＢ
とから、位相補償選択部６１Ａのスイッチの開、閉を制
御する信号ＳR2と、バイアス電流源選択部７Ａで使用す
るスイッチを制御する信号ＳB1〜ＳB3と、アンプ６０Ａ
内にあってプリチャージと出力とを切り替えるスイッチ
を制御するための信号Ｓ1 〜Ｓ4 を作る。
【００３１】本実施の形態における動作時のタイミング
チャートを示す図７を参照して、位相補償のＣＲ時定数
は、一般に、アンプ出力部の負荷に依存し、負荷が大き
いほど大きなＣＲ時定数を必要とする。つまり、出力期
間ｔO においては、アンプ出力部がパネル負荷に接続さ
れるので、大きなＣＲ時定数を必要とする。これに対し
プリチャージ期間ｔP には、出力期間ｔO に比べて小さ
なＣＲ時定数で済む。
チャートを示す図７を参照して、位相補償のＣＲ時定数
は、一般に、アンプ出力部の負荷に依存し、負荷が大き
いほど大きなＣＲ時定数を必要とする。つまり、出力期
間ｔO においては、アンプ出力部がパネル負荷に接続さ
れるので、大きなＣＲ時定数を必要とする。これに対し
プリチャージ期間ｔP には、出力期間ｔO に比べて小さ
なＣＲ時定数で済む。
【００３２】そこで、本実施の形態では、出力期間ｔO
にはスイッチＳＷR2をオフにし、位相補償抵抗値をプリ
チャージ期間ｔP のときより大きくする。位相補償用キ
ャパシタＣ1 は、出力期間ｔO に合せて大きくしてお
く。バイアス電流には、スイッチＳＷB1をオンにして、
電流ＩB1を選択する。このバイアス電流ＩB1は、差動ア
ンプ６２Ａがデータを出力し保持するのに必要な値にす
る。
にはスイッチＳＷR2をオフにし、位相補償抵抗値をプリ
チャージ期間ｔP のときより大きくする。位相補償用キ
ャパシタＣ1 は、出力期間ｔO に合せて大きくしてお
く。バイアス電流には、スイッチＳＷB1をオンにして、
電流ＩB1を選択する。このバイアス電流ＩB1は、差動ア
ンプ６２Ａがデータを出力し保持するのに必要な値にす
る。
【００３３】負極性出力からのプリチャージ期間ｔP-に
は、スイッチＳＷR2をオンにし、位相補償用抵抗値を出
力期間ｔO のときより小さくする。バイアス電流として
は、スイッチＳＷB2をオンにして、電流ＩB2を選択す
る。ここで、位相補償用キャパシタＣ1 は大きい値で固
定されているので、バイアス電流ＩB2が小さいと差動ア
ンプ６２Ａのスルーレートが小さくなり、プリチャージ
期間ｔP-が長くなってしまう。そこで、バイアス電流Ｉ
B2は、プリチャージ期間ｔP-を一定期間内に抑えるため
に必要な値にする。
は、スイッチＳＷR2をオンにし、位相補償用抵抗値を出
力期間ｔO のときより小さくする。バイアス電流として
は、スイッチＳＷB2をオンにして、電流ＩB2を選択す
る。ここで、位相補償用キャパシタＣ1 は大きい値で固
定されているので、バイアス電流ＩB2が小さいと差動ア
ンプ６２Ａのスルーレートが小さくなり、プリチャージ
期間ｔP-が長くなってしまう。そこで、バイアス電流Ｉ
B2は、プリチャージ期間ｔP-を一定期間内に抑えるため
に必要な値にする。
【００３４】正極性出力からのプリチャージ期間ｔP+に
は、スイッチＳＷR2をオンにし、位相補償抵抗値を出力
期間ｔO のときより小さくする。バイアス電流には、ス
イッチＳＷB3をオンにして、電流ＩB3を選択する。正極
性出力電圧とプリチャージ電圧との間の電位差が、負極
性出力電圧とプリチャージ電圧との間の電位差に比べて
小さいので、バイアス電流ＩB3は、バイアス電流ＩB2よ
り小さくて良い。
は、スイッチＳＷR2をオンにし、位相補償抵抗値を出力
期間ｔO のときより小さくする。バイアス電流には、ス
イッチＳＷB3をオンにして、電流ＩB3を選択する。正極
性出力電圧とプリチャージ電圧との間の電位差が、負極
性出力電圧とプリチャージ電圧との間の電位差に比べて
小さいので、バイアス電流ＩB3は、バイアス電流ＩB2よ
り小さくて良い。
【００３５】次に、本発明の第２の実施の形態につい
て、説明する。本実施の形態は、位相補償のＣＲ時定数
の切換えを、位相補償用キャパシタのみで切り換える方
法を示す。図１中の位相補償選択部６１Ａに図６（ａ）
に示す回路を用い、バイアス電流源選択部７Ａには、第
１の実施の形態と同じく、図３（ｂ）に示す回路を用い
る。制御回路８には、図６（ｂ）に示す回路を使用す
る。本実施の形態の動作時のタイミングチャートを、図
７に示す。
て、説明する。本実施の形態は、位相補償のＣＲ時定数
の切換えを、位相補償用キャパシタのみで切り換える方
法を示す。図１中の位相補償選択部６１Ａに図６（ａ）
に示す回路を用い、バイアス電流源選択部７Ａには、第
１の実施の形態と同じく、図３（ｂ）に示す回路を用い
る。制御回路８には、図６（ｂ）に示す回路を使用す
る。本実施の形態の動作時のタイミングチャートを、図
７に示す。
【００３６】図６（ａ）を参照して、位相補償選択部６
１Ａは位相補償用キャパシタＣ1 と、アナログスイッチ
ＳＷC21 ，ＳＷC22 の開、閉に応じてキャパシタＣ1 と
並列に切断、接続される位相補償用キャパシタＣ2 と、
これらキャパシタと直列関係の位相補償用抵抗Ｒ1 とで
構成される。
１Ａは位相補償用キャパシタＣ1 と、アナログスイッチ
ＳＷC21 ，ＳＷC22 の開、閉に応じてキャパシタＣ1 と
並列に切断、接続される位相補償用キャパシタＣ2 と、
これらキャパシタと直列関係の位相補償用抵抗Ｒ1 とで
構成される。
【００３７】図６（ｂ）を参照して、制御回路８は、極
性信号ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ
／ＯＢとから、位相補償選択部６１Ａで用いられるスイ
ッチＳＷC21 、ＳＷC22 及び、バイアス電流源選択部７
Ａ（図３（ｂ））で使用される各スイッチＳＷB1〜ＳＷ
B3の制御信号を作る回路である。
性信号ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ
／ＯＢとから、位相補償選択部６１Ａで用いられるスイ
ッチＳＷC21 、ＳＷC22 及び、バイアス電流源選択部７
Ａ（図３（ｂ））で使用される各スイッチＳＷB1〜ＳＷ
B3の制御信号を作る回路である。
【００３８】本実施の形態における動作時のタイミング
チャートを示す図７を参照して、出力期間ｔO には、ス
イッチＳＷC21 及びスイッチＳＷC22 をオンにして、位
相補償容量値をプリチャージ期間ｔP での値より大きく
する。この方法は、キャパシタＣ1 にキャパシタＣ2 を
付け足すことにより位相補償用キャパシタを形成してい
るので、素子面積の増加を最小に抑える効果がある。位
相補償用抵抗Ｒ1 は、出力期間ｔO にあわせて大きくし
ておく。バイアス電流ＩB1は、差動アンプ６２Ａがデー
タを出力し保持するのに値にする。
チャートを示す図７を参照して、出力期間ｔO には、ス
イッチＳＷC21 及びスイッチＳＷC22 をオンにして、位
相補償容量値をプリチャージ期間ｔP での値より大きく
する。この方法は、キャパシタＣ1 にキャパシタＣ2 を
付け足すことにより位相補償用キャパシタを形成してい
るので、素子面積の増加を最小に抑える効果がある。位
相補償用抵抗Ｒ1 は、出力期間ｔO にあわせて大きくし
ておく。バイアス電流ＩB1は、差動アンプ６２Ａがデー
タを出力し保持するのに値にする。
【００３９】負極性出力からのプリチャージ期間ｔP-に
は、スイッチＳＷC21 及びスイッチＳＷC22 をオフにし
て、位相補償容量値を出力期間ｔO のときより小さくす
る。バイアス電流には、スイッチＳＷB2をオンにして電
流ＩB2を選択する。このとき、位相補償容量値が小さく
なるので、差動アンプ６２Ａのスルーレートが大きくな
りプリチャージ期間ｔP-が短くなる、プリチャージ期間
ｔP-を必要以上に短くする必要がないならば、バイアス
電流ＩB2はこれを減らすことができる。或いは、バイア
ス電流ＩB2は減らさず、プリチャージ期間ｔP-を短くし
て高速化することも可能である。
は、スイッチＳＷC21 及びスイッチＳＷC22 をオフにし
て、位相補償容量値を出力期間ｔO のときより小さくす
る。バイアス電流には、スイッチＳＷB2をオンにして電
流ＩB2を選択する。このとき、位相補償容量値が小さく
なるので、差動アンプ６２Ａのスルーレートが大きくな
りプリチャージ期間ｔP-が短くなる、プリチャージ期間
ｔP-を必要以上に短くする必要がないならば、バイアス
電流ＩB2はこれを減らすことができる。或いは、バイア
ス電流ＩB2は減らさず、プリチャージ期間ｔP-を短くし
て高速化することも可能である。
【００４０】正極性出力からのプリチャージ期間ｔP+に
はスイッチＳＷC21 及びスイッチＳＷC22 をオフにし
て、位相補償容量値を出力期間ｔO における値より小さ
くする。バイアス電流としては、スイッチＳＷB3をオン
にして電流ＩB3を選択する。正極性出力電圧とプリチャ
ージ電圧との間の電位差が、負極性出力電圧とプリチャ
ージ電圧との間の電位差に比べ小さいので、バイアス電
流ＩB3はバイアス電流ＩB2より更に小さくできる。
はスイッチＳＷC21 及びスイッチＳＷC22 をオフにし
て、位相補償容量値を出力期間ｔO における値より小さ
くする。バイアス電流としては、スイッチＳＷB3をオン
にして電流ＩB3を選択する。正極性出力電圧とプリチャ
ージ電圧との間の電位差が、負極性出力電圧とプリチャ
ージ電圧との間の電位差に比べ小さいので、バイアス電
流ＩB3はバイアス電流ＩB2より更に小さくできる。
【００４１】尚、本実施の形態には位相補償用キャパシ
タの切換えがあるので、切換え時にノイズが生じる。そ
こで、本実施の形態では、キャパシタをスイッチＳＷ
C21 及びスイッチＳＷC22 で切換えてから、ノイズ収束
時間ｔ3 をおいて、スイッチＳＷ1 及びスイッチＳＷ2
をオンにしてデータを出力するようにする。このノイズ
収束時間ｔ3 は、図６（ｂ）に示す制御回路８中のディ
レイ回路Ｄ1 で調整する。
タの切換えがあるので、切換え時にノイズが生じる。そ
こで、本実施の形態では、キャパシタをスイッチＳＷ
C21 及びスイッチＳＷC22 で切換えてから、ノイズ収束
時間ｔ3 をおいて、スイッチＳＷ1 及びスイッチＳＷ2
をオンにしてデータを出力するようにする。このノイズ
収束時間ｔ3 は、図６（ｂ）に示す制御回路８中のディ
レイ回路Ｄ1 で調整する。
【００４２】本実施の形態の液晶表示回路において、一
例として、一つの制御回路８で制御される出力アンプの
数を、２４０個とする。又、バイアス電流源選択部７Ａ
のトランジスタＴBnは、各々の出力アンプにおける出力
段のトランジスタＴ1 及び差動段のトランジスタＴ2 と
カレントミラーの関係があるのであるが、そのカレント
ミラーにおけるトランジスタの電流能力比を、次のよう
な比率に設定するものとする。
例として、一つの制御回路８で制御される出力アンプの
数を、２４０個とする。又、バイアス電流源選択部７Ａ
のトランジスタＴBnは、各々の出力アンプにおける出力
段のトランジスタＴ1 及び差動段のトランジスタＴ2 と
カレントミラーの関係があるのであるが、そのカレント
ミラーにおけるトランジスタの電流能力比を、次のよう
な比率に設定するものとする。
【００４３】ＴBn：Ｔ1 ：Ｔ2 ＝１０：１：１ 又、出力アンプの仕様を、以下の通りとする。
【００４４】出力期間ｔO ：４５μＳ 期間ｔO の間出力を保持するのに必要な電流：差動段、
出力段とも、１０μＡ 位相余裕を確保するために必要な位相補償容量値：３．
０ｐＦ 負極性からのプリチャージ期間ｔP-：５μＳ 期間ｔp-内にプリチャージを完了するのに必要な電流：
差動段、出力段とも、２μＡ 位相余裕を確保するために必要な位相補償容量：０．５
ｐＦ 正極性からのプリチャージ期間ｔp+：５μＳ 期間ｔp+内にプリチャージを完了するのに必要な電流：
差動段、出力段とも、１μＡ 位相余裕を確保するために必要な位相補償容量：０．５
ｐＦ 上記の仕様中、正極性からのプリチャージ期間ｔP+にお
ける出力アンプの消費電流を、負極性からのプリチャー
ジ期間ｔP-における電流の１／２にしたのは、正極性出
力電圧とプリチャージ電圧との間の電位差を、負極性出
力電圧とプリチャージ電圧との間の電位差の１／２と見
積もったことによる。
出力段とも、１０μＡ 位相余裕を確保するために必要な位相補償容量値：３．
０ｐＦ 負極性からのプリチャージ期間ｔP-：５μＳ 期間ｔp-内にプリチャージを完了するのに必要な電流：
差動段、出力段とも、２μＡ 位相余裕を確保するために必要な位相補償容量：０．５
ｐＦ 正極性からのプリチャージ期間ｔp+：５μＳ 期間ｔp+内にプリチャージを完了するのに必要な電流：
差動段、出力段とも、１μＡ 位相余裕を確保するために必要な位相補償容量：０．５
ｐＦ 上記の仕様中、正極性からのプリチャージ期間ｔP+にお
ける出力アンプの消費電流を、負極性からのプリチャー
ジ期間ｔP-における電流の１／２にしたのは、正極性出
力電圧とプリチャージ電圧との間の電位差を、負極性出
力電圧とプリチャージ電圧との間の電位差の１／２と見
積もったことによる。
【００４５】従来の液晶駆動回路では、位相補償容量
を、出力期間ｔO に合わせて、常時３．０ｐＦに設定す
る。従ってプリチャージに必要な電流は、各々の出力ア
ンプの差動段および出力段とも、３．０／０．５＝６倍
になる。つまり、負極性からのプリチャージ期間ｔP-で
は１２μＡ、正極性からのプリチャージ期間ｔP+では６
μＡとなる。よって、負極性からのプリチャージ期間ｔ
P-に合わせて、常時出力アンプの差動段・出力段ともに
１２μＡの電流を流し、バイアス電流源には、ＩB ＝１
２０μＡの電流を流すことになる。その結果、出力回路
の消費電流は、 （１２＋１２）μＡ×２４０＋１２０μＡ＝５．８８ｍ
Ａ となる。
を、出力期間ｔO に合わせて、常時３．０ｐＦに設定す
る。従ってプリチャージに必要な電流は、各々の出力ア
ンプの差動段および出力段とも、３．０／０．５＝６倍
になる。つまり、負極性からのプリチャージ期間ｔP-で
は１２μＡ、正極性からのプリチャージ期間ｔP+では６
μＡとなる。よって、負極性からのプリチャージ期間ｔ
P-に合わせて、常時出力アンプの差動段・出力段ともに
１２μＡの電流を流し、バイアス電流源には、ＩB ＝１
２０μＡの電流を流すことになる。その結果、出力回路
の消費電流は、 （１２＋１２）μＡ×２４０＋１２０μＡ＝５．８８ｍ
Ａ となる。
【００４６】これに対し本実施の形態では、液晶駆動の
動作状態で、各々の出力アンプに流す電流を変える。各
々の出力アンプの差動段及び出力段に流す平均電流は、 （２μＡ×５μＳ＋１０μＡ×４５μＳ＋１μＡ×５μ
Ｓ＋＋１０μＡ×４５μＳ）／１００μＳ＝９．１５μ
Ａ となる。
動作状態で、各々の出力アンプに流す電流を変える。各
々の出力アンプの差動段及び出力段に流す平均電流は、 （２μＡ×５μＳ＋１０μＡ×４５μＳ＋１μＡ×５μ
Ｓ＋＋１０μＡ×４５μＳ）／１００μＳ＝９．１５μ
Ａ となる。
【００４７】３つのバイアス電流源には、ＩB1＝１００
μＡ、ＩB2＝２０μＡ、ＩB3＝１０μＡの電流を流すこ
とになる。従って、液晶駆動回路の出力回路の消費電流
は、 （９．１５＋９．１５）μＡ×２４０＋１００μＡ＋２
０μＡ＋１０μＡ＝４．５２２ｍＡ となる。すなわち、消費電流を、従来に比べて、２３％
低減できる。
μＡ、ＩB2＝２０μＡ、ＩB3＝１０μＡの電流を流すこ
とになる。従って、液晶駆動回路の出力回路の消費電流
は、 （９．１５＋９．１５）μＡ×２４０＋１００μＡ＋２
０μＡ＋１０μＡ＝４．５２２ｍＡ となる。すなわち、消費電流を、従来に比べて、２３％
低減できる。
【００４８】次に、本発明の第３の実施形態について、
説明する。本実施の形態は、位相補償用のＣＲ時定数の
切換えを、位相補償用抵抗と位相補償用キャパシタの両
方を変えることにより行う方法を示す。図１中の位相補
償選択部６１Ａに図８（ａ）に示す回路を用い、バイア
ス電流源選択部７Ａには、第１の実施の形態と同じく、
図３（ｂ）に示す回路を用いる。制御回路８には、図８
（ｂ）に示す回路を使用する。本実施の形態の動作時の
タイミングチャートを、図９に示す。位相補償のＣＲ時
定数を位相補償用キャパシタと位相補償用抵抗の両方で
調整するのは、位相余裕を調整しやすいからである。図
８（ａ）を参照すると、位相補償選択部６１Ａは、位相
補償用抵抗Ｒ1 と、アナログスイッチＳＷR2の開、閉に
応じて抵抗Ｒ1 に並列に切断、接続される位相補償用抵
抗Ｒ2 と、位相補償用キャパシタＣ1 と、アナログスイ
ッチＳＷC21 、ＳＷC22 の開、閉に応じてキャパシタＣ
1に並列に切断、接続される位相補償用キャパシタＣ2
とから構成される。
説明する。本実施の形態は、位相補償用のＣＲ時定数の
切換えを、位相補償用抵抗と位相補償用キャパシタの両
方を変えることにより行う方法を示す。図１中の位相補
償選択部６１Ａに図８（ａ）に示す回路を用い、バイア
ス電流源選択部７Ａには、第１の実施の形態と同じく、
図３（ｂ）に示す回路を用いる。制御回路８には、図８
（ｂ）に示す回路を使用する。本実施の形態の動作時の
タイミングチャートを、図９に示す。位相補償のＣＲ時
定数を位相補償用キャパシタと位相補償用抵抗の両方で
調整するのは、位相余裕を調整しやすいからである。図
８（ａ）を参照すると、位相補償選択部６１Ａは、位相
補償用抵抗Ｒ1 と、アナログスイッチＳＷR2の開、閉に
応じて抵抗Ｒ1 に並列に切断、接続される位相補償用抵
抗Ｒ2 と、位相補償用キャパシタＣ1 と、アナログスイ
ッチＳＷC21 、ＳＷC22 の開、閉に応じてキャパシタＣ
1に並列に切断、接続される位相補償用キャパシタＣ2
とから構成される。
【００４９】図８（ｂ）を参照して、制御回路８は、極
性信号ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ
／ＯＢとから、位相補償選択部６１Ａに使用されるスイ
ッチＳＷR2，ＳＷC21 ，ＳＷC22 及び、バイアス電流源
選択部７Ａに用いられるスイッチＳＷB1〜ＳＷB3の制御
信号を作る回路である。
性信号ＰＬ／ＮＬＢとプリチャージ・出力切換え信号Ｐ
／ＯＢとから、位相補償選択部６１Ａに使用されるスイ
ッチＳＷR2，ＳＷC21 ，ＳＷC22 及び、バイアス電流源
選択部７Ａに用いられるスイッチＳＷB1〜ＳＷB3の制御
信号を作る回路である。
【００５０】本実施の形態における動作時のタイミング
チャートを示す図９を参照して、出力期間ｔO には、ス
イッチＳＷR2をオフにして、位相補償用抵抗値をプリチ
ャージ期間ｔP での値より大きくする。また、スイッチ
ＳＷC21 及びスイッチＳＷC22 をオンにして、位相補償
容量値をプリチャージ期間ｔP における値より大きくす
る。この方法は、キャパシタＣ1 に、キャパシタＣ2 を
付け足すことで位相補償用キャパシタを形成しているの
で、素子面積の増加を最小に抑えるという効果をもたら
す。バイアス電流ＩB1は、差動アンプ６２Ａがデータを
出力し、保持するのに必要な量を流す。
チャートを示す図９を参照して、出力期間ｔO には、ス
イッチＳＷR2をオフにして、位相補償用抵抗値をプリチ
ャージ期間ｔP での値より大きくする。また、スイッチ
ＳＷC21 及びスイッチＳＷC22 をオンにして、位相補償
容量値をプリチャージ期間ｔP における値より大きくす
る。この方法は、キャパシタＣ1 に、キャパシタＣ2 を
付け足すことで位相補償用キャパシタを形成しているの
で、素子面積の増加を最小に抑えるという効果をもたら
す。バイアス電流ＩB1は、差動アンプ６２Ａがデータを
出力し、保持するのに必要な量を流す。
【００５１】負極性出力からのプリチャージ期間ｔP-に
は、スイッチＳＷR2をオンにし、位相補償用抵抗値を出
力期間ｔO における値より小さくする。又、スイッチＳ
ＷC21 及びスイッチＳＷC22 をオフにして、位相補償容
量値を出力期間ｔO における値より小さくする。バイア
ス電流には、スイッチＳＷB2をオンにして、電流ＩB2を
選択する。このとき、位相補償容量値が小さくなるの
で、差動アンプ６２Ａのスルーレートが大きくなり、プ
リチャージ期間ｔP-が短くなる。プリチャージ期間ｔP-
を必要以上に短くする必要がないならば、バイアス電流
ＩB2はこれを減らすことができる。バイアス電流ＩB2を
減らさず、プリチャージ期間ｔP-を短くして高速化する
ことも可能である。
は、スイッチＳＷR2をオンにし、位相補償用抵抗値を出
力期間ｔO における値より小さくする。又、スイッチＳ
ＷC21 及びスイッチＳＷC22 をオフにして、位相補償容
量値を出力期間ｔO における値より小さくする。バイア
ス電流には、スイッチＳＷB2をオンにして、電流ＩB2を
選択する。このとき、位相補償容量値が小さくなるの
で、差動アンプ６２Ａのスルーレートが大きくなり、プ
リチャージ期間ｔP-が短くなる。プリチャージ期間ｔP-
を必要以上に短くする必要がないならば、バイアス電流
ＩB2はこれを減らすことができる。バイアス電流ＩB2を
減らさず、プリチャージ期間ｔP-を短くして高速化する
ことも可能である。
【００５２】正極性出力からのプリチャージ期間ｔP+に
は、スイッチＳＷR2をオンにして、位相補償抵抗値を出
力期間ｔO における値より小さくする。又、スイッチＳ
ＷC21 及びスイッチＳＷC22 をオフにして、位相補償容
量値を出力期間ｔO における値より小さくする。バイア
ス電流としては、スイッチＳＷB3をオンにして、電流Ｉ
B3を選択する。正極性出力電圧とプリチャージ電圧との
間の電位差が、負極性出力電圧とプリチャージ電圧との
間の電位差に比べて小さいので、バイアス電流ＩB3はバ
イアス電流ＩB2より更に小さくできる。
は、スイッチＳＷR2をオンにして、位相補償抵抗値を出
力期間ｔO における値より小さくする。又、スイッチＳ
ＷC21 及びスイッチＳＷC22 をオフにして、位相補償容
量値を出力期間ｔO における値より小さくする。バイア
ス電流としては、スイッチＳＷB3をオンにして、電流Ｉ
B3を選択する。正極性出力電圧とプリチャージ電圧との
間の電位差が、負極性出力電圧とプリチャージ電圧との
間の電位差に比べて小さいので、バイアス電流ＩB3はバ
イアス電流ＩB2より更に小さくできる。
【００５３】尚、本実施の形態には位相補償容量の切換
えがあるので、切換え時にノイズが発生する。そこで、
容量をスイッチＳＷC21 及びスイッチＳＷC22 で切り換
えてからノイズ収束時間ｔ3 をおいて、スイッチＳＷ1
及びスイッチＳＷ2 でデータを出力するようにする。こ
のノイズ収束時間ｔ3 は、図８（ｂ）に示す制御回路８
中のディレイ回路Ｄ1 で調整する。
えがあるので、切換え時にノイズが発生する。そこで、
容量をスイッチＳＷC21 及びスイッチＳＷC22 で切り換
えてからノイズ収束時間ｔ3 をおいて、スイッチＳＷ1
及びスイッチＳＷ2 でデータを出力するようにする。こ
のノイズ収束時間ｔ3 は、図８（ｂ）に示す制御回路８
中のディレイ回路Ｄ1 で調整する。
【００５４】尚、上述した実施の形態において位相補償
値の切替えは、抵抗の並列回路による抵抗値の切替え或
いは、キャパシタの並列回路による容量値の切替えによ
ったが、本発明はこれらに限られるものではない。抵抗
値の直並列回路もしくはキャパシタの直並列回路、或い
はそれらの両方を用いることによってＣＲ時定数を切り
替えても、実施の形態と同様の作用効果を得ることがで
きる。
値の切替えは、抵抗の並列回路による抵抗値の切替え或
いは、キャパシタの並列回路による容量値の切替えによ
ったが、本発明はこれらに限られるものではない。抵抗
値の直並列回路もしくはキャパシタの直並列回路、或い
はそれらの両方を用いることによってＣＲ時定数を切り
替えても、実施の形態と同様の作用効果を得ることがで
きる。
【００５５】尚また、出力アンプのバイアス電流の切替
えは、実施の形態の方法に限らず、例えば、出力電流が
同一の電流源を複数並列に接続し、並列接続の数を切り
替える構成としても実施の形態と同様の作用効果を得る
ことができる。
えは、実施の形態の方法に限らず、例えば、出力電流が
同一の電流源を複数並列に接続し、並列接続の数を切り
替える構成としても実施の形態と同様の作用効果を得る
ことができる。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
液晶ディスプレイパネルをプリチャージアンプを用いて
交流駆動する構造の液晶駆動回路において、これを大幅
に低電力化することができる。液晶駆動回路の動作にお
ける出力期間、負極性出力からのプリチャージ期間およ
び正極性出力からのプリチャージ期間の各状態に合わせ
てバイアス電流源を切り換えることにより、不要な電流
を削減しているからである。
液晶ディスプレイパネルをプリチャージアンプを用いて
交流駆動する構造の液晶駆動回路において、これを大幅
に低電力化することができる。液晶駆動回路の動作にお
ける出力期間、負極性出力からのプリチャージ期間およ
び正極性出力からのプリチャージ期間の各状態に合わせ
てバイアス電流源を切り換えることにより、不要な電流
を削減しているからである。
【００５７】又、本発明によれば、上記構造の液晶駆動
回路において、これを高速化することができる。プリチ
ャージ期間に位相補償容量を小さくすることで、駆動回
路で使われているアンプのスルーレートを高め、プリチ
ャージ時間を短くしているからである。
回路において、これを高速化することができる。プリチ
ャージ期間に位相補償容量を小さくすることで、駆動回
路で使われているアンプのスルーレートを高め、プリチ
ャージ時間を短くしているからである。
【図１】本発明の第１の実施の形態による液晶駆動回路
における出力回路の、回路図である。
における出力回路の、回路図である。
【図２】本発明を適用した液晶ディスプレイの構成を示
す、ブロック図である。
す、ブロック図である。
【図３】第１の実施の形態による液晶駆動回路における
位相補償選択部の回路図及び、バイアス電流源選択部部
の回路図である。
位相補償選択部の回路図及び、バイアス電流源選択部部
の回路図である。
【図４】第１の実施の形態による液晶駆動回路における
制御回路の回路図である。
制御回路の回路図である。
【図５】第１の実施の形態による液晶駆動回路の、動作
時のタイミングチャート図である。
時のタイミングチャート図である。
【図６】第２の実施の形態による液晶駆動回路における
位相補償選択部の回路図及び、制御回路の回路図であ
る。
位相補償選択部の回路図及び、制御回路の回路図であ
る。
【図７】第２の実施の形態による液晶駆動回路の、動作
時のタイミングチャート図である。
時のタイミングチャート図である。
【図８】第３の実施の形態による液晶駆動回路における
位相補償選択部の回路図及び、制御回路の回路図であ
る。
位相補償選択部の回路図及び、制御回路の回路図であ
る。
【図９】第３の実施の形態による液晶駆動回路の、動作
時のタイミングチャート図である。
時のタイミングチャート図である。
【図１０】液晶ディスプレイパネルを交流駆動する方法
を説明するための図である。
を説明するための図である。
【図１１】従来の技術による液晶ディスプレイの一例の
構成を示すブロック図である。
構成を示すブロック図である。
【図１２】図１１に示す液晶ディスプレイの、動作時の
タイミングチャート図である。
タイミングチャート図である。
【図１３】従来の技術による液晶駆動回路における出力
回路の一例の回路図である。
回路の一例の回路図である。
【図１４】図１３に示す出力回路の、動作時のタイミン
グ図である。
グ図である。
１ アナログインタフェースＩＣ ２Ａ1 ，…，２ＡK 液晶駆動ＩＣ ３，３０ 液晶ディスプレイパネル ４1 ，…，４K シフトレジスタ ５1 ，…，５K サンプルアンドホールド回路 ６Ａ1 ，…，６ＡZ 出力アンプ ７Ａ，７Ａ1 ，…，７ＡZ バイアス電流源選択部 ８ 制御回路 ９Ａ 出力回路 １０Ａ，１０Ｂ 液晶駆動回路 ６０Ａ プリチャージアンプ ６１Ａ 位相補償選択部 ６２Ａ 差動アンプ
フロントページの続き (56)参考文献 特開 平６−149188（ＪＰ，Ａ) 特開 平２−204718（ＪＰ，Ａ) 特開 平３−235989（ＪＰ，Ａ) 特開 平８−148944（ＪＰ，Ａ) 特開 平３−283808（ＪＰ，Ａ) 特開 平２−235425（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 535 G02F 1/133 545 - 580
Claims (10)
- 【請求項１】 駆動すべき液晶ディスプレイパネルのラ
イン毎に設けた、位相補償手段を有するプリチャージ型
出力増幅器を複数備え、前記液晶ディスプレイパネルを
正極性出力の期間と、プリチャージの期間と、負極性出
力の期間とを繰り返して交流駆動する構造の液晶駆動回
路において、 前記出力増幅器のバイアス電流値及び位相補償値を、前
記正極性出力の期間、正極性出力からのプリチャージの
期間、負極性出力の期間又は負極性出力からのプリチャ
ージの期間に応じて、切り替え可能にしたことを特徴と
する液晶駆動回路。 - 【請求項２】 外部から入力される極性無しの画像信号
を、外部から入力される第１の二値制御信号に応じて二
極性の画像信号に変換する手段と、得られた二極性画像
信号を順次サンプリングし保持する複数のサンプルアン
ドホールド回路と、それぞれが位相補償手段を有する複
数のプリチャージ型出力増幅器であって、それぞれは前
記サンプルアンドホールド回路に対応して設けられて、
外部から入力される第２の二値制御信号に応じて、プリ
チャージ用電圧及びサンプルアンドホールド回路の出力
信号のいずれかをそれぞれが駆動すべき液晶ディスプレ
イパネルのラインに出力する複数のプリチャージ型出力
増幅器とを含み、それら複数のプリチャージ型出力増幅
器により液晶ディスプレイパネルを交流駆動する構造の
液晶駆動回路において、 前記複数のプリチャージ型出力増幅器のそれぞれにバイ
アス電流を供給するバイアス電流供給手段を、その出力
電流値が内部で生成する第３の二値制御信号により離散
的に可変である構成とし、各々の前記プリチャージ型 出力増幅器が備える位相補償
手段を、これを構成する回路素子の定数が内部で生成す
る第４の二値制御信号により離散的に可変である構成と
すると共に、 前記第１の二値制御信号と前記第２の二値制御信号とか
ら、それぞれ液晶ディスプレイパネルの交流駆動におけ
る前記プリチャージ型出力増幅器からの正極性出力の期
間、正極性出力からのプリチャージの期間、負極性出力
の期間及び負極性出力からのプリチャージの期間に応じ
て状態の定まる、前記第３及び第４の二値制御信号を含
む制御信号を生成する制御回路を設け、 前記制御回路が生成する第３及び第４の二値制御信号を
前記バイアス電流供給手段又は前記位相補償手段に割り
当てることにより、前記プリチャージ型出力増幅器のバ
イアス電流及び位相補償値を、前記正極性出力の期間、
正極性出力からのプリチャージの期間、負極性出力の期
間及び負極性出力からのプリチャージの期間に応じて、
可変であるようにしたことを特徴とする液晶駆動回路。 - 【請求項３】 前記複数のプリチャージ型出力増幅器各
各のプリチャージ時の位相補償値を出力時の位相補償値
より小さくすることで、各々のプリチャージ型出力増幅
器のバイアス電流一定のままでプリチャージ時間を短縮
することを特徴とする、請求項１又は請求項２記載の液
晶駆動回路の制御方法。 - 【請求項４】 前記複数のプリチャージ型出力増幅器各
各のプリチャージ時の位相補償値を出力時の位相補償値
より小さくすることで、プリチャージ時間一定のままで
各々のプリチャージ型出力増幅器のバイアス電流を低減
し、前記複数のプリチャージ型出力増幅器各各を低電力
化することを特徴とする、請求項１又は請求項２記載の
液晶駆動回路の制御方法。 - 【請求項５】 前記複数のプリチャージ型出力増幅器各
々の正極性からのプリチャージ時のバイアス電流を負極
性からのプリチャージ時のバイアス電流より低減するこ
とにより、前記複数のプリチャージ型出力増幅器各々を
低電力化することを特徴とする、請求項１又は請求項２
記載の液晶駆動回路の制御方法。 - 【請求項６】 請求項２記載の液晶駆動回路において、 前記位相補償手段は、位相補償値がキャパシタと抵抗と
の組合せによって定まるＣＲ時定数に依存する構成の回
路であって、定められた１つのキャパシタと複数の抵抗
とを有し、前記キャパシタに対し、前記制御回路によ
り、前記複数の抵抗のうちから一つを選択して接続し又
は、並列、直列及び直並列のいずれかに組み合わせて接
続することにより、抵抗値の変化に基づくＣＲ時定数の
変化で位相補償値を可変にした構成であること特徴とす
る液晶駆動回路。 - 【請求項７】 請求項２記載の液晶駆動回路において、 前記位相補償手段は、位相補償値がキャパシタと抵抗と
の組合せによって定まるＣＲ時定数に依存する回路であ
って、定められた１つの抵抗と複数のキャパシタとを有
し、前記抵抗に対し、前記制御回路により、前記複数の
キャパシタのうちから一つを選択して接続し又は、並
列、直列及び直並列のいずれか組み合わせて接続するこ
とにより、容量値の変化に基づくＣＲ時定数の変化で位
相補償値を可変にした構成であることを特徴とする液晶
駆動回路。 - 【請求項８】 請求項２記載の液晶駆動回路において、 前記位相補償手段は、位相補償値がキャパシタと抵抗と
の組合せによって定まるＣＲ時定数に依存する回路であ
って、複数の抵抗と複数のキャパシタとを有し、前記制
御回路により、前記複数の抵抗のうち一つを選択し又は
若しくは並列、直列及び直並列のいずれかに組み合わせ
ると共に、前記複数のキャパシタのうち一つを選択し又
は並列、直列及び直並列のいずれかに組み合わせ、抵抗
と容量とを接続することにより、抵抗値及び容量値の変
化に基づくＣＲ時定数の変化で位相補償値を可変にした
構成であることを特徴とする液晶駆動回路。 - 【請求項９】 請求項２記載の液晶駆動回路において、 前記バイアス電流供給手段はそれぞれ電流値の異なる複
数のバイアス電流源を有し、前記制御回路により前記複
数のバイアス電流源のうちから一つを選択することで、
出力電流値を可変にした構成であることを特徴とする液
晶駆動回路。 - 【請求項１０】 請求項２記載の液晶駆動回路におい
て、 前記バイアス電流供給手段は、それぞれ電流値の同一の
複数のバイアス電流源を有し、前記制御回路により前記
複数のバイアス電流源のうちから一つを選択し又は二つ
以上を並列接続することにより、出力電流値を可変にし
た構成であることを特徴とする液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8347827A JP2990082B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶駆動回路及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8347827A JP2990082B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶駆動回路及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187100A JPH10187100A (ja) | 1998-07-14 |
| JP2990082B2 true JP2990082B2 (ja) | 1999-12-13 |
Family
ID=18392876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8347827A Expired - Fee Related JP2990082B2 (ja) | 1996-12-26 | 1996-12-26 | 液晶駆動回路及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990082B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873313B2 (en) | 1999-10-22 | 2005-03-29 | Sharp Kabushiki Kaisha | Image display device and driving method thereof |
| JP3632840B2 (ja) * | 2000-02-28 | 2005-03-23 | シャープ株式会社 | プリチャージ回路およびそれを用いた画像表示装置 |
| JP4579371B2 (ja) * | 2000-04-26 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 容量性負荷の駆動装置 |
| KR100438784B1 (ko) | 2002-01-30 | 2004-07-05 | 삼성전자주식회사 | 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로 |
| JP4986983B2 (ja) * | 2002-02-20 | 2012-07-25 | 三菱電機株式会社 | 駆動回路 |
| KR100421053B1 (ko) * | 2002-02-22 | 2004-03-04 | 삼성전자주식회사 | 신호선의 프리차지 방법 및 프리차지 전압발생회로 |
| KR100486254B1 (ko) | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법 |
| JP2004120564A (ja) * | 2002-09-27 | 2004-04-15 | Ricoh Co Ltd | 演算増幅器 |
| KR100698983B1 (ko) | 2004-03-30 | 2007-03-26 | 샤프 가부시키가이샤 | 표시 장치 및 구동 장치 |
| JP4663465B2 (ja) * | 2004-09-24 | 2011-04-06 | 三星電子株式会社 | スルーレートの改善のための差動増幅器回路及び方法 |
| JP2006191568A (ja) * | 2004-12-17 | 2006-07-20 | Samsung Electronics Co Ltd | 増幅器出力ステージを制御する制御回路を備える集積回路装置及びそのドライビング方法 |
| JP4579027B2 (ja) * | 2005-03-29 | 2010-11-10 | 株式会社日出ハイテック | 負荷駆動回路 |
| JP2008122567A (ja) * | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データドライバ及び表示装置 |
| CN101443997A (zh) | 2006-11-30 | 2009-05-27 | 松下电器产业株式会社 | 运算放大器 |
| JP2008141302A (ja) * | 2006-11-30 | 2008-06-19 | Rohm Co Ltd | 増幅回路、液晶駆動装置、半導体装置、表示装置 |
| JP2008139697A (ja) * | 2006-12-04 | 2008-06-19 | Nec Electronics Corp | 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法 |
| KR100866968B1 (ko) | 2007-05-25 | 2008-11-05 | 삼성전자주식회사 | 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법 |
| JP2009168841A (ja) * | 2008-01-10 | 2009-07-30 | Nec Electronics Corp | 演算増幅器及び駆動回路、液晶表示装置の駆動方法 |
| JP5086153B2 (ja) * | 2008-03-31 | 2012-11-28 | オンセミコンダクター・トレーディング・リミテッド | 位相補償増幅回路 |
| JP4846819B2 (ja) * | 2009-04-13 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | データドライバ及び表示装置 |
| KR101098288B1 (ko) * | 2009-12-24 | 2011-12-23 | 주식회사 실리콘웍스 | 소오스 드라이버의 감마버퍼 회로 |
| JP5839011B2 (ja) * | 2013-09-18 | 2016-01-06 | 株式会社デンソー | 電力変換装置、および、これを用いた電動パワーステアリング装置 |
-
1996
- 1996-12-26 JP JP8347827A patent/JP2990082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10187100A (ja) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990082B2 (ja) | 液晶駆動回路及びその制御方法 | |
| JP3846293B2 (ja) | 帰還型増幅回路及び駆動回路 | |
| US5929847A (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
| JP3656833B2 (ja) | デジタルアナログコンバータおよびアクティブマトリクス液晶ディスプレイ | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| CN100466048C (zh) | 使用低功率驱动液晶显示装置的电路和方法 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US6664941B2 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
| JP3159586B2 (ja) | 昇圧回路装置 | |
| US7821485B2 (en) | Source driver output circuit of thin film transistor liquid crystal display | |
| US20060202744A1 (en) | Voltage generating circuit with two resistor ladders | |
| US8237697B2 (en) | Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same | |
| US6169509B1 (en) | Switched capacitor type D/A converter and display driver | |
| JPH10301539A (ja) | 液晶表示装置の駆動回路 | |
| US7659877B2 (en) | Shift register and display device using the same | |
| CN102113216B (zh) | 电容负载驱动电路和具备该电容负载驱动电路的显示装置 | |
| WO1998040873A9 (en) | System and method for driving columns of an active matrix display | |
| JP2000011310A (ja) | 高性能デ―タ記録用のバイパス書込みドライバ | |
| JPH11327487A (ja) | デジタル―アナログ変換器、アクティブマトリクス型液晶ディスプレイおよびデジタル信号をアナログ信号に変換する方法 | |
| JP2011027877A (ja) | 信号線駆動回路及び液晶表示装置 | |
| JP4094328B2 (ja) | 表示装置駆動回路および表示装置駆動回路の駆動方法 | |
| US6628274B1 (en) | Display drive device, display device, hand-carry electronic device, and display driving method | |
| JP4505481B2 (ja) | 液晶表示装置の駆動装置 | |
| JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
| JPH0242483A (ja) | 液晶駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |