JP4094328B2 - 表示装置駆動回路および表示装置駆動回路の駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置を階調表示にて駆動するための表示装置駆動回路および表示装置の駆動方法に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置は、図９に示すように、コントローラ１００１、ソースドライバ１００２、ゲートドライバ１００３、および液晶パネル１００４を有している。ここでは、ＴＦＴ（Thin Film Transistor）をスイッチング素子として用いた液晶パネル１００４を例に説明している。
【０００３】
上記ソースドライバ１００２は、コントローラ１００１よりソースドライバ１００２に送られてくる信号Ａに基づく階調表示信号Ｃにより、上記液晶パネル１００４のソース信号ラインを駆動するためのものである。上記信号Ａとしては、図１０に示すように、例えば、表示データＡ３の取りこみ開始を指示する、ソースドライバ用のスタートパルス信号Ａ１、シリアル転送されてくるデジタルの表示データＡ３、１水平同期期間表示データをラッチするラッチ信号Ａ２が挙げられる。
【０００４】
上記ソースドライバ１００２においては、転送クロック信号ＣＫsを受け、シリアル転送される、画像表示のための表示データＡ３を出力端子毎に保持し、表示データＡ３に対応した階調表示信号Ｃを作成し、液晶パネル１００４の各画素に出力して上記各画素の輝度を決定するようになっている。
【０００５】
一方、前記ゲートドライバ１００３は、ＴＦＴの液晶パネル１００４の各ゲート信号ラインを駆動するもので、コントローラ１００１より送られてくる信号Ｂ、例えば、第１ライン表示開始信号（ゲートドライバ用スタートパルス信号）と、転送クロック信号ＣＫgとを受け、表示ラインを順次選択する走査信号Ｄを作成して各ゲート信号ラインに順次出力するようになっている。
【０００６】
このような液晶表示装置では、ソースドライバ１００２の階調表示信号Ｃと、ゲートドライバ１００３の表示ラインを順次選択する走査信号Ｄとにより、液晶パネル１００４の表示画面では１ゲート信号ライン毎に画像表示が行われる。
【０００７】
次に、ソースドライバ１００２に関して、図１０のブロック図を参照してさらに説明する。ソースドライバ１００２には、シフトレジスタ１００５、ラッチメモリー１００６、ホールドメモリー１００７、階調電圧選択回路１００８、および階調電圧発生回路１００９が設けられている。
【０００８】
シフトレジスタ１００５は、データ取りこみ開始を示すスタートパルス信号Ａ１により動作を開始し、転送クロック信号ＣＫsに同期した信号Ｆ１を出力する。ラッチメモリー１００６は、スタートパルス信号Ｆ１を受け、シリアル転送されてくる表示データＡ３をラッチメモリー１００６に取りこむ。
【０００９】
このラッチメモリー１００６は、各ソース信号ラインの出力毎に設定されており、スタートパルス信号Ｆ１が出力毎に対応するラッチメモリー１００６を順次選択することにより、シリアル転送される表示データＡ３を順次出力毎に対応するラッチメモリー１００６に記憶する。このことにより、シリアル転送された表示データＡ３はソースドライバ１００２内部でパラレルな表示データに展開される。
【００１０】
ラッチメモリー１００６に格納された表示データＡ３はラッチメモリー１００６から、ホールドメモリー１００７に転送され（Ｆ２）、１水平同期信号に相当するラッチ信号Ａ２によりラッチされる。
【００１１】
転送された表示データは階調電圧選択回路１００８へ送られ（Ｆ３）、階調電圧発生回路１００９で生成した複数の階調表示用電圧Ｅの中から、表示データに応じた階調表示用電圧Ｅ＿ｘが１つ選択される。
【００１２】
階調表示用電圧Ｅ＿ｘが選択され、液晶パネル１００４の画素容量や信号ラインの容量を充電し、選択された階調表示用電圧Ｅ＿ｘと同電位に設定するのに時間がかかるため、ホールドメモリー１００７が必要になる。ホールドメモリー１００７に表示データＡ３を１水平同期期間、記憶しているため、液晶パネル１００４の画素容量や信号ラインの容量を充電している間に、次ラインの表示データＡ３をラッチメモリー１００６に記憶することができる。
【００１３】
次に、前記階調電圧発生回路１００９について、図１１に基づき説明する。階調電圧発生回路１００９は、互いに直列に接続された複数の抵抗Ｒと、上記各抵抗Ｒの相互間や両端での各接続点にそれぞれ非反転端子が接続された、複数のオペアンプ１０１５とを備えている。上記各抵抗Ｒや各オペアンプ１０１５の数は、階調数に応じて設定されている。上記各オペアンプ１０１５は、出力端子からの出力信号が反転端子に接続されてフィードバックされていることによって、出力インピーダンスを低くするボルテージフォロワとして機能するようになっている。
【００１４】
階調電圧発生回路１００９においては、上記各抵抗Ｒの両端に外部より入力されるＶｉｎｐＨとＶｉｎｐＬとの間の電圧が上記各抵抗Ｒによって抵抗分割され、分割された各電圧をオペアンプ１０１５によりインピーダンス変換を行い階調電圧選択回路１００８へと出力する（信号Ｅ＿１〜Ｅ＿ｎ）。
【００１５】
ホールドメモリー１００７および階調電圧選択回路１００８においては、図１２に示すように、ホールドメモリー１００７の出力端子毎に配置された階調電圧選択回路１００８は、ホールドメモリー１００７に記憶した表示データに応じて階調電圧発生回路１００９から発生された各階調表示用電圧Ｅ＿１ないしＥ＿ｎの各信号から１つを選択し、液晶パネル１００４を駆動するための階調表示信号Ｃ＿ｘを出力する。
【００１６】
階調電圧選択回路１００８では、図１３に示すように、マルチプレクサ１０１２において、表示データＡ３をパラレルにホールドしたホールドメモリー１００７からの表示データＦ３により、どの階調表示用電圧に対応するスイッチ１０１１をオンするかを決める信号Ｇ３＿ｘを発生し、それに対応するスイッチ１０１１をオンさせる。
【００１７】
このスイッチ１０１１は、例えば、図１４に示すように、互いに組み合わされたＰｃｈＭＯＳトランジスタ１０１３およびＮｃｈＭＯＳトランジスタ１０１４と、ＮｃｈＭＯＳトランジスタ１０１４のゲートへの入力信号を反転してＰｃｈＭＯＳトランジスタ１０１３のゲートに入力するインバータ１０１６とを有するアナログスイッチ等で構成される。スイッチ１０１１を選択することにより、表示データＦ３に応じた階調表示用電圧を選択し、階調表示信号Ｃとして出力することができる。
【００１８】
このように、液晶表示装置へ階調表示信号Ｃを供給するＬＳＩ、いわゆるソースドライバ１００２においては、映像信号である表示データＡ３による多階調化を行う場合、階調分の各電圧をそれぞれ生成するため、電圧の一部（例えば、最上位電圧ＶｉｎｐＨと最下位電圧ＶｉｎｐＬ）を外部から入力し、残りの中間電圧を、ソースドライバ１００２内部にて作成し、出力端子毎に階調に相当する電圧を選択する階調電圧選択回路１００８を設けることにより実現している。
【００１９】
また、前述したように、液晶パネル１００４は容量性の負荷になるため、パネル容量を充放電する時の電圧の降下を防ぐ、つまり出力インピーダンスを低くする、オペアンプ１０１５等のバッファ回路を各階調表示用電圧の端子と出力端子との間に設ける必要がある。
【００２０】
各階調表示用電圧においては、デジタル信号と違って、互いに異なる種々の電圧がかなり厳密に設定されており、バッファ回路の入力と出力との間で電圧値の変動が許されない。この為、従来技術で述べたようなバッファ回路では、アナログ回路であるオペアンプ１０１５をボルテージフォロア回路として用いるのが一般的である。
【００２１】
【発明が解決しようとする課題】
しかしながら、オペアンプ１０１５は一般に消費電流が大きな回路であるため、表示画質の向上のため、階調表示用電圧の種類数を増加させると、オペアンプ１０１５の数が多くなり、ソースドライバ１００２全体の消費電流が大きくなるという問題点がある。
【００２２】
そして、どの階調表示用電圧が使用されるか分からないため、全ての階調表示用電圧にそれぞれ備えられている各オペアンプ１０１５は、常時、動作状態である必要があり、低消費電力化を図れない問題がある。
【００２３】
例えば６４階調表示用のソースドライバ１００２であれば、６４個分のオペアンプ１０１５が常時動作する必要がある。さらに、２５６階調表示用であれば２５６個のオペアンプ１０１５が必要になる。このように階調数が増えると消費電流が大きくなり消費電力が増大するという問題がある。
【００２４】
【課題を解決するための手段】
本発明の表示装置駆動回路は、上記課題を解決するために、複数の階調表示用電圧を生成する生成手段と、該複数の階調表示用電圧の中から表示データに応じ階調表示用電圧を選択し出力する選択手段と、該複数の階調表示用電圧のうち、選択手段からの各出力が、どの階調表示用電圧を選択し出力しているかを検出して、該生成手段を制御する検出手段を備えたことを特徴としている。
【００２５】
上記構成によれば、選択手段からの各出力が、どの階調表示用電圧かを検出する検出手段を設け、出力する必要のない階調表示用電圧につながる生成手段を上記検出手段の制御により停止することによって、低消費電力化を図ることが可能となる。
【００２６】
上記表示装置駆動回路では、前記生成手段は、出力インピーダンスを低減するためのバッファ手段を有し、前記検出手段は、該バッファ手段の動作を制御するものであることが好ましい。
【００２７】
上記構成によれば、消費電力の大きなバッファ手段の動作を制御するので、低消費電力化を図ることがより一層確実に可能となる。
【００２８】
上記表示装置駆動回路においては、前記検出手段は前記生成手段内の非選択階調表示電圧に対応するバッファ手段を非動作状態にするものであってもよい。
【００２９】
上記構成によれば、非選択階調表示電圧に対応するバッファ手段を非動作とするので、低消費電力化を図ることがより一層確実に可能となる。
【００３０】
上記表示装置駆動回路では、前記検出手段は、選択された選択手段と非選択の選択手段とでは異なる電圧値を取るように、第１の電圧設定手段と第２の電圧設定手段とを備えていてもよい。
【００３１】
上記構成によれば、第１の電圧設定手段と第２の電圧設定手段とによって、検出手段は、選択手段を利用して、選択と非選択とを検出でき、簡素な構成により低消費電力化を図れる。
【００３２】
上記表示装置駆動回路においては、前記検出手段は、さらに、検出結果に基づきバッファ手段を非動作状態にする制御手段を備えていてもよい。
【００３３】
上記構成によれば、消費電力の大きなバッファ手段を非選択の階調表示電圧に対応して制御手段により非動作状態にするので、低消費電力化をより確実に図れる。
【００３４】
上記表示装置駆動回路では、前記検出手段は、選択手段およびその配線を用いて形成されていることが好ましい。
【００３５】
上記構成によれば、検出手段は、選択手段およびその配線を兼用して形成されているから、簡素な構成により低消費電力化を図れる。
【００３６】
上記表示装置駆動回路においては、前記検出手段は、選択手段の出力側の電位を選択手段の入力側にて検出するようになっていることが望ましい。
【００３７】
上記構成によれば、検出手段は、選択手段を兼用して形成されているから、簡素な構成により低消費電力化を図れる。
【００３８】
本発明の表示装置の駆動方法は、前記の課題を解決するために、生成した複数の階調表示用電圧の中から表示データに応じ階調表示用電圧を選択し出力するとき、該複数の階調表示用電圧のうち、各出力が、どの階調表示用電圧を選択し出力しているかを検出する検出ステップと、複数の階調表示用電圧の中から、非選択の階調表示用電圧の生成を停止する停止ステップとを備えたことを特徴としている。
【００３９】
上記方法によれば、階調表示用電圧を選択し出力するとき、どの階調表示用電圧かを検出し、出力する必要のない非選択の階調表示用電圧の生成を停止することによって、低消費電力化を図ることが可能となる。
【００４０】
上記駆動方法では、該検出ステップは、選択と非選択とでは異なる電圧値を取るように、まず、第１の電圧値に強制的に設定する第１の設定ステップと、次いで選択されたときには第２の電圧値に変更する第２の設定ステップとを有していてもよい。
【００４１】
上記方法は、第１および第２の各設定ステップによって、階調表示用電圧の選択を利用して、選択、非選択を検出できるから、階調表示用電圧の生成やその停止をタイミングよく行うことができ、簡素な構成により低消費電力化を図れる。
【００４２】
上記駆動方法においては、該検出ステップでは、非選択の階調表示電圧に対応したバッファ手段を非動作状態にすることが好ましい。
【００４３】
上記方法によれば、消費電力の大きなバッファ手段を非選択の階調表示電圧に対応して非動作状態にするので、低消費電力化をより確実に図れる。
【００４４】
【発明の実施の形態】
本発明の表示装置駆動回路およびその駆動方法について、図１ないし図８に基づき以下に説明する。まず、上記表示装置駆動回路が用いられる表示装置としての液晶表示装置について説明する。
【００４５】
上記液晶表示装置は、図２に示すように、コントローラ１０１、ソースドライバ（表示装置駆動回路）１０２、ゲートドライバ１００３、および液晶パネル１００４を有している。なお、図９に示した従来の液晶表示装置と同様な機能を有する部材については、同一の部材番号を付与して、それらの説明を省いた。
【００４６】
従来と異なる上記ソースドライバ１０２においては、図３に示すように、シフトレジスタ１００５、ラッチメモリー１００６、ホールドメモリー１００７、階調電圧選択回路（選択手段）１８、階調電圧発生回路（生成手段）１９、および信号発生回路１が設けられている。なお、図１０に示す、従来のソースドライバ１００２と同じ回路、同じ動作の回路ブロックについては、つまり、シフトレジスタ１００５、ラッチメモリー１００６、ホールドメモリー１００７についての説明は省略した。
【００４７】
上記信号発生回路１は、ソースドライバ１０２の内部に設けられ、ラッチ信号Ａ２に基づいて、制御信号Ｈ、信号ＰＲＥＢおよび信号ＤＩＳを生成するようになっている。階調電圧選択回路１８における後述する出力回路部（信号ライン）には、図１に示すように、信号ＰＲＥＢにより制御されるプルアップトランジスタ（第２の電圧設定手段）８、および信号ＤＩＳにより制御されるプルダウントランジスタ（第１の電圧設定手段）７が設けられている。上記プルダウントランジスタ７は、ＮｃｈＭＯＳトランジスタであり、上記プルアップトランジスタ８は、ＰｃｈＭＯＳトランジスタである。
【００４８】
上記ソースドライバ１０２では、これらの信号ＰＲＥＢと信号ＤＩＳの各制御信号を使用し、階調電圧選択回路１８でホールドメモリー１００７に記憶された表示データが、階調電圧発生回路１９で生成される階調表示用電圧Ｅのうち、どの階調表示用電圧を選択しているかを検出（判断）している。
【００４９】
検出した結果は各階調表示用電圧を出力するオペアンプ（バッファ手段）１０１５に信号ＪＣＫとして返される。階調電圧発生回路１９では、この信号ＪＣＫにて、オペアンプ１０１５の動作、非動作が制御されている。
【００５０】
図１は階調電圧選択回路１８と、階調電圧発生回路１９から生成される複数の階調表示用電圧Ｅの内における任意の１階調表示用電圧Ｅｘ、および１出力端子分の階調表示信号Ｃのみを示した回路ブロック図である。図１を使用して、本発明に係る実施の形態の詳細な説明を行う。
【００５１】
上記回路ブロックでは、図１に示すように、任意の階調表示用電圧Ｅ＿xが入力されるオペアンプ１０１５の動作、非動作を出力信号Ｇにより制御する制御回路５が、例えばオアゲートを用いて設けられている。
【００５２】
制御回路５には、オペアンプ１０１５を強制的に動作させる、または非動作（及び出力段をハイインピーダンスに設定）とする制御信号Ｈ（'H'レベルまたは'L'レベル）、および、オペアンプ１０１５が使用されるか否かを判断した結果を示す信号ＪＣＫ（'H'レベルまたは'L'レベル）がそれぞれ入力されている。制御信号Ｈは、各制御回路５に対し共通に入力されている。
【００５３】
また、本発明では、制御信号Ｈと信号ＪＣＫとは互いに独立して動作することが望ましい。制御信号Ｈ（'H'レベルまたは'L'レベル、何れでも可）によりオペアンプ１０１５の出力をハイインピーダンスに設定できるようになっている。これにより、プルダウントランジスタ７からの出力と、オペアンプ１０１５からの出力とが競合して無駄な電流が流れることを防止できる。
【００５４】
なお、図示しないが、制御回路５においては、信号ＪＣＫを一時的に保持（ラッチ）するラッチ回路や、信号ＪＣＫの状態を読み込むタイミングの発生回路を含むことが好ましい。これらにより、オペアンプ１０１５の動作、非動作を確実化できる。
【００５５】
さらに、上記回路ブロックにおいては、スイッチ６の入力側（Ｅ＿ｘ側）の信号ラインの電位を制御するためのプルダウントランジスタ７が、スイッチ６の入力側（Ｅ＿ｘ側）に近接して設けられている。上記プルダウントランジスタ７は、そのゲートに入力される制御信号ＤＩＳが'H'レベルになると、プルダウントランジスタ７がオンし、プルダウントランジスタ７につながる信号ラインをＧＮＤレベル（第１の電圧値）に設定するものである。
【００５６】
その上、上記回路ブロックでは、スイッチ６の出力側（Ｃ側）の信号ラインの電位を制御するためのプルアップトランジスタ８がスイッチ６の出力側（Ｃ側）に近接して設けられている。上記プルアップトランジスタ８は、そのゲートに入力される制御信号ＰＲＥＢが'L'レベルになると、プルアップトランジスタ８がオンし、プルアップトランジスタ８につながるラインを電源レベル（例えば、Ｖｃｃ、第２の電圧値）にするものである。
【００５７】
このようにプルダウントランジスタ７およびプルアップトランジスタ８を、スイッチ６を挟んで、スイッチ６の入出力側にそれぞれ設けることにより、選択されてオン状態となったスイッチ６に対して、上記スイッチ６の出力側の電位を、スイッチ６の入力側にて検出して、上記スイッチ６の選択、非選択を検出することが可能となる。
【００５８】
図５に示す階調電圧選択回路１８内に設けられているマルチプレクサ１０１２は、階調表示のための表示データＦ３により選択され、所定の決められた値になった時、スイッチ６をオンする。上記オンしたスイッチ６を介して出力される、階調表示用電圧の出力である階調表示信号Ｃは、ソースドライバ１０２の出力端子を介して液晶パネル１００４の、対応したソース信号ラインに出力される。
【００５９】
スイッチ６は、図５の階調電圧選択回路１８内に設けられている、例えば図６に示すようなアナログスイッチである。スイッチ６は従来技術である図１４と同じようにＭＯＳトランジスタやトランスミッションゲート（図６）のようなアナログスイッチでできており、ただ、従来技術とは異なり、プルダウントランジスタ７、プルアップトランジスタ８が入出力端子にそれぞれ備えられている。
【００６０】
階調電圧発生回路１９にて従来技術と異なるところは、図７に示すように、各オペアンプ１０１５に対して制御回路５がそれぞれ備えられ、この制御回路５の出力信号Ｇにより、出力信号Ｇが'H'レベルの時、オペアンプ１０１５は動作する一方、出力信号Ｇが'L'レベルの時、オペアンプ１０１５は非動作状態となり、消費電力はカットされ、さらに出力段はハイインピーダンス状態となる点である。
【００６１】
本発明で用いるオペアンプ１０１５の回路構成の１例としては、図８に示すように、入力段の差動対がＮｃｈＭＯＳトランジスタの差動増幅回路の構成を示すことができる。なお、上記オペアンプ１０１５の他の例として入力段の差動対がＰｃｈＭＯＳトランジスタの差動増幅回路であってもよい。
【００６２】
上記オペアンプ１０１５では、図８に示すように、Ｓ端子には信号Ｇが入力され、ＳＮ端子には、図示しないインバータ回路を介して反転された信号Ｇが入力されている。また、図８中のＶＢは、動作点を決める差動対を流れる定電流値を設定する電圧入力端子である。
【００６３】
上記オペアンプ１０１５においては、図８に示すように、信号Ｇが'H'レベル（Ｖｄｄレベル）の時、各ＮｃｈＭＯＳトランジスタ３８１１、３８１２がＯＮ状態となり、動作電流が供給されると共に、ＮｃｈＭＯＳトランジスタ３８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＦＦ状態となることから、上記オペアンプ１０１５は通常の差動増幅回路のボルテージフォロワとして動作する。
【００６４】
逆に、信号Ｇが'L'レベル（ＧＮＤレベル）の時、各ＮｃｈＭＯＳトランジスタ３８１１、３８１２がＯＦＦ状態となり、動作電流の供給が停止されると共に、ＮｃｈＭＯＳトランジスタ３８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＮ状態となる。このことから、出力段のＮｃｈＭＯＳトランジスタ３８１５とＰｃｈＭＯＳトランジスタ３８１６とをＯＦＦ状態、つまり、出力がハイインピーダンス状態になるので、上記オペアンプ１０１５は非動作となり、動作電流が流れないことから、駆動電力を消費しないことになる。
【００６５】
また、本願の制御回路５は、非常に簡単な回路であるオアゲートで構成可能であり、バッファ回路であるオペアンプ１０１５を非動作（オフ）状態に維持したい信号（つまり、信号ＪＣＫが'L'レベル）が入力されたとき、上記オペアンプ１０１５の電源をオフすると共に上記オペアンプ１０１５の出力をハイインピーダンスの状態に設定できるものである。なお、上記では、オペアンプ１０１５内にて、非選択のオペアンプ１０１５における電源のオフ、および出力のハイインピーダンス化の各動作を行っているが、制御回路５内にて上記各動作を行うようにもできる。
【００６６】
言い換えると、制御回路５は、最初、制御回路５に入力する制御信号Ｈを'L'レベル（この時、信号ＪＣＫも'L'レベル）にすることで、オペアンプ１０１５に入力される信号Ｇを'L'レベルに設定して上記オペアンプ１０１５を非動作状態およびハイインピーダンス状態にし、次いで、後述するように信号ラインをディスチャージおよびプリチャージすることで、信号ＪＣＫが'H'レベルになればオペアンプ１０１５は動作状態となり、一方、信号ＪＣＫが'L'レベルのままであれば、オペアンプ１０１５を非動作状態に維持することができるものである。
【００６７】
なお、図１のＥｘからプルダウントランジスタ７までは、階調電圧発生回路１９内の回路にでき、一般的にはソースドライバ１０２のオペアンプ１０１５の１個当たりに１回路ずつ備えられており、各階調表示用電圧Ｅ＿ｘの信号ライン毎に共有化されていることが好ましい。
【００６８】
図１のスイッチ６やマルチプレクサ１０１２やプルアップトランジスタ８は、階調電圧選択回路１８内に備えられ、各ソース信号ラインへの出力端子毎に備えられることが望ましい。
【００６９】
そして、コントローラ１０１で作成された先述の水平同期信号等の出力制御信号により、液晶パネル１００４のソース信号ラインにつながるソースドライバ１０２の全出力端子から階調表示信号Ｃが同時に出力される。
【００７０】
本発明のソースドライバ１０２は水平同期信号に相当するラッチ信号Ａ２に基づき、液晶パネル１００４の各画素へのソース信号ラインに階調表示用電圧が階調表示信号Ｃとして出力されるが、その出力を行う前に以下の各動作を行う。
【００７１】
１．まず、コントローラ１０１から制御信号Ｈを入力（ここでは、'L'レベル）した後、コントローラ１０１からの信号ＤＩＳ（各階調表示用電圧ラインのプルダウントランジスタ７のゲートに共通に入力）を'H'レベルにして、プルダウントランジスタ７を動作（オン）させ、オペアンプ１０１５の出力につながる信号ラインをディスチャージしＧＮＤレベル（'L'レベル、第１の電圧値）にして（第１の設定ステップ）、このＧＮＤレベルと上記制御信号Ｈとにより制御回路５を動作させ、ソースドライバ１０２の各階調表示用電圧につながる各オペアンプ１０１５の全てを一旦オフする。ディスチャージ後、信号ＤＩＳを'L'レベルにし、プルダウントランジスタ７をオフさせる。
【００７２】
２．次いで、前の表示期間（前の液晶パネル１００４の１水平同期期間に取り込まれラッチされている）に読み込んだ、階調表示用の表示データＦ３により、マルチプレクサ１０１２を動作させ、表示データＦ３に応じた階調表示用電圧を１つ選択し接続するスイッチ６をオンさせ、一方、他の選択されないスイッチ６はオフさせる。
【００７３】
３．次いで、信号ＰＲＥＢ（全スイッチ６に接続されているプルアップトランジスタ８のゲートに共通に入力）を'L'レベルにし、プルアップトランジスタ８を動作（オン）させ、全ラインを電源電圧にプリチャージする。プリチャージ後、信号ＰＲＥＢを'H'レベルにし、プルアップトランジスタ８をオフさせる。
【００７４】
４．スイッチ６がオンしている、つまり、階調表示するため選択されているスイッチ６が接続されている信号ラインで階調表示用電圧のオペアンプ出力段につながる信号ラインは、このプリチャージにより電源電圧レベル（例えば、Ｖｃｃ、第２の電圧値）になる（第２の設定ステップ）ため、信号ＪＣＫは'H'レベルとなる。一方、スイッチ６がオフしている、つまり、表示データにより選択されていないスイッチ６が接続されているラインで階調表示用電圧のオペアンプ出力段につながる信号ラインは、プリチャージされないため、ディスチャージされた状態を維持することから、信号ＪＣＫは'L'レベルとなる。
【００７５】
５．制御回路５は信号ＪＣＫの値を読み取り、'H'レベルであれば、ソースドライバ１０２の階調表示用電圧につながるオペアンプ１０１５が使用されると判断し、前述の信号Ｇを'H'レベルとすることにより、オペアンプ１０１５をここで動作状態にする。信号ＪＣＫが'L'レベルであればソースドライバ１０２の階調表示用電圧につながるオペアンプ１０１５が使用されないと判断し、そのオペアンプ１０１５を非動作の状態とする（停止ステップ）。
【００７６】
６．そして、液晶表示での各水平同期期間内に上記各動作１．〜５．を順次行う。上記各動作１．〜５．は、ゲートドライバ１００３からの走査信号Ｄ（ゲート信号）にオフ期間を設け、上記オフ期間に実行することが望ましい。
【００７７】
しかしながら、ゲートのオン時間（走査期間）に対して、上記各動作１．〜５．で行う処理が占める割合は短い期間にでき、またプルアップされた電圧は後工程のバッファ（オペアンプ１０１５への）接続により、ゲートがオン状態の内（ゲートがオフするまで）に、所望の階調表示用電圧に変更される。そして、非走査期間（走査期間に対して充分に長い期間）ではゲートがオフして、各画素は所望の電圧を維持しているので、走査信号Ｄがオン状態のときに上記各動作１．〜５．を実行しても、表示に対する悪影響を回避できる。
【００７８】
したがって、ゲートがオンのときに、画素に種々な電圧が印加されても。ゲートがオフされたときに、画素の電位は、上記画素に印加されるべき電位にほぼ設定されることから、プルアップで所望以外の電圧が画素に印加されても問題はない。
【００７９】
なお、前記階調電圧選択回路１８の出力段に、もう一段アナログスイッチを、信号ＰＲＥＢに応じてプルアップ時にオフすると共に、前述の信号Ｇによりオペアンプ１０１５が動作するときにオンするように設けて、検出動作時の電圧変化を液晶の画素に印加することを回避してもよい。
【００８０】
以上、複数の階調表示用電圧内の１階調、および１出力の動作を例に説明したが、上記手順を、液晶パネル１００４の駆動のための各階調表示信号Ｃにおける各出力の全てに対して一斉に行うことにより、各階調表示信号Ｃに対応した各オペアンプ１０１５の全てを一旦非動作状態とし、上記各オペアンプ１０１５の内、１出力でも使用しているオペアンプ１０１５は動作（オン）状態となり、どの出力も選択していない階調表示用電圧のオペアンプ１０１５は非動作（オフ）状態のままにしておくことが可能である。
【００８１】
次に、ｎ階調、ｍ出力（C1〜Cm）の場合を説明する。図４が、ホールドメモリー１００７と本発明による階調電圧選択回路１８とを示すものである。図５は、１出力分の階調電圧選択回路１８である。
【００８２】
図５中のスイッチ６は図６に回路を示すが、プルアップトランジスタ８、プルダウントランジスタ７を有するスイッチである。また、図７に階調表示用電圧Ｅ＿１からＥ＿ｎのｎ階調の各階調表示用電圧をそれぞれ発生する階調電圧発生回路１９を示す。
【００８３】
抵抗分割で作成されたｎ階調の各階調表示用電圧は図１で説明したオペアンプ１０１５と制御回路５とにより、Ｅ＿１から、Ｅ＿ｎの階調表示用電圧として出力される。前述の説明と同様に、本発明のソースドライバ１０２が階調表示信号Ｃを出力する前の動作を説明する。
【００８４】
Ｉ．制御信号Ｈを発生（ここでは、'L'レベル）した後、図６の信号ＤＩＳを'H'レベルにし、プルダウントランジスタ７を動作させ、オペアンプ１０１５の出力につながる信号ラインを、ＧＮＤレベル（第１の電圧値）にディスチャージして（第１の設定ステップ）、このＧＮＤレベルと前記制御信号Ｈとによって、図７の制御回路５を動作させ、ソースドライバ１０２の階調表示用電圧につながるオペアンプ１０１５を全て非動作状態とする。本動作により、階調表示用電圧Ｅ＿１ないしＥ＿ｎの各信号ラインは全てディスチャージされる。ディスチャージ後、信号ＤＩＳを'L'レベルにし、プルダウントランジスタ７をオフさせる。
【００８５】
II．前の水平同期表示期間に読み込んだ表示データＦ３により、マルチプレクサ１０１２を動作させ、図５中、ｎ個ある各スイッチ６の内の１つを選択し、選択したスイッチ６のみをオンにし、選択しなかったその他のスイッチ６を非選択として全てオフする。
【００８６】
III.図６の信号ＰＲＥＢを'L'レベルにし、プルアップトランジスタを動作させ、スイッチ６の出力側の信号ラインを電源電圧（例えば、Ｖｃｃ）にプリチャージする。プリチャージ後、信号ＰＲＥＢを'H'レベルにし、プルアップトランジスタ８をオフさせる。本動作により、各出力が選択している階調表示用電圧Ｅ＿ｘのラインの中で選択されたスイッチ６がオンしている信号ラインは、電源電圧（第２の電圧値）にプリチャージされる（第２の設定ステップ）一方、選択されていない階調表示用電圧の信号ラインは、ディスチャージされたままである。
【００８７】
例えば、全出力が、Ｅ＿１の階調表示用電圧を選択している場合は、Ｅ＿１の階調表示用電圧の信号ラインのみプリチャージされ、ほかの階調表示用電圧Ｅ＿２ないしＥ＿ｎの各信号ラインはディスチャージのままの状態である（例１）。
【００８８】
あるいは、他の例として、ｍ出力のうち１出力がＥ＿２を選択し、その他のｍ−１の出力がＥ＿１を選択した場合、Ｅ＿１および、Ｅ＿２の信号ラインはプリチャージされ、他のＥ＿３からＥ＿ｎはディスチャージされる（例２）。
【００８９】
IV．階調表示用電圧ラインのプリチャージ、ディスチャージ状態は、信号ＪＣＫ＿１ないしｎとして、図７の各制御回路５に伝えられる。プリチャージ状態の場合、信号ＪＣＫは'H'レベルとなる。一方、ディスチャージされた状態のままの場合、信号ＪＣＫは'L'レベルを維持することになる。前述の例１の場合は、ＪＣＫ＿１のみ'H'レベルとなる一方、ＪＣＫ＿２からＪＣＫ＿ｎは'L'レベルとなる。また、前述の例２の場合は、ＪＣＫ＿１およびＪＣＫ＿２が'H'レベルとなり、ＪＣＫ＿３からＪＣＫ＿ｎは'L'レベルとなる。なお、図５でも分かるように、信号ＪＣＫ＿１は、Ｃ１〜Ｃｍの該当するＪＣＫ＿11〜ＪＣＫ＿1mのm個の信号を、ここではオアゲートを介した信号である。他のＪＣＫ＿ｎ信号も同様に、Ｃ１〜Ｃｍの該当するＪＣＫ＿n1〜ＪＣＫ＿nmのm個の信号を、ここではオアゲートを介した信号である。
【００９０】
Ｖ．制御回路５は信号ＪＣＫの値を読み取り、'H'レベルであれば、ソースドライバ１０２の階調表示用電圧につながるオペアンプ１０１５が使用されると判断し、そのオペアンプ１０１５を動作状態にする。信号ＪＣＫが'L'レベルであれば、ソースドライバ１０２の階調表示用電圧につながるオペアンプ１０１５が使用されないと判断し、そのオペアンプ１０１５を非動作の状態とする。
【００９１】
ＶＩ．そして、液晶表示での各水平同期期間内に上記各動作Ｉ．〜Ｖ．を順次行う。
【００９２】
このようにして各出力でどの階調表示用電圧を使用するかをスイッチ６に逆方向に電流が流れるか否かによって検出し（調べ）、使用する階調表示用電圧に対応するオペアンプ１０１５の動作の停止を上記電流によって解除し、使用しない階調表示用電圧に対応するオペアンプ１０１５の動作の停止を維持することで、上記検出機構をスイッチ６と兼用して構成の複雑化を回避しながら、低消費電力化を図ることができる。
【００９３】
本ソースドライバ１０２は、階調電圧発生回路１９にオペアンプ（ここではボルテージフォロアタイプ）１０１５を備え、階調電圧選択回路１８で表示データＦ３に応じてアナログのスイッチ６で選択された階調表示用電圧が、直接、液晶パネル１００４のソース信号ラインに出力される構成のものであれば、好適に用いられるが、特に、液晶パネル１００４が小型である携帯電話等の携帯機器に好適に使用され、本発明による低消費電力化の効果が大きい。
【００９４】
また、携帯電話の表示では、待ちうけ時間等では、単一の背景を表示する場合が多く、この場合も本発明のように使用する階調表示用電圧に関係するオペアンプ１０１５のみ動作されるため、あるいは、メールのように文字表示の際も、１か０の表示であり、中間階調の表示は不用となるため、２つのオペアンプ１０１５を動作させるだけで良く本発明による低消費電力化の効果は高まる。
【００９５】
また、待ちうけ時間時等において、ゲートドライバ１００３から走査信号Ｄが出力されていない時、制御信号Ｈで各オペアンプ１０１５の動作を停止させておけば、さらに低消費電力化できる。
【００９６】
なお、本説明では、全階調表示用電圧ラインにオペアンプ１０１５をそれぞれ設置している例で説明しているが、液晶パネル１００４の画素等における容量成分の充放電時の電圧変動に問題がない場合、オペアンプ１０１５の一部を省いた構成（例えば、ＶｉｎｐＨやＶｉｎｐＬのライン、あるいは中間電圧の一部）でも適用できることは勿論である。
【００９７】
本発明では、各出力でどの階調電源を使用するかを検出できるため、使用しない階調電源のオペアンプを停止することができ、低消費電力化が行える。例えば６４階調の電源の場合、ある１つの階調表示用電圧のみを使用した画面（1色のみの表示状態）であれば、消費電流は１／６４にできる。
【００９８】
また、上記では、表示装置として液晶表示装置を例に挙げたが、マトリクス条に各画素を有し、上記各画素を階調表示する表示装置（例えば、プラズマディスプレイや、エレクトロルミネッセンスディスプレイ等のフラットディスプレイ）にも適用できることは、上記の実施の形態の説明から明らかである。
【００９９】
【発明の効果】
本発明の表示装置駆動回路は、以上のように、複数の階調表示用電圧を生成する生成手段と、該複数の階調表示用電圧の中から表示データに応じ階調表示用電圧を選択し出力する選択手段と、該複数の階調表示用電圧のうち、選択手段からの各出力が、どの階調表示用電圧を選択し出力しているかを検出して、該生成手段を制御する検出手段を備えた構成である。
【０１００】
それゆえ、上記構成は、選択手段からの各出力が、どの階調表示用電圧かを検出する検出手段を設け、出力する必要のない階調表示用電圧につながる生成手段を上記検出手段の制御により停止することによって、低消費電力化を図ることが可能となるという効果を奏する。
【０１０１】
本発明の表示装置の駆動方法は、以上のように、生成した複数の階調表示用電圧の中から表示データに応じ階調表示用電圧を選択し出力するとき、該複数の階調表示用電圧のうち、各出力が、どの階調表示用電圧を選択し出力しているかを検出する検出ステップと、複数の階調表示用電圧の中から、非選択の階調表示用電圧の生成を停止する停止ステップとを備えた方法である。
【０１０２】
それゆえ、上記方法は、各出力からどの階調表示用電圧が出力されているかを検出する検出ステップを設け、出力する必要のない非選択の階調表示用電圧の生成を停止する停止ステップによって、低消費電力化を図ることが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の表示装置駆動回路の要部を示す回路ブロック図である。
【図２】上記表示装置駆動回路を用いた表示装置全体の構成を示すブロック図である。
【図３】上記表示装置のソースドライバのブロック図である。
【図４】上記表示装置の、階調電圧選択回路とホールドメモリーとを示すブロック図である。
【図５】上記階調電圧選択回路の構成を示す回路ブロック図である。
【図６】上記階調電圧選択回路における、選択のためのスイッチ、プルダウントランジスタ、およびプルアップトランジスタの構成を示す回路ブロック図である。
【図７】上記表示装置の、階調電圧発生回路の構成を示す回路ブロック図である。
【図８】上記階調電圧発生回路のオペアンプの構成を示す回路ブロック図である。
【図９】従来の表示装置全体の構成を示すブロック図である。
【図１０】上記従来の表示装置における、ソースドライバの回路ブロック図である。
【図１１】上記従来の表示装置における、階調電圧発生回路の構成を示す回路ブロック図である。
【図１２】上記従来の表示装置の、階調電圧選択回路とホールドメモリーを示す回路ブロック図である。
【図１３】上記階調電圧選択回路の構成を示す回路ブロック図である。
【図１４】上記階調電圧選択回路における、選択のためのスイッチの構成を示す回路ブロック図である。
【符号の説明】
５ 制御回路（制御手段）
６ スイッチ（選択手段、検出手段）
１０１５ オペアンプ（生成手段、バッファ手段）

Claims (2)

1. 複数の階調表示用電圧を生成し、複数のバッファを介してそれぞれ出力する生成手段と、
   上記複数の階調表示用電圧のうち、表示データに応じ必要な階調表示用電圧を選択し出力する選択手段とを備えている表示装置駆動回路であって、
   上記選択手段を使用して、上記複数のバッファのうち、上記選択された階調表示用電圧を出力するために必要なバッファを検出する検出手段と、
   上記複数のバッファを予め非動作状態に制御し、上記検出手段の検出結果に応じて、上記必要なバッファのみを動作状態に制御する制御手段とを備え、
   上記検出手段は、接続された配線の電圧値を第１の電圧に設定する第１の電圧設定手段と、接続された配線の電圧値を第２の電圧に設定する第２の電圧設定手段とを有し、
   上記選択手段は、上記複数のバッファの出力にそれぞれ接続され、選択時に上記接続されたバッファの出力と上記選択手段の出力とを短絡する複数のスイッチを有し、
   上記スイッチの上記バッファ側の配線には、上記第１の電圧設定手段が解除可能に接続され、
   上記スイッチの上記選択手段の出力側の配線には、上記第２の電圧設定手段が接続され、
   上記第１の電圧設定手段と上記スイッチの上記バッファ側の配線との接続は、上記選択手段が上記必要な階調表示用電圧を選択する前に解除され、
   上記制御手段は、
   上記選択手段が上記必要な階調表示用電圧を選択した後における上記スイッチの上記バッファ側の配線の電位が上記第１の電圧である場合、当該バッファを非動作状態とし、
   上記選択手段が上記必要な階調表示用電圧を選択した後における上記スイッチの上記バッファ側の配線の電位が上記第２の電圧である場合、当該バッファを動作状態とすることを特徴とする表示装置駆動回路。
2. 複数の階調表示用電圧を生成し、複数のバッファを介してそれぞれ出力する生成手段と、
   上記複数の階調表示用電圧のうち、表示データに応じ必要な階調表示用電圧を選択し出力する選択手段とを備え、
   上記選択手段は、上記複数のバッファの出力にそれぞれ接続され、選択時に上記接続されたバッファの出力と上記選択手段の出力とを短絡する複数のスイッチを有し、
   上記スイッチの上記バッファ側の配線には、接続された配線の電圧値を第１の電圧に設定する第１の電圧設定手段が解除可能に接続され、
   上記スイッチの上記選択手段の出力側の配線には、接続された配線の電圧値を第２の電圧に設定する第２の電圧設定手段が接続されている表示装置駆動回路の駆動方法であって、
   上記選択手段が上記必要な階調表示用電圧を選択する前に、上記複数のバッファを予め非動作状態に制御する第１ステップと、
   上記第１の電圧設定手段と上記スイッチの上記バッファ側の配線とを接続した後、上記第１の電圧設定手段と上記スイッチの上記バッファ側の配線との接続を解除する第２ステップと、
   上記第２の電圧設定手段と上記スイッチの上記選択手段の出力側の配線とを接続する第３ステップと、
   上記選択手段が上記必要な階調表示用電圧を選択した後における上記スイッチの上記バッファ側の配線の電位が上記第１の電圧である場合、当該バッファを非動作状態とし、上記選択手段が上記必要な階調表示用電圧を選択した後における上記スイッチの上記バッファ側の配線の電位が上記第２の電圧である場合、当該バッファを動作状態とする第４ステップとを有し、
   上記第１ステップ〜第３ステップは、上記選択手段が上記必要な階調表示用電圧を選択する前に実行されることを特徴とする表示装置駆動回路の駆動方法。

Images