JP2740161B2 - 集積回路の実装構造 - Google Patents
集積回路の実装構造Info
- Publication number
- JP2740161B2 JP2740161B2 JP61029970A JP2997086A JP2740161B2 JP 2740161 B2 JP2740161 B2 JP 2740161B2 JP 61029970 A JP61029970 A JP 61029970A JP 2997086 A JP2997086 A JP 2997086A JP 2740161 B2 JP2740161 B2 JP 2740161B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- mounting structure
- lead frame
- ceramic package
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路の実装構造、特にテープキャリア
方式の集積回路の実装構造に関する。 〔概要〕 本発明は、テープキャリア方式の集積回路の実装構造
において、 あらかじめ所定の形に切断成形された上記集積回路
を、そのリードフレームが外部接続用端子として使用可
能にセラミックパッケージに搭載し、セラミック板を用
いて気密封止する構造とすることにより、 実装における製造工程の簡素化と放熱効果の向上とを
図ったものである。 〔従来の技術〕 従来、この種の実装構造としては、リードレスチップ
キャリア方式が一般的である。また第３図に示すよう
に、裏面に外部接続端子を持つセラミックパッケージ1a
上に集積回路を実装する構造も考えられている。 第３図において、従来の集積回路の実装構造は、集積
回路３がセラミックパッケージ1aにシリコンゴム等の緩
衝材6aを介して実装され、集積回路３のリードフレーム
２はセラミックパッケージ1aの接続用端子に熱圧着等の
方法で接続される。さらに、キャップ７が集積回路３の
裏面に良熱伝導性材料で固着され、その後キャップ７と
セラミックパッケージ1aとが高温半田等で封止された構
造になっている。 〔発明が解決しようとする問題点〕 上述した従来のリードレスチップキャリア方式では、
集積回路の多ピン化、高電力化に対応できないといった
欠点があった。またこのような欠点を解決するため第３
図に示した構造も考えられているが、このような構造で
は、集積回路のセラミックパッケージへの搭載が困難
で、また製造工程が煩雑といった欠点があり、生産歩留
りの低下要因となったり、自動化を妨げる要因となって
いた。また必要なセラミックパッケージが外部端子を含
んだものとなるため高価になるといった欠点もあった。 本発明の目的は、上記の欠点を除去することにより、
構造が簡単で、製造工程の簡素化を図ることができ、か
つ放熱効果の向上を図ることのできる集積回路の実装構
造を提供するにある。 〔問題点を解決するための手段〕 本発明の集積回路の実装構造は、テープキャリア方式
の集積回路の実装構造であって、あらかじめ所定の形に
切断成形された上記集積回路と、この集積回路があらか
じめ所定の形状に切断成形されたリードフレームを外部
接続用端子として使用可能に搭載されたセラミックパッ
ケージと、このセラミックパッケージを封止材により気
密封止したセラミック板とを含んで構成され、前記リー
ドフレームは前記封止されたセラミックパッケージの内
部と外部に跨って一体として構成される。 〔作用〕 本発明は、あらかじめ所定の形に切断成形された、テ
ープキャリア方式の集積回路を、そのリードフレームが
外部接続用端子として使用可能に、セラミックパッケー
ジに搭載し、セラミック板で気密封止する構造となって
いるため、必要なセラミックパッケージは、従来のよう
に外部接続用端子を埋め込んだ高価なものを用いる必要
がない。さらに封じもセラミック板の単なる気密封止で
済み、構造が極めて簡単で多ピンのものも容易に実装で
き、さらに製造工程の簡素化が可能となる。 さらに、集積回路は熱伝導率を考慮したセラミックパ
ッケージに固着剤を介して直接固着されるので、このセ
ラミックパッケージ上にさらに放熱用ヒートシンクを取
り付けることにより、十分な放熱効果の向上を図ること
が可能となる。 〔実施例〕 次に本発明の実施例について図面を参照して説明す
る。 第１図は、本発明の一実施例を示す断面図である。本
実施例は、セラミックパッケージ１に、あらかじめリー
ドフレーム２を、切断成形されたテープキャリア方式の
集積回路３が半田等の良熱伝導性材料で固着され、さら
にセラミック板４がガラス封止材５によって取り付けら
れ気密封止されることで構成される。ここで、リードフ
レーム２は封止部を介して外部に取り出され、そのまま
外部接続用端子を形成する。 本発明の特徴は、第１図において、集積回路３を、そ
のリードフレーム２が外部接続用端子として利用可能な
形で、セラミックパッケージ１に固着し、セラミック板
７で気密封止した形で構成したことにある。 第２図は、本発明の他の実施例を示す断面図で、第１
図の実施例を配線基板に実装した場合を示す。セラミッ
クパッケージ１に放熱用ヒートーシンク８を取り付け、
エポキシ樹脂等の緩衝材６を挟んで配線基板９に取り付
けられる。集積回路３のリードフレーム２の外部接続用
端子の部分は配線基板９の配線10へ熱圧着等の工法で接
続されている。 〔発明の効果〕 以上説明したように本発明は、集積回路のリードフレ
ームを外部接続用端子として使用できるような実装構造
とすることにより、多ピンで高電力の集積回路を簡単な
製造工程で放熱効果に優れた構造で実装できる効果があ
る。また、あらかじめリードフレームを切断成形するこ
とで、その成形形状の自由度が高まり、また製造工程が
簡素化して、自動化および生産効率の向上を図ることが
でき、安価な製品を提供できる効果がある。
方式の集積回路の実装構造に関する。 〔概要〕 本発明は、テープキャリア方式の集積回路の実装構造
において、 あらかじめ所定の形に切断成形された上記集積回路
を、そのリードフレームが外部接続用端子として使用可
能にセラミックパッケージに搭載し、セラミック板を用
いて気密封止する構造とすることにより、 実装における製造工程の簡素化と放熱効果の向上とを
図ったものである。 〔従来の技術〕 従来、この種の実装構造としては、リードレスチップ
キャリア方式が一般的である。また第３図に示すよう
に、裏面に外部接続端子を持つセラミックパッケージ1a
上に集積回路を実装する構造も考えられている。 第３図において、従来の集積回路の実装構造は、集積
回路３がセラミックパッケージ1aにシリコンゴム等の緩
衝材6aを介して実装され、集積回路３のリードフレーム
２はセラミックパッケージ1aの接続用端子に熱圧着等の
方法で接続される。さらに、キャップ７が集積回路３の
裏面に良熱伝導性材料で固着され、その後キャップ７と
セラミックパッケージ1aとが高温半田等で封止された構
造になっている。 〔発明が解決しようとする問題点〕 上述した従来のリードレスチップキャリア方式では、
集積回路の多ピン化、高電力化に対応できないといった
欠点があった。またこのような欠点を解決するため第３
図に示した構造も考えられているが、このような構造で
は、集積回路のセラミックパッケージへの搭載が困難
で、また製造工程が煩雑といった欠点があり、生産歩留
りの低下要因となったり、自動化を妨げる要因となって
いた。また必要なセラミックパッケージが外部端子を含
んだものとなるため高価になるといった欠点もあった。 本発明の目的は、上記の欠点を除去することにより、
構造が簡単で、製造工程の簡素化を図ることができ、か
つ放熱効果の向上を図ることのできる集積回路の実装構
造を提供するにある。 〔問題点を解決するための手段〕 本発明の集積回路の実装構造は、テープキャリア方式
の集積回路の実装構造であって、あらかじめ所定の形に
切断成形された上記集積回路と、この集積回路があらか
じめ所定の形状に切断成形されたリードフレームを外部
接続用端子として使用可能に搭載されたセラミックパッ
ケージと、このセラミックパッケージを封止材により気
密封止したセラミック板とを含んで構成され、前記リー
ドフレームは前記封止されたセラミックパッケージの内
部と外部に跨って一体として構成される。 〔作用〕 本発明は、あらかじめ所定の形に切断成形された、テ
ープキャリア方式の集積回路を、そのリードフレームが
外部接続用端子として使用可能に、セラミックパッケー
ジに搭載し、セラミック板で気密封止する構造となって
いるため、必要なセラミックパッケージは、従来のよう
に外部接続用端子を埋め込んだ高価なものを用いる必要
がない。さらに封じもセラミック板の単なる気密封止で
済み、構造が極めて簡単で多ピンのものも容易に実装で
き、さらに製造工程の簡素化が可能となる。 さらに、集積回路は熱伝導率を考慮したセラミックパ
ッケージに固着剤を介して直接固着されるので、このセ
ラミックパッケージ上にさらに放熱用ヒートシンクを取
り付けることにより、十分な放熱効果の向上を図ること
が可能となる。 〔実施例〕 次に本発明の実施例について図面を参照して説明す
る。 第１図は、本発明の一実施例を示す断面図である。本
実施例は、セラミックパッケージ１に、あらかじめリー
ドフレーム２を、切断成形されたテープキャリア方式の
集積回路３が半田等の良熱伝導性材料で固着され、さら
にセラミック板４がガラス封止材５によって取り付けら
れ気密封止されることで構成される。ここで、リードフ
レーム２は封止部を介して外部に取り出され、そのまま
外部接続用端子を形成する。 本発明の特徴は、第１図において、集積回路３を、そ
のリードフレーム２が外部接続用端子として利用可能な
形で、セラミックパッケージ１に固着し、セラミック板
７で気密封止した形で構成したことにある。 第２図は、本発明の他の実施例を示す断面図で、第１
図の実施例を配線基板に実装した場合を示す。セラミッ
クパッケージ１に放熱用ヒートーシンク８を取り付け、
エポキシ樹脂等の緩衝材６を挟んで配線基板９に取り付
けられる。集積回路３のリードフレーム２の外部接続用
端子の部分は配線基板９の配線10へ熱圧着等の工法で接
続されている。 〔発明の効果〕 以上説明したように本発明は、集積回路のリードフレ
ームを外部接続用端子として使用できるような実装構造
とすることにより、多ピンで高電力の集積回路を簡単な
製造工程で放熱効果に優れた構造で実装できる効果があ
る。また、あらかじめリードフレームを切断成形するこ
とで、その成形形状の自由度が高まり、また製造工程が
簡素化して、自動化および生産効率の向上を図ることが
でき、安価な製品を提供できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図。
第２図は本発明の他の実施例を示す断面図。
第３図は従来例を示す断面図。
１、1a……セラミックパッケージ、２……リードフレー
ム、３……集積回路、４……セラミック板、５……ガラ
ス封止材、６、6a……緩衝材、７……キャップ、８……
放熱用ヒートシンク、９……配線基板、10……配線。
ム、３……集積回路、４……セラミック板、５……ガラ
ス封止材、６、6a……緩衝材、７……キャップ、８……
放熱用ヒートシンク、９……配線基板、10……配線。
Claims (1)
- (57)【特許請求の範囲】 １．テープキャリア方式の集積回路の実装構造におい
て、 上記実装構造が、 あらかじめ所定の形に切断成形された上記集積回路と、 この集積回路があらかじめ所定の形状に切断成形された
リードフレームを外部接続用端子として使用可能に搭載
されたセラミックパッケージと、 このセラミックパッケージを封止材により気密封止した
セラミック板と を含んで構成され、前記リードフレームは前記封止され
たセラミックパッケージの内部と外部に跨って一体とし
て構成されることを特徴とする集積回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029970A JP2740161B2 (ja) | 1986-02-13 | 1986-02-13 | 集積回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029970A JP2740161B2 (ja) | 1986-02-13 | 1986-02-13 | 集積回路の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188251A JPS62188251A (ja) | 1987-08-17 |
| JP2740161B2 true JP2740161B2 (ja) | 1998-04-15 |
Family
ID=12290820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61029970A Expired - Lifetime JP2740161B2 (ja) | 1986-02-13 | 1986-02-13 | 集積回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740161B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4355463A (en) * | 1980-03-24 | 1982-10-26 | National Semiconductor Corporation | Process for hermetically encapsulating semiconductor devices |
| JPS5753371A (en) * | 1980-09-16 | 1982-03-30 | Ricoh Co Ltd | Tape carrier of thermal head and manufacture thereof |
| JPS5796562A (en) * | 1980-12-09 | 1982-06-15 | Nec Corp | Semiconductor device and manufacture thereof |
| JPS60259400A (ja) * | 1984-06-01 | 1985-12-21 | 株式会社リコー | テ−プキヤリアの切断方法 |
-
1986
- 1986-02-13 JP JP61029970A patent/JP2740161B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62188251A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| EP0295459A2 (en) | Electronic assembly and method of making it | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| KR19990013363A (ko) | 칩 규모 패키지 및 그 제조 방법 | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5031025A (en) | Hermetic single chip integrated circuit package | |
| JPH02310954A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP2740161B2 (ja) | 集積回路の実装構造 | |
| GB1463023A (en) | Hermetically sealed package including an integrated circuit | |
| JPH09213878A (ja) | 半導体装置 | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| JP2819282B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPS6390843A (ja) | 集積回路の実装構造 | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JPS5891646A (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| KR200149912Y1 (ko) | 반도체 패키지 |