[go: up one dir, main page]

KR100704311B1 - 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 - Google Patents

내부리드 노출형 반도체 칩 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR100704311B1
KR100704311B1 KR1020010005384A KR20010005384A KR100704311B1 KR 100704311 B1 KR100704311 B1 KR 100704311B1 KR 1020010005384 A KR1020010005384 A KR 1020010005384A KR 20010005384 A KR20010005384 A KR 20010005384A KR 100704311 B1 KR100704311 B1 KR 100704311B1
Authority
KR
South Korea
Prior art keywords
lead
wiring board
semiconductor chip
exposed
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010005384A
Other languages
English (en)
Other versions
KR20020065046A (ko
Inventor
정영두
목승곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010005384A priority Critical patent/KR100704311B1/ko
Publication of KR20020065046A publication Critical patent/KR20020065046A/ko
Application granted granted Critical
Publication of KR100704311B1 publication Critical patent/KR100704311B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 외부 접속 단자로서 내부리드가 패키지 외부로 노출된 형태의 내부리드 노출형 반도체 칩 패키지에 관한 것이다. 종래 리드 노출형 반도체 칩 패키지가 다핀화와 고집적화 추세에 대응하기 어려웠던 문제점을 극복하기 위하여, 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임과, 상면과 하면에 접속패드가 형성되어 있고 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며 접속패드가 내부리드로부터 노출된 부분을 갖도록 하여 내부리드의 깎여진 부분에 부착되어 있는 테이프 배선 기판을 갖는다. 그리고, 마주보는 내부리드 사이에 위치하는 적어도 하나의 반도체 칩과, 그 반도체 칩에 대응되는 내부리드와 접속패드를 전기적으로 연결시키는 도전성 금속선 및, 반도체 칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 반도체 칩과 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 갖는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지와 그 제조 방법을 제공한다. 이에 따르면, 고집적 및 다핀화 추세에 대응하기가 용이하며, 특히 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 가능하다.
ELP, 멀티 칩 패키지, 테이프 배선 기판, 리드프레임, 내부리드

Description

내부리드 노출형 반도체 칩 패키지와 그 제조 방법{Semiconductor chip package having exposed inner lead and manufacturing method thereof}
도 1은 종래 기술에 따른 내부리드 노출형 반도체 칩 패키지의 단면도,
도 2와 도3은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 단면도와 저면도,
도 4와 도 5는 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 다른 실시예들을 나타낸 저면도,
도 6내지 10은 본 발명의 내부리드 노출형 반도체 칩 패키지 제조 방법에 따른 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 리드 노출형 반도체 칩 패키지
11; 제 1칩 13; 제 2칩
20; 리드프레임 22; 내부리드
25; 절연성 접착제 30; 테이프 배선 기판
31,32,33,34; 접속패드 35; 비아 홀(via-hole)
37; 윈도우(window) 39; 내열성 접착 테이프
40; 도전성 금속선 45; 봉지부
49; 절단 도구 50; 주기판(mother board)
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 외부 접속 단자로서 내부리드가 패키지 외부로 노출된 형태의 내부리드 노출형 반도체 칩 패키지에 관한 것이다.
반도체 칩 패키지의 소형화와 박형화 및 저가에 대한 요구에 따라 소위 ELP(exposed leadframe package)라 불리는 내부리드 노출형 반도체 칩 패키지가 개발되었으며 그 적용 범위가 확대되고 있는 추세이다. 내부리드 노출형 반도체 칩 패키지의 구조를 설명하기로 한다.
도 1은 종래 기술에 따른 내부리드 노출형 반도체 칩 패키지의 단면도이다.
도 1을 참조하면, 이 내부리드 노출형 반도체 칩 패키지(100)는 반-식각(half etching) 또는 반-스탬핑(half-stamping)에 의해 두께가 얇아진 리드프레임(120)의 리드프레임 패드(121)에 반도체 칩(111)이 접착제(125)로 실장되어 있고, 반도체 칩(111)이 리드프레임 패드(121)와 소정 간격으로 이격되어 있는 내부리드(122)에 도전성 금속선(140)으로 와이어 본딩(wire bonding)되어 있으며, 리드프레임 패드(121)와 내부리드(122)의 하면이 외부로 노출되도록 하여 형성된 봉지부(145)에 의해 봉지되어 있는 구조이다. 외부와의 전기적인 연결은 내부리드(122)의 노출면이 이용된다.
이와 같은 종래의 내부리드 노출형 반도체 칩 패키지는 리드프레임을 적용하고 노출된 내부리드로 직접 실장이 가능한 구조이기 때문에 생산비용 면에서 유리하며 패키지 전체 크기 및 두께의 감소에 유리한 구조이다. 또한, 반도체 칩이 실장되는 리드프레임 패드가 외부로 노출됨으로써 노출된 리드프레임 패드를 통한 접지가 가능하여, 증가 추세에 있는 고 주파수 소자에 대응이 용이한 특성을 갖는다.
그러나, 종래의 내부리드 노출형 반도체 칩 패키지는 리드프레임을 이용하고 내부리드를 통하여 실장이 이루어지기 때문에 고집적 및 다핀화 추세에 대응하기가 어렵다. 또한, 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 어렵다.
따라서 본 발명의 목적은 반도체 칩 패키지의 소형화와 다핀화 및 고집적화된 반도체 칩 패키지에 대응할 수 있는 구조의 내부리드 노출형 반도체 칩 패키지와 그 제조 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는, 마주보는 내부리드가 소정 간격으로 이격되어 있고, 각각의 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임; 상면과 하면에 접속패드가 형성되어 있고, 그 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며, 상면의 접속패드가 마주보는 내부리드 사이에서 노출되게 내부리드의 깎여진 부분에 상면이 부착되어 있는 테이프 배선 기판; 마주보는 내부리드 사이에 위치하는 적어도 하나의 반도체 칩; 그 반도체 칩과 그에 대응되는 내부리드와 테이프 배선 기판의 상면에 형성된 접속패드를 전기적으로 연결시키는 도전성 금속선; 및 반도체 칩과 테이프 배선 기판 및 내부리드의 각 하면이 외부로 노출되도록 하여 반도체 칩과 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부;를 갖는 것을 특징으로 한다. 여기서, 리드 노출형 반도체 칩 패키지는 봉지부로부터 하면이 노출되는 제 1칩과, 그 제 1칩에 실장된 제 2칩을 갖는 것이 바람직하다.
또한, 본 발명에 따른 내부리드 노출형 반도체 칩 패키지 제조 방법은, ⒜ 마주보는 내부리드가 소정 간격으로 이격되어 형성되어 있고 그 내부리드 안쪽의 일정 부분이 하면으로부터 일정 두께 깎여진 리드프레임을 제공하는 단계, ⒝ 상면과 하면에 각각 접속패드가 형성되어 있고 비아 홀에 의해 전기적으로 상호 연결되어 있으며 중앙부에 윈도우가 형성된 테이프 배선 기판을 상면에 형성된 접속패드가 마주보는 내부리드의 사이에 노출되는 부분을 갖도록 내부리드의 깎여진 부분에 부착시키는 단계, ⒞ 내부리드의 하면에 내열성 접착 테이프를 부착시키고, 테이프 배선 기판의 윈도우의 위치의 내열성 접착 테이프 부분에 제 1칩을 실장시키고, 그 제 1칩의 활성면에 제 2칩을 실장시키는 단계, ⒟ 제 1칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 제 1칩, 제 2칩, 테이프 배선 기판, 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 형성시키는 단계, ⒠ 내열성 접착 테이프를 제거하고 내부리드의 일정 위치를 기준으로 내부리드와 봉지부를 절단시키는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 내부리드 노출형 반도체 칩 패키 지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 2와 도3은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 단면도와 저면도이다.
도 2와 도 3의 본 발명에 따른 내부리드 노출형 반도체 칩 패키지(10)는 제 1칩(11)과 제 2칩(13)이 내재된 멀티 칩 패키지로서, 내부리드(22)를 갖는 리드프레임(20)과 접속패드(31,32,33,34)가 형성된 테이프 배선 기판(30)을 채택한 구조를 갖고 있다.
여기서, 리드프레임(20)은 칩 실장을 위해 별도로 마련되는 리드프레임 패드를 갖지 않고 마주보는 내부리드(22)가 소정 간격으로 이격되어 형성되어 있다. 각각의 내부리드(22)는 안쪽 부분이 반-식각 또는 반-스탬핑에 의해 하면으로부터 리드프레임 두께의 약 ½정도가 깎여져 있다.
내부리드(22)의 깎여진 부분에는 테이프 배선 기판(30)이 절연성 접착제(27)로 부착되어 있다. 테이프 배선 기판(30)의 상면과 하면에는 접속패드(31,32,33,34)가 형성되어 있다. 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)는 각각 테이프 배선 기판(30)의 하면에 형성된 접속패드(33,34)와 비아 홀(via hole; 33)에 의해 전기적으로 상호 연결되어 있다. 테이프 배선 기판(30)의 상면에 형성되는 접속패드(31,32)는 내부리드(22)로부터 노출되어 있다. 테이프 배선 기판(30)의 하면에 형성되는 접속패드(33,34)들은 사각 링(ring) 형태이며 접지를 위하여 제공되는 접속패드(33)를 포함한다. 다른 접속패드(34)들은 사각 링 형태의 접속패드(33) 외측에 배치되어 있다.
마주보는 내부리드(22)의 사이에 제 1칩(11)이 위치하고 있다 제1 칩(11)은 테이프 배선 기판(30)에 형성되는 사각 링 형태의 접속패드(33)로 내측에 위치한다. 제 1칩(11)의 상면에는 제 2칩(13)이 절연성 접착제(25)로 부착되어 있다. 이때, 제 2칩(13)의 크기는 제 1칩(11)의 크기보다 작으며, 제 1칩(11)의 하면은 외부로 노출되어 있다. 제 1칩(11)은 도전성 금속선(40)으로 와이어 본딩에 의해 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)와 상호 연결되고, 제 2칩(13)은 와이어 본딩에 의해 내부리드(22)와 상호 연결되어 있다.
제 1칩(11)과 제 2칩(13) 및 테이프 배선 기판(30) 도전성 금속선(40) 및 내부리드(22)가 에폭시 성형 수지 재질의 봉지부(45)에 의해 봉지되고 있다. 이때, 제 1칩(11)과 테이프 배선 기판(30) 및 내부리드(22)는 하면이 노출되어 있다. 노출된 내부리드(22)와 테이프 배선 기판(30)의 하면에 형성된 접속패드(33,34)가 외부와의 전기적인 연결을 위한 접속 단자로 사용되고 있다.
위의 실시예와 같이 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는 리드프레임의 내부리드와 테이프 배선 기판에 형성된 접속패드를 외부와의 전기적인 연결에 모두 사용할 수 있어 핀 수 증가 및 대용량 칩의 수용에 유리하다. 또한, 리드프레임 패드를 갖고 있지 않는 리드프레임을 이용하기 때문에 보다 두께가 감소될 수 있다. 더욱이, 고주파 소자의 경우 테이프 배선 기판의 접속패드를 접지 링의 형태로 형성하여 접지를 가능하게 할 수 있다. 한편, 웨이퍼의 뒷면을 깍아 낸 상태의 반도체 칩을 이용하면 두께의 감소에 더욱 효과적이다.
또한, 본 발명에 따른 내부리드 노출형 반도체 칩 패키지는 위의 실시예에 소개하고 있는 것과 같이 2개의 반도체 칩을 갖는 것에 제한되지 않고 1개의 반도체 칩을 갖거나 2개 이상의 반도체 칩을 갖는 구조를 가질 수 있다. 또한, 테이프 배선 기판에 형성되는 접속패드의 형태와 배치 구조는 달라질 수 있다. 이와 같은 실시예의 구조를 간단하게 살펴보기로 한다.
도 4와 도 5는 본 발명에 따른 내부리드 노출형 반도체 칩 패키지의 다른 실시예들을 나타낸 저면도이다.
도 4의 내부리드 노출형 반도체 칩 패키지(200)는 제 1칩(211)과 제 2칩(213)을 내재하고 있으며, 2열을 이루는 접속패드(233,234)를 이루는 테이프 배선 기판(230)을 갖는 구조이다. 외부와의 전기적인 연결에 봉지부(245)로부터 노출되는 리드프레임(220)의 내부리드(222)와 테이프 배선 기판(230)의 하면에 형성된 접속패드(233,234)를 모두 이용할 수 있다.
도 5의 내부리드 노출형 반도체 칩 패키지(300)는 제 1칩(311)과 제 2칩(313)을 내재하고 있으며, 1열을 이루는 접속패드(334)를 갖는 테이프 배선 기판(330)을 갖는 구조이다. 외부와의 전기적인 연결에 리드프레임(320)의 내부리드(322)와 테이프 배선 기판(330)의 하면에 형성된 접속패드(334)를 이용한다.
이와 같은 본 발명에 따른 내부리드 노출형 반도체 칩 패키지들은 다음과 같은 제조 방법에 의해 제조될 수 있다.
도 6내지 10은 본 발명의 내부리드 노출형 반도체 칩 패키지 제조 방법에 따른 공정도이다.
도 6을 참조하면, 먼저 마주보는 내부리드(22)가 소정 간격으로 이격되어 형성되어 있고 그 내부리드(22) 안쪽의 일정 부분이 하면으로부터 일정 두께, 예컨대 ½정도 깎여진 리드프레임(20)을 준비한다. 리드프레임(20)의 하면은 반-식각 또는 반-스탬핑에 의해 깎여질 수 있다. 여기서, 리드프레임(20)은 리드프레임 패드를 갖지 않는 것이다.
도 7을 참조하면, 내부리드(22)의 깎여진 하면에 테이프 배선 기판(30)을 부착시킨다. 테이프 배선 기판(30)의 부착에는 비전도성(27) 접착제가 사용된다. 테이프 배선 기판(30)의 하면이 리드프레임(20)의 하면으로부터 돌출되지 않고 테이프 배선 기판(30)과 리드프레임(20)의 하면이 서로 동일 평면상에 위치하도록 구성되는 것이 좋다. 여기서, 테이프 배선 기판(30)은 상면에 와이어 본딩을 위한 접속패드(31,32)가 형성되어 있고 하면에 외부 기판에의 실장을 위한 접속패드(33,34)가 형성되어 있으며, 상면의 접속패드(31,32)와 그에 대응되는 하면의 접속패드(33,34)가 테이프 배선 기판(30)을 관통하는 비아 홀(35)에 의해 전기적으로 상호 연결되어 있다. 그리고, 칩 실장을 위하여 테이프 배선 기판(30)의 중앙 부분에 윈도우(37)가 형성되어 있다. 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32)들은 각각 마주보는 내부리드(22)의 사이에 노출되는 부분을 갖도록 한다.
도 8을 참조하면, 다음에 내부리드(22)의 하면에 내열성 접착 테이프(39)를 부착시키고, 테이프 배선 기판(30)의 윈도우(도 7의 37)에 위치하도록 하여 내열성 접착 테이프(39)에 제 1칩(11)을 부착하고, 그 제 1칩(11)의 활성면에 절연성 접착제(25)로 제 2칩(13)을 부착시킨다. 여기서, 제 2칩(13)은 제 1칩(11)보다 크기가 작아야 한다. 칩 실장 완료 후에 제 1칩(11)과 테이프 배선 기판(30)의 상면에 형성된 접속패드(31,32), 제 2칩(13)과 내부리드(22)를 도전성 금속선(40)으로 와이어 본딩시킨다. 이에 따라, 제 1칩(11)과 제 2칩(13)이 그에 대응되는 리드프레임(20)의 내부리드(22)와 테이프 배선 기판(30)의 접속패드(31,32,33,34)에 전기적으로 연결된다. 내열성 접착 테이프(39)는 테이프 배선 기판(30)에도 부착되도록 하는 것이 바람직하다.
도 9를 참조하면, 다음으로 제 1칩(11)과 제 2칩(13) 및 테이프 배선 기판(30) 도전성 금속선(40) 및 내부리드(22)가 봉지되도록 에폭시 성형 수지 재질의 봉지부(45)를 형성시킨다. 그리고 내열성 접착 테이프를 제거한다. 제 1칩(11)과 테이프 배선 기판(30) 및 내부리드(22)는 하면이 노출된다.
도 10을 참조하면, 다음으로 리드프레임(20)에서 단위 반도체 칩 패키지(10) 로 분리시킨다. 절단 도구(49)를 사용하여 리드프레임(20)의 내부리드(22)의 소정 위치를 기준으로 리드프레임(20)과 봉지부(45)를 절단시키면 내부리드 노출형 반도체 칩 패키지(10)가 얻어진다.
이상과 같은 본 발명에 의한 내부리드 노출형 반도체 칩 패키지와 그 제조 방법에 따르면, 고집적 및 다핀화 추세에 대응하기가 용이하며, 특히 복수의 반도체 칩을 내재하는 멀티 칩 패키지(multi chip package)의 구현이 가능하다.

Claims (5)

  1. 마주보는 내부리드가 소정 간격으로 이격되어 있고, 각각의 상기 내부리드 안쪽 부분이 하면으로부터 일정 깊이 깎여져 있는 리드프레임;
    상면과 하면에 접속패드가 형성되어 있고, 상기 상면의 접속패드와 그에 대응되는 하면의 접속패드가 비아 홀에 의해 상호 연결되어 있으며, 상기 상면의 접속패드가 마주보는 상기 내부리드 사이에서 노출되게 상기 내부리드의 깎여진 부분에 상면이 부착되어 있는 테이프 배선 기판;
    마주보는 상기 내부리드 사이에 위치하는 적어도 하나의 반도체 칩;
    상기 반도체 칩과 그에 대응되는 상기 내부리드와 상기 테이프 배선 기판의 상면에 형성된 접속패드를 전기적으로 연결시키는 도전성 금속선; 및
    상기 반도체 칩과 상기 테이프 배선 기판 및 상기 내부리드의 각 하면이 외부로 노출되도록 하여 상기 반도체 칩과 상기 테이프 배선 기판과 도전성 금속선 및 내부리드를 봉지시키는 봉지부;
    를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 반도체 칩은 2개이며, 상기 2개의 반도체 칩은 상기 봉지부로부터 하면이 노출되는 제 1칩과 그 상부에 실장된 제 2칩인 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.
  3. 제 1항에 있어서, 상기 테이프 배선 기판의 하면에 형성되는 상기 접속패드는 복수의 열을 이루는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.
  4. 제 3항에 있어서, 상기 테이프 배선 기판의 하면에 형성되는 접속패드들은 다른 접속패드들의 내측에 위치하며 상기 반도체 칩을 둘러싸는 사각 링 형태의 접속패드를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지.
  5. ⒜ 마주보는 내부리드가 소정 간격으로 이격되어 형성되어 있고 그 내부리드 안쪽의 일정 부분이 하면으로부터 일정 두께 깎여진 리드프레임을 제공하는 단계, ⒝ 상면과 하면에 각각 접속패드가 형성되어 있고 비아 홀에 의해 전기적으로 상호 연결되어 있으며 중앙부에 윈도우가 형성된 테이프 배선 기판을 상면에 형성된 접속패드가 마주보는 내부리드의 사이에 노출되는 부분을 갖도록 내부리드의 깎여진 부분에 부착시키는 단계, ⒞ 내부리드의 하면에 내열성 접착 테이프를 부착시키고, 테이프 배선 기판의 윈도우의 위치의 내열성 접착 테이프 부분에 제 1칩을 실장시키고, 그 제 1칩의 활성면에 제 2칩을 실장시키는 단계, ⒟ 제 1칩과 테이프 배선 기판 및 내부리드의 하면이 노출되도록 하여 제 1칩, 제 2칩, 테이프 배선 기판, 도전성 금속선 및 내부리드를 봉지시키는 봉지부를 형성시키는 단계, ⒠ 내열성 접착 테이프를 제거하고 내부리드의 일정 위치를 기준으로 내부리드와 봉지부를 절단시키는 단계를 포함하는 것을 특징으로 하는 내부리드 노출형 반도체 칩 패키지 제조 방법.
KR1020010005384A 2001-02-05 2001-02-05 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 Expired - Fee Related KR100704311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005384A KR100704311B1 (ko) 2001-02-05 2001-02-05 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005384A KR100704311B1 (ko) 2001-02-05 2001-02-05 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020065046A KR20020065046A (ko) 2002-08-13
KR100704311B1 true KR100704311B1 (ko) 2007-04-05

Family

ID=27693278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005384A Expired - Fee Related KR100704311B1 (ko) 2001-02-05 2001-02-05 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100704311B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures

Also Published As

Publication number Publication date
KR20020065046A (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
US6258629B1 (en) Electronic device package and leadframe and method for making the package
KR100477020B1 (ko) 멀티 칩 패키지
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
US20070087480A1 (en) Chip package method
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
TWI517333B (zh) 具雙重連接性之積體電路封裝系統
US6876087B2 (en) Chip scale package with heat dissipating part
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US8362601B2 (en) Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
US8211748B2 (en) Systems and methods for low profile die package
JP4207671B2 (ja) 半導体パッケージの製造方法
US20020145186A1 (en) Method of forming HSQFN type package
KR20020067100A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR200313831Y1 (ko) 바텀리드패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
US20030037947A1 (en) Chip scale package with a small surface mounting area

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010205

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060126

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061208

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070329

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070330

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee