[go: up one dir, main page]

KR100233860B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100233860B1
KR100233860B1 KR1019960009775A KR19960009775A KR100233860B1 KR 100233860 B1 KR100233860 B1 KR 100233860B1 KR 1019960009775 A KR1019960009775 A KR 1019960009775A KR 19960009775 A KR19960009775 A KR 19960009775A KR 100233860 B1 KR100233860 B1 KR 100233860B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
lead
heat sink
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960009775A
Other languages
English (en)
Other versions
KR970072359A (ko
Inventor
신원선
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960009775A priority Critical patent/KR100233860B1/ko
Publication of KR970072359A publication Critical patent/KR970072359A/ko
Application granted granted Critical
Publication of KR100233860B1 publication Critical patent/KR100233860B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로 기존의 리드 프레임 반도체 패키지및 히트싱크 내장형 반도체 패키지에서 문제시 되어 온 열 방출 구조와 계면 박리 현상 등을 개선하기 위해 리드 프레임 반도체 패키지에 있어서는 다단 절곡된 리드 저면에 자외선 테이프를 접착한 후 상기 자외선 테이프에 반도체 칩을 접착하고 상기 반도체 칩 패드와 리드를 와이어 본딩한후 상기 반도체 칩등을 봉지제로 몰딩한후 상기 몰딩된 리드 프레임 패키지에서 자외선 테이프를 제거하여 반도체 칩의 저면이 외부로 노출되도록 하고 히트싱크 내장형 반도체 패키지에 있어서는 개방형 관통구가 구비된 히트싱크 저면에 자외선 테이프를 접착하고 상기 히트싱크 상면 외측부에 접착 테이프로서 리드를 접착한 후 상기 히트싱크의 개방형 관통구 저면의 자외선 테이프에 반도체 칩을 접착시키고 상기 반도체 칩의 패드와 리드를 와이어로서 본딩한후 상기 반도체 칩등을 봉지제로서 몰딩 시켜 상기 몰딩된 패키지에서 자외선 테이프를 제거함으로서 반도체 칩의 저면과 히트싱크 저면이 패키지 외부로 노출되도록 함으로서 열의 방출을 용이하게 하고 패키지 내부에서 반도체 칩의 계면 박리 현상을 제거하며 또한 와이어의 만곡 높이를 작게 함으로서 패키지의 박형화 효과를 얻을 수 있다.

Description

반도체 패키지 및 그 제조방법
제1(a)도 및 제1(b)도는 종래 기술에 따른 반도체 패키지와 히트 싱크 내장형 반도체 패키지의 단면도.
제2(a)도 내지 제2(e)도는 본 발명에 의한 반도체 패키지의 개략적인 제조 공정도.
제3(a)도 내지 제3(e)도는 본 발명에 의한 히트 싱크 내장형 반도체 패키지의 개략적인 제조 공정도.
제4(a)도 및 제4(b)도는 본 발명의 실시예에 따른 반도체 패키지와 히트 싱크 내장형 반도체 패키지의 단면도.
제5(a)도 및 제5(b)도는 본 발명의 다른 실시예인 반도체 패키지 단면도.
제6도는 본 발명의 다른 실시예인 히트 싱크 내장형 반도체 패키지의 단면도.
* 도면의 주요부분에 대한 부호의 설명
4 : 반도체 칩 탑제판 5 : 에폭시
10 : 반도체 칩 20 : 와이어
30 : 리드 40 : 1차 절곡 부위
50 : 2차 절곡 부위 60 : 다단 절곡된 리드
70 : 히트 싱크 80 : 접착제
90 : 자외선 테이프 100 : 개방형 관통구
110 : 봉지재
본 발명은 반도체 패키지(Semi-Conductor Package)의 구조 및 제조 방법에 관한 것으로, 특히 리드 프레임(Lead Frame) 반도체 패키지와 히트 싱크(Heat Sink) 내장형 반도체 패키지에 있어서 반도체 칩(Chip)의 일면을 패키지 외부로 노출시킴으로서, 열의 방출을 용이하게 하고 패키지의 크기를 박형화함은 물론 패키지 내부의 계면박리(Delamination) 현상을 제거 할 수 있는 반도체 패키지의 구조 및 제조 방법에 관한 것이다.
최근 반도체 칩의 고집적화에 따라 같은 크기의 반도체 칩에도 더 많은 회로 배치가 가능해지고 반도체 칩의 크기도 커져 더 많은 입, 출력 신호를 반도체 칩이 수용하게 됨으로서 반도체 칩에서 발생하는 열과 패키지 내부의 계면 박리 현상도 증가하게 되었다. 이에 따라 효율적으로 반도체 칩의 열 방출 능력을 높이고 패키지 내부의 계면 박리 현상을 감소시킴은 물론 패키지의 실장 밀도 향상을 위한 패키지의 박형화를 만족시키는 기술 개발을 요구하는 실정이다.
제1(a)도는 종래 반도체 패키지의 단면도이고, 제1(b)도에는 종래 히트 싱크 내장형 반도체 패키지의 단면도가 도시되어 있다. 상기 제1(a)도와 제1(b)도를 참조하여 종래 패키지의 구조를 상세히 설명하면 다음과 같다.
제1(a)도를 참조하면 종래의 반도체 패키지는, 반도체 칩(10)이 탑재되는 반도체 칩 탑재판(4)과, 상기 반도체 칩 탑재판상에 에폭시(5;Epoxy)로 접착되어 있는 반도체 칩과, 반도체 칩의 외부 단자인 각 패드(Pad)로부터 와이어(20;Wire)로 연결되는 다수의 리드(30)와, 상기 반도체 칩(10)과 와이어(20) 등을 외부 환경으로부터 보호하기 위해 봉지재(110;Encapsulant)로서 몰딩(Molding)한 구조를 하고 있다. 상기와 같은 반도체 패키지는 반도체 칩에서 발생한 열이 와이어에 의해 리드 끝단 또는 열 전도성이 좋지 않은 봉지재로 직접 방출됨으로서 열 방출 구조가 극히 불량하고 반도체 칩과 반도체 칩 탑재판 사이의 에폭시 접착 부분 등에서 계면 박리 현상이 발생하고 와이어의 만곡 높이(Wire Loop Height)가 높아 패키지가 두꺼워지는 문제점 등이 있다.
제1(b)도를 참조하면 종래의 히트 싱크 내장형 반도체 패키지는, 히트 싱크(70) 상면 중앙부에 에폭시(5)로 접착된 반도체 칩(10)과, 상기 히트 싱크(70) 상면 외측부에 접착제(80)로서 접착된 리드(30)와, 상기 리드(30)와 반도체 칩의 패드를 연결시켜 주는 와이어(20)와, 상기 히트 싱크(70)를 포함하여 반도체 칩(10)과 와이어(20), 리드(30) 등을 외부 환경으로부터 보호하기 위해 봉지재(110)로서 몰딩한 구조를 한다. 여기서 상기한 히트 싱크(70)의 저면은 패키지 외부로 노출되어 있다. 상기와 같은 히트 싱크 내장형 반도체 패키지는 반도체 칩에서 발생한 열이 와이어를 통해 리드 끝단으로 또는 반도체 칩 하부에 에폭시로 접착되어 있는 히트 싱크로 열을 방출함으로서 상기의 리드 프레임 반도체 패키지보다는 열 방출 구조가 용이해졌으나 반도체 칩과 히트 싱크를 접착시켜 주는 에폭시 접착 부분 등에서 계면 박리 현상과 와이어의 만곡 높이로 박형 히트 싱크 내장형 반도체 패키지 제작의 어려움 등이 있다.
따라서 이와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 패키지와 히트 싱크 내장형 반도체 패키지에 있어서 반도체 칩의 일면을 패키지 외부로 노출시킴으로서, 열의 방출을 용이하게 하고 패키지 내부 반도체 칩의 에폭시 접착 부분의 계면 박리 현상을 제거하며 또한 와이어의 만곡 높이를 작게 함으로서 패키지의 박형화 효과를 얻을 수 있는 반도체 패키지의 구조 및 제조 방법을 제공하는 데 있다.
또한 본 발명의 다른 목적은 상기의 방법으로 제조된 패키지의 용이한 패키지 핀 테스트(Package Pin Test)를 제공하고 아울러 인쇄 회로 기판에 상기의 패키지들을 실장할 때 패키지의 실장 능력과 열 방출 능력을 극대화하는 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은, 반도체 칩이 안착될 위치를 중심으로 외측에 위치되며 내측이 하부로 절곡되고, 다시 반도체 칩이 안착될 방향으로 수평 절곡된 다수의 리드 저면에 일체의 자외선 테이프를 접착하는 단계와, 상기 다수의 리드 내측 중심인 자외선 테이프의 상면에 상기 리드와 일정 거리 이격된 채 반도체 칩을 접착하는 단계와, 상기 반도체 칩 상부에 구비된 반도체 칩 패드와 상기 리드를 와이어 본딩하는 단계와, 상기 반도체 칩 등을 외부 환경으로부터 보호하기 위해 봉지재로 몰딩하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명은 개방형 관통구가 형성된 히트 싱크와, 상기 히트 싱크의 개방형 관통구 내부의 저면에 안착된 반도체 칩과, 상기 히트 싱크 상면 외측에 접착제로서 접착되어진 리드와, 상기 반도체 칩 상에 구비된 반도체 칩 패드와 리드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드 및 히트싱크를 외부 환경으로부터 보호하기 위해 감싸되, 상기 반도체 칩 및 히트싱크의 저면은 외부로 노출되도록 한 봉지재를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명은 개방형 관통구가 형성되고 상면 외측에 접착제로 리드가 접착된 히트 싱크 저면에 자외선 테이프를 접착시키는 단계와, 상기 히트 싱크의 개방형 관통구 저면의 자외선 테이프에 반도체 칩을 안착시키는 단계와, 상기 반도체 칩 상에 구비된 반도체 칩 패드와 리드를 와이어 본딩하는 단계와, 상기 반도체 칩 등을 봉지재로서 몰딩 하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 패키지의 제조 공정을 제2(a)도 내지 제2(e)도에 의거 상세히 설명한다.
제1공정은 제2(a)도에 나타낸 바와 같이 자외선 테이프(90)를 반도체 칩(10)이 안착될 위치를 중심으로 다단 절곡 리드(60)의 저면에 접착한다. 여기서 자외선 테이프(90)는 다단 절곡 된 리드(60)의 저면뿐만 아니라 반도체 칩(10)이 안착될 위치까지 일체로 접착한다.
제2공정은 제2(b)도에 나타낸 바와 같이 상기한 자외선 테이프(90)상에 반도체 칩(10)의 저면을 접착시킨다.
제3공정은 제2(c)도에 나타낸 바와 같이 상기한 반도체 칩(10)에 구비된 반도체 칩 패드와 다단 절곡된 리드(60)를 와이어(20)로서 본딩 한다.
제4공정은 제2(d)도에 나타낸 바와 같이 상기한 반도체 칩(10), 와이어(20), 다단 절곡된 리드(60)등을 외부 환경으로부터 보호하기 위해 봉지재로서 몰딩 한다.
제5공정은 제2(e)도에 나타낸 바와 같이 상기 몰딩된 패키지의 저면에 접착된 자외선 테이프(90)에 자외선을 조사하여 자외선 테이프(90)를 제거함으로서 반도체 칩(10)의 저면과 다단 절곡된 리드(60)의 2차 절곡 부위(50)의 저면이 패키지 외부로 노출되도록 한다. 여기서 자외선을 조사하는 이유는 자외선 테이프가 용이하게 패키지에서 제거될 수 있도록 함이다.
이와 같은 공정으로 완성된 반도체 패키지의 전체적인 구조가 제4(a)도에 나타나 있으며 이를 상세히 설명하면 다단 절곡된 리드(60)가 반도체 칩(10)이 안착될 곳을 중심으로 형성되고, 반도체 칩 탑재판없이 그 자리에 반도체 칩(10)이 안착되어 있다. 상기한 다단 절곡된 리드(60)의 1차 절곡 부위(40)가 반도체 칩 패드와 와이어(20) 본딩된 구조를 하며 반도체 칩(10), 와이어(20), 다단 절곡된 리드(60) 부위를 봉지재(110)로 몰딩 하여 패키지가 형성되어 있다. 여기서 상기한 반도체 칩(10)의 저면과 리드의 2차 절곡 부위(50)의 저면이 패키지의 동일 면상에 위치하여 패키지 저면에서 노출된 구조를 한다.
상기와 같은 공정과 구조를 갖는 반도체 패키지는 다단 절곡된 리드(60)의 저면과 특히 반도체 칩(10)의 저면이 패키지 외부로 노출됨으로서 반도체 칩(10)의 열이 리드 끝단과 반도체 칩(10) 저면의 노출 부위로 전도되므로 반도체 칩의 열 방출 효과를 증대시킬 수 있으며 반도체 칩(10) 저면의 에폭시(5) 접착 부분이 없어져 계면 박리 현상이 완전히 제거된다. 또한 와이어 만곡 높이가 작아지므로 박형의 반도체 패키지 제조가 가능하며 상기 완성된 반도체 패키지에서 패키지 저면에 노출된 리드의 2차 절곡 부위(50)를 이용하여 패키지 핀 테스트를 용이하게 실시 할 수 있는 장점이 있다.
또한 본 발명의 다른 실시예 및 효과가 제5(a)도 및 제5(b)도에 도시되어 있다. 제5(a)도에 나타낸 바와 같이 패키지 양단의 외부로 돌출된 리드를 절단하고 패키지 저면의 노출된 다단 절곡된 리드의 2차 절곡 부위(50)에 솔더 볼(13)을 리플로하여 패키지의 실장 밀도를 증가시키는 효과를 얻을 수 있다. 또한 제5(b)도에 나타낸 바와 같이 상기 패키지를 인쇄 회로 기판(12)상에 실장시킬때 패키지 저면으로 노출된 반도체 칩(10)의 저면을 인쇄 회로 기판(12)과 솔더링 함으로서 반도체 칩(10)의 접지역활과 반도체 칩의 열 방출 효과를 극대화시키는 효과를 얻을 수 있는 것이다.
한편, 히트 싱크 내장형 반도체 패키지의 제조 공정을 제3(a)도 내지 제3(e)도에 의거 상세히 설명하겠다.
제1공정은 제3(a)도에 나타낸 바와 같이 개방형 관통구(100)가 구비되고 상면 외측에 접착제(80)로서 리드(30)가 부착된 히트 싱크(70)의 저면에 자외선 테이프(90)를 부착한다. 여기서 히트 싱크(70)의 개방형 관통구(100) 저면은 반도체 칩(10)이 안착될 부위이므로 히트 싱크(70) 저면 전체가 자외선 테이프(90)로 접착되도록 한다.
제2공정은 제3(b)도에 나타낸 바와 같이 상기한 히트 싱크(70)의 개방형 관통구(100) 저면의 자외선 테이프(90) 상면에 반도체 칩(10)의 저면을 접착시킨다.
제3공정은 제3(c)도에 나타낸 바와 같이 상기한 반도체 칩(10)상에 구비된 패드와 리드(30)를 와이어(20)로서 본딩 한다. 여기서 히트 싱크(70)와 반도체 칩 패드가 접지선 및 전원 공급선의 역할을 하기 위해 와이어(20)로서 본딩 되어질 수 있다.
제4공정은 제3(d)도에 나타낸 바와 같이 상기한 반도체 칩(10), 와이어(20), 리드(30), 히트 싱크(70)등을 외부 환경으로부터 보호하기 위해 봉지재(110)로서 몰딩 하게 된다.
제5공정은 제3(e)도에 나타낸 바와 같이 상기 몰딩된 히트 싱크(70)의 저면에 접착된 자외선 테이프(90)에 자외선을 조사하여 자외선 테이프(90)를 제거함으로서 반도체 칩(10)의 저면과 히트 싱크(70)의 저면이 패키지 외부로 노출되게 한다.
이와 같은 공정으로 완성된 히트 싱크 내장형 반도체 패키지의 전체적인 구조가 제4(b)도에 나타나 있으며 이를 상세히 설명하면 히트 싱크(70)의 중앙 부위에는 히트 싱크(70)를 관통하는 일종의 개방형 관통구가 형성되어 있고, 상기한 개방형 관통구 내부의 저면에는 반도체 칩(10)이 안착되어 있다. 상기한 히트 싱크(70) 상면 외측에는 접착제(80)로서 리드(30)가 접착되어 있고, 상기 리드(30)는 개방형 관통구(100) 내부에 안착된 반도체 칩(10)상에 구비된 반도체 칩 패드와 와이어(20) 본딩된 구조이다. 상기 히트 싱크(70), 반도체 칩(10), 와이어(20), 리드(30)등이 봉지재(110)로서 몰딩 되어 패키지가 형성되어 있으며 여기서 상기 히트 싱크(70) 저면과 반도체 칩(10) 저면이 패키지 저면으로 노출된 구조를 한다.
상기와 같은 공정과 구조를 갖는 히트 싱크 내장형 반도체 패키지는 반도체 칩(10)의 열이 패키지 외부로 노출된 반도체 칩(10) 저면, 히트 싱크(70), 리드(30)등으로 전도되므로 반도체 칩(10)의 열 방출 효과를 증대 시킬수 있으며 반도체 칩(10)의 저면이 패키지 저면으로 노출됨으로서 반도체 칩(10) 저면의 계면 박리 현상이 완전히 제거되며 또한 박형의 히트 싱크 내장형 반도체 패키지의 제조시 히트 싱크(70)의 개방형 관통구(100) 내부에 반도체 칩(10)을 안착하므로 반도체 칩(10)의 두께 및 와이어(20)의 만곡 높이 제한이 완화되어 박형의 패키지 제조에 유리하다.
또한 본 발명의 다른 실시예 및 효과가 제6도에 도시되어 있다. 제6도에 나타낸 바와 같이 상기 완성된 히트 싱크 내장형 반도체 패키지를 인쇄 회로 기판(12)상에 실장시킬때 패키지 저면으로 노출된 반도체 칩(10)과 히트 싱크(70) 저면을 인쇄 회로 기판(12)과 솔더링 함으로서 반도체 칩(10)의 접지와 반도체 칩(10)의 열 방출 효과를 극대화시키는 효과를 얻을 수 있는 것이다.

Claims (4)

  1. 반도체 칩이 안착될 위치를 중심으로 외측에 위치되며 내측이 하부로 절곡되고, 다시 반도체 칩이 안착될 방향으로 수평 절곡된 다수의 리드 저면에 일체의 자외선 테이프를 접착하는 단계와, 상기 다수의 리드 내측 중심인 자외선 테이프의 상면에 상기 리드와 일정 거리 이격된 채 반도체 칩을 접착하는 단계와, 상기 반도체 칩 상부에 구비된 반도체 칩 패드와 상기 리드를 와이어 본딩하는 단계와, 상기 반도체 칩 등을 외부 환경으로부터 보호하기 위해 봉지재로 몰딩 하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제1항에 있어, 상기 단계를 거쳐 완성된 패키지의 양단 외부로 돌출된 리드를 절단하는 단계와, 상기 패키지의 저면으로 노출된 리드의 저면에 솔더볼을 부착하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 개방형 관통구가 형성된 히트 싱크와, 상기 히트 싱크의 개방형 관통구 내부의 저면에 안착된 반도체 칩과, 상기 히트 싱크 상면 외측에 접착제로서 접착되어진 리드와, 상기 반도체 칩 상에 구비된 반도체 칩 패드와 리드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드 및 히트싱크를 외부 환경으로부터 보호하기 위해 감싸되, 상기 반도체 칩 및 히트싱크의 저면은 외부로 노출되도록 한 봉지재를 포함하여 이루어진 반도체 패키지.
  4. 개방형 관통구가 형성되고 상면 외측에 접착제로 리드가 접착된 히트 싱크 저면에 자외선 테이프를 접착시키는 단계와, 상기 히트 싱크의 개방형 관통구 저면의 자외선 테이프에 반도체 칩을 안착시키는 단계와, 상기 반도체 칩 상에 구비된 반도체 칩 패드와 리드를 와이어 본딩하는 단계와, 상기 반도체 칩 등을 봉지재로서 몰딩 하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1019960009775A 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법 Expired - Lifetime KR100233860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009775A KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009775A KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072359A KR970072359A (ko) 1997-11-07
KR100233860B1 true KR100233860B1 (ko) 1999-12-01

Family

ID=19454814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009775A Expired - Lifetime KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100233860B1 (ko)

Also Published As

Publication number Publication date
KR970072359A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US6545347B2 (en) Enhanced leadless chip carrier
US6764880B2 (en) Semiconductor package and fabricating method thereof
JP3526788B2 (ja) 半導体装置の製造方法
US8105876B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR950014120B1 (ko) 반도체 패키지의 제조방법
JP2660732B2 (ja) 半導体装置
KR19990060856A (ko) 볼 그리드 어레이 패키지
KR20040094165A (ko) 열 방출 스택 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR0163864B1 (ko) 적층형 반도체 패키지의 열방출 구조
KR20010087444A (ko) 적층형 비엘피 패키지 및 제조방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
JPH07130932A (ja) 半導体装置とその製造方法
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100390897B1 (ko) 칩 크기 패키지의 제조방법
KR100250148B1 (ko) 비지에이 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960401

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960401

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981127

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19990225

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19981127

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 19990330

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 19990225

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19990705

Appeal identifier: 1999101001176

Request date: 19990330

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 19990429

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19990330

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19990127

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 19990614

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 19990525

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990914

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990915

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020916

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030915

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040913

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050908

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060913

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080912

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090910

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100914

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110914

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120911

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130910

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140904

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150911

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term