[go: up one dir, main page]

KR100197876B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100197876B1
KR100197876B1 KR1019960009776A KR19960009776A KR100197876B1 KR 100197876 B1 KR100197876 B1 KR 100197876B1 KR 1019960009776 A KR1019960009776 A KR 1019960009776A KR 19960009776 A KR19960009776 A KR 19960009776A KR 100197876 B1 KR100197876 B1 KR 100197876B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
package
printed circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960009776A
Other languages
English (en)
Other versions
KR970072360A (ko
Inventor
신원선
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960009776A priority Critical patent/KR100197876B1/ko
Publication of KR970072360A publication Critical patent/KR970072360A/ko
Application granted granted Critical
Publication of KR100197876B1 publication Critical patent/KR100197876B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로 기존의 볼 그리드 어레이 반도체 패키지 및 히트싱크 내장형 볼 그리드 어레이 반도체 패키지에서 문제시 되어 온 열 방출 구조와 계면박리 현상 등을 개선하기 위해 볼 그리드 어레이 반도체 패키지에 있어서는 개방형 관통구가 구비된 인쇄 회로 기판 저면에 자외선 테이프를 접착하는 단계와, 상기 자외선 테이프 반도체 칩을 접착하는 단계와, 상기 반도체 칩 패드와 인쇄 회로 기판상이 카파 트레이스를 와이어 본딩하는 단계와, 상기 반도체 칩등을 봉지제로 몰딩한 후 상기 몰딩된 볼 그리드 어레이 반도체 패키지에서 자외선 테이프를 제거하여 반도체 칩의 저면이 외부로 직접 노출되도록 하고 히트싱크 내장형 볼 그리드 어레이 반도체 패키지에 있어서는 관통구가 구비된 인쇄 회로 기판 및 히트싱크 저면에 자외선 테이프를 접착하고 상기 인쇄 회로 기판 및 히트싱크의 관통구 저면의 자외선 테이프에 반도체 칩을 접착시키고 상기 빈도체 칩의 패드와 인쇄 회로 기판의 카파 트레이스를 와이어로서 본딩한후 상기 반도체 칩등을 봉지제로서 몰딩 시킨후 상기 몰딩된 패키지에서 자외선 테이프를 제거함으로서 반도체 칩의 저면과 히트싱크 저면이 패키지 외부로 노출되도록 함으로써 열의 방출을 용이하게 하고 패키지 내부에서 반도체 칩의 계면박리 현상을 제거하며 또한 와이어의 만곡 높이를 작게 함으로써 패키지의 박형화 효과를 얻을 수 있다.

Description

반도체 패키지 및 그 제조방법
제1도a와 제1도b는 종래 기술에 따른 볼 그리드 어레이 반도체 패키지와 히트싱크 내장형 볼 그리드 어레이 반도체 패키지의 단면도.
제2도a 내지 제2도e는 본 발명에 의한 볼 그리드 어레이 반도체 패키지의 개략적인 제조 공정도.
제3도a 내지 제3도e는 본 발명에 의한 히트싱크 내장형 볼 그리드 어레이 반도체 패키지의 개략적인 제조 공정도.
제4도a와 제4도b는 본 발명의 실시예에 따른 볼 그리드 어레이 반도체 패키지와 히트싱크 내장형 볼 그리드 어레이 반도체 패키지의 단면도.
제5도는 본 발명의 다른 실시예인 볼 그리드 어레이 반도체 패키지의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 와이어
3 : 인쇄 회로 기판 4 : 솔더볼
5 : 히트싱크 6 : 개방형 관통구
7 : 자외선 테이프 10 : 봉지제
본 발명은 반도체 패키지(Semiconductor) 및 그 제조방법에 관한 것으로, 특히 볼 그리드 어레이(Bill Grid Array ; 이하 BGA라 칭함) 반도체 패키지와 히트싱크(Heat Sink) 내장형 BGA 반도체 패키지에 있어서 반도체칩(Chip)의 일면을 패키지 외부로 노출시켜 열의 방출을 용이하게 하고 패키지의 크기를 박형화함은 물론 패키지 내부의 계면박리(Delamination) 현상을 제거할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 칩의 고집적화 기술로 같은 크기의 반도체 칩에도 더 많은 회로배치가 가능해지고 반도체 칩의 크기도 커져 더 많은 입,출력 신호를 반도체 칩이 수용하게 됨으로서 패키지 분야에서는 수용 가능한 입,출력 핀의 수를 증가시켜 실장 밀도를 높인 ,BGA 반도체 패키지를 발명하였다. 그러나 더 많은 입,출력 신호를 반도체 칩이 수용함으로서 반도체 칩에서 발생하는 열과 패키지 내부에 계면박리 현상도 증가하게 되었고, 상기한 패키지의 열과 계면박리 현상은 반도체 칩이 제성능을 발휘하는데 장애가 되어 큰 문제점으로 대두되고 있다. 이에 따라 효율적으로 반도체 칩의 열 방출능력을 높이고 패키지 내부에 계면박리 현상을 감소시키는 기술 개발을 요구하는 실정이다.
제1도a는 종래 BGA 반도체 패키지의 단면도이고, 제1도b에는 종래 히트싱크 내장형 BGA 반도체 패키지가 도시되어 있다. 상기 제1도a와 제1도b를 참조하여 종래 패키지의 구조를 상세히 설명하면 다음과 같다.
제1도a를 참조하면 종래의 BGA 반도체 패키지의 구조는, 인쇄 회로기판(3)상의 중앙에 에폭시(8)에 의해 반도체 칩(1)이 접착되어 있고, 상기한 반도체 칩(1)상면에 구비한 반도체 칩패드는 인쇄 회로 기판(3)상에 구비된 카파 트레이스와 와이어(2)로 본딩 되어 있다. 상기한 카파 트레이스는 인쇄 회로 기판(3) 하부면에 구비된 솔더 볼(4)과 연결됨으로서 입,출력 신호 체계가 완성되고 상기한 반도체 칩(1)등을 외부 환경으로부터 보호하기 위해 봉지제(10)로서 인쇄 회로 기판(3)의 한쪽 면만이 몰딩(One side Molding)된 구조를 하고 있다. 상기와 같은 BGA반도체 패키지는 반도체 칩(1)에서 발생한 열이 와이어(2)에 의해 솔더 볼(4) 또는 열 전도성이 좋지 않은 봉지제(10)로 직접 방출됨으로서 열 방출 구조가 극히 불량하고 반도체 칩(1)과 인쇄 회로 기판(3) 사이의 에폭시(8) 접착 부분 등에서 계면박리 현상이 심하게 발생하고 또한 와이어의 만곡 높이(Wire Loop Height)가 높아 패키지가 두꺼워지는 문제점등이 있다.
제1도b를 참조하면 종래의 히트싱크 내장형 BGA 반도체 패키지는, 히트싱크(5) 저편 중앙에 에폭시(8)로서 반도체 칩(1)이 접착되어 있고 히트싱크(5) 저면에 접착된 반도체 칩(1)을 중심으로 외측에 인쇄 회로 기판(3)이 접착되어 있다. 상기한 인쇄 회로 기판(3) 저면에는 카파 트레이스가 구비되어 있고 반도체 칩(1)상에는 반도체 칩 패드가 구비되어 있어서 카파 트레이스와 반도체 칩 패드가 와이어(2)로서 본딩되어 있다. 또한 상기한 카파 트레이스는 인쇄 회로 기판(3) 저면에 구비된 솔도 볼(4)과 연결되어 입,출력 신호 체계가 완성되며 상기한 반도체 칩(1)등을 외부 환경으로부터 보호하기 위해 보조제(10)로서 몰딩한 구조를 하고 있다. 여기서 상기한 히트싱크(5)는 패키지 외부로 노출되어 있다. 상기한 히트싱크 내장형 BGA 반도체 패키지는 반도체 칩에서 발생한 열을 히트싱크(5)와 와이어(2)를 통한 솔더 볼(4)로 열을 방출함으로서 상기의 BGA 반도체 패키지보다는 열 방출 구조가 용이해졌으나 반도체 칩(1)과 히트싱크(5)를 접착시켜 주는 에폭시(8) 접착 부분 등에서 계면박리 현상과 와이어의 만곡 높이로 박형의 히트싱크 내장형 BGA 반도체 패키지 제작상의 어려움 등이 있다.
따라서 이와 같은 문제점을 해결하기 위해 본 발명의 목적은 BGA 반도체 패키지와 히트싱크 내장형 BGA 반도체 패키지에 있어서 반도체 칩의 일면을 패키지 외부로 노출시킴으로서, 열의 방출을 용이하게 하고 패키지 내부에서 반도체 칩의 에폭시 접착부분의 계면박리 현상을 제거하며 또한 와이어의 만곡 높이를 작게 함으로서 패키지의 박형화 효과를 얻을 수 있는 BGA 반도체 패키지 및 그 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명은, BGA 반도체 패키지의 제조 공정에 있어서, 개방형 관통구가 형성된 인쇄 회로 기판 저면에 자외선 테이프를 접착한 후 상기 개방형 관통구에 반도체 칩의 저면을 자외선 테이프와 접착한 후 반도체 칩상에 구비된 반도체 칩 패드와 인쇄 회로 기판 상면에 구비된 카파 트레이스를 와이어로서 본딩하고 상기 반도체 칩등을 외부 환경으로부터 보호하기 위해 봉지제로서 몰딩한후 자외선 테이프를 제거함으로서 반도체 칩의 일면이 패키지 외부로 노출되도록 하고 인쇄 회로 기판 저면에 솔더 볼을 융착하는 단계로 이루어진다.
또한 히트싱크 내장형 BGA 반도체 패키지의 제조공정은 접착제로서 서로 접착된 저면의 히트싱크와 상면의 인쇄 회로 기판 중앙에 개방형 관통구를 형성하고 히트싱크 저면에 자외선 테이프를 부착한 후 상기 개방형 관통구 저면에 반도체 칩의 저면을 접착한 후 인쇄 회로 기판 상면에 구비된 카파 트레이스와 반도체 칩상에 구비된 반도체 칩 패드를 와이어로서 본딩하고 반도체 칩등을 봉지제로서 몰딩한후 자외선 테이프를 패키지에서 제거함으로서 반도체 칩의 저면이 패키비 외부로 노출 되도록 하고 상기 인쇄 회로 기판 상면에 솔더 볼을 융착하는 단계로 이루어 진다.
이하, 본 발명에 의한 BGA반도체 패키지의 제조 공정을 제2도a 내지 제2도e에 의거 상세히 설명하면 다음과 같다.
제1공정은 제2도a에 나타낸 바와 같이 자외선 테이프(7)를 반도체칩(1)이 안착될 위치를 중심으로 개방형 관통구(6)가 형성된 인쇄 회로 기판(3)의 저면에 접착한다. 여기서 자외선 테이프(7)는 인쇄 회로 기판(3)의 저면뿐만 아니라 반도체 칩(1)이 위치될 개방형 관통구(6) 부위까지 일체로 접착한다.
제2공정은 제2도b에 나타낸 바와 같이 상기한 개방형 관통구(6)내의 자외선 테이프(7)상에 반도체 칩(1)의 저면을 접착시킨다.
제3공정은 제2도c에 나타낸 바와 같이 상기한 반도체 칩(1)에 구비된 반도체 칩 패드와 인쇄 회로 기판(3) 상면에 구비된 카파 트레이스를 와이어(2)로서 본딩 한다.
제4공정은 제2d도에 나타낸 바와 같이 상기한 반도체 칩(1), 와이어(2)등을 외부 환경으로부터 보호하기 위해 인쇄 회로 기판(3) 상면을 봉지제(10)로서 몰딩하여 패키지를 형성한다.
제5공정은 제2도e에 나타낸 바와 같이 상기 몰딩된 패키지의 저면에 접착된 자외선 테이프(7)에 자외선을 조사하여 자외선 테이프(7)를 제거함으로서 반도체 칩(1)의 저면과 인쇄 회로 기판(3)의 저면이 패키지 저면으로 노출되도록한다. 여기서 자외선을 조사하는 이유는 자외선 테이프가 용이하게 패키지에게 제거될 수 있도록 함이다.
이와 같은 공정으로 제조된 BGA 반도체 패키지에서 노출된 인쇄 회로 기판(3) 저면에 솔더 볼(4)을 융착하여 완성된 패키지의 전체적인 구조가 제4도a에 나타나 있으며 이를 상세히 설명하면 인쇄 회로 기판(3)에 반도체 칩(1)이 위치될 곳을 중심으로 개방형 관통구(6)가 형성되어 있고, 상기 개방형 관통구(6)에 반도체 칩(1)이 위치되어 있다. 상기한 인쇄 회로 기판(3)에 구비된 카파 트레이스와 반도체 칩(1) 상면에 구비된 반도체 칩 패드가 와이어(2)로서 본딩된 구조를 하며 반도체 칩(1), 와이어(2) 등을 봉지제(10)로 몰딩 하여 패키지가 형성되어 있다. 여기서 상기한 반도체 칩(1)의 저면은 개방형 관통구(6)를 통해 패키지 외부로 직접 노출되어 있고 상기한 인쇄 회로 기판(3)의 저면도 패키지 저면에서 노출된 구조를 한다.
상기와 같은 공정과 구조를 갖는 BGA 반도체 패키지는 반도체 칩(1)의 저면이 개방형 관통구(6)를 통해서 패키지 외부로 직접 노출됨으로 반도체 칩(1)의 작동시 발생하는 열이 반도체 칩(1) 저면의 노출 부위로 전도되어 반도체 칩(1)의 열 방출 효과를 증대시킬 수 있으며 반도체 칩(1) 저면의 에폭시 접착 부분이 없어져 계면박리 현상이 완전히 제거된다. 또한 와이어(2)의 만곡 높이가 작아지고 반도체 칩(1)의 두께 제한도 해소되어 박형의 BGA 반도체 패키지 제조가 가능하다.
또한 본 발명의 다른 실시예 및 효과가 제5도에 도시되어 있다. 제5도에 나타낸 바와 같이 상기 패키지를 인쇄 회로 기판(3)상에 실장시킬때 개방형 관통구를 통해 패키지를 저면으로 노출된 반도체 칩(1)의 저면을 마더보드(20)와 솔더링 함으로서 반도체 칩(1)의 접지와 열 방출 효과를 극대화시키는 효과를 얻을 수 있는 것이다.
한편, 히트싱크 내장형 BGA 반도체 패키지의 제조 공정을 제3도a 내지 제3도e에 의거 상세히 설명하겠다.
제1공정은 제3도a에 나타낸 바와 같이 접착제로서 서로 잡착된 저면의 히트싱크(5)와 상면의 인쇄 회로 기판(3)에 반도체 칩(1)이 안착될 위치를 중심으로 개방형 관통구(6)를 형성하고 상기 히트싱크(5) 저면에 자외선 테이프(7)를 접착한다.
제2공정은 제3도b에 나타낸 바와 같이 상기한 인쇄 회로 기판(3)과 히트싱크(5)의 개방형 관통구(6) 저면의 자외선 테이프(7) 상면에 반도체 칩(1)의 저면을 접착시킨다.
제3공정은 제3도c에 나타낸 바와 같이 상기한 반도체 칩(1)상에 구비된 반도체 칩 패드와 인쇄 회로 기판(3)의 상면에 구비된 카파 트레이스를 와이어(2)로서 본딩 한다.
제4공정은 제3도d에 나타낸 바와 같이 상기한 반도체 칩(1), 와이어(2) 등을 외부 환경으로부터 보호하기 위해 봉지제(10)로서 몰딩 하게 된다.
제5공정은 제3도e에 나타낸 바와 같이 상기 몰딩된 히트싱크(5)의 저면에 접착된 자외선 테이프(7)에 자외선을 조사하여 자외선 테이프(7)를 제거함으로서 반도체 칩(1)의 저면이 개방형 관통구(6)를 통해 직접 패키지 외부로 노출되도록 하고 또한 히트싱크(5)의 저면도 패키지 저면의 외부로 노출되도록 한다.
이와 같은 공정으로 제조된 히트싱크 내장형 BGA 반도체 패키지에서 상기 노출된 인쇄 회로 기판(3) 상면에 솔더 볼(4)을 융착함으로서 패키지가 완성되며 그 전체적인 구조가 제4도b(편의상 패키지를 상,하전도하여 도시 함)에 나타나 있다. 이를 상세히 설명하면 접착제로 접착된 인쇄 회로 기판(3)과 히트싱크(5)의 중앙 부위에는 반도체 칩(1) 크기보다 조금 더큰 개방형 관통구(6)가 형성되어 있고, 상기한 개방형 관통구(6) 내부에 반도체칩(1)이 위치되어 있다. 상기한 인쇄 회로 기판(3)상에는 카파 트레이스가 구비되어 있고 상기 카파 트레이스는 개방형 관통구(6) 내부에 위치된 반도체 칩(1)상에 구비된 반도체 칩 패드와 와이어(2) 본딩된 구조이다. 상기 반도체 칩(1), 와이어(2)등을 외부 환경으로부터 보호하기위해 봉지제(10)로서 몰딩 되어 패키지가 형성되어 있으며 여기서 상기 반도체 칩(1) 저면이 개방형 관통구(6)를 통해 패키지 저면으로 직접 노출된 구조를 하며 히트싱크(5)의 저면도 패키지 외부로 노출된 구조를 한다.
상기와 같은 공정과 구조를 갖는 히트싱크 내장형 BGA 반도체 패키지는 반도체 칩(1)의 작동시 발생하는 열이 개방형 관통구(6)를 통해 패키지 외부로 직접 노출된 반도체 칩(1)의 저면과 히트싱크(5)등으로 전도되므로 반도체 칩(1)의 열 방출 효과를 증대 시킬수 있으며 반도체 칩(1)의 저면이 패키지 저면으로 노출되로서 반도체 칩(1) 저면의 계면박리 현상이 완전히 제거되며 또한 박형의 히트싱크 내장형 BGA 반도체 패키지의 제조시 인쇄 회로 기판(3)과 히트싱크(5)의 개방형 관통구(6) 내부에 반도체 칩(1)이 위치되므로 반도체 칩(1)의 두께 및 와이어(2)의 만곡 높이 제한이 완화되어 박형의 패키지 제조에 유리하다.

Claims (11)

  1. 중앙에 반도체 칩 크기보다 큰 개방형 관통구가 구비되고, 상면에는 카파 트레이스와 저면에는 솔더 볼이 구비된 인쇄 회로 기판과, 상기 인쇄 회로 기판의 개방형 관통구에 위치된 반도체 칩과, 상기 반도체 칩상에 구비된 반도체 칩 패드와 상기 인쇄 회로 기판상에 구비된 카파 트레이스를 연결하는 와이어와, 상기 반도체 칩등의 측부 및 상부로 몰딩된 봉지제로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩의 저면은 개방형 관통구를 통해 패키지 저면으로 직접 노출된 것을 특징으로 하는 반도체 패키지.
  3. 중앙에 반도체 칩 크기보다 큰 개방형 관통구가 구비되고, 상면에는 카파 트레이스가 구비된 인쇄 회로 기판 저면에 자외선 테이프를 접착하는 단계와, 상기 개방형 관통구내에 반도체 칩의 저면을 자외선 태이프와 업착하는 단계와, 상기 반도체 칩상에 구비된 반도체 칩 패드와 인쇄 회로 기판 상면에 구비된 카파 트레이스를 와이어로서 본딩하는 단계와, 상기 반도체 칩등을 외부 환경으로부터 보호하기 위해 봉지제로서 몰딩한후 자외선 테이프를 제거하고 인쇄 회로 기판의 저면에 솔더볼을 융착하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
  4. 제3 항에 있어서, 상기 자외선 테이프는 인쇄 회로 기판 저면의 반도체 칩이 위치될 개방형 관통구의 저면까지 일체로 접착함을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제3 항에 있어서, 상기 반도체 칩은 패키지에서 자외선 테이프를 제거함으로서 반도체 칩의 저면이 개방형 과통구를 통해 패키지 저면이 외부로 직접 노출되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제3 항에 있어서, 상기 단계를 거쳐 완성된 패키지를 마더보드에 실장시 패키지의 저면으로 노출된 반도체 칩의 저면을 마더보드에 솔더링하여 실장시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 중앙 부위에 반도체 칩 크기보다 큰 개방형 관통구가 형성되고, 접착제로 서로 접착된 상부의 인쇄 회로 기판 및 하부의 히트싱크와, 상기 인쇄 회로 기판상에 구비된 카파 트레이스 및 솔더 볼과, 상기한 인쇄 회로 기판 및 히트싱크의 개방형 관통구 내부에 위치된 반도체 칩고, 상기한 인쇄 회로 기판상의 카파 트레이스와 반도체 칩상에 구비된 반도체 칩 패드를 연결하는 와이어와, 상기한 반도체 칩등의 측부 및 상부로 볼딩된 봉지제로 구성된 것을 특징으로 하는 반도체 패키지.
  8. 제7 항에 있어서, 상기 반도체 칩의 저면은 인쇄 회로 기판 및 히트싱크의 개방형 관통구를 통해 패키지 져면으로 직접 노출된 것을 특징으로 하는 반도체 패키지.
  9. 상부의 인쇄 회로 기판과 하부의 히트싱크가 접착제로 접착되고, 상기 인쇄 회로 기판 상면에는 카파 트레이스가 구비되어 있으며 반도체 칩이 위치될 위치를 중심으로 개방형 관통구가 형성된 인쇄 회로 기판 및 히트싱크의 저면에 자외선 테이프를 접착하는 단계와, 상기 인쇄 회로 기판과 히트싱크의 개방형 관통구의 저면의 자외선 테이프 상면에 반도체 칩의 저면을 접착시키는 단계와, 상기 반도체 칩상에 구비된 반도체 칩 패드와 인쇄 회로 기판 상면의 카파 트레이스를 와이어로서 본딩하는 단계와, 상기 반도체 칩등을 봉지제로서 몰딩하여 패키지를 성형하는 단계와, 상기 패키지에서 히트싱크 저면의 자외선 테이프를 제거하고 인쇄 회로 기판 상면에 솔더 볼을 융착하는 단계로 이루어 진 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제9 항에 있어서, 상기 히트싱크 저면에 접착된 자외선 테이프는 반도체 칩이 안착될 개방형 관통구 저면까지 일체로 접착됨을 특징으로 하는 반도체 패키지의 제조방법.
  11. 제9 항에 있어서, 상기 반도체 칩의 저면은 자외선 테이프를 제거함으로서 히트싱크의 개방형 관통구를 통해 패키지 저면으로 직접 노출됨을 특징으로 하는 반도체 패키지의 제조방법.
KR1019960009776A 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법 Expired - Lifetime KR100197876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009776A KR100197876B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009776A KR100197876B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072360A KR970072360A (ko) 1997-11-07
KR100197876B1 true KR100197876B1 (ko) 1999-06-15

Family

ID=19454816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009776A Expired - Lifetime KR100197876B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100197876B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411808B1 (ko) * 1999-12-30 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR100411808B1 (ko) * 1999-12-30 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR970072360A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5610442A (en) Semiconductor device package fabrication method and apparatus
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
US6544812B1 (en) Single unit automated assembly of flex enhanced ball grid array packages
KR20000070837A (ko) 수지봉입형 반도체장치 및 그 제조방법
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3239640B2 (ja) 半導体装置の製造方法および半導体装置
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100487135B1 (ko) 볼그리드어레이패키지
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR950014120B1 (ko) 반도체 패키지의 제조방법
JPH08153826A (ja) 半導体集積回路装置
KR100308899B1 (ko) 반도체패키지및그제조방법
US6734041B2 (en) Semiconductor chip module and method for manufacturing the same
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100325409B1 (ko) 반도체패키지
KR20000001410A (ko) 볼그리드어레이 패키지
JP2000200862A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960401

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960401

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040224

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050216

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060214

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070223

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080225

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090224

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120222

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130213

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130213

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140212

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140212

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150213

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160218

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term