[go: up one dir, main page]

JP2819282B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP2819282B2
JP2819282B2 JP8342950A JP34295096A JP2819282B2 JP 2819282 B2 JP2819282 B2 JP 2819282B2 JP 8342950 A JP8342950 A JP 8342950A JP 34295096 A JP34295096 A JP 34295096A JP 2819282 B2 JP2819282 B2 JP 2819282B2
Authority
JP
Japan
Prior art keywords
package
package body
semiconductor chip
groove
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8342950A
Other languages
English (en)
Other versions
JPH09186273A (ja
Inventor
ドン キム スン
Original Assignee
エルジー セミコン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー セミコン カンパニー リミテッド filed Critical エルジー セミコン カンパニー リミテッド
Publication of JPH09186273A publication Critical patent/JPH09186273A/ja
Application granted granted Critical
Publication of JP2819282B2 publication Critical patent/JP2819282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に係るもので、詳しくは、複数のリードが樹脂成形体に
埋蔵された板状の半導体パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、ＱＦＰ（Quad Flat Package ）半
導体パッケージにおいては、図４に示したように、イン
ナーリード１ａとアウトリード１ｂとからなる複数のリ
ードフレーム１と、該リードフレーム１に囲まれた中央
部に配設されたパドル２と、該パドル２上に接着された
半導体チップ３と、該半導体チップ３上面に設けられた
複数の電極と前記各インナーリード１ａとをそれぞれ連
結する金属ワイヤー４と、前記インナーリード１ａ、パ
ドル２、半導体チップ３および金属ワイヤー４をモール
ドする樹脂製の成形体５とから構成されている。
【０００３】そして、このような従来のＱＦＰ半導体パ
ッケージの製造方法においては、(1) リードフレーム１
およびパドル２を供給する工程と、(2) パドル２上に半
導体チップ３を接着する工程と、(3) 該半導体チップ３
上面に設けられた電極とリードフレーム１のインナーリ
ード１ａとを金属ワイヤー４によりボンディングする工
程と、(4) インナーリード１ａ、パドル２、半導体チッ
プ３および金属ワイヤー４を、樹脂により密閉して成形
体５を形成する工程と、(5) 成形体５をトリミング（tr
iming ）およびフォーミング（forming ）する工程と、
を順次施していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＱＦＰ半導体パッケージおよびその製造方法
においては、樹脂成形の工程で、施行中の圧力によりパ
ドルの位置が崩れて不良品が発生するおそれがあるとい
う不都合な点があった。また、成形体の外部にアウトリ
ードが突成されているため、外部の衝撃により該リード
の撓み現象が発生するおそれがあり、このようなアウト
リードを印刷回路基板上に実装するときの整合が難し
く、極めて煩雑であるという不都合な点もあった。
【０００５】さらに、印刷回路基板上に半導体パッケー
ジを実装した後、電力が供給されて半導体チップが動作
する過程において、半導体パッケージの温度が上昇して
もその高温の熱が速やかに外部に放出されず、動作エラ
ーが発生するおそれがあるという不都合な点もあった。
本発明は、このような従来の問題点に鑑み、印刷回路基
板上に簡便に実装することができ、動作中に発生する熱
を外部に速やかに放出する半導体パッケージを安価に提
供することを目的とする。
【０００６】
【課題を解決するための手段】このため、請求項１に係
る発明では、樹脂製のパッケージ本体と、該パッケージ
本体の内部に埋設され、前記パッケージ本体の上下両面
および外周縁部に表面が露出された複数のリードと、前
記パッケージ本体中央部位を貫通させて埋設された板状
の金属性熱放出部と、前記パッケージ本体上面中央所定
部位に所定深さを有して形成された溝部と、該溝部内の
前記熱放出部表面に接着された半導体チップと、該半導
体チップ上面に設けられた複数の電極と前記各リードと
を夫々連結する金属ワイヤーと、前記溝部内に配設され
た前記半導体チップ、各リードおよび金属ワイヤーを密
封するエポキシモールディングコンパウンドと、を備え
た半導体パッケージを構成する。
【０００７】このような構成では、半導体チップが実装
される金属性熱放出部とリードとの位置関係は常に一定
に保たれ、動作中に発生する熱も金属性熱放出部を介し
て速やかに放散される。また、複数のリードが、前記パ
ッケージ本体の内部に埋設され、前記パッケージ本体の
上下両面および外周縁部に表面が露出される構成とすれ
ば、露出されたいずれの部位からでも信号の入出力がで
きる。このような半導体パッケージは、請求項６に係る
発明のように、角柱状の金属性熱放出部材と、該金属性
熱放出部材の周囲に略平行に配設した複数の柱状リード
部材とを、該リード部材の側部が露出するように樹脂で
固めて一体とした柱状パッケージ材料を形成する第１工
程と、該形成された柱状パッケージ材料を所定厚さに切
断し、金属性熱放出部および複数のリードの埋設された
パッケージ本体を形成する第２工程と、該切断形成され
たパッケージ本体上面中央所定部位を切削して所定深さ
の溝部を形成する第３工程と、該溝部内に露出した金属
性熱放出部上面に半導体チップを接着し、該半導体チッ
プ上面に設けられた複数の電極と各リードとを夫々金属
ワイヤーにより連結する第４工程と、前記半導体チッ
プ、各リード、および金属ワイヤーをエポキシモールデ
ィングコンパウンドにより密封する第５工程とを順次行
うことにより製造すれば、量産が容易である。
【０００８】また、請求項２に係る発明のように、蓋体
で前記パッケージ本体上面を覆い前記溝部を密封する構
成とすれば、半導体パッケージ上面の強度を向上でき
る。この場合、蓋体は、請求項３に係る発明のように、
前記パッケージ本体の厚さよりも薄く形成すれば、半導
体パッケージ上面からの熱の放散が容易になる。そし
て、このような蓋体を用いた半導体パッケージは、請求
項７に係る発明のように、角柱状の金属性熱放出部材
と、該金属性熱放出部材の周囲に略平行に配設した複数
の柱状リード部材とを、該リード部材の側部が露出する
ように樹脂で固めて一体とした柱状パッケージ材料を形
成する第１工程と、該形成された柱状パッケージ材料を
所定厚さに切断し、金属性熱放出部および複数のリード
の埋設されたパッケージ本体を形成する第２工程と、該
切断形成されたパッケージ本体上面中央所定部位を切削
して所定深さの溝部を形成する第３工程と、該溝部内に
露出した金属性熱放出部上面に半導体チップを接着し、
該半導体チップ上面に設けられた複数の電極と各リード
とを夫々金属ワイヤーにより連結する第４工程と、前記
パッケージ本体上面を蓋体で覆い前記溝部を密封する第
５工程とを順次行うことにより製造できる。
【０００９】このとき、前記蓋体は、請求項８に係る発
明のように、前記柱状パッケージ材料を所定厚さに切断
して形成すれば、パッケージ本体の上面を過不足なく覆
うことのできるものを容易かつ安価に製造することがで
きる。前記パッケージ本体の形状は任意であるが、請求
項４に係る発明のように長方形の板状とするか、請求項
５に係る発明のように円板状とすれば、半導体チップ上
面に設けられた複数の電極と各リードとの間の金属ワイ
ヤーによる高密度な連結が容易になる。
【００１０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を用いて説明する。本発明に係る半導体パッケ
ージにおいては、図３に示したように、樹脂製（例えば
エポキシ樹脂）のパッケージ本体１１ａと、該パッケー
ジ本体１１ａの内部に埋設され、前記パッケージ本体１
１ａの上下両面および外周縁部に表面が露出された複数
のリード１２と、前記パッケージ本体１１ａ中央部位を
貫通させて埋設された板状の金属性熱放出部１３と、前
記パッケージ本体１１ａ上面中央所定部位に所定深さを
有して形成された溝部１４と、該溝部１４内の前記金属
性熱放出部１３表面に接着された半導体チップ１５と、
該半導体チップ１５上面に設けられた複数の電極と前記
各リード１２とを夫々連結する金属ワイヤー１６と、前
記溝部１４内に配設された前記半導体チップ１５、各リ
ード１２および金属ワイヤー１６を密封するエポキシモ
ールディングコンパウンド１７とを備えている。
【００１１】このような構成の半導体パッケージでは、
動作中に発生する熱も金属性熱放出部１３を介して速や
かに放散されるため、パッケージ内の温度上昇も抑制す
ることができる。また、リード１２はパッケージ本体１
１ａの内部に埋設されているため、外部からの衝撃等で
変形することはない。また、リード１２はパッケージ本
体１１ａの上下両面および側面の外周縁部に露出してい
るため、これらのいずれからでも信号の入出力が可能で
あり、印刷回路基板等へは、さまざまな形態で実装する
ことができる。
【００１２】また、図３に示したように、前記エポキシ
モールディングコンパウンド１７の代わりに、前記パッ
ケージ本体１１ａ上面の前記溝部１４上を覆う蓋体１１
ｂを接着して使用することもできる。このようにすれ
ば、半導体パッケージの上面の強度が向上し、より高い
耐久性を得ることができる。次に、上述のような構成の
本発明に係る半導体パッケージの製造方法を説明する。
【００１３】先ず、図１（Ａ）に示したように、厚さｄ
（１〜２ｍｍ）、幅Ｗ、および長さＬを有する複数の柱
状リード部材９を、角柱状の金属性熱放出部材８の周囲
に略平行に配設し、これらを柱状リード部材９の側部が
露出するように樹脂で固めて一体として、柱状パッケー
ジ材料１０を形成する。ここで、柱状リード部材９およ
び金属性熱放出部材８は、Ｃｕ、Ａｌ等の導電性金属で
形成されたものである。
【００１４】その後、成形された柱状パッケージ材料１
０を、所定厚さを有するように順次切断し、図１（Ｂ）
に示したように、金属性熱放出部１３および複数のリー
ド１２が夫々埋設されたパッケージ本体１１ａを形成す
る。次いで、図１（Ｃ）に示したように、パッケージ本
体１１ａの上面中央部位を所定大きさおよび所定深さを
有するように研磨又はポリッシングを施して溝部１４を
形成する。
【００１５】その後、図１（Ｄ）に示したように、該溝
部１４の中央に露出された金属性熱放出部１３上面に半
導体チップ１５を接着し、該半導体チップ１５上面と各
リード１２上面とを夫々金属ワイヤー１６により連結す
る。次いで、図２に示したように、前記溝部１４内に配
設された半導体チップ１５、各リード１２および金属ワ
イヤー１６の上面をエポキシモールディングコンパウン
ド１７により密封して、本発明に係る半導体パッケージ
の製造を終了する。
【００１６】このようにすれば、品質の一様な半導体パ
ッケージを安価に量産することができる。また、エポキ
シモールディングコンパウンド１７による封止の際に、
その圧力で半導体チップ１５や金属性熱放出部１３の位
置がずれることはなく、半導体チップ１５が実装される
金属性熱放出部１３とリード１２との位置関係は常に一
定に保たれるため、製造工程において金属ワイヤー１６
の断線等が生じ難い。
【００１７】上述した製造方法のうち、エポキシモール
ディングコンパウンド１７による封止工程の代わりに、
板状の蓋体で封止するようにしてもよい。例えば図３に
示したように、前記柱状パッケージ材料１０を所定厚さ
に切断して蓋体１１ｂを形成し、前記半導体チップ１
５、各リード１２および金属ワイヤー１６が配設された
溝部１４を密封するように、パッケージ本体１１ａ上面
を蓋体１１ｂで覆って接着を施してもよい。このように
すれば、パッケージ本体１１ａの上面を過不足なく覆う
ことのできるものを容易かつ安価に製造することがで
き、蓋体１１ｂの外縁部に設けられたリードが、パッケ
ージ本体１１ａのリード１２と導通するため、蓋体１１
ｂ上面からも信号の入出力が可能になり、印刷回路基板
等への実装方法の自由度が拡大する。
【００１８】また、蓋体１１ｂを、パッケージ本体１１
ａよりも強度上問題ない程度に薄く形成すれば、動作中
の熱の放散を促進することができる。尚、パッケージ本
体の形状は特に限定されないが、長方形の板状や円板状
であれば、長方形板状の半導体チップ上面に形成された
電極とパッケージ本体周縁部に埋設されたリードとの間
のワイヤボンドを高密度に行うのに適している。
【００１９】また、上述の例では、柱状パッケージ材料
１０を直方体に製造したが、必要に応じて、円柱状又は
所望の形状に製造することで、意図した形状のパッケー
ジを容易に量産することができる。また、樹脂に代えて
セラミック等の絶縁物質でパッケージを形成してもよ
い。
【００２０】
【発明の効果】以上説明したように、請求項１に係る発
明によれば、外力等によるリードの変形がおき難く、高
い耐久性を有する半導体パッケージを得ることができる
という効果がある。また、複数のリードの表面が、半導
体パッケージ本体の上下両面および外周縁部に露出され
ているため、このうちのいずれからでも信号の入出力が
でき、印刷回路基板等への実装方法に広い自由度を与え
ることができるという効果がある。また、動作中の熱を
半導体パッケージから効率的に放散することができるた
め、動作エラーの発生を可及的に防止できるという効果
がある。
【００２１】また、請求項２に係る発明によれば、半導
体パッケージ上面の強度を向上させて、より高い耐久性
を得ることができるという効果がある。また、請求項３
に係る発明によれば、蓋体を薄く形成することにより半
導体パッケージ上面からの熱の放散を促進することがで
きるという効果がある。また、請求項４および請求項５
に係る発明によれば、半導体チップ上面に設けられた複
数の電極と、パッケージ本体の周縁部に設けられた各リ
ードとの間の金属ワイヤーによる高密度な連結が容易に
なるという効果がある。
【００２２】また、請求項６および請求項７に係る発明
によれば、製造工程が極めて簡単で量産が容易であるた
め、生産性が向上し原価が低廉になるという効果があ
る。また、製造工程において金属ワイヤーの断線等が生
じ難く、歩留まりが向上するという効果もある。
【００２３】また、請求項８に係る発明によれば、パッ
ケージ本体を過不足なく覆う蓋体を安価かつ容易に製造
することができるという効果がある。また、この蓋体の
周縁部に設けられたリードからも信号の入出力ができる
という効果もある。
【図面の簡単な説明】
【図１】 （Ａ）〜（Ｄ）本発明に係る半導体パッケー
ジおよびその製造方法を示した工程図
【図２】 本発明に係る半導体パッケージの実施形態を
説明する斜視図
【図３】 本発明に係る半導体パッケージの他の実施形
態を説明する斜視図
【図４】 従来のＱＦＰ半導体パッケージの構造を説明
する断面図
【符号の説明】
８ 金属性熱放出部材 ９ 柱状リード部材 １０ 柱状パッケージ材料 １１ａ パッケージ本体 １１ｂ 蓋体 １２ リード １３ 金属性熱放出部 １４ 溝部 １５ 半導体チップ １６ 金属ワイヤー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/34 - 23/473 H01L 23/28 - 23/30 H01L 21/56 H01L 23/12

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】樹脂製のパッケージ本体（１１ａ）と、 該パッケージ本体（１１ａ）の内部に埋設され、前記パ
    ッケージ本体（１１ａ）の上下両面および外周縁部に表
    面が露出された複数のリード（１２）と、 前記パッケージ本体（１１ａ）中央部位を貫通させて埋
    設された板状の金属性熱放出部（１３）と、 前記パッケージ本体（１１ａ）上面中央所定部位に所定
    深さを有して形成された溝部（１４）と、 該溝部（１４）内の前記金属性熱放出部（１３）表面に
    接着された半導体チップ（１５）と、 該半導体チップ（１５）上面に設けられた複数の電極と
    前記各リード（１２）とを夫々連結する金属ワイヤー
    （１６）と、 前記溝部（１４）内に配設された前記半導体チップ（１
    ５）、各リード（１２）および金属ワイヤー（１６）を
    密封するエポキシモールディングコンパウンド（１７）
    と、 を備えた半導体パッケージ。
  2. 【請求項２】樹脂製のパッケージ本体（１１ａ）と、 該パッケージ本体（１１ａ）の内部に埋設され、前記パ
    ッケージ本体（１１ａ）の上下両面および外周縁部に表
    面が露出された複数のリード（１２）と、 前記パッケージ本体（１１ａ）中央部位を貫通させて埋
    設された板状の金属性熱放出部（１３）と、 前記パッケージ本体（１１ａ）上面中央所定部位に所定
    深さを有して形成された溝部（１４）と、 該溝部（１４）内の前記金属性熱放出部（１３）表面に
    接着された半導体チップ（１５）と、 該半導体チップ（１５）上面に設けられた複数の電極と
    前記各リード（１２）とを夫々連結する金属ワイヤー
    （１６）と、 前記パッケージ本体（１１ａ）上面を覆い前記溝部（１
    ４）を密封する蓋体（１１ｂ）と、 を備えた半導体パッケージ。
  3. 【請求項３】前記蓋体（１１ｂ）は、前記パッケージ本
    体（１１ａ）の厚さよりも薄く形成される請求項２に記
    載の半導体パッケージ。
  4. 【請求項４】前記パッケージ本体（１１ａ）は、長方形
    の板状である請求項１〜請求項３のいずれか１つに記載
    の半導体パッケージ。
  5. 【請求項５】前記パッケージ本体（１１ａ）は、円板状
    である請求項１〜請求項３のいずれか１つに記載の半導
    体パッケージ。
  6. 【請求項６】 角柱状の金属性熱放出部材（８）と、該金
    属性熱放出部材（８）の周囲に略平行に配設した複数の
    柱状リード部材（９）とを、該リード部材（９）の側部
    が露出するように樹脂で固めて一体とした柱状パッケー
    ジ材料（１０）を形成する第１工程と、 該形成された柱状パッケージ材料（１０）を所定厚さに
    切断し、金属性熱放出部（１３）および複数のリード
    （１２）の埋設されたパッケージ本体（１１ａ）を形成
    する第２工程と、 該切断形成されたパッケージ本体（１１ａ）上面中央所
    定部位を切削して所定深さの溝部（１４）を形成する第
    ３工程と、 該溝部（１４）内に露出した金属性熱放出部（１３）上
    面に半導体チップ（１５）を接着し、該半導体チップ
    （１５）上面に設けられた複数の電極と各リード（１
    ２）とを夫々金属ワイヤー（１６）により連結する第４
    工程と、 前記半導体チップ（１５）、各リード（１２）、および
    金属ワイヤー（１６）をエポキシモールディングコンパ
    ウンド（１７）により密封する第５工程と、 を順次行う半導体パッケージの製造方法。
  7. 【請求項７】 角柱状の金属性熱放出部材（８）と、該金
    属性熱放出部材（８）の周囲に略平行に配設した複数の
    柱状リード部材（９）とを、該リード部材（９）の側部
    が露出するように樹脂で固めて一体とした柱状パッケー
    ジ材料（１０）を形成する第１工程と、 該形成された柱状パッケージ材料（１０）を所定厚さに
    切断し、金属性熱放出部（１３）および複数のリード
    （１２）の埋設されたパッケージ本体（１１ａ）を形成
    する第２工程と、 該切断形成されたパッケージ本体（１１ａ）上面中央所
    定部位を切削して所定深さの溝部（１４）を形成する第
    ３工程と、 該溝部（１４）内に露出した金属性熱放出部（１３）上
    面に半導体チップ（１５）を接着し、該半導体チップ
    （１５）上面に設けられた複数の電極と各リード（１
    ２）とを夫々金属ワイヤー（１６）により連結する第４
    工程と、 前記パッケージ本体（１１ａ）上面を蓋体（１１ｂ）で
    覆い前記溝部（１４）を密封する第５工程と、 を順次行う半導体パッケージの製造方法。
  8. 【請求項８】 前記蓋体（１１ｂ）は、前記柱状パッケー
    ジ材料（１０）を所定厚さに切断して形成する請求項７
    に記載の半導体パッケージの製造方法。
JP8342950A 1995-12-29 1996-12-24 半導体パッケージおよびその製造方法 Expired - Fee Related JP2819282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR67332/1995 1995-12-29
KR1019950067332A KR100206880B1 (ko) 1995-12-29 1995-12-29 히트싱크가 부착된 컬럼형 패키지

Publications (2)

Publication Number Publication Date
JPH09186273A JPH09186273A (ja) 1997-07-15
JP2819282B2 true JP2819282B2 (ja) 1998-10-30

Family

ID=19447659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8342950A Expired - Fee Related JP2819282B2 (ja) 1995-12-29 1996-12-24 半導体パッケージおよびその製造方法

Country Status (3)

Country Link
JP (1) JP2819282B2 (ja)
KR (1) KR100206880B1 (ja)
CN (1) CN1065659C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY135619A (en) 2002-11-12 2008-05-30 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation, and semiconductor device using the same
TWI233188B (en) 2003-10-07 2005-05-21 United Microelectronics Corp Quad flat no-lead package structure and manufacturing method thereof
CN100369241C (zh) * 2003-10-13 2008-02-13 联华电子股份有限公司 四方扁平无接脚型态的晶片封装结构及其工艺
CN102437824B (zh) * 2011-12-05 2015-03-11 北京大学 一种直冷式高集成度电荷灵敏前置放大器
CN105914191B (zh) * 2016-06-20 2018-03-16 深圳市宏钢机械设备有限公司 一种水冷散热的集成电路封装
WO2022107225A1 (ja) * 2020-11-17 2022-05-27 日本電子材料株式会社 プローブカード用多層配線基板及びプローブカード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2612455B2 (ja) * 1987-09-30 1997-05-21 イビデン株式会社 半導体素子搭載用基板
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'

Also Published As

Publication number Publication date
JPH09186273A (ja) 1997-07-15
CN1065659C (zh) 2001-05-09
KR970053677A (ko) 1997-07-31
CN1156903A (zh) 1997-08-13
KR100206880B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR100262180B1 (ko) 수지밀봉형반도체장치및그의제조방법
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7968982B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP3027954B2 (ja) 集積回路装置、その製造方法
JPH10321768A (ja) 半導体装置、その製造方法
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US5796160A (en) Resin-sealed semiconductor device
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JPH1174439A (ja) 樹脂モールドパッケージ
JPH0473297B2 (ja)
JP2004335493A (ja) 半導体装置の実装構造
JPH0637217A (ja) 半導体装置
JPH05166979A (ja) 半導体装置及びその製造方法
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
US8080448B1 (en) Semiconductor device with nested rows of contacts
JPH088384A (ja) 半導体装置及びその製造方法
JP2814006B2 (ja) 電子部品搭載用基板
JP2006196665A (ja) 中空パッケージ及びその製造方法、並びに半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110828

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110828

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees