JP2555755B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特にポリシリコン層上にシ
リサイド層を重ねて形成してなるポリサイド配線領域な
らびに半導体基板に同時に配線用導電層を接続すること
ができる改良されたコンタクト部を有する半導体装置お
よびその製造方法に関するものである。

〔従来の技術〕

第３図（Ｅ）は従来の半導体装置の要部の断面図であ
る。同図において、１は例えばシリコン基板、２はゲー
ト酸化膜で、該ゲート酸化膜２上にはポリシリコン層３
とシリサイド層４との積層構造のポリサイド配線領域10
が形成されている。６は酸化膜からなる絶縁性層間膜、
９は配線用導電層で、該配線用導電層９は上記絶縁性層
間膜６上に形成され、その一部は上記ポリサイド配線領
域10のシリサイド４に接触している。

第３図（Ａ）乃至（Ｄ）は第３図（Ｅ）に示す上記半
導体装置の製造工程を説明する各工程における要部断面
図である。

第３図（Ａ）に示すように、例えばシリコンの基板１
の主表面全面に約200Åの厚さの絶縁性のゲート酸化膜
形成用の酸化膜21を形成し、該酸化膜21上全面に約2000
Åの厚さのポリシリコン層31と約2000Åの厚さの例えば
タングステンシリサイドからなるシリサイド層41を順次
形成する。さらにシリサイド層41上全面に約１μｍの厚
さのレジストを塗布した後、パターニングして所定形状
のレジスト膜５を形成する。

次に、第３図（Ｂ）に示すように、レジスト５をマス
クとして反応性イオンエッチング（以下ではRIEと称
す）により上記シリサイド層41、ポリシリコン層31およ
び酸化膜21を順次エッチングした後、レジスト５を除去
し、ゲート酸化膜２上にポリシリコン層３とシリサイド
層４との積層構造からなるポリサイド配線領域10を構成
する。

次に第３図（Ｃ）に示すように、化学的蒸着法（以下
ではCVDと称す）を用いて基板１および上記ポリサイド
配線領域10を覆って約3000Åの厚さの酸化膜からなる絶
縁性の層間膜６を堆積し、該層間膜６上全面に約１μｍ
の厚さのレジストを塗布した後、コンタクト部形成用の
パターニングを行って所定形状のレジスト膜７を形成す
る。

次に第３図（Ｄ）に示すように、上記レジスト膜７を
マスクとして例えばRIEを用いて上記層間膜６をエッチ
ングして、シリサイド層４に達するコンタクトホール８
を形成する。

次に、例えば弗酸をを用いて上記シリサイド層４上の
層間膜６の残渣およびシリサイド層４上の自然酸化膜を
完全に除去した後、上記レジスト膜７を除去し、上記層
間膜６およびシリサイド層４上全面に約2000Åの厚さの
ポリシリコンからなる配線用導電層９を堆積し、第３図
（Ｅ）に示すコンタクト部を具えた半導体装置を得る。

上記のような構造の従来の半導体装置では、コンタク
ト部でポリサイド配線領域10に接続される配線用導電層
９は上記ポリサイド配線領域10のシリサイド層４の主要
面に接続されているため、コンタクト部形成時の弗酸処
理、およびコンタクト部形成後に行われる約800℃以上
の熱処理により、上記シリサイド層４が下地のポリシリ
コン層３から剥離し、コンタクト不良を起こすという問
題があった。

上記のようなコンタクト部におけるコンタクト不良の
問題を解消するために、コンタクト部において、配線用
導電層９がポリサイド配線領域10の下地のポリシリコン
層３に直接接触するように構成された半導体装置が提案
された。

第１図（Ｆ）はこのような半導体装置の一例を示す要
部の断面図である。同図において、１は例えばシリコン
基板、２はゲート酸化膜で、該ゲート酸化膜２上にはポ
リシリコン層３とシリサイド層４との積層構造のポリサ
イド領域領域10が形成されている。６は酸化膜からなる
絶縁性層間膜、９は配線用導電層で、該配線用導電層９
は上記絶縁性層間膜６上に形成され、その一部は上記ポ
リサイド配線領域10のシリサイド層４を貫通して下地の
ポリシリコン層３に直接接触している。

第１図（Ａ）乃至（Ｅ）は第１図（Ｆ）に示す半導体
装置の製造工程を説明する各工程における要部断面図で
ある。

第１図（Ａ）に示すように、例えばシリコンの基板１
の主表面全面に約200Åの厚さの絶縁性のゲート酸化膜
形成用の酸化膜21を形成し、該酸化膜21上全面に約2000
Åの厚さのポリシリコン層31と約2000Åの厚さの例えば
タングステンシリサイドからなるシリサイド層41を順次
形成する。次に、シリサイド層41上全面に約１μｍの厚
さのレジストを塗布した後、パターニングして所定形状
のレジスト膜５を形成する。

次に第１図（Ｂ）に示すように、レジスト５をマスク
としてRIEにより上記シリサイド層41、ポリシリコン層3
1および酸化膜21を順次エッチングした後、レジスト５
を除去し、ゲート酸化膜２上にポリシリコン層３とシリ
サイド層４との積層構造を形成する。この積層構造は前
述のポリサイド配線領域10を構成するものである。

次に第１図（Ｃ）に示すように、例えばCVD（化学的
蒸着法）を用いて基板１および上記ポリサイド配線領域
10を覆って約3000Åの厚さの酸化膜からなる絶縁性の層
間膜６を堆積し、該層間膜６上全面に約１μｍの厚さの
レジストを塗布した後、コンタクト部形成用のパターニ
ングを行って所定形状のレジスト膜７を形成する。

次に第１図（Ｄ）に示すように、上記レジスト膜７を
マスクとして例えばRIEを用いて上記層間膜６をエッチ
ングして、シリサイド層４に達するコンタクトオール81
を形成する。

次に第１図（Ｅ）に示すように、上記レジスト膜７を
マスクとして例えばRIEを用いてさらにシリサイド層４
をエッチングして、下地のポリシリコン層３に達するコ
ンタクトホール82を形成する。

最後に、例えば弗酸を用いて上記シリサイド層４上の
自然酸化膜を完全に除去した後、上記レジスト膜７を除
去し、上記層間膜６およびポリシリコン層３上全面に約
2000Åの厚さの例えばポリシリコンからなる配線用導電
層９を堆積し、第１図（Ｆ）に示すコンタクト部を具え
た半導体装置を得る。同第１図（Ｆ）から明らかなよう
に、この発明の半導体装置では、配線用導電層９はコン
タクト部において、ポリサイド配線領域10の下地のポリ
シリコン層３に直接接触している。

〔発明が解決しようとする課題〕

第１図（Ｆ）に示す構造の半導体装置によれば、コン
タクト部において、配線用導電層９がポリサイド配線領
域10の下地のポリシリコン層３に直接接触しているか
ら、上記コンタクト部形成時の弗酸による処理や加熱処
理によって上記コンタクト部におけるポリシリコン層３
とシリサイド層４との間の剥離に起因する接触不良が生
ずることはないが、配線用導電層９を半導体基板にも接
続する必要のあるときは、第１図（Ｅ）におけるコンタ
クトホール82の他に絶縁性層間膜６を貫通して半導体基
板１に達する別のコンタクトホールを形成し、この別の
コンタクトホール内にも上記配線用導電層９と電気的に
接続された導電層を形成する必要があった。

ところが、このようなポリサイド配線領域におけるコ
ンタクトホールの他に半導体基板に達する別のコンタク
トホールを形成して、各コンタクトホール内および両コ
ンタクトホール間を接続する配線用導電層を形成する
と、必要とするレイアウト面積が増大して回路の微細化
の妨げになるのみならず、上記ポリサイド配線領域10と
半導体基板とを接続する配線用導電層が長くなり、この
配線用導電層の抵抗が大きくなるという問題があった。

〔課題を解決するための手段〕

この発明は、コンタクト部において、一部がポリサイ
ド配線領域におけるポリシリコン層に達し、残りの部分
が上記ポリサイド配線領域が配置される位置に隣接する
位置において半導体基板に達する１個のコンタクトホー
ルを形成し、該コンタクトホール内に配線用導電層を形
成するものである。

〔作 用〕

この発明の半導体装置では、配線用導電層はポリサイ
ド配線領域の下地のポリシリコン層の半導体基板の双方
に直接接触しているから、コンタクト部形成時の弗酸に
よる処理や加熱処理によって上記コンタクト部における
配線用導電層の電気的接触不良が生ずることがなく、ま
た上記コンタクト部と半導体基板との間を小面積で且つ
低抵抗で接続する。

〔実施例の説明〕

この発明の半導体装置の一実施例の要部の断面構造を
第２図に示す。第２図に示すこの発明の半導体装置の基
本的な構成は第１図（Ｆ）に示す半導体装置の構成と同
様で、１は例えばシリコン基板、２はゲート酸化膜、３
はポリシリコン層、４はシリサイド層で、ポリシリコン
層３とシリサイド層４とによりポリサイド配線領域10が
形成されている。６は酸化膜からなる絶縁性層間膜であ
る。絶縁性層間膜６およびシリサイド層４を貫通して一
部がポリサイド配線領域10の下地のポリシリコン層３に
達し、残りの部分が上記ポリサイド配線領域の設置位置
に隣接する半導体基板１に達する１個のコンタクトホー
ル82が形成されており、上記絶縁性層間膜６上および上
記コンタクトホール82内に、上記ポリシリコン層３と半
導体基板１の双方に直接接触する配線用導電層９が連続
して形成されている。

第２図に示す半導体装置の製造法は、第１図（Ｂ）の
半導体基板１およびポリサイド配線領域10を覆って約30
00Åの厚さは絶縁性層間膜６を形成し、該絶縁性層間膜
６上全面に約１μｍの厚さのレジストを塗布した後、一
部がポリサイド配線領域10上に位置し、残りがこのポリ
サイド配線領域10の設置位置に隣接する半導体基板１上
に位置するコンタクト部形成用開口をもった所定形状に
パターニングされたレジスト膜を形成する。

次いて、上記レジスト膜をマスクとして、例えばRIE
を用いて上記絶縁性層間層６およびシリサイド層４をエ
ッチングして、前述のように一部がポリサイド配線領域
10の下地のポリシリコン層３に達し、残りがこのポリサ
イド配線領域10の設置位置に隣接する半導体基板１に達
する１個のコンタクトホール82を形成する。次いで、上
記絶縁性層間層６およびコンタクトホール82内に配線用
導電層９を形成することにより、第２図に示すこの発明
の半導体装置が得られる。

〔発明の効果〕

以上のように、この発明の半導体装置では、コンタク
ト部において配線用導電層９はポリサイド配線領域10の
下地のポリシリコン層３と半導体基板１の双方に直接接
触しているから、コンタクト部形成時の弗酸による処理
や加熱処理により上記コンタクト部における電気的接触
不良が生ずることなく、また上記コンタクト部と半導体
基板との間を低抵抗で接続することができ、故障のない
信頼性の高い半導体装置を得ることができる。また、コ
ンタクト部に要する面積も小さくなり、装置の小型化に
も寄与することができる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｆ）は、この発明の半導体装置の基
本となる同図（Ｆ）に示す構造をもった半導体装置の製
造方法を説明する各製造工程における要部断面図、第２
図はこの発明による半導体装置の一実施例の構造を示す
要部断面図、第３図（Ａ）乃至（Ｅ）は、同図（Ｅ）に
示す構造をもった従来の半導体装置の製造方法を説明す
る各製造工程における要部断面図である。 １……基板、２……絶縁性酸化膜、３……ポリシリコン
層、４……シリサイド層、６……絶縁膜（層間膜）、９
……配線用導電層、10……ポリサイド配線領域、82……
コンタクトホール。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板上の所定位置に絶縁性酸化膜を
   介して形成されたポリシリコン層とシリサイド層との積
   層構造からなるポリサイド配線領域と、該ポリサイド配
   線領域および上記半導体基板の表面を覆って形成された
   絶縁膜と、該絶縁膜および上記シリサイド層を貫通し、
   一部が上記ポリシリコン層に達し、残りの部分が上記ポ
   リサイド配線領域の形成位置に隣接する上記半導体基板
   に達するように形成された１個のコンタクトホールと、
   該コンタクトホール内で上記ポリシリコン層および半導
   体基板の双方に直接接触するように少なくとも上記コン
   タクトホール内に形成された配線用導電層とからなる半
   導体装置。
2. 【請求項２】半導体基板上の所定位置に絶縁性酸化膜を
   介してポリシリコン層とシリサイド層との積層構造から
   なるポリサイド配線領域を形成する工程と、上記ポリサ
   イド配線領域および露出した半導体基板の表面を覆って
   絶縁膜を形成する工程と、上記絶縁膜およびシリサイド
   層を貫通して一部が上記ポリシリコン層に達し、残りの
   部分が上記ポリサイド配線領域の形成位置に隣接する上
   記半導体基板に達する１個のコンタクトホールを形成す
   る工程と、上記コンタクトホール内において上記ポリシ
   リコン層と上記半導体基板の双方に直接接触する配線用
   の導電層を少なくとも上記コンタクトホール内に形成す
   る工程とからなる半導体装置の製造方法。