JPH06216130A - 高集積半導体接続装置の製造方法 - Google Patents
高集積半導体接続装置の製造方法Info
- Publication number
- JPH06216130A JPH06216130A JP5317002A JP31700293A JPH06216130A JP H06216130 A JPH06216130 A JP H06216130A JP 5317002 A JP5317002 A JP 5317002A JP 31700293 A JP31700293 A JP 31700293A JP H06216130 A JPH06216130 A JP H06216130A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 高集積半導体接続装置の製造方法は半導体基
板１上にソース電極３、第１層間絶縁膜４、第２伝導線
５、第２層間絶縁膜８が順次に形成し、第２層間絶縁膜
上部に形成される第３伝導線１３′を第２伝導線を通り
ソース電極と連結するが、上記第２伝導線とは絶縁させ
る。 【効果】 自己整列コンタクト方式に問題となる段差を
緩化させて第３伝導線用伝導物質の触刻を容易にしなが
ら、接続装置部分の面積を最大限に減少させると共に、
半導体素子の信頼度を増進する。
板１上にソース電極３、第１層間絶縁膜４、第２伝導線
５、第２層間絶縁膜８が順次に形成し、第２層間絶縁膜
上部に形成される第３伝導線１３′を第２伝導線を通り
ソース電極と連結するが、上記第２伝導線とは絶縁させ
る。 【効果】 自己整列コンタクト方式に問題となる段差を
緩化させて第３伝導線用伝導物質の触刻を容易にしなが
ら、接続装置部分の面積を最大限に減少させると共に、
半導体素子の信頼度を増進する。
Description
【０００１】
【産業上の利用分野】本発明は高集積半導体素子の接続
装置形成方法に関し、さらに詳しくは半導体接続装置の
面積を最小化する高集積半導体接続装置の製造方法に関
する。
装置形成方法に関し、さらに詳しくは半導体接続装置の
面積を最小化する高集積半導体接続装置の製造方法に関
する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９２−２４５０１号の明
細書の記載に基づくものであって、当該韓国特許出願の
番号を参照することによって当該韓国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９２−２４５０１号の明
細書の記載に基づくものであって、当該韓国特許出願の
番号を参照することによって当該韓国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】一般的に、半導体装置を製造するにあた
って、一連の第１伝導線、第１層間絶縁膜、一連の第２
伝導線、そして第２層間絶縁膜が順次に形成され、上記
第２層絶縁膜上部に一連の第３伝導線を形成しながら、
上記第３伝導線が上記第２伝導線間を通過して第１伝導
線と連結されるが、上記第２伝導線とは絶縁させるため
に上記の第１伝導線に第３伝導線コンタクトを形成する
とき、上記の第３伝導線コンタクトは第２伝導線と一定
距離以上の間隔を維持しなければならない。
って、一連の第１伝導線、第１層間絶縁膜、一連の第２
伝導線、そして第２層間絶縁膜が順次に形成され、上記
第２層絶縁膜上部に一連の第３伝導線を形成しながら、
上記第３伝導線が上記第２伝導線間を通過して第１伝導
線と連結されるが、上記第２伝導線とは絶縁させるため
に上記の第１伝導線に第３伝導線コンタクトを形成する
とき、上記の第３伝導線コンタクトは第２伝導線と一定
距離以上の間隔を維持しなければならない。
【０００４】そのため、接続装置の設計時に第３伝導線
コンタクトマスクと第２伝導線マスクは一定の設計規則
によっている。
コンタクトマスクと第２伝導線マスクは一定の設計規則
によっている。
【０００５】すなわち、第３伝導線を第１伝導線に接続
させるための第３伝導線コンタクトマスクと第２伝導線
マスクを設計するために第３伝導線コンタクトは第２伝
導線と常に一定距離以上の間隔を維持しなければならな
いので、第３伝導線コンタクトと第２伝導線マスク間は
マスク製作時に発生するレジストレーション（ｒｅｇｉ
ｓｔｒａｔｉｏｎ）、ＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍ
ｅｎｓｉｏｎ）変化、そしてウェハー上にパターンを形
成するとき発生するミスアライメント、レンズ焦点の誤
差、ＣＤ変化、そして第３伝導線コンタクトと第２伝導
線間の絶縁膜の厚さのため、接続状態の大きさが増大す
る問題点がある。
させるための第３伝導線コンタクトマスクと第２伝導線
マスクを設計するために第３伝導線コンタクトは第２伝
導線と常に一定距離以上の間隔を維持しなければならな
いので、第３伝導線コンタクトと第２伝導線マスク間は
マスク製作時に発生するレジストレーション（ｒｅｇｉ
ｓｔｒａｔｉｏｎ）、ＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍ
ｅｎｓｉｏｎ）変化、そしてウェハー上にパターンを形
成するとき発生するミスアライメント、レンズ焦点の誤
差、ＣＤ変化、そして第３伝導線コンタクトと第２伝導
線間の絶縁膜の厚さのため、接続状態の大きさが増大す
る問題点がある。
【０００６】本出願においては、便宜上ＤＲＡＭセル構
造で電荷保存電極（第３伝導線）をソース電極（第１伝
導線）に接続させながらビット線（第２伝導線）とは絶
縁させる方法について説明しているが、これは全ての接
続装置に適用することができる。
造で電荷保存電極（第３伝導線）をソース電極（第１伝
導線）に接続させながらビット線（第２伝導線）とは絶
縁させる方法について説明しているが、これは全ての接
続装置に適用することができる。
【０００７】図１はＤＲＡＭ（ダイナミック・ランダム
・アクセス・メモリ）セル構造における自己整列型コン
タクト形成時の接続装置の平面図であり、ソース電極マ
スクＡ、ビット線マスクＢ、として電荷保存電極コンタ
クトマスクＣ１，Ｃ２のみを図示したものである。
・アクセス・メモリ）セル構造における自己整列型コン
タクト形成時の接続装置の平面図であり、ソース電極マ
スクＡ、ビット線マスクＢ、として電荷保存電極コンタ
クトマスクＣ１，Ｃ２のみを図示したものである。
【０００８】第１の従来例に従う接続装置の製造方法を
図２および図３を参照して説明する。図２および図３は
上記図１の切断線Ａ−Ａ′に沿う断面図である。図中、
１は半導体基板、２は素子分離絶縁膜、３はソース電
極、４，８は層間絶縁膜、５はビット線、５ａはビット
線の側壁面、７は感光膜（電荷保存電極コンタクトマス
ク）、１３′は電荷保存電極、１８はスペーサ形成用絶
縁膜、１８′は絶縁膜スペーサ、２３は電荷保存電極用
伝導物質の残留物、３０はスペーサ形成用絶縁膜の側壁
面をそれぞれ示す。
図２および図３を参照して説明する。図２および図３は
上記図１の切断線Ａ−Ａ′に沿う断面図である。図中、
１は半導体基板、２は素子分離絶縁膜、３はソース電
極、４，８は層間絶縁膜、５はビット線、５ａはビット
線の側壁面、７は感光膜（電荷保存電極コンタクトマス
ク）、１３′は電荷保存電極、１８はスペーサ形成用絶
縁膜、１８′は絶縁膜スペーサ、２３は電荷保存電極用
伝導物質の残留物、３０はスペーサ形成用絶縁膜の側壁
面をそれぞれ示す。
【０００９】まず、従来の製造方法の一例を図２を参照
して詳細に説明する。
して詳細に説明する。
【００１０】図２（Ａ）に示す通り、半導体基板１の一
定部分に素子分離絶縁膜２を形成し、ソース電極３を形
成した後に層間絶縁膜４、ビット線用伝導物質、層間絶
縁膜８を順次に蒸着した後、ビット線マスクを利用して
上記ソース３上に位置する層間絶縁膜８、ビット線用伝
導物質、層間絶縁膜４を順次に触刻（エッチング）して
ビット線５を形成し、引き続き上記ビット線５側壁に絶
縁目的のスペーサ形成用絶縁膜１８を形成し、上記絶縁
膜１８上に感光膜をコーティングして電荷保存電極コン
タクトマスク７を形成する。
定部分に素子分離絶縁膜２を形成し、ソース電極３を形
成した後に層間絶縁膜４、ビット線用伝導物質、層間絶
縁膜８を順次に蒸着した後、ビット線マスクを利用して
上記ソース３上に位置する層間絶縁膜８、ビット線用伝
導物質、層間絶縁膜４を順次に触刻（エッチング）して
ビット線５を形成し、引き続き上記ビット線５側壁に絶
縁目的のスペーサ形成用絶縁膜１８を形成し、上記絶縁
膜１８上に感光膜をコーティングして電荷保存電極コン
タクトマスク７を形成する。
【００１１】そして、層間絶縁膜４の触刻はソース電極
３上部が完全に露出されるようにすることもでき、絶縁
膜が薄く残っているようにすることもできる。
３上部が完全に露出されるようにすることもでき、絶縁
膜が薄く残っているようにすることもできる。
【００１２】上記ビット線５の側壁に絶縁目的のスペー
サ形成用絶縁膜１８を形成する前に絶縁膜スペーサを追
加に形成することができ、上記電荷保存電極コンタクト
マスク７がマスク製作および作業時に発生しうる距離だ
けビット線とずれるようビット線上部に亘っていること
を示している。
サ形成用絶縁膜１８を形成する前に絶縁膜スペーサを追
加に形成することができ、上記電荷保存電極コンタクト
マスク７がマスク製作および作業時に発生しうる距離だ
けビット線とずれるようビット線上部に亘っていること
を示している。
【００１３】そして、図２（Ｂ）の通り、電荷保存電極
コンタクトマスク７を利用してスペーサ形成用絶縁膜１
８を一定厚さに触刻して、ソース電極３は露出される
が、ビット線５上部および側壁には絶縁目的の絶縁膜
８，１８′が残るようにする。この後、全体的に電荷保
存電極用伝導物質を蒸着し、電荷保存電極マスクを利用
して電荷保存電極用伝導物質を触刻して電荷保存電極１
３′を形成する。このとき、層間絶縁膜４、ビット線
５、そして層間絶縁膜８により形成された急激な段差部
位で電荷保存電極用伝導物質の残留物２３が残ってしま
う。
コンタクトマスク７を利用してスペーサ形成用絶縁膜１
８を一定厚さに触刻して、ソース電極３は露出される
が、ビット線５上部および側壁には絶縁目的の絶縁膜
８，１８′が残るようにする。この後、全体的に電荷保
存電極用伝導物質を蒸着し、電荷保存電極マスクを利用
して電荷保存電極用伝導物質を触刻して電荷保存電極１
３′を形成する。このとき、層間絶縁膜４、ビット線
５、そして層間絶縁膜８により形成された急激な段差部
位で電荷保存電極用伝導物質の残留物２３が残ってしま
う。
【００１４】第２の従来例に従う接続装置の製造方法を
図３を参照して説明する。
図３を参照して説明する。
【００１５】図３（Ａ）に示す通り、半導体基板１の一
定部分に素子分離絶縁膜２を形成し、ソース電極３、層
間絶縁膜４を順次に形成し、上記層間絶縁膜上部にビッ
ト線５を形成した後に全体的に平坦化用層間絶縁膜８を
形成し、次に電荷保存電極コンタクトマスクを利用して
層間絶縁膜８と層間絶縁膜４を順次に触刻してソース電
極３が露出されるようにして、全体的にビット線５の側
壁に絶縁目的のスペーサ形成用絶縁膜１８を蒸着する。
定部分に素子分離絶縁膜２を形成し、ソース電極３、層
間絶縁膜４を順次に形成し、上記層間絶縁膜上部にビッ
ト線５を形成した後に全体的に平坦化用層間絶縁膜８を
形成し、次に電荷保存電極コンタクトマスクを利用して
層間絶縁膜８と層間絶縁膜４を順次に触刻してソース電
極３が露出されるようにして、全体的にビット線５の側
壁に絶縁目的のスペーサ形成用絶縁膜１８を蒸着する。
【００１６】電荷保存電極コンタクトマスクは一定の距
離だけビット線とずれるようにしビット線上部に亘るよ
う形成され、一定部分のビット線５の上部および側壁が
露出される。スペーサ形成用絶縁膜１８を設ける際に、
その厚さがビット線５上部の露出部位より十分に厚くな
るようにすると、コンタクト面積が小さくなって電荷保
存電極との接続が難しくなり、また、ビット線５の上部
の露出部位より十分に厚くない場合は、スペーサ形成用
絶縁膜の側壁面３０が上記露出されたビット線５の側壁
面５ａと同じ垂直面にあるようになる。
離だけビット線とずれるようにしビット線上部に亘るよ
う形成され、一定部分のビット線５の上部および側壁が
露出される。スペーサ形成用絶縁膜１８を設ける際に、
その厚さがビット線５上部の露出部位より十分に厚くな
るようにすると、コンタクト面積が小さくなって電荷保
存電極との接続が難しくなり、また、ビット線５の上部
の露出部位より十分に厚くない場合は、スペーサ形成用
絶縁膜の側壁面３０が上記露出されたビット線５の側壁
面５ａと同じ垂直面にあるようになる。
【００１７】図３（Ｂ）は全体的に上記スペーサ形成用
絶縁膜１８をエッチバックして上記露出されたビット線
５の側壁に絶縁膜スペーサ１８′を形成したものを示
す。
絶縁膜１８をエッチバックして上記露出されたビット線
５の側壁に絶縁膜スペーサ１８′を形成したものを示
す。
【００１８】
【発明が解決しようとする課題】上述した第１の従来例
の接続装置の製造方法において採用されている自己整列
方式のコンタクト形成は、垂直方向に急激な段差を形成
することにより、電荷保存電極用伝導物質の触刻時に電
荷保存電極用伝導物質の残留物が残って、隣接電荷保存
電極間に短絡が誘発されて半導体装置の不良を惹き起こ
す問題点があった。
の接続装置の製造方法において採用されている自己整列
方式のコンタクト形成は、垂直方向に急激な段差を形成
することにより、電荷保存電極用伝導物質の触刻時に電
荷保存電極用伝導物質の残留物が残って、隣接電荷保存
電極間に短絡が誘発されて半導体装置の不良を惹き起こ
す問題点があった。
【００１９】また、上述した第２の従来例に従う製造方
法は、スペーサ形成用絶縁膜の厚さがビット線上部の露
出部位より十分に厚くないため、ビット線の露出された
側壁は絶縁膜スペーサにより絶縁されるが上部では絶縁
膜により十分に絶縁されないため、以後の工程において
電荷保存電極とビット線の短絡を誘発して半導体装置の
不良を惹き起こす。これを防止するために電荷保存電極
コンタクトマスクとビット線間の間隔を一定間隔以下に
することができない。また、段差変化による電荷保存電
極用伝導物質を容易に触刻することができる反面、接続
装置部分の面積減少率に制限を来す等の問題点がある。
法は、スペーサ形成用絶縁膜の厚さがビット線上部の露
出部位より十分に厚くないため、ビット線の露出された
側壁は絶縁膜スペーサにより絶縁されるが上部では絶縁
膜により十分に絶縁されないため、以後の工程において
電荷保存電極とビット線の短絡を誘発して半導体装置の
不良を惹き起こす。これを防止するために電荷保存電極
コンタクトマスクとビット線間の間隔を一定間隔以下に
することができない。また、段差変化による電荷保存電
極用伝導物質を容易に触刻することができる反面、接続
装置部分の面積減少率に制限を来す等の問題点がある。
【００２０】本発明は、上記問題点を解決するために、
半導体素子の信頼性と接続面積の最小化を実現すること
ができる高集積半導体接続装置の製造方法を提供するこ
とを目的とする。
半導体素子の信頼性と接続面積の最小化を実現すること
ができる高集積半導体接続装置の製造方法を提供するこ
とを目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は第１伝導線、第１層間絶縁膜、第２伝導
線、第２層間絶縁膜が順次に形成されており、上記第２
層間絶縁膜上部に形成される第３伝導線を上記第２伝導
線を通り第１伝導線と連結されるが、上記第２伝導線と
は絶縁される高集積半導体接続装置の製造方法におい
て、半導体基板に第１伝導線を形成し、第１層間絶縁
膜、伝導物質を順次に蒸着した後、上記伝導物質を触刻
して第２伝導線を形成し、全体的に犠牲絶縁膜を形成す
る段階；マスクを使用して第１伝導線が損傷されない範
囲内で第１伝導線上に形成された絶縁膜を触刻し、この
触刻により露出された第２伝導線を絶縁する第２層間絶
縁膜を全体構造上部に形成する段階；シリコン膜、拡散
障壁用窒化膜、触刻障壁用ＳＯＳ膜（スピン・オン・ソ
ース；ｓｐｉｎ−ｏｎ ｓｏｕｒｃｅ）を順次に蒸着す
る段階；上記ＳＯＳ膜を一定厚さエッチバックして第２
伝導線間の窒化膜上にのみ残るようにする段階；残留し
ているＳＯＳ膜を触刻障壁として露出された拡散障壁用
窒化膜を触刻して第２伝導線間のシリコン膜上にのみ窒
化膜が残るようにする段階；上記ＳＯＳ膜を除去した
後、露出されたシリコン膜の表面一部を熱的酸化膜で形
成する段階；残留している拡散障壁用窒化膜を除去し、
熱的酸化膜を触刻障壁として露出されたシリコン膜を触
刻して下部の第２層間絶縁膜が露出されるようにする段
階；シリコン膜を触刻障壁として露出された第２層間絶
縁膜と第１層間絶縁膜を順次に触刻して、上記第１伝導
線に第３伝導線コンタクトのためのコンタクトホールを
形成する段階；および全体的に伝導物質を蒸着して上記
第１伝導線に電極コンタクトを形成し、一定の大きさに
触刻して上記第３伝導線を形成する段階を備えたことを
特徴とする。
に、本発明は第１伝導線、第１層間絶縁膜、第２伝導
線、第２層間絶縁膜が順次に形成されており、上記第２
層間絶縁膜上部に形成される第３伝導線を上記第２伝導
線を通り第１伝導線と連結されるが、上記第２伝導線と
は絶縁される高集積半導体接続装置の製造方法におい
て、半導体基板に第１伝導線を形成し、第１層間絶縁
膜、伝導物質を順次に蒸着した後、上記伝導物質を触刻
して第２伝導線を形成し、全体的に犠牲絶縁膜を形成す
る段階；マスクを使用して第１伝導線が損傷されない範
囲内で第１伝導線上に形成された絶縁膜を触刻し、この
触刻により露出された第２伝導線を絶縁する第２層間絶
縁膜を全体構造上部に形成する段階；シリコン膜、拡散
障壁用窒化膜、触刻障壁用ＳＯＳ膜（スピン・オン・ソ
ース；ｓｐｉｎ−ｏｎ ｓｏｕｒｃｅ）を順次に蒸着す
る段階；上記ＳＯＳ膜を一定厚さエッチバックして第２
伝導線間の窒化膜上にのみ残るようにする段階；残留し
ているＳＯＳ膜を触刻障壁として露出された拡散障壁用
窒化膜を触刻して第２伝導線間のシリコン膜上にのみ窒
化膜が残るようにする段階；上記ＳＯＳ膜を除去した
後、露出されたシリコン膜の表面一部を熱的酸化膜で形
成する段階；残留している拡散障壁用窒化膜を除去し、
熱的酸化膜を触刻障壁として露出されたシリコン膜を触
刻して下部の第２層間絶縁膜が露出されるようにする段
階；シリコン膜を触刻障壁として露出された第２層間絶
縁膜と第１層間絶縁膜を順次に触刻して、上記第１伝導
線に第３伝導線コンタクトのためのコンタクトホールを
形成する段階；および全体的に伝導物質を蒸着して上記
第１伝導線に電極コンタクトを形成し、一定の大きさに
触刻して上記第３伝導線を形成する段階を備えたことを
特徴とする。
【００２２】さらに、本発明は電荷保存電極がビット線
上部を通るダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）の製造方法において、半導体基板に素子分
離絶縁膜、ソース電極を形成し、第１層間絶縁膜、伝導
物質を順次に蒸着した後、上記伝導物質を触刻してビッ
ト線を形成し、全体的に犠牲絶縁膜を形成する段階；マ
スクを使用してソース電極が損傷されない範囲内でソー
ス電極上に形成された絶縁膜を触刻し、触刻により露出
されたビット線を絶縁する第２層間絶縁膜を全体構造上
部に形成する段階；シリコン膜、拡散障壁用窒化膜、触
刻障壁用スピン・オン・ソース（ＳＯＳ）膜を順次に蒸
着する段階；上記ＳＯＳ膜を一定厚さエッチバックして
ビット線間の窒化膜上にのみ残るようにする段階；残留
するＳＯＳ膜を触刻障壁として露出された拡散障壁用窒
化膜を触刻してビット線間のシリコン膜上にのみ窒化膜
が残るようにする段階；上記ＳＯＳ膜を除去した後、露
出されたシリコン膜の表面一部を熱的酸化膜で形成する
段階；残留している拡散障壁用窒化膜を除去し、熱的酸
化膜を触刻障壁として露出されたシリコン膜を触刻して
下部の第２層間絶縁膜が露出されるようにする段階；シ
リコン膜を触刻障壁として露出された第２層間絶縁膜と
第１層間絶縁膜を順次に触刻して上記ソース電極に電荷
保存電極コンタクトのためのコンタクトホールを形成す
る段階；および全体的に伝導物質を蒸着して上記ソース
電極に電極コンタクトを形成し、一定の大きさに触刻し
て上記電荷保存電極を形成する段階を備えたことを特徴
とする。
上部を通るダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）の製造方法において、半導体基板に素子分
離絶縁膜、ソース電極を形成し、第１層間絶縁膜、伝導
物質を順次に蒸着した後、上記伝導物質を触刻してビッ
ト線を形成し、全体的に犠牲絶縁膜を形成する段階；マ
スクを使用してソース電極が損傷されない範囲内でソー
ス電極上に形成された絶縁膜を触刻し、触刻により露出
されたビット線を絶縁する第２層間絶縁膜を全体構造上
部に形成する段階；シリコン膜、拡散障壁用窒化膜、触
刻障壁用スピン・オン・ソース（ＳＯＳ）膜を順次に蒸
着する段階；上記ＳＯＳ膜を一定厚さエッチバックして
ビット線間の窒化膜上にのみ残るようにする段階；残留
するＳＯＳ膜を触刻障壁として露出された拡散障壁用窒
化膜を触刻してビット線間のシリコン膜上にのみ窒化膜
が残るようにする段階；上記ＳＯＳ膜を除去した後、露
出されたシリコン膜の表面一部を熱的酸化膜で形成する
段階；残留している拡散障壁用窒化膜を除去し、熱的酸
化膜を触刻障壁として露出されたシリコン膜を触刻して
下部の第２層間絶縁膜が露出されるようにする段階；シ
リコン膜を触刻障壁として露出された第２層間絶縁膜と
第１層間絶縁膜を順次に触刻して上記ソース電極に電荷
保存電極コンタクトのためのコンタクトホールを形成す
る段階；および全体的に伝導物質を蒸着して上記ソース
電極に電極コンタクトを形成し、一定の大きさに触刻し
て上記電荷保存電極を形成する段階を備えたことを特徴
とする。
【００２３】
【作用】本発明は典型的にはＤＲＡＭセル構造における
自己整列型コンタクト方式の接続装置の製造方法に適用
できる。以下、この場合を例にとって説明する。
自己整列型コンタクト方式の接続装置の製造方法に適用
できる。以下、この場合を例にとって説明する。
【００２４】本発明を適用し得るＤＲＡＭセル構造にお
ける自己整列型コンタクト形成時の接続装置は、例え
ば、図１に示すような平面構成のものである。ただし、
図１においては、ソース電極マスクＡ、ビット線マスク
Ｂ、そして電荷保存電極コンタクトマスクＣ１，Ｃ２の
みを図示した。上述の二つの電荷保存電極コンタクトマ
スクＣ１，Ｃ２は、本発明の製造過程中選択的に全て使
用することができるものであり、上記電荷保存電極コン
タクトマスクＣ２は電荷保存電極コンタクトの大きさを
最大化するためのものである。
ける自己整列型コンタクト形成時の接続装置は、例え
ば、図１に示すような平面構成のものである。ただし、
図１においては、ソース電極マスクＡ、ビット線マスク
Ｂ、そして電荷保存電極コンタクトマスクＣ１，Ｃ２の
みを図示した。上述の二つの電荷保存電極コンタクトマ
スクＣ１，Ｃ２は、本発明の製造過程中選択的に全て使
用することができるものであり、上記電荷保存電極コン
タクトマスクＣ２は電荷保存電極コンタクトの大きさを
最大化するためのものである。
【００２５】本発明によれば、第２伝導線を形成した
後、その全体を覆って犠牲絶縁膜を形成し以後の工程を
行うため、自己整列方式のコンタクト形成は垂直方向に
急激な段差を生ずることなく行えるため、電荷保存電極
用伝導物質触刻時にその残留物を生じることがない。ま
た、ビット線の上部および側面が十分に絶縁される。
後、その全体を覆って犠牲絶縁膜を形成し以後の工程を
行うため、自己整列方式のコンタクト形成は垂直方向に
急激な段差を生ずることなく行えるため、電荷保存電極
用伝導物質触刻時にその残留物を生じることがない。ま
た、ビット線の上部および側面が十分に絶縁される。
【００２６】
【実施例】以下、上記図１の切断線Ａ−Ａ′断面図であ
る図４および図５を参照して、便宜上ＤＲＡＭの製造工
程を一実施例として本発明を詳細に説明する。
る図４および図５を参照して、便宜上ＤＲＡＭの製造工
程を一実施例として本発明を詳細に説明する。
【００２７】まず、図４（Ａ）に示す通り、半導体基板
１の一定部分に素子分離絶縁膜２、ソース電極３を形成
し、全体構造上部に層間絶縁膜４を形成した後、層間絶
縁膜４上部にビット線５を形成し、ビット線５の上部構
造に犠牲絶縁膜６を形成した後、電荷保存電極コンタク
トマスク７を形成する。
１の一定部分に素子分離絶縁膜２、ソース電極３を形成
し、全体構造上部に層間絶縁膜４を形成した後、層間絶
縁膜４上部にビット線５を形成し、ビット線５の上部構
造に犠牲絶縁膜６を形成した後、電荷保存電極コンタク
トマスク７を形成する。
【００２８】このとき、上記犠牲絶縁膜６は以後に形成
される電荷保存電極用伝導物質１３の触刻を容易にする
ためのものであり、その物質はＢＰＳＧ（ホウリンケイ
酸ガラス；ｂｏｒｏ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ）やＵＳＧ（無ドープケイ酸ガラス；ｕ
ｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）／ＢＰ
ＳＧの二重構造、ＳＯＧ（スピン・オン・ガラス；ｓｐ
ｉｎ−ｏｎ−ｇｌａｓｓ）、またはポリイミドを用い
る。上記電荷保存電極コンタクトマスク７は図１の電荷
保存電極コンタクトマスクＣ１を使用して形成したもの
で、マスク製作および作業時に発生しうる距離だけビッ
ト線５とずれて形成されている。すなわち、ビット線の
一方ではビット線の上部に亘っており、他方ではビット
線と一定距離だけ隔離されている。
される電荷保存電極用伝導物質１３の触刻を容易にする
ためのものであり、その物質はＢＰＳＧ（ホウリンケイ
酸ガラス；ｂｏｒｏ−ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ）やＵＳＧ（無ドープケイ酸ガラス；ｕ
ｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）／ＢＰ
ＳＧの二重構造、ＳＯＧ（スピン・オン・ガラス；ｓｐ
ｉｎ−ｏｎ−ｇｌａｓｓ）、またはポリイミドを用い
る。上記電荷保存電極コンタクトマスク７は図１の電荷
保存電極コンタクトマスクＣ１を使用して形成したもの
で、マスク製作および作業時に発生しうる距離だけビッ
ト線５とずれて形成されている。すなわち、ビット線の
一方ではビット線の上部に亘っており、他方ではビット
線と一定距離だけ隔離されている。
【００２９】図４（Ｂ）に示す通り、電荷保存電極コン
タクトマスク７を利用して犠牲絶縁膜６を一定厚さに触
刻して、ビット線間のソース電極３上部に溝を形成す
る。そして、全体的に層間絶縁目的の層間絶縁膜８を形
成した後、層間絶縁膜８に対する触刻障壁の役割をする
シリコン膜９、熱的酸化膜の成長時に酸化物の拡散障壁
用の役割をする窒化膜１０を順次に形成し、拡散障壁用
窒化膜１０に対する触刻障壁用ＳＯＳ膜１１を塗布す
る。引き続き、ＳＯＳ膜１１を一定厚さにエッチバック
してＳＯＳ膜１１がビット線５間に形成された溝内部に
のみ残るようにする。
タクトマスク７を利用して犠牲絶縁膜６を一定厚さに触
刻して、ビット線間のソース電極３上部に溝を形成す
る。そして、全体的に層間絶縁目的の層間絶縁膜８を形
成した後、層間絶縁膜８に対する触刻障壁の役割をする
シリコン膜９、熱的酸化膜の成長時に酸化物の拡散障壁
用の役割をする窒化膜１０を順次に形成し、拡散障壁用
窒化膜１０に対する触刻障壁用ＳＯＳ膜１１を塗布す
る。引き続き、ＳＯＳ膜１１を一定厚さにエッチバック
してＳＯＳ膜１１がビット線５間に形成された溝内部に
のみ残るようにする。
【００３０】このとき、犠牲絶縁膜６としては感光膜、
ＳＯＧ、ポリイミドのうちいずれか一つを選択すること
ができる。図５の通り、上記図１における電荷保存電極
コンタクトマスクＣ２を使用して、ビット線方向と垂直
方向にある電荷保存電極コンタンク等を一つのコンタク
トに形成して、犠牲絶縁膜６をエッチバックしてビット
線間に形成される電荷保存電極コンタクトの大きさを最
大化することができる。
ＳＯＧ、ポリイミドのうちいずれか一つを選択すること
ができる。図５の通り、上記図１における電荷保存電極
コンタクトマスクＣ２を使用して、ビット線方向と垂直
方向にある電荷保存電極コンタンク等を一つのコンタク
トに形成して、犠牲絶縁膜６をエッチバックしてビット
線間に形成される電荷保存電極コンタクトの大きさを最
大化することができる。
【００３１】さらに、従来と同様にビット線５の絶縁を
目的とする層間絶縁膜８を形成し、エッチバックしてス
ペーサ絶縁膜を形成した後、シリコン膜９を形成する触
刻工程を追加することができる。
目的とする層間絶縁膜８を形成し、エッチバックしてス
ペーサ絶縁膜を形成した後、シリコン膜９を形成する触
刻工程を追加することができる。
【００３２】図４（Ｃ）はビット線５間のソース電極３
上部に形成された溝内部のＳＯＳ膜１１を触刻障壁とし
て露出された拡散障壁用窒化膜１０を触刻し、ＳＯＳ膜
１１を除去してビット線５間のソース電極３上部に形成
された溝内部にのみ拡散障壁用窒化膜１０が残るように
した後、溝外部にはシリコン膜９が露出されるようにし
て、溝外部に露出されたシリコン膜９の一部上に一定厚
さの熱的酸化膜１２を形成し、溝内部の拡散障壁用窒化
膜１０を除去したものである。
上部に形成された溝内部のＳＯＳ膜１１を触刻障壁とし
て露出された拡散障壁用窒化膜１０を触刻し、ＳＯＳ膜
１１を除去してビット線５間のソース電極３上部に形成
された溝内部にのみ拡散障壁用窒化膜１０が残るように
した後、溝外部にはシリコン膜９が露出されるようにし
て、溝外部に露出されたシリコン膜９の一部上に一定厚
さの熱的酸化膜１２を形成し、溝内部の拡散障壁用窒化
膜１０を除去したものである。
【００３３】次いで、図４（Ｄ）に示す通り、ビット線
５間のソース電極３上部に形成された溝の上部および外
部の熱的酸化膜１２を触刻障壁として溝下部の露出され
たシリコン膜９を触刻して溝下部に層間絶縁膜８が露出
されるようにし、シリコン膜９を触刻障壁としてソース
電極３上部の溝下部に露出された層間絶縁膜８と層間絶
縁膜４を順次に触刻して全体的に電荷保存電極用伝導物
質１３を蒸着してソース電極と電荷保存電極コンタクト
を形成する。
５間のソース電極３上部に形成された溝の上部および外
部の熱的酸化膜１２を触刻障壁として溝下部の露出され
たシリコン膜９を触刻して溝下部に層間絶縁膜８が露出
されるようにし、シリコン膜９を触刻障壁としてソース
電極３上部の溝下部に露出された層間絶縁膜８と層間絶
縁膜４を順次に触刻して全体的に電荷保存電極用伝導物
質１３を蒸着してソース電極と電荷保存電極コンタクト
を形成する。
【００３４】図４（Ｅ）に示す通り、電荷保存電極マス
ク（図示せず）を利用して電荷保存電極用伝導物質１３
を一定の大きさに触刻して電荷保存電極１３′を形成す
る。
ク（図示せず）を利用して電荷保存電極用伝導物質１３
を一定の大きさに触刻して電荷保存電極１３′を形成す
る。
【００３５】このとき、上記図４（Ａ）の犠牲絶縁膜６
の平坦化により第２層間絶縁膜８の表面が平坦化される
と、電荷保存電極用伝導物質１３の触刻時に電荷保存電
極用伝導物質の残留物が形成される問題点を完全に解決
することができる。
の平坦化により第２層間絶縁膜８の表面が平坦化される
と、電荷保存電極用伝導物質１３の触刻時に電荷保存電
極用伝導物質の残留物が形成される問題点を完全に解決
することができる。
【００３６】なお、上述の本発明の一実施例はＤＲＡＭ
について説明したが、半導体接続装置に関し通常の技術
常識を有する者には、一般的な接続装置として使用する
こともできることは自明である。
について説明したが、半導体接続装置に関し通常の技術
常識を有する者には、一般的な接続装置として使用する
こともできることは自明である。
【００３７】
【発明の効果】上述の通り、本発明は、自己整列コンタ
クト方式に問題となる段差を緩化させて、第３伝導線用
伝導物質の触刻を容易にしながら接続装置部分の面積を
最大限に減少させると共に、半導体素子の信頼度を増進
させることができる効果がある。
クト方式に問題となる段差を緩化させて、第３伝導線用
伝導物質の触刻を容易にしながら接続装置部分の面積を
最大限に減少させると共に、半導体素子の信頼度を増進
させることができる効果がある。
【図１】自己整列型コンタクト形成時の接続装置の平面
図である。
図である。
【図２】従来の自己整列方法により接続装置を形成する
製造工程図であり、（Ａ），（Ｂ）はそれぞれの工程に
おける製品の断面図である。
製造工程図であり、（Ａ），（Ｂ）はそれぞれの工程に
おける製品の断面図である。
【図３】従来の別の自己整列方法により接続装置を形成
する製造工程図であり、（Ａ），（Ｂ）はそれぞれの工
程における製品の断面図である。
する製造工程図であり、（Ａ），（Ｂ）はそれぞれの工
程における製品の断面図である。
【図４】本発明により接続装置を形成する製造工程図で
あり、（Ａ）〜（Ｅ）はそれぞれの工程における製品の
断面図である。
あり、（Ａ）〜（Ｅ）はそれぞれの工程における製品の
断面図である。
【図５】本発明の製造過程である図４（Ａ）において、
ビット線方向と垂直方向にある多数個の電荷保存電極コ
ンタクトを一つのコンタクトに形成したときの断面図で
ある。
ビット線方向と垂直方向にある多数個の電荷保存電極コ
ンタクトを一つのコンタクトに形成したときの断面図で
ある。
Ａ ソース電極マスク Ｂ ビット線マスク Ｃ１ 第１電荷保存電極コンタクトマスク Ｃ２ 第２電荷保存電極コンタクトマスク １ 半導体基板 ２ 素子分離絶縁膜 ３ ソース電極 ４，８ 層間絶縁膜 ５ ビット線 ５ａ ビット線の側壁面 ６ 絶縁膜 ７ 感光膜（電荷保存電極コンタクトマスク） ９ 触刻障壁用シリコン膜 １０ 拡散障壁用窒化膜 １１ ＳＯＳ（スピン・オン・ソース） １２ 熱的酸化膜 １３ 電荷保存電極伝導物質 １３′ 電荷保存電極 １８ スペーサ形成用絶縁膜 １８′ 絶縁膜スペーサ ２３ 電荷保存電極用伝導物質の残留物 ３０ スペーサ形成用絶縁膜の側壁面
Claims (12)
- 【請求項１】 第１伝導線、第１層間絶縁膜、第２伝導
線、第２層間絶縁膜が順次に形成されており、上記第２
層間絶縁膜上部に形成される第３伝導線を上記第２伝導
線を通り第１伝導線と連結されるが、上記第２伝導線と
は絶縁される高集積半導体接続装置の製造方法におい
て、 半導体基板上に第１伝導線を形成し、第１層間絶縁膜、
伝導物質を順次に蒸着した後、上記伝導物質を触刻して
第２伝導線を形成し、全体的に犠牲絶縁膜を形成する段
階；マスクを使用して第１伝導線が損傷されない範囲内
で第１伝導線上に形成された絶縁膜を触刻し、この触刻
により露出された第２伝導線を絶縁する第２層間絶縁膜
を全体構造上部に形成する段階；シリコン膜、拡散障壁
用窒化膜、触刻障壁用スピン・オン・ソース膜を順次に
蒸着する段階；上記スピン・オン・ソース膜を一定厚さ
エッチバックして第２伝導線間の窒化膜上にのみ残留す
るようにする段階；残留しているスピン・オン・ソース
膜を触刻障壁として露出された格段障壁用窒化膜を触刻
して第２伝導線間のシリコン膜上にのみ窒化膜が残留す
るようにする段階；上記スピン・オン・ソース膜を除去
した後、露出されたシリコン膜の表面一部を熱的酸化膜
で形成する段階；残留している拡散障壁用窒化膜を除去
し、熱的酸化膜を触刻障壁として露出されたシリコン膜
を触刻して下部の第２層間絶縁膜が露出されるようにす
る段階；シリコン膜を触刻障壁として露出された第２層
間絶縁膜と第１層間絶縁膜を順次に触刻して上記第１伝
導線に第３伝導線コンタクトのためのコンタクトホール
を形成する段階；および全体的に伝導物質を蒸着して上
記第１伝導線に電極コンタクトを形成し、一定の大きさ
に触刻して上記第３伝導線を形成する段階；を備えたこ
とを特徴とする高集積半導体接続装置の製造方法。 - 【請求項２】 第１伝導線上に形成された絶縁膜の触刻
はそれぞれの第１伝導線とのコンタクトを成すための多
数のコンタクトホール形成部を有するコンタクトマスク
を使用して行うことを特徴とする請求項１に記載の高集
積半導体接続装置の製造方法。 - 【請求項３】 第１伝導線上に形成された絶縁膜の触刻
はビット線方向と垂直方向に形成される多数のコンタク
トを一つのコンタクトマスクで上記犠牲絶縁膜をエッチ
バックして行うことを特徴とする請求項１に記載の高集
積半導体接続装置の製造方法。 - 【請求項４】 第１伝導線上に形成された絶縁膜触刻に
より露出された第２伝導線を絶縁する第２層間絶縁膜を
形成した後、段差を低めるために上記第２層間絶縁膜を
非等方性触刻して、上記犠牲絶縁膜および第１伝導線側
壁にスペーサ絶縁膜を形成する触刻段階をさらに備えた
ことを特徴とする請求項１に記載の高集積半導体接続装
置の製造方法。 - 【請求項５】 上記犠牲絶縁膜はホウリンケイ酸ガラ
ス、無ドープケイ酸ガラス／ホウリンケイ酸ガラスの二
重構造、スピン・オン・ガラスおよびポリイミドのうち
いずれか一つであることを特徴とする請求項１に記載の
高集積半導体接続装置の製造方法。 - 【請求項６】 上記スピン・オン・ソース膜は感光膜、
スピン・オン・ガラスおよびポリイミドのうちいずれか
一つであることを特徴とする請求項１に記載の高集積半
導体接続装置の製造方法。 - 【請求項７】 電荷保存電極がビット線上部を通るダイ
ナミック・ランダム・アクセス・メモリの製造方法にお
いて、 半導体基板に素子分離絶縁膜、ソース電極を形成し、第
１層間絶縁膜、伝導物質を順次に蒸着した後、上記伝導
物質を触刻してビット線を形成し、全体的に犠牲絶縁膜
を形成する段階；マスクを使用してソース電極が損傷さ
れない範囲内でソース電極上に形成された絶縁膜を触刻
し、触刻により露出されたビット線を絶縁する第２層間
絶縁膜を全体構造上部に形成する段階；シリコン膜、拡
散障壁用窒化膜、触刻障壁用スピン・オン・ソース膜を
順次に蒸着する段階；上記スピン・オン・ソース膜を一
定厚さエッチバックしてビット線間の窒化膜上にのみ残
るようにする段階；残留しているスピン・オン・ソース
膜を触刻障壁として露出された拡散障壁用窒化膜を触刻
してビット線間のシリコン膜上にのみ窒化膜が残るよう
にする段階；上記スピン・オン・ソース膜を除去した
後、露出されたシリコン膜の表面一部を熱的酸化膜で形
成する段階；残留している拡散障壁用窒化膜を除去し、
熱的酸化膜を触刻障壁として露出されたシリコン膜を触
刻して下部の第２層間絶縁膜が露出されるようにする段
階；シリコン膜を触刻障壁として露出された第２層間絶
縁膜と第１層間絶縁膜を順次に触刻して上記ソース電極
に電荷保存電極コンタクトのためのコンタクトホールを
形成する段階；および全体的に伝導物質を蒸着して上記
ソース電極に電極コンタクトを形成し、一定の大きさに
触刻して上記電荷保存電極を形成する段階；を備えたこ
とを特徴とする高集積半導体接続装置の製造方法。 - 【請求項８】 ソース電極上に形成された絶縁膜の触刻
はそれぞれの上記ソース電極とのコンタクトを成すため
の多数のコンタクトホール形成部を有するコンタクマス
クを使用して行うことを特徴とする請求項７に記載の高
集積半導体接続装置の製造方法。 - 【請求項９】 ソース電極上に形成された絶縁膜の触刻
はビット線方向と垂直方向に形成される多数のコンタク
トを一つのコンタクトマスクで上記犠牲絶縁膜をエッチ
バックして行うことを特徴とする請求項７に記載の高集
積半導体接続装置の製造方法。 - 【請求項１０】 ソース電極上に形成された絶縁膜触刻
により露出されたビット線を絶縁する第２層間絶縁膜を
形成した後、段差を低めるために上記第２層間絶縁膜を
非等方性触刻して上記犠牲絶縁膜およびソース電極側壁
にスペーサ絶縁膜を形成する触刻段階をさらに備えたこ
とを特徴とする請求項７に記載の高集積半導体接続装置
の製造方法。 - 【請求項１１】 上記犠牲絶縁膜はホウケイ酸ガラスや
無ドープケイ酸ガラス／ホウケイ酸ガラスの二重構造、
スピン・オン・ガラスおよびポリイミドのうちいずれか
一つであることを特徴とする請求項７に記載の高集積半
導体接続装置の製造方法。 - 【請求項１２】 上記スピン・オン・ソース膜は感光
膜、スピン・オン・ガラスおよびポリイミドのうちいず
れか一つであることを特徴とする請求項７に記載の高集
積半導体接続装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-24501 | 1992-12-16 | ||
| KR1019920024501A KR950011986B1 (ko) | 1992-12-16 | 1992-12-16 | 고집적 반도체 접속장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216130A true JPH06216130A (ja) | 1994-08-05 |
| JPH07118477B2 JPH07118477B2 (ja) | 1995-12-18 |
Family
ID=19345785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5317002A Expired - Fee Related JPH07118477B2 (ja) | 1992-12-16 | 1993-12-16 | 高集積半導体接続装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5491109A (ja) |
| JP (1) | JPH07118477B2 (ja) |
| KR (1) | KR950011986B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433093B1 (ko) * | 1999-12-31 | 2004-05-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100388477B1 (ko) * | 2000-12-11 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 장치의 콘택홀 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1225624B (it) * | 1988-10-20 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet |
| KR920004541B1 (ko) * | 1989-05-30 | 1992-06-08 | 현대전자산업 주식회사 | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 |
-
1992
- 1992-12-16 KR KR1019920024501A patent/KR950011986B1/ko not_active IP Right Cessation
-
1993
- 1993-12-16 US US08/168,539 patent/US5491109A/en not_active Expired - Lifetime
- 1993-12-16 JP JP5317002A patent/JPH07118477B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950011986B1 (ko) | 1995-10-13 |
| US5491109A (en) | 1996-02-13 |
| KR940016877A (ko) | 1994-07-25 |
| JPH07118477B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400033B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| RU2190897C2 (ru) | Способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт | |
| KR0155886B1 (ko) | 고집적 dram 셀의 제조방법 | |
| KR970007830B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6214663B1 (en) | Methods of fabricating integrated circuit devices having contact pads which are separated by sidewall spacers | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| US20050277258A1 (en) | Method for forming self-aligned contact in semiconductor device | |
| US6197670B1 (en) | Method for forming self-aligned contact | |
| US5318925A (en) | Method of manufacturing a self-aligned interlayer contact in a semiconductor device | |
| JP2550286B2 (ja) | 半導体装置における金属配線用コンタクトホールの形成方法 | |
| US5918123A (en) | Method for fabricating capacitor of semiconductor device | |
| JPH09232427A (ja) | 半導体装置の製造方法 | |
| KR950010876B1 (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| US5627093A (en) | Method of manufacturing a wiring layer for use in a semiconductor device having a plurality of conductive layers | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| JPH06216130A (ja) | 高集積半導体接続装置の製造方法 | |
| JP2509456B2 (ja) | 高集積半導体接続装置及びその製造方法 | |
| JPH09260605A (ja) | トランジスタの製造方法とそのトランジスタ | |
| KR100357189B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100228272B1 (ko) | 반도체 장치의 콘택 형성방법 및 그 구조 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR100200740B1 (ko) | 볼드리스 콘택 구조를 갖는 반도체 장치의 제조 방법 | |
| JPH06338593A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |