[go: up one dir, main page]

KR960011816B1 - 반도체소자의 캐패시터 및 그의 제조방법 - Google Patents

반도체소자의 캐패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR960011816B1
KR960011816B1 KR1019920024799A KR920024799A KR960011816B1 KR 960011816 B1 KR960011816 B1 KR 960011816B1 KR 1019920024799 A KR1019920024799 A KR 1019920024799A KR 920024799 A KR920024799 A KR 920024799A KR 960011816 B1 KR960011816 B1 KR 960011816B1
Authority
KR
South Korea
Prior art keywords
layer
tantalum
semiconductor
electrode
silicide
Prior art date
Application number
KR1019920024799A
Other languages
English (en)
Other versions
KR940016791A (ko
Inventor
서동령
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019920024799A priority Critical patent/KR960011816B1/ko
Publication of KR940016791A publication Critical patent/KR940016791A/ko
Application granted granted Critical
Publication of KR960011816B1 publication Critical patent/KR960011816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용없음.

Description

반도체소자의 캐패시터 및 그의 제조방법
제1도는 종래 반도체소자의 개패시터의 제조공정도.
제2도는 본 발명에 따른 반도체소자의 캐패시터 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 절연말
13 : 제1폴리실리콘층 14 : 제1탄탈륨층(Ta)
15 : 제1탄탈륨 실리사이드층 16 : 탄탈륨 산화층
17 : 제2탄탈륨층 18 : 제2탄탈륨 실리사이드층
19 : 제2폴리실리콘층
본 발명은 탄탈륨(Ta)의 산화반응에 의해 생성되는 탄탈륨 산화층(Ta2O5)의 유전체를 이용한 반도체소자의 캐패시터 및 그의 제조방법에 관한 것으로, 특히, 특성 향상 및 형성 공정의 단순화를 위하여 탄탈륨 산화물층과 상하 전극 사이에 탄탄륨(Ta)/탄탈륨 실리사이드(TaSix)인 반응억제층을 샌드위치(Sandwich)구조를 갖는 반도체소자의 캐패시터 및 그의 제조방법에 관한 것이다.
종래 반도체소자의 캐패시터에서 탄탈륨 산화층을 이용하는 경우에는 탄탈륨 산화층과 폴리실리콘층과의 반응을 막기 위하여 탄탈륨 산화층과 폴리실리콘층 사이에 티타늄(Ti)/티타늄 질화막(TiN) 또는 실리콘 질화막으로 이루어진 매립층이 형성된 구조로 되어 있다.
즉, 제1도(a)에 도시된 바와 같이 반도체기판(1)에 트랜지스터를 형성한 다음 절연막(2)을 증착하고, 상기 절연막(2)을 에치하여 배선이 위치할 부분에 콘택홀을 형성한 후 제1전극을 형성하기 위한 폴리실리콘층(3)을 증착한다. 그리고, 폴리실리콘층(3)상에 제1티타늄/티타늄 질화막 또는 실리콘 질화막(4)을 소정 두께로 증착한다. 이 층은 탄탈륨 산화층과 전극 이용되는 폴리실리콘층(3)의 반응에 의한 산화막의 생성을 방지하고, 또한, 탄탈륨 산화층으로 실리콘의 확산을 막기 위한 목적으로 사용된다.
상기 공정이 완료되면 제1도(b)와 같이 제1티타늄/티타늄 질화막(4) 위에 탄탈륨 산화층(5)을 도포한 후 전극인 폴리실리콘(3)과의 반응을 막기 위하여 다시 제2티타늄/티타늄 질화막(6)을 차례로 증착한다. 그리고, 제1도(c)와 같이 상기 제2티타늄/티타늄 질화막(6)상에 톱 일렉트로드(Top electrode)인 제2전극으로 이용되는 폴리실리콘층(7)을 도포한 후 패터닝하게 된다.
이러한 종래 반도체소자의 캐패시터 및 그의 제조공정은 탄탈륨 산화층과 제1 및 제2전극으로 이용되는 폴리실리콘층 사이의 반응을 막기 위하여 매입층(barrier layer)으로는 제1 및 제2티타늄/티타늄 질화막 또는 실리콘 질화막을 형성하므로써 공정이 복잡하고, 탄탈륨 산화층과는 결정 구조적 특성이 다른 티타늄 질화막과 접하므로써 국부적 스트레스 또는 결합으로 인하여 누설 전류의 요인이 되는 것이다.
따라서, 본 발명의 목적은 유전체인 탄탈륨 산화층과 폴리실리콘인 전극과의 반응을 억제하기 위해 탄탈륨 산화층 층을 중심으로 상하부에 탄탈륨층과 탄탈륨 실리사이드층의 샌드위치구조를 형성하며 탄탈륨 산화층의 고유전체 및 상하전극과 유전체 사이의 반응 매입층인 탄탈륨/탄탈륨 실리사이드의 구조를 동시에 획득할 수 있어 공정의 단순화할 수 있는 반도체소자의 캐패시터 및 그의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐새피터의 제조방법은 반도체기판상에 콘택홀을 가지는 절연막을 형성하는 공정과, 상기 콘택홀과 절연막상에 제1전극용 제1반도체층과 상기 제1반도체층상에 제1탄탈륨층을 형성하는 공정과, 제1열처리를 실시하여 상기 제1반도체층과 상기 제1탄탈륨층 사이에 제1탄탈륨 실리사이드층과 상기 제1탄탈륨층상에 탄탈륨 산화층을 형성하는 공정과, 상기 탄탈륨 산화층상에 제2탄탈륨층과 상기 제2탄탈륨상에 제2전극용 제2반도체층을 형성하는 공정과, 제2열처리를 실시하여 상기 제2탄탈륨층과 제2반도체층 사이에 제2탄탈륨 실리사이드층을 형성하는 공정과, 상기 제1반도체층, 상기 제1탄탈륨 실리사이드층, 상기 탄탈륨 산화층, 상기 제2탄탈륨층, 제2탄탈륨 실리사이드층, 그리고 상기 제2반도체층을 패터닝하는 공정을 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터는 반도체기판상에 형성된 콘택홀을 가지는 절연막과, 상기 콘택홀과 상기 절연막상에 제1전극용 제1반도체층과 상기 제1반도체층상에 제1탄탈륨 실리사이드층과 상기 제1탄탈륨 실리사이드층상에 탄탈륨 산화층과, 상기 탄탈륨 산화층상에 제2탄탈륨층, 제2탄탈륨층상에 제2탄탈륨 실리사이드층과, 그리고, 상기 제2탄탈륨 실리사이드층상에 제2전극용 제2반도체층으로 이루어진다.
이하, 첨부된 도면에 의해 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 반도체소자의 캐패시터 제조공정도이다. 제2도(a)를 참조하면, 반도체기판(11)에 트랜지스터를 형성한 다음 절연막(12)을 증착한다. 그리고 , 상기 절연막(12)의 소정 부분을 반도체기판(11)이 노출되게 에치하여 배선이 위치될 부분에 콘택홀을 형성한 후 제1전극으로 이용될 제1폴리실리콘층(13)을 증착한다. 그 다음, 제1폴리실리콘층(13)상에 스퍼터링 또는 화학기상 증착(CVD) 방법으로 매입층으로 이용되는 500~1,000Å 두께의 제1탄탈륨층(14)을 형성한다.
제2도(b)를 참조하면, 상기 제1탄탈륨층(14)의 표면을 500~800℃에서 10분 미만 동안 열처리하여 유전체인 탄탈륨 산화층(16)을 100Å 이하의 두께로 형성한다. 이때, 제1탄탈륨층(14)과 제1폴리실리콘층(13)의 계면은 열적 반응에 의하여 자연적으로 제1탄탈륨 실리사이드층(15)이 형성된다. 그러므로, 상기 열처리에 의해 제1탄탈륨층(14)은 제1탄탈륨 실리사이드층(15)/제1탄탈륨층(14)/탄탈륨 산화층(16)(TaSi2/Ta/Ta2O5)의 3단층으로 만들어진다. 즉, 제1탄탈륨층(14)은 열처리에 의해 제1폴리실리콘층(13)과 계면에 실리콘과의 반응에 의하여 제1탄탈륨 실리사이드층(15)이 생성되고, 상기 탄탈륨층(14) 위에는 산화반응에 의하여 탄탈륨 산화층(16)가 100Å 이하의 두께로 형성된다.
제2도(c)를 참조하면, 상기 탄탈륨 산화층(16)상에 전극사이의 매입층으로 제2탄탈륨층(17)을 증착하고, 이 제2탄탈륨층(17)상에 다시 톱 일렉트로드(Top electrode)인 제2전극으로 사용될 제2폴리실리콘층(19)을 증착한다. 그리고, 상기 제2폴리실리콘층(19)을 500~800℃에서 10분 미만 동안 열처리하면 열산화반응에 의해 제2탄탈륨층(17)과 제2폴리실리콘층(19) 사이에 제2탄탈륨 실리사이드층(18)이 형성된다.
제2도(d)를 참조하면, 상기 제1 및 제2폴리실리콘층(13)(19), 및 제1 및 제2탄탈륨 실리사이드층(15)(18), 제1 및 제2탄탈륨층(14)(17), 그리고 탄탈륨 산화층(16)을 패터닝함으로써 캐패시터 형성이 완료된다.
상술한 바와 같이 본 발명은 제1전극으로 이용될 제1폴리실리콘층상에 매입층으로 이용되는 제1탄탈륨층을 형성한 후 열처리하여 제1탄탈륨층과 제1폴리실리콘층의 계면과 제1탄탈륨층의 상부에 각각 제1탄탈륨 실리사이드층과 유전체인 탄탈륨 산화층을 형성하고, 다시, 상기 탄탈륨 산화층상에 제2탄탈륨층과 제2전극으로 사용될 제2폴리실리콘층을 증착한 후 열처리하여 제2탄탈륨층과 제2폴리실리콘층 사이에 제2탄탈륨 실리사이드층을 형성한다.
따라서, 본 발명은 유전체인 탄탈륨 산화층과 전극으로 이용되는 폴리실리콘층의 반응을 억제하기 위해 탄탈륨 산화층을 중심으로 상하부에 탄탈륨층과 탄탈륨 실리사이드층의 샌드위치구조를 형성하여 탄탈륨 산화층의 고유전체 및 상하전극과 유전체 사이의 반응 매입층인 탄탈륨/탄탈륨 실리사이드의 구조를 동시에 획득할 수 있어 공정의 단순화에 기여할 수 있는 효과를 제공하게 되는 것이다.

Claims (4)

  1. 반도체기판상에 콘택홀을 가지는 절연막을 형성하는 공정과, 상기 콘택홀과 절연막상에 제1전극용 제1반도체층과 상기 제1반도체층상에 제1탄탈륨층을 형성하는 공정과, 제1열처리를 실시하여 상기 제1반도체층과 상기 제1탄탈륨층 사이에 제1탄탈륨 실리사이드층과 상기 제1탄탈륨층상에 탄탈륨 산화층을 형성하는 공정과, 상기 탄탈륨 산화층상에 제2탄탈륨층과 상기 제2탄탈륨상에 제2전극용 제2반도체층을 형성하는 공정과, 제2열처리를 실시하여 상기 제2탄탈륨층과 제2반도체층 사이에 제2탄탈륨 실리사이드층을 형성하는 공정과, 상기 제1반도체층, 상기 제1탄탈륨 실리사이드층, 상기 탄탈륨 산화층, 상기 제2탄탈륨층, 제2탄탈륨 실리사이드층, 그리고 상기 제2반도체층을 패터닝하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2열처리는 500~800℃ 온도에서 10분 미만으로 실시하는 반도체소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 탄탈륨 산화층을 100Å 이하의 두께로 형성하는 반도체소자의 캐패시터 제조방법.
  4. 반도체기판상에 형성된 콘택홀을 가지는 절연막과, 상기 콘택홀과 상기 절연막상에 제1전극용 제1반도체층과 상기 제1반도체층상에 제1탄탈륨 실리사이드층과 상기 제1탄탈륨 실리사이드층상에 탄탈륨 산화층과, 상기 탄탈륨 산화층상에 제2탄탈륨층, 제2탄탈륨층상에 제2탄탈륨 실리사이드층과, 그리고, 상기 제2탄탈륨 실리사이드층상에 제2전극용 제2반도체층으로 이루어지는 반도체소자의 캐패시터.
KR1019920024799A 1992-12-19 1992-12-19 반도체소자의 캐패시터 및 그의 제조방법 KR960011816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024799A KR960011816B1 (ko) 1992-12-19 1992-12-19 반도체소자의 캐패시터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024799A KR960011816B1 (ko) 1992-12-19 1992-12-19 반도체소자의 캐패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR940016791A KR940016791A (ko) 1994-07-25
KR960011816B1 true KR960011816B1 (ko) 1996-08-30

Family

ID=19346028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024799A KR960011816B1 (ko) 1992-12-19 1992-12-19 반도체소자의 캐패시터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR960011816B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298428B1 (ko) * 1996-12-27 2001-10-24 김영환 커패시터 유전체막 제조방법

Also Published As

Publication number Publication date
KR940016791A (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
US6083805A (en) Method of forming capacitors in a semiconductor device
US5229645A (en) Semiconductor device and manufacturing method thereof
KR19990000815A (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100252055B1 (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPH10209299A (ja) 半導体装置およびその製造方法
KR100300046B1 (ko) 반도체소자의제조방법
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
JP2000031428A (ja) 半導体素子のキャパシタ―形成方法
KR19990018070A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR100340881B1 (ko) 반도체 소자의 배선 형성방법
JP2950620B2 (ja) 半導体装置
KR100275116B1 (ko) 반도체소자의커패시터형성방법
JPH0528501B2 (ko)
JP2699454B2 (ja) メモリ装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH11238800A (ja) 多層配線を有する素子の製造方法
KR100296916B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법
KR100685631B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100515381B1 (ko) 반도체 소자의 제조 방법
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JP2891562B2 (ja) 半導体装置
JPH0797583B2 (ja) 層間絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921219

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921219

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960329

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960806

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19961114

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19961119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19961119

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990729

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000724

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee