JP2505736B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2505736B2 JP2505736B2 JP60130830A JP13083085A JP2505736B2 JP 2505736 B2 JP2505736 B2 JP 2505736B2 JP 60130830 A JP60130830 A JP 60130830A JP 13083085 A JP13083085 A JP 13083085A JP 2505736 B2 JP2505736 B2 JP 2505736B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- film
- temperature
- semiconductor device
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title description 22
- 239000013078 crystal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 17
- 238000002844 melting Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 47
- 239000010409 thin film Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に絶縁性
基板上に活性層が形成された半導体装置の製造方法に関
する。
基板上に活性層が形成された半導体装置の製造方法に関
する。
［従来技術およびその問題点］ 近年、半導体素子の高集積化に伴う素子間の電気的完
全分離や浮遊容量の減少、また、長尺又は大面積の画像
デバイスの開発に伴う長尺又は大面積の能動素子の作製
等が重要な課題となっている。これらの課題に対処する
ために、種々の絶縁物基板上へ半導体薄膜結晶を形成す
る技術［たとえばSOI（Silicon on Insulator）技術］
およびこれを利用した半導体装置に関する様々な研究が
行われている。
全分離や浮遊容量の減少、また、長尺又は大面積の画像
デバイスの開発に伴う長尺又は大面積の能動素子の作製
等が重要な課題となっている。これらの課題に対処する
ために、種々の絶縁物基板上へ半導体薄膜結晶を形成す
る技術［たとえばSOI（Silicon on Insulator）技術］
およびこれを利用した半導体装置に関する様々な研究が
行われている。
最近では、積層構造を有する三次元集積回路、平面液
晶表示装置、又は長尺ラインセンサ等への応用のため
に、SiO2等の非晶質絶縁基板上に活性層を形成した半導
体装置の登場が特に要望されている。このような活性層
の材料としては、例えば非晶質シリコン、多結晶シリコ
ン、および溶融再結晶化によって単結晶となったシリコ
ン（以下、「擬単結晶シリコン」と記す。）が研究され
ている。なお、一般に、非晶質、多結晶および擬単結晶
の三態は、その材料の形成温度によって決定され、SiO2
上にシリコンを形成する場合には、結晶化温度Tc（約50
0℃）以下で非晶質、融点Tm（1420℃）以上で擬単結
晶、結晶化温度Tc前後から融点Tmまでの温度範囲では多
結晶となる。
晶表示装置、又は長尺ラインセンサ等への応用のため
に、SiO2等の非晶質絶縁基板上に活性層を形成した半導
体装置の登場が特に要望されている。このような活性層
の材料としては、例えば非晶質シリコン、多結晶シリコ
ン、および溶融再結晶化によって単結晶となったシリコ
ン（以下、「擬単結晶シリコン」と記す。）が研究され
ている。なお、一般に、非晶質、多結晶および擬単結晶
の三態は、その材料の形成温度によって決定され、SiO2
上にシリコンを形成する場合には、結晶化温度Tc（約50
0℃）以下で非晶質、融点Tm（1420℃）以上で擬単結
晶、結晶化温度Tc前後から融点Tmまでの温度範囲では多
結晶となる。
擬単結晶の半導体層を形成するには、まず半導体層を
絶縁基板上に堆積した後、融点Tm以上に加熱し、固化冷
却によって再結晶化する。これによって大粒径の多結晶
又は単結晶の半導体層が形成され、そこにトランジスタ
等の能動素子を形成することができる。トランジスタを
形成した場合、そのキャリア易動度は数百cm2/V・secと
なり、易動度に関しては単結晶シリコンに形成されたト
ランジスタに匹敵するものである。
絶縁基板上に堆積した後、融点Tm以上に加熱し、固化冷
却によって再結晶化する。これによって大粒径の多結晶
又は単結晶の半導体層が形成され、そこにトランジスタ
等の能動素子を形成することができる。トランジスタを
形成した場合、そのキャリア易動度は数百cm2/V・secと
なり、易動度に関しては単結晶シリコンに形成されたト
ランジスタに匹敵するものである。
しかしながら、このような方法では、堆積した半導体
層を再結晶化する際、融点Tm以上（シリコンでは1420℃
以上）の高温が必要となり、そのために半導体層が軟化
したり、時には記板自体が溶融してしまうという問題点
を有していた。
層を再結晶化する際、融点Tm以上（シリコンでは1420℃
以上）の高温が必要となり、そのために半導体層が軟化
したり、時には記板自体が溶融してしまうという問題点
を有していた。
また、三次元集積回路等の多層構造を有する集積回路
を作製する場合、上記高温処理を必要とする方法では、
下層部に既に形成した素子の不純物プロファイルが高温
によって変化し、所望の特性を実現することが困難にな
るという問題点も有していた。
を作製する場合、上記高温処理を必要とする方法では、
下層部に既に形成した素子の不純物プロファイルが高温
によって変化し、所望の特性を実現することが困難にな
るという問題点も有していた。
一方、融点Tm以下の比較的低い温度で半導体層を形成
する方法としては、低圧化学気相法（LPCVD）、MBE法等
があり、この場合は上述したように、非晶質又は多結晶
の半導体層が形成される。
する方法としては、低圧化学気相法（LPCVD）、MBE法等
があり、この場合は上述したように、非晶質又は多結晶
の半導体層が形成される。
しかしながら、非晶質半導体層の場合には、その結晶
構造の長距離秩序が欠如しているために、そこに形成さ
れたトランジスタのキャリア易動度は1cm2/V・sec以下
となり、高速動作特性を実現することができない。
構造の長距離秩序が欠如しているために、そこに形成さ
れたトランジスタのキャリア易動度は1cm2/V・sec以下
となり、高速動作特性を実現することができない。
また、多結晶半導体層の場合には、主に結晶粒界によ
るキャリアの散乱のために、そこに形成されたトランジ
スタのキャリア易動度は10cm2/V・secに満たないものと
なり、各種デバイス用の能動素子として用いるにはまだ
不十分なものである。
るキャリアの散乱のために、そこに形成されたトランジ
スタのキャリア易動度は10cm2/V・secに満たないものと
なり、各種デバイス用の能動素子として用いるにはまだ
不十分なものである。
［発明の概要］ 上記従来の問題点を解決するために、本発明による半
導体装置の製造方法は、 基板の非晶質絶縁物上に堆積される多結晶半導体膜の
結晶化温度Tcと融点Tmとの間の温度T1に前記基板を加熱
すること、 前記温度T1とされた前記基板上に十分な厚さの多結晶
半導体膜を堆積すること、 前記多結晶半導体膜の融点Tmより低い温度T2で該多結
晶半導体膜に熱処理を施すことによって前記多結晶半導
体膜の結晶粒を成長させること、 前記熱処理を施された前記多結晶半導体膜の表面部分
を除去すること、 該表面部分が除去された多結晶半導体膜に電極を形成
すること、 を有することを特徴とする。
導体装置の製造方法は、 基板の非晶質絶縁物上に堆積される多結晶半導体膜の
結晶化温度Tcと融点Tmとの間の温度T1に前記基板を加熱
すること、 前記温度T1とされた前記基板上に十分な厚さの多結晶
半導体膜を堆積すること、 前記多結晶半導体膜の融点Tmより低い温度T2で該多結
晶半導体膜に熱処理を施すことによって前記多結晶半導
体膜の結晶粒を成長させること、 前記熱処理を施された前記多結晶半導体膜の表面部分
を除去すること、 該表面部分が除去された多結晶半導体膜に電極を形成
すること、 を有することを特徴とする。
［作用］ 本発明による半導体装置は、その活性層が多結晶半導
体であるにも関わらず、キャリア易動度10cm2/V・sec以
上であるために、高速動作特性を有する能動素子として
十分用いることができる。
体であるにも関わらず、キャリア易動度10cm2/V・sec以
上であるために、高速動作特性を有する能動素子として
十分用いることができる。
また、本発明による半導体装置の製造方法は、融点以
下の熱処理を要するだけであるために、低温のプロセス
で半導体装置を製造でき、三次元集積回路等の多層構造
を有する集積回路や、大面積又は長尺の能動素子アレイ
等の製造に適している。
下の熱処理を要するだけであるために、低温のプロセス
で半導体装置を製造でき、三次元集積回路等の多層構造
を有する集積回路や、大面積又は長尺の能動素子アレイ
等の製造に適している。
［実施例］ まず、多結晶粒を拡大させる成長方法について説明す
る。
る。
第１図は、固相における多結晶薄膜の粒成長の様子を
示す模式図であり、第２図は多結晶薄膜の膜厚ｈと一次
粒成長させた粒径dnとの関係を示すグラフである。
示す模式図であり、第２図は多結晶薄膜の膜厚ｈと一次
粒成長させた粒径dnとの関係を示すグラフである。
まず、非晶質絶縁基板１の温度を、堆積する多結晶薄
膜の結晶化温度Tcと融点Tmとの間に設定し、LPCVD法又
は真空蒸着法等によって基板１上に多結晶粒を有する薄
膜２を厚さｈだけ堆積させる。続いて、熱処理により多
結晶粒を成長させるが、この粒成長には、一次粒成長
（Primary Grain Growth）と二次粒成長（Secondary Gr
ain Growth）と呼ばれる二つの現象がある。
膜の結晶化温度Tcと融点Tmとの間に設定し、LPCVD法又
は真空蒸着法等によって基板１上に多結晶粒を有する薄
膜２を厚さｈだけ堆積させる。続いて、熱処理により多
結晶粒を成長させるが、この粒成長には、一次粒成長
（Primary Grain Growth）と二次粒成長（Secondary Gr
ain Growth）と呼ばれる二つの現象がある。
一次粒成長は、欠陥を多く含む結晶粒が基板１の面と
は無関係な方位で均一にその粒径を増大させる過程であ
り、その駆動力は、成長前の欠陥エネルギと粒界エネル
ギが成長に伴って減少することに起因する。ただし、一
次粒成長において、粒径の拡大化は、第２図に例示され
ているように、多結晶薄膜２の膜厚ｈによって制約され
ている。したがって、一次粒成長後の結晶粒３の粒径dn
は、膜厚ｈを設定することでほぼ決定することができ
る。
は無関係な方位で均一にその粒径を増大させる過程であ
り、その駆動力は、成長前の欠陥エネルギと粒界エネル
ギが成長に伴って減少することに起因する。ただし、一
次粒成長において、粒径の拡大化は、第２図に例示され
ているように、多結晶薄膜２の膜厚ｈによって制約され
ている。したがって、一次粒成長後の結晶粒３の粒径dn
は、膜厚ｈを設定することでほぼ決定することができ
る。
二次粒成長は、膜厚ｈが1000Å以下と極めて薄い場
合、又は多結晶薄膜２に不純物が大量に添加されている
場合等の条件下で現われる現象である。まず、一次粒成
長によって結晶粒３を成長させ、その後融点Tm以下の温
度（即ち溶融しない温度であり、融点より低い温度）で
熱処理を行うと、粒径dnの数百倍もの粒径dsを有する結
晶粒４が成長し、しかもその面方位は一定となる。これ
は、膜厚が極めて薄くなったために、結晶粒の体積当り
の表面積の割合が増加し、その結果、表面エネルギが最
小となる様な面方位を有する結晶粒が他の結晶粒を吸収
するようにして成長したからである。
合、又は多結晶薄膜２に不純物が大量に添加されている
場合等の条件下で現われる現象である。まず、一次粒成
長によって結晶粒３を成長させ、その後融点Tm以下の温
度（即ち溶融しない温度であり、融点より低い温度）で
熱処理を行うと、粒径dnの数百倍もの粒径dsを有する結
晶粒４が成長し、しかもその面方位は一定となる。これ
は、膜厚が極めて薄くなったために、結晶粒の体積当り
の表面積の割合が増加し、その結果、表面エネルギが最
小となる様な面方位を有する結晶粒が他の結晶粒を吸収
するようにして成長したからである。
このような粒成長を利用して大粒径の多結晶膜を低温
プロセスにて形成することができる。以下、本発明の実
施例を図面を用いて詳細に説明する。
プロセスにて形成することができる。以下、本発明の実
施例を図面を用いて詳細に説明する。
第３図（Ａ）〜（Ｄ）は、本発明による半導体装置の
製造方法の一実施例を示す製造工程図である。ただし、
本実施例では大粒径の多結晶膜を形成する方法として一
次粒成長を利用する。
製造方法の一実施例を示す製造工程図である。ただし、
本実施例では大粒径の多結晶膜を形成する方法として一
次粒成長を利用する。
まず、SiO2等の非晶質絶縁物基板１上に、LPCVD法又
は真空蒸着法でシリコン等の多結晶膜２を約10μｍ堆積
させる。その際、基板１の温度は結晶化温度Tc（ここで
は400〜500℃）以上、たとえば600〜800℃に保たれ、形
成される多結晶膜２の結晶粒の粒径は数百〜数千Åであ
る［第３図（Ａ）］。
は真空蒸着法でシリコン等の多結晶膜２を約10μｍ堆積
させる。その際、基板１の温度は結晶化温度Tc（ここで
は400〜500℃）以上、たとえば600〜800℃に保たれ、形
成される多結晶膜２の結晶粒の粒径は数百〜数千Åであ
る［第３図（Ａ）］。
次に、N2ガス等の雰囲気中で、融点Tm（1420℃）以下
（即ち溶融しない温度であり、融点より低い温度）、た
とえば1100〜1300℃の温度で熱処理を行う。これによっ
て、一次粒成長が起こり、多結晶膜２の厚さ（10μｍ）
と同程度の大粒径の結晶粒３が成長する。すでに述べた
ように、結晶粒３の粒径は多結晶膜２の膜厚によって任
意に決定することができる［同図（Ｂ）］。
（即ち溶融しない温度であり、融点より低い温度）、た
とえば1100〜1300℃の温度で熱処理を行う。これによっ
て、一次粒成長が起こり、多結晶膜２の厚さ（10μｍ）
と同程度の大粒径の結晶粒３が成長する。すでに述べた
ように、結晶粒３の粒径は多結晶膜２の膜厚によって任
意に決定することができる［同図（Ｂ）］。
次に、大粒径を有する多結晶膜２を、ウエットエッチ
ング、反応性イオンエッチング等によって0.5μｍ以下
のトランジスタを作製するのに適した膜厚まで薄膜化す
る［同図（Ｃ）］。
ング、反応性イオンエッチング等によって0.5μｍ以下
のトランジスタを作製するのに適した膜厚まで薄膜化す
る［同図（Ｃ）］。
次に、薄膜化された多結晶膜２を活性層とし、通常の
製造プロセスによってMOSトランジスタが形成される。
まず、多結晶膜２にｐ型不純物をドーピングし、エッチ
ングによって多結晶膜２を島状に形成する。続いて、ｎ
チャンネルが形成されるｐ領域10上に、ゲート酸化膜11
を介して多結晶シリコンのゲート電極12が形成される。
続いて、ゲート電極12をマスクとして自己整合的にn+ソ
ースおよびドレイン領域13および14を形成する。続い
て、全面を酸化膜15で覆い、電極部に開口部を設けて金
属を蒸着してソースおよびドレイン電極16および17を形
成する［同図（Ｄ）］。
製造プロセスによってMOSトランジスタが形成される。
まず、多結晶膜２にｐ型不純物をドーピングし、エッチ
ングによって多結晶膜２を島状に形成する。続いて、ｎ
チャンネルが形成されるｐ領域10上に、ゲート酸化膜11
を介して多結晶シリコンのゲート電極12が形成される。
続いて、ゲート電極12をマスクとして自己整合的にn+ソ
ースおよびドレイン領域13および14を形成する。続い
て、全面を酸化膜15で覆い、電極部に開口部を設けて金
属を蒸着してソースおよびドレイン電極16および17を形
成する［同図（Ｄ）］。
このようにして作製されたMOSトランジスタは、電子
易動度が数十〜数百cm2/V・secにも達する良好な動作特
性を示す。
易動度が数十〜数百cm2/V・secにも達する良好な動作特
性を示す。
以下、具体例を示す。
Siウエハ上に熱酸化により厚さ0.1μｍのSiO2膜１を
成長させ、その上にSiH4を原料ガスとしたCVD法によっ
て厚さ10μｍの多結晶シリコン膜２を形成した。その際
の基板温度は700℃に設定された［第３図（Ａ）参
照］。
成長させ、その上にSiH4を原料ガスとしたCVD法によっ
て厚さ10μｍの多結晶シリコン膜２を形成した。その際
の基板温度は700℃に設定された［第３図（Ａ）参
照］。
次に、N2雰囲気中で５〜10時間、1100℃の熱処理を行
い、一次粒成長によって多結晶シリコン膜２の粒径を膜
厚（10μｍ）と同程度に成長させた［第３図（Ｂ）参
照］。
い、一次粒成長によって多結晶シリコン膜２の粒径を膜
厚（10μｍ）と同程度に成長させた［第３図（Ｂ）参
照］。
次に、高圧酸化により厚さ9.5μｍの酸化膜を形成
し、これをフッ化水素HFで除去することにより、大粒径
の多結晶シリコン膜２を0.5μｍまで薄膜化した［第３
図（Ｃ）参照］。
し、これをフッ化水素HFで除去することにより、大粒径
の多結晶シリコン膜２を0.5μｍまで薄膜化した［第３
図（Ｃ）参照］。
次に、トランジスタ形成部分を他と電気的絶縁するた
めに、（SF6＋CCl2S2）ガスを用いた反応性イオンエッ
チングにより、薄膜化された多結晶シリコン膜２を島状
に形成する。続いて、熱酸化により、厚さ0.05μｍのゲ
ート酸化膜（SiO2）11を形成した後、LPCVD法により600
℃で多結晶シリコンを厚さ0.3μｍ堆積し、パターニン
グによってゲート電極12を形成した。続いて、通常の拡
散工程およびフォトリソグラフィ工程によって、ソース
およびドレイン領域13および14、ソースおよびドレイン
電極16および17を形成した。そして、最後にプラズマCV
D法により、SiN膜をパッシベーション膜として堆積して
MOSトランジスタを形成した。このようにして作製され
たMOSトランジスタは、電子易動度が10cm2/V・sec以上
の良好な動作特性を示した。
めに、（SF6＋CCl2S2）ガスを用いた反応性イオンエッ
チングにより、薄膜化された多結晶シリコン膜２を島状
に形成する。続いて、熱酸化により、厚さ0.05μｍのゲ
ート酸化膜（SiO2）11を形成した後、LPCVD法により600
℃で多結晶シリコンを厚さ0.3μｍ堆積し、パターニン
グによってゲート電極12を形成した。続いて、通常の拡
散工程およびフォトリソグラフィ工程によって、ソース
およびドレイン領域13および14、ソースおよびドレイン
電極16および17を形成した。そして、最後にプラズマCV
D法により、SiN膜をパッシベーション膜として堆積して
MOSトランジスタを形成した。このようにして作製され
たMOSトランジスタは、電子易動度が10cm2/V・sec以上
の良好な動作特性を示した。
なお、非晶質絶縁物基板１上に堆積させる多結晶膜２
の膜厚を1000Å以下の超薄膜とすれば、二次粒成長を利
用して更に大きな粒径を有する多結晶膜を形成できる。
このような多結晶膜を活性層として用いた電界効果トラ
ンジスタは、本発明の他の実施例として上述とほぼ同じ
工程で作製される。
の膜厚を1000Å以下の超薄膜とすれば、二次粒成長を利
用して更に大きな粒径を有する多結晶膜を形成できる。
このような多結晶膜を活性層として用いた電界効果トラ
ンジスタは、本発明の他の実施例として上述とほぼ同じ
工程で作製される。
第４図は、本発明の他の実施例を用いて求めた電子易
動度と多結晶膜の膜厚との関係を示すグラフである。
動度と多結晶膜の膜厚との関係を示すグラフである。
同グラフに示されるように、膜厚ｈが薄くなる程、電
子易動度が増大することがわかる。これは、多結晶膜の
粒界間隔が粒径の増大に伴って大きくなり、その結果、
多結晶膜を走行するキャリアの粒界における散乱が減少
するためである。
子易動度が増大することがわかる。これは、多結晶膜の
粒界間隔が粒径の増大に伴って大きくなり、その結果、
多結晶膜を走行するキャリアの粒界における散乱が減少
するためである。
［発明の効果］ 以上、詳細に説明したように、本発明による半導体装
置は、その活性層が多結晶半導体であるにも拘らず、キ
ャリア易動度10cm2/V・sec以上であるために、高速動作
特性を有する能動素子として十分用いることができる。
置は、その活性層が多結晶半導体であるにも拘らず、キ
ャリア易動度10cm2/V・sec以上であるために、高速動作
特性を有する能動素子として十分用いることができる。
また、本発明による半導体装置の製造方法は、融点以
下の熱処理を要するだけであるために、低温のプロセス
で半導体装置を製造でき、三次元集積回路等の多層構造
を有する集積回路や、大面積又は長尺の能動素子アレイ
等の製造に適している。
下の熱処理を要するだけであるために、低温のプロセス
で半導体装置を製造でき、三次元集積回路等の多層構造
を有する集積回路や、大面積又は長尺の能動素子アレイ
等の製造に適している。
第１図は、固相における多結晶薄膜の粒成長の様子を示
す模式図、 第２図は、多結晶薄膜の膜厚ｈと一次粒成長させた粒径
dnとの関係を示すグラフ、 第３図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の一実施例を示す製造工程図、 第４図は、本発明の他の実施例を用いて求めたキャリア
易動度と多結晶膜の膜厚との関係を示すグラフである。 １……非晶質絶縁物基板 ２……多結晶膜 ３……一次粒成長による結晶粒 ４……二次粒成長による結晶粒 12……ゲート電極 13,14……ソースおよびドレイン領域
す模式図、 第２図は、多結晶薄膜の膜厚ｈと一次粒成長させた粒径
dnとの関係を示すグラフ、 第３図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の一実施例を示す製造工程図、 第４図は、本発明の他の実施例を用いて求めたキャリア
易動度と多結晶膜の膜厚との関係を示すグラフである。 １……非晶質絶縁物基板 ２……多結晶膜 ３……一次粒成長による結晶粒 ４……二次粒成長による結晶粒 12……ゲート電極 13,14……ソースおよびドレイン領域
Claims (1)
- 【請求項１】基板の非晶質絶縁物上に堆積される多結晶
半導体膜の結晶化温度Tcと融点Tmとの間の温度T1に前記
基板を加熱すること、 前記温度T1とされた前記基板上に十分な厚さの多結晶半
導体膜を堆積すること、 前記多結晶半導体膜の融点Tmより低い温度T2で該多結晶
半導体膜に熱処理を施すことによって前記多結晶半導体
膜の結晶粒を成長させること、 前記熱処理を施された前記多結晶半導体膜の表面部分を
除去すること、 該表面部分が除去された多結晶半導体膜に電極を形成す
ること、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130830A JP2505736B2 (ja) | 1985-06-18 | 1985-06-18 | 半導体装置の製造方法 |
| US07/212,088 US4868140A (en) | 1985-06-18 | 1988-06-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130830A JP2505736B2 (ja) | 1985-06-18 | 1985-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61289618A JPS61289618A (ja) | 1986-12-19 |
| JP2505736B2 true JP2505736B2 (ja) | 1996-06-12 |
Family
ID=15043696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60130830A Expired - Fee Related JP2505736B2 (ja) | 1985-06-18 | 1985-06-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4868140A (ja) |
| JP (1) | JP2505736B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5149666A (en) * | 1987-01-07 | 1992-09-22 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device having a floating gate electrode composed of 2-10 silicon grains |
| DE69030822T2 (de) | 1989-02-14 | 1997-11-27 | Seiko Epson Corp | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| EP0412701B1 (en) * | 1989-07-31 | 1996-09-25 | Canon Kabushiki Kaisha | Thin film transistor and preparation thereof |
| US5750000A (en) * | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
| KR950014609B1 (ko) * | 1990-08-03 | 1995-12-11 | 캐논 가부시끼가이샤 | 반도체부재 및 반도체부재의 제조방법 |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| DE69331816T2 (de) * | 1992-01-31 | 2002-08-29 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung eines Halbleitersubstrats |
| DE4440857C2 (de) * | 1993-11-16 | 2002-10-24 | Hyundai Electronics Ind | Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung |
| JP2803565B2 (ja) * | 1994-04-15 | 1998-09-24 | 株式会社デンソー | 半導体装置の製造方法 |
| FR2728390A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de formation d'un transistor a film mince |
| JPH1041245A (ja) * | 1996-07-23 | 1998-02-13 | Nec Corp | 半導体装置の製造方法 |
| JPH1117000A (ja) * | 1997-06-27 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503780A (ja) * | 1973-05-15 | 1975-01-16 | ||
| US4214918A (en) * | 1978-10-12 | 1980-07-29 | Stanford University | Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam |
| US4272880A (en) * | 1979-04-20 | 1981-06-16 | Intel Corporation | MOS/SOS Process |
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
| JPS59195871A (ja) * | 1983-04-20 | 1984-11-07 | Mitsubishi Electric Corp | Ｍｏｓ電界効果トランジスタの製造方法 |
| US4557943A (en) * | 1983-10-31 | 1985-12-10 | Advanced Semiconductor Materials America, Inc. | Metal-silicide deposition using plasma-enhanced chemical vapor deposition |
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| US4581814A (en) * | 1984-12-13 | 1986-04-15 | At&T Bell Laboratories | Process for fabricating dielectrically isolated devices utilizing heating of the polycrystalline support layer to prevent substrate deformation |
| US4626883A (en) * | 1985-06-27 | 1986-12-02 | International Business Machines Corporation | Textured crystal picosecond photoresponsive element |
| JPS628572A (ja) * | 1985-07-05 | 1987-01-16 | Sony Corp | 半導体層の形成方法 |
| US4597160A (en) * | 1985-08-09 | 1986-07-01 | Rca Corporation | Method of fabricating a polysilicon transistor with a high carrier mobility |
-
1985
- 1985-06-18 JP JP60130830A patent/JP2505736B2/ja not_active Expired - Fee Related
-
1988
- 1988-06-27 US US07/212,088 patent/US4868140A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第４５回応用物理学会学術講演会講演予稿集（１９８４年）ｐｐ．４０７〜４０８１４Ｐ−Ａ−４〜１４Ｐ−Ａ−６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61289618A (ja) | 1986-12-19 |
| US4868140A (en) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04100211A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP2001102555A (ja) | 半導体装置、薄膜トランジスタ及びそれらの製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| JPS62296458A (ja) | 半導体記憶装置の製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JPH11274080A (ja) | 多結晶半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |