JPH11274080A - 多結晶半導体薄膜の製造方法 - Google Patents
多結晶半導体薄膜の製造方法Info
- Publication number
- JPH11274080A JPH11274080A JP9522398A JP9522398A JPH11274080A JP H11274080 A JPH11274080 A JP H11274080A JP 9522398 A JP9522398 A JP 9522398A JP 9522398 A JP9522398 A JP 9522398A JP H11274080 A JPH11274080 A JP H11274080A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline semiconductor
- semiconductor thin
- manufacturing
- reaction pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 147
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000005224 laser annealing Methods 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 36
- 230000006911 nucleation Effects 0.000 claims description 14
- 238000010899 nucleation Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 35
- 239000013078 crystal Substances 0.000 abstract description 22
- 230000005669 field effect Effects 0.000 abstract description 6
- 229910052732 germanium Inorganic materials 0.000 abstract description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002245 particle Substances 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 239000007789 gas Substances 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 7
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 レーザーアニール回数を増やすことなく粒径
サイズの大きな多結晶半導体薄膜を製造する方法を提供
し，また，多結晶半導体薄膜の面配向や結晶粒径を制御
することができる多結晶半導体薄膜の製造方法を提供す
る。 【解決手段】 ゲルマニウムを含む多結晶シリコン薄膜
電界効果型トランジスター（以下，ｐｏｌｙ−Ｓｉ（Ｇ
ｅ）ＴＦＴ）の製造工程におけるｐｏｌｙ−Ｓｉ（Ｇ
ｅ）層形成工程で，ＣＶＤにより多結晶半導体薄膜を直
接形成し，その後でこの多結晶半導体薄膜をエキシマレ
ーザーによりアニールする。その際に，多結晶半導体薄
膜の成長過程で反応圧力を制御することで，核発生密度
を制御し，発生する核の面配向を制御し，２次的な結晶
成長が最も起こりやすい（１１１）優先配向にコントロ
ールし，発生した核を選択的に成長させ，多結晶半導体
薄膜の成長過程で反応圧力を制御することで，ＣＶＤで
形成した多結晶半導体薄膜の面配向を（１１１）優先配
向とさせる。
サイズの大きな多結晶半導体薄膜を製造する方法を提供
し，また，多結晶半導体薄膜の面配向や結晶粒径を制御
することができる多結晶半導体薄膜の製造方法を提供す
る。 【解決手段】 ゲルマニウムを含む多結晶シリコン薄膜
電界効果型トランジスター（以下，ｐｏｌｙ−Ｓｉ（Ｇ
ｅ）ＴＦＴ）の製造工程におけるｐｏｌｙ−Ｓｉ（Ｇ
ｅ）層形成工程で，ＣＶＤにより多結晶半導体薄膜を直
接形成し，その後でこの多結晶半導体薄膜をエキシマレ
ーザーによりアニールする。その際に，多結晶半導体薄
膜の成長過程で反応圧力を制御することで，核発生密度
を制御し，発生する核の面配向を制御し，２次的な結晶
成長が最も起こりやすい（１１１）優先配向にコントロ
ールし，発生した核を選択的に成長させ，多結晶半導体
薄膜の成長過程で反応圧力を制御することで，ＣＶＤで
形成した多結晶半導体薄膜の面配向を（１１１）優先配
向とさせる。
Description
【０００１】
【発明の属する技術分野】本発明は，多結晶半導体薄膜
の製造方法に関し，詳しくは，低温で形成されるポリシ
リコン（ｐｏｌｙ−Ｓｉ）等の多結晶半導体薄膜の製造
方法に関する。
の製造方法に関し，詳しくは，低温で形成されるポリシ
リコン（ｐｏｌｙ−Ｓｉ）等の多結晶半導体薄膜の製造
方法に関する。
【０００２】
【従来の技術】主に液晶表示装置（ＬＣＤ）のスイッチ
ング素子として開発・実用化されてきたアモルファスシ
リコンＴＦＴの高性能化・高精細化および，ガラス基板
上への回路形成実現のために，トランジスタの活性層に
多結晶シリコンを用いた多結晶シリコン薄膜電界効果型
トランジスタ（以下，ｐｏｌｙ−Ｓｉ ＴＦＴと呼ぶ）
が開発されている。
ング素子として開発・実用化されてきたアモルファスシ
リコンＴＦＴの高性能化・高精細化および，ガラス基板
上への回路形成実現のために，トランジスタの活性層に
多結晶シリコンを用いた多結晶シリコン薄膜電界効果型
トランジスタ（以下，ｐｏｌｙ−Ｓｉ ＴＦＴと呼ぶ）
が開発されている。
【０００３】多結晶シリコンは，結晶材料であるため
に，非晶質材料であるアモルファスシリコンに比べて移
動度が１００倍程度高いという利点を備えている。
に，非晶質材料であるアモルファスシリコンに比べて移
動度が１００倍程度高いという利点を備えている。
【０００４】一般的な，ｐｏｌｙ−Ｓｉ ＴＦＴの製造
工程は，次の通りである。まず，基板であるガラス上に
ＳｉＯ2 膜を形成し，次に，ＬＰＣＶＤでアモルファス
シリコン層を形成する。次に，このアモルファスシリコ
ン層を結晶化するためにエキシマレーザーでアニールを
行い多結晶シリコン層を形成する。
工程は，次の通りである。まず，基板であるガラス上に
ＳｉＯ2 膜を形成し，次に，ＬＰＣＶＤでアモルファス
シリコン層を形成する。次に，このアモルファスシリコ
ン層を結晶化するためにエキシマレーザーでアニールを
行い多結晶シリコン層を形成する。
【０００５】次に，エッチングで各ＴＦＴ素子ごとに分
離し，さらにゲートＳｉＯ2 層，ゲート電極の順に形成
した後で，イオン注入法やイオンドーピング法を用いて
ソース及びドレイン領域を形成する。最後に配線を形成
しＴＦＴが完成する。
離し，さらにゲートＳｉＯ2 層，ゲート電極の順に形成
した後で，イオン注入法やイオンドーピング法を用いて
ソース及びドレイン領域を形成する。最後に配線を形成
しＴＦＴが完成する。
【０００６】このようにＴＦＴは，数々の工程を経て形
成されるが，その特性，主に電界効果移動度を決定する
のは活性層を形成する多結晶シリコン層の結晶性であ
る。この場合の結晶性とは，多結晶半導体薄膜を構成す
る各結晶のシリコン原子の配置が単結晶シリコンのそれ
にどれだけ近いかという意味はもちろんあるが，それ以
外に粒径サイズや表面の平坦性という内容も含む。
成されるが，その特性，主に電界効果移動度を決定する
のは活性層を形成する多結晶シリコン層の結晶性であ
る。この場合の結晶性とは，多結晶半導体薄膜を構成す
る各結晶のシリコン原子の配置が単結晶シリコンのそれ
にどれだけ近いかという意味はもちろんあるが，それ以
外に粒径サイズや表面の平坦性という内容も含む。
【０００７】この種の技術としては，特開平５−３１５
２６９号公報（以下，従来例１と呼ぶ）には，Ｓｉn Ｈ
2n+2（ｎ＝１〜３）とＧｅＦ4 とを用いてＧｅを主成分
とする多結晶シリコンゲルマニウム（ｐｏｌｙ−ＳｉＧ
ｅ）薄膜を形成する方法が開示されている。
２６９号公報（以下，従来例１と呼ぶ）には，Ｓｉn Ｈ
2n+2（ｎ＝１〜３）とＧｅＦ4 とを用いてＧｅを主成分
とする多結晶シリコンゲルマニウム（ｐｏｌｙ−ＳｉＧ
ｅ）薄膜を形成する方法が開示されている。
【０００８】従来例１に開示の方法では，基板温度＝３
００〜４５０℃条件の選択によりＳｉの混入あるいは合
金の生成を抑えＧｅエピタキシャル薄膜を成長するもの
である。
００〜４５０℃条件の選択によりＳｉの混入あるいは合
金の生成を抑えＧｅエピタキシャル薄膜を成長するもの
である。
【０００９】また，特開平６２−７３６２４号公報（以
下，従来例２と呼ぶ）には，原料ガスＳｉ2 Ｈ6 ，Ｇｅ
Ｆ4 からプラズマ化学相蒸着法によりアモルファスシリ
コンゲルマニウムを形成する方法が開示されている。
下，従来例２と呼ぶ）には，原料ガスＳｉ2 Ｈ6 ，Ｇｅ
Ｆ4 からプラズマ化学相蒸着法によりアモルファスシリ
コンゲルマニウムを形成する方法が開示されている。
【００１０】また，特開平７−２３５４９０号公報（以
下，従来例３）には，基板上に３０ｎｍ〜５０ｎｍの非
晶質シリコンを形成し，３５０〜５００℃でアニールし
た後でエキシマレーザーアニールを照射することにより
多結晶シリコン薄膜を形成する方法が開示されている。
下，従来例３）には，基板上に３０ｎｍ〜５０ｎｍの非
晶質シリコンを形成し，３５０〜５００℃でアニールし
た後でエキシマレーザーアニールを照射することにより
多結晶シリコン薄膜を形成する方法が開示されている。
【００１１】さらに，特開平５−１８２９２３号公報
（以下，従来例４）には，基板に非晶質シリコンを形成
し，非晶質シリコン内に不対結合手を多量に形成させる
ために，非晶質シリコンの結晶化温度以下の温度で加熱
アニールした後，エキシマレーザーアニールを照射する
ことにより，結晶性が高くしかもレーザーのエネルギー
密度に対する依存性が小さく，さらに均一性に優れた多
結晶シリコン薄膜を形成する方法が開示されている。
（以下，従来例４）には，基板に非晶質シリコンを形成
し，非晶質シリコン内に不対結合手を多量に形成させる
ために，非晶質シリコンの結晶化温度以下の温度で加熱
アニールした後，エキシマレーザーアニールを照射する
ことにより，結晶性が高くしかもレーザーのエネルギー
密度に対する依存性が小さく，さらに均一性に優れた多
結晶シリコン薄膜を形成する方法が開示されている。
【００１２】
【発明が解決しようとする課題】しかしながら，従来例
１においては，ｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜形成を行っ
ているが，成膜したｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜に関し
て，面配向と，粒径サイズを制御することに関しては，
全く開示されていない。
１においては，ｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜形成を行っ
ているが，成膜したｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜に関し
て，面配向と，粒径サイズを制御することに関しては，
全く開示されていない。
【００１３】また，従来例２において，プラズマ化学相
蒸着法を用いてアモルファスシリコンゲルマニウムを堆
積しており，多結晶半導体薄膜を得るためには，上述し
たように，追加のアニール工程を有するという欠点を備
えている。
蒸着法を用いてアモルファスシリコンゲルマニウムを堆
積しており，多結晶半導体薄膜を得るためには，上述し
たように，追加のアニール工程を有するという欠点を備
えている。
【００１４】また，同様に，従来例３においても，非晶
質の薄膜を基板上に形成した後，レーザーアニールを行
うという点で，レーザーアニール工程以前において，基
板加熱する必要があり，このために工程数が増加すると
いう欠点を有する。
質の薄膜を基板上に形成した後，レーザーアニールを行
うという点で，レーザーアニール工程以前において，基
板加熱する必要があり，このために工程数が増加すると
いう欠点を有する。
【００１５】また，従来例３においては，多結晶半導体
薄膜の面方位や結晶粒径を大きく制御することについて
は，全く触れられていない。
薄膜の面方位や結晶粒径を大きく制御することについて
は，全く触れられていない。
【００１６】さらに，従来例４においても，非晶質薄膜
を基板上に形成した後にレーザーアニールを行うという
工程を用いており，多結晶半導体薄膜を得るためには，
レーザーアニール等の工程の時間がかかるとともに，基
板の加熱工程を有するという工程数がかかるという欠点
を有している。
を基板上に形成した後にレーザーアニールを行うという
工程を用いており，多結晶半導体薄膜を得るためには，
レーザーアニール等の工程の時間がかかるとともに，基
板の加熱工程を有するという工程数がかかるという欠点
を有している。
【００１７】また，従来例４においては，結晶性薄膜の
面配向を制御したり，結晶粒径を大きく制御することに
ついては，全く述べられていない。
面配向を制御したり，結晶粒径を大きく制御することに
ついては，全く述べられていない。
【００１８】要するに，従来ＬＰＣＶＤで形成したアモ
ルファスシリコンをエキシマレーザーでアニールした場
合，シリコン原子の配置が単結晶シリコンのそれにどれ
だけ近いかという意味での結晶性は，非常に良好なもの
を得ることができる。
ルファスシリコンをエキシマレーザーでアニールした場
合，シリコン原子の配置が単結晶シリコンのそれにどれ
だけ近いかという意味での結晶性は，非常に良好なもの
を得ることができる。
【００１９】そこで，さらに高移動度なＴＦＴを実現す
るために，粒径サイズが５０００〜１００００オングス
トローム（以下，Ａで示す）と比較的大きく表面の平坦
性が良好な多結晶半導体薄膜を実現するためには，数十
〜数百回のレーザースキャンが必要であった。これで
は，処理能力が低くなるために，量産用技術としては不
適当である。
るために，粒径サイズが５０００〜１００００オングス
トローム（以下，Ａで示す）と比較的大きく表面の平坦
性が良好な多結晶半導体薄膜を実現するためには，数十
〜数百回のレーザースキャンが必要であった。これで
は，処理能力が低くなるために，量産用技術としては不
適当である。
【００２０】そこで，本発明の一技術的課題は，レーザ
ーアニール回数を増やすことなく粒径サイズの大きな多
結晶半導体薄膜を製造する方法を提供することにある。
ーアニール回数を増やすことなく粒径サイズの大きな多
結晶半導体薄膜を製造する方法を提供することにある。
【００２１】また，本発明のもう一つの技術的課題は，
多結晶半導体薄膜の面配向や結晶粒径を制御することが
できる多結晶半導体薄膜の製造方法を提供することにあ
る。
多結晶半導体薄膜の面配向や結晶粒径を制御することが
できる多結晶半導体薄膜の製造方法を提供することにあ
る。
【００２２】
【課題を解決するための手段】本発明によれば，基板面
上に多結晶半導体膜を直接形成する薄膜形成工程と，レ
ーザーによって前記多結晶半導体膜をアニールするレー
ザーアニール工程とを備え，前記レーザーはエキシマレ
ーザーであることを特徴とする多結晶半導体薄膜の製造
方法が得られる。
上に多結晶半導体膜を直接形成する薄膜形成工程と，レ
ーザーによって前記多結晶半導体膜をアニールするレー
ザーアニール工程とを備え，前記レーザーはエキシマレ
ーザーであることを特徴とする多結晶半導体薄膜の製造
方法が得られる。
【００２３】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記薄膜形成工程は，ＣＶＤ
によって行われることを特徴とする多結晶半導体薄膜の
製造方法が得られる。
薄膜の製造方法において，前記薄膜形成工程は，ＣＶＤ
によって行われることを特徴とする多結晶半導体薄膜の
製造方法が得られる。
【００２４】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記薄膜形成工程は，Ｓｉ2
Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤプロセスであることを
特徴とする多結晶半導体薄膜の製造方法が得られる。
薄膜の製造方法において，前記薄膜形成工程は，Ｓｉ2
Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤプロセスであることを
特徴とする多結晶半導体薄膜の製造方法が得られる。
【００２５】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記基板面は，ガラス基板
面，シリコンウェハ面，及びシリコン酸化膜の内の少な
くとも１種から形成されていることを特徴とする多結晶
半導体薄膜の製造方法が得られる。
薄膜の製造方法において，前記基板面は，ガラス基板
面，シリコンウェハ面，及びシリコン酸化膜の内の少な
くとも１種から形成されていることを特徴とする多結晶
半導体薄膜の製造方法が得られる。
【００２６】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記多結晶半導体薄膜は９５
％以上のシリコンと残部Ｇｅから実質的になることを特
徴とする多結晶半導体薄膜の製造方法が得られる。
薄膜の製造方法において，前記多結晶半導体薄膜は９５
％以上のシリコンと残部Ｇｅから実質的になることを特
徴とする多結晶半導体薄膜の製造方法が得られる。
【００２７】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，核発生密度を制御するこ
とを特徴とする多結晶半導体薄膜の製造方法が得られ
る。
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，核発生密度を制御するこ
とを特徴とする多結晶半導体薄膜の製造方法が得られ
る。
【００２８】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであり，前記核発生密度は，４Ｅ＋９〜
２Ｅ＋１１（ｃｍ-2）であることを特徴とする多結晶半
導体薄膜の製造方法が得られる。
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであり，前記核発生密度は，４Ｅ＋９〜
２Ｅ＋１１（ｃｍ-2）であることを特徴とする多結晶半
導体薄膜の製造方法が得られる。
【００２９】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，発生する核の面配向を制
御し，２次的な結晶成長が最も起こりやすい（１１１）
優先配向にコントロールすることを特徴とする多結晶半
導体薄膜の製造方法が得られる。
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，発生する核の面配向を制
御し，２次的な結晶成長が最も起こりやすい（１１１）
優先配向にコントロールすることを特徴とする多結晶半
導体薄膜の製造方法が得られる。
【００３０】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
【００３１】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，発生した核を選択的に成
長させることを特徴とする多結晶半導体薄膜の製造方法
が得られる。
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，発生した核を選択的に成
長させることを特徴とする多結晶半導体薄膜の製造方法
が得られる。
【００３２】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
【００３３】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，ＣＶＤで形成した多結晶
半導体薄膜の面配向を（１１１）優先配向とすることを
特徴とする多結晶半導体薄膜の製造方法が得られる。
薄膜の製造方法において，多結晶半導体薄膜の成長過程
で反応圧力を制御することで，ＣＶＤで形成した多結晶
半導体薄膜の面配向を（１１１）優先配向とすることを
特徴とする多結晶半導体薄膜の製造方法が得られる。
【００３４】また，本発明によれば，前記多結晶半導体
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
薄膜の製造方法において，前記反応圧力は，０．５〜
０．８Ｔｏｒｒであることを特徴とする多結晶半導体薄
膜の製造方法が得られる。
【００３５】さらに，本発明によれば，前記多結晶半導
体薄膜の製造方法を備えたことを特徴とする半導体装置
の製造方法が得られる。ここで，本発明の半導体装置と
して多結晶ゲルマニウム含有シリコン薄膜電界効果型ト
ランジスタが好ましい。
体薄膜の製造方法を備えたことを特徴とする半導体装置
の製造方法が得られる。ここで，本発明の半導体装置と
して多結晶ゲルマニウム含有シリコン薄膜電界効果型ト
ランジスタが好ましい。
【００３６】
【発明の実施の形態】本発明の実施の形態を述べる前
に，本発明について更に，具体的に説明する。
に，本発明について更に，具体的に説明する。
【００３７】本発明では，ガラス基板等を使用した半導
体装置である薄膜電界効果トランジスタ（ＴＦＴ）の製
造工程において，高性能なデバイス特性つまり高移動度
なＴＦＴを実現するような多結晶半導体薄膜を形成する
ために，予め基板上に多結晶半導体薄膜を形成し，さら
にその薄膜をエキシマレーザーによってアニールするこ
とで，少ない回数のレーザーアニールで高品質な多結晶
半導体薄膜を得る方法である。
体装置である薄膜電界効果トランジスタ（ＴＦＴ）の製
造工程において，高性能なデバイス特性つまり高移動度
なＴＦＴを実現するような多結晶半導体薄膜を形成する
ために，予め基板上に多結晶半導体薄膜を形成し，さら
にその薄膜をエキシマレーザーによってアニールするこ
とで，少ない回数のレーザーアニールで高品質な多結晶
半導体薄膜を得る方法である。
【００３８】さらに，より具体的には，レーザーアニー
ル前に予め多結晶半導体薄膜を形成する方法として次に
示す工程を用いている。
ル前に予め多結晶半導体薄膜を形成する方法として次に
示す工程を用いている。
【００３９】まず，Ｓｉ2 Ｈ6 とＧｅＦ4 の酸化還元反
応及びＧｅＦ4 のエッチング性を利用することで，Ｈｅ
をキャリアガスとして４５０℃という，比較的低温で多
結晶半導体薄膜が成長する。この時のＳｉ2 Ｈ6 とＧｅ
Ｆ4 及びＨｅの流量比は，実施の形態においては，２．
５：０．１：５００を用いたが，好ましい範囲として
は，これらの流量比は，（２．０〜２．５）：（０．０
８〜０．１３）：（４５０〜５００）である。
応及びＧｅＦ4 のエッチング性を利用することで，Ｈｅ
をキャリアガスとして４５０℃という，比較的低温で多
結晶半導体薄膜が成長する。この時のＳｉ2 Ｈ6 とＧｅ
Ｆ4 及びＨｅの流量比は，実施の形態においては，２．
５：０．１：５００を用いたが，好ましい範囲として
は，これらの流量比は，（２．０〜２．５）：（０．０
８〜０．１３）：（４５０〜５００）である。
【００４０】薄膜の成長プロセスを，成膜初期に結晶核
が発生する段階と発生した結晶核を選択的に成長させて
連続膜にする段階という２段階に分けることで，基板表
面から薄膜表面までの粒径サイズが均一で，その粒径自
体も任意のサイズに制御された多結晶半導体薄膜が形成
される。
が発生する段階と発生した結晶核を選択的に成長させて
連続膜にする段階という２段階に分けることで，基板表
面から薄膜表面までの粒径サイズが均一で，その粒径自
体も任意のサイズに制御された多結晶半導体薄膜が形成
される。
【００４１】この核発生段階の成膜圧力を０．４５Ｔｏ
ｒｒ以下にすることで，結晶核の面方位が（１１１）優
先配向となり，最終的な多結晶半導体薄膜の面方位も
（１１１）優先配向となることから，表面のラフネスが
少ない多結晶半導体薄膜が形成される。
ｒｒ以下にすることで，結晶核の面方位が（１１１）優
先配向となり，最終的な多結晶半導体薄膜の面方位も
（１１１）優先配向となることから，表面のラフネスが
少ない多結晶半導体薄膜が形成される。
【００４２】この多結晶半導体薄膜を使ってレーザーア
ニールすると，初めから比較的表面の平坦な膜を使用す
るためにレーザーアニール後の膜も平坦な表面となり，
また（１１１）面という隣り合った結晶同士の２次的結
晶成長が最も起こりやすい面に優先的に配向しており，
それぞれの粒径サイズも１０００〜１５００Ａと比較的
大きくなっているために，レーザーアニール後の粒径も
大きなものが得られる。
ニールすると，初めから比較的表面の平坦な膜を使用す
るためにレーザーアニール後の膜も平坦な表面となり，
また（１１１）面という隣り合った結晶同士の２次的結
晶成長が最も起こりやすい面に優先的に配向しており，
それぞれの粒径サイズも１０００〜１５００Ａと比較的
大きくなっているために，レーザーアニール後の粒径も
大きなものが得られる。
【００４３】それでは，本発明の実施の形態について説
明する。
明する。
【００４４】（第１の実施の形態）本発明の第１の実施
の形態では，ａｓ−ｄｅｐｏで結晶性薄膜が形成可能な
Ｓｉ2 Ｈ6 −ＧｅＦ４系反応性熱ＣＶＤにより多結晶半
導体薄膜を形成した後にエキシマレーザーでアニールす
る。この多結晶半導体薄膜を形成する際に，結晶核発生
及び密度制御→核成長という２段階のプロセスを用い
る。また，多結晶シリコン薄膜電界効果型トランジスタ
ー（以下，ｐｏｌｙ−Ｓｉ ＴＦＴと呼ぶ）では，その
活性層を多結晶シリコン（以下，ｐｏｌｙ−Ｓｉと呼
ぶ）で構成している。
の形態では，ａｓ−ｄｅｐｏで結晶性薄膜が形成可能な
Ｓｉ2 Ｈ6 −ＧｅＦ４系反応性熱ＣＶＤにより多結晶半
導体薄膜を形成した後にエキシマレーザーでアニールす
る。この多結晶半導体薄膜を形成する際に，結晶核発生
及び密度制御→核成長という２段階のプロセスを用い
る。また，多結晶シリコン薄膜電界効果型トランジスタ
ー（以下，ｐｏｌｙ−Ｓｉ ＴＦＴと呼ぶ）では，その
活性層を多結晶シリコン（以下，ｐｏｌｙ−Ｓｉと呼
ぶ）で構成している。
【００４５】本発明の第１の実施の形態による多結晶半
導体薄膜の製造方法を一般的な作業手順に沿って図面に
より具体的に説明する。
導体薄膜の製造方法を一般的な作業手順に沿って図面に
より具体的に説明する。
【００４６】図１はＳｉＯ2 １０の成膜が終了した基板
の断面図である。図２はＳｉＯ2 ／Ｓｉ基板を示す図で
ある。図３乃至図６は，図２に示すＳｉＯ2 ／Ｓｉ基板
上に，０．４Ｔｏｒｒ〜１．０Ｔｏｒｒの間での各反応
圧力で夫々成膜した場合の多結晶半導体薄膜の粒子構造
を示す走査型電子顕微鏡写真である。また，図７は，反
応圧力の違いによるゲルマニウム含有多結晶シリコン
（以下，ｐｏｌｙ−Ｓｉ（Ｇｅ）と呼ぶ）薄膜の成膜の
状態について示す図である。図８は，図７における核発
生段階における反応圧力と核密度およびそれぞれの核が
そのまま成長した場合の粒径サイズの関係を示す図であ
る。図９は図３乃至図６に示した薄膜のＸ線回折プロフ
ィールを示す図である。図１０は図７で示した選択成長
条件で成膜したｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜の粒子構造
を示す断面走査型電子顕微鏡写真である。
の断面図である。図２はＳｉＯ2 ／Ｓｉ基板を示す図で
ある。図３乃至図６は，図２に示すＳｉＯ2 ／Ｓｉ基板
上に，０．４Ｔｏｒｒ〜１．０Ｔｏｒｒの間での各反応
圧力で夫々成膜した場合の多結晶半導体薄膜の粒子構造
を示す走査型電子顕微鏡写真である。また，図７は，反
応圧力の違いによるゲルマニウム含有多結晶シリコン
（以下，ｐｏｌｙ−Ｓｉ（Ｇｅ）と呼ぶ）薄膜の成膜の
状態について示す図である。図８は，図７における核発
生段階における反応圧力と核密度およびそれぞれの核が
そのまま成長した場合の粒径サイズの関係を示す図であ
る。図９は図３乃至図６に示した薄膜のＸ線回折プロフ
ィールを示す図である。図１０は図７で示した選択成長
条件で成膜したｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜の粒子構造
を示す断面走査型電子顕微鏡写真である。
【００４７】図１を参照すると，ガラス基板１１上には
膜厚約５０００ＡのＳｉＯ2 １０が形成されており，こ
のＳｉＯ2 １０は原料ガスにＳｉ2 Ｈ6 とＯ2 を用いた
ＬＰＣＶＤで成されている。具体的には，まず，原料ガ
スにＳｉ2 Ｈ6 とＧｅＦ4 を用いた反応性熱ＣＶＤ（以
下，Ｓｉ2 Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤと呼ぶ）に
よって，基板温度４５０℃でＳｉＯ2 上にＳｉ組成比が
９５％以上のｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜を成膜する。
この場合，キャリアガスとしてＨｅを用い，各原料ガス
及びキャリアガスの流量比はＳｉ2 Ｈ6 ：ＧｅＦ4 ：Ｈ
ｅ＝２．２：０．１：５００とする。
膜厚約５０００ＡのＳｉＯ2 １０が形成されており，こ
のＳｉＯ2 １０は原料ガスにＳｉ2 Ｈ6 とＯ2 を用いた
ＬＰＣＶＤで成されている。具体的には，まず，原料ガ
スにＳｉ2 Ｈ6 とＧｅＦ4 を用いた反応性熱ＣＶＤ（以
下，Ｓｉ2 Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤと呼ぶ）に
よって，基板温度４５０℃でＳｉＯ2 上にＳｉ組成比が
９５％以上のｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜を成膜する。
この場合，キャリアガスとしてＨｅを用い，各原料ガス
及びキャリアガスの流量比はＳｉ2 Ｈ6 ：ＧｅＦ4 ：Ｈ
ｅ＝２．２：０．１：５００とする。
【００４８】図２に示す単結晶Ｓｉ基板に成長した熱Ｓ
ｉＯ2 層をパターニングすることで，基板表面にＳｉ面
が露出している部分２１とＳｉＯ2 面で覆われている熱
ＳｉＯ2 層２０の部分があるＳｉＯ2 ／Ｓｉ基板に，ｐ
ｏｌｙ−Ｓｉ（Ｇｅ）薄膜を成膜し，０．４Ｔｏｒｒ〜
１．０Ｔｏｒｒの間での各反応圧力における成膜の粒子
構造は，図３乃至６に示されている。
ｉＯ2 層をパターニングすることで，基板表面にＳｉ面
が露出している部分２１とＳｉＯ2 面で覆われている熱
ＳｉＯ2 層２０の部分があるＳｉＯ2 ／Ｓｉ基板に，ｐ
ｏｌｙ−Ｓｉ（Ｇｅ）薄膜を成膜し，０．４Ｔｏｒｒ〜
１．０Ｔｏｒｒの間での各反応圧力における成膜の粒子
構造は，図３乃至６に示されている。
【００４９】図７に示すように，成膜圧力が低い状態か
ら徐々に，略０．４８Ｔｏｒｒ及び略０．９Ｔｏｒｒを
境界部として，選択成長→核発生→非選択成長という３
段階の成長プロセスに変化する。
ら徐々に，略０．４８Ｔｏｒｒ及び略０．９Ｔｏｒｒを
境界部として，選択成長→核発生→非選択成長という３
段階の成長プロセスに変化する。
【００５０】図８に示すように，反応圧力によって，核
密度は，１Ｅ＋９〜１Ｅ＋１１（ｃｍ-2）の間で変化す
る為，核発生圧力をコントロールすることで核密度を制
御することが可能となり，これは言い換えると２００〜
２０００Ａの間で粒径サイズの制御が可能であるという
ことになる。たとえば粒径サイズが１５００Ａの核密度
は５Ｅ＋１０（ｃｍ-2）をとり，このような薄膜を得る
ためには，反応圧力０．５５（Ｔｏｒｒ）で成膜する必
要があるということになる。
密度は，１Ｅ＋９〜１Ｅ＋１１（ｃｍ-2）の間で変化す
る為，核発生圧力をコントロールすることで核密度を制
御することが可能となり，これは言い換えると２００〜
２０００Ａの間で粒径サイズの制御が可能であるという
ことになる。たとえば粒径サイズが１５００Ａの核密度
は５Ｅ＋１０（ｃｍ-2）をとり，このような薄膜を得る
ためには，反応圧力０．５５（Ｔｏｒｒ）で成膜する必
要があるということになる。
【００５１】また，図９に示すように，結晶核の面方位
は，反応圧力によって（２２０）優先配向から（１１
１）優先配向の間で変化し，前述したように反応圧力
０．５５（Ｔｏｒｒ）で成膜した場合には（１１１）優
先配向になる。図１０のｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜の
粒子構造を示す断面透過型電子顕微鏡（ＴＥＭ）写真を
参照すると，図９を用いた説明において結晶核が発生し
た後に，引き続いて図７で示した選択成長条件で成膜し
た場合，粒径サイズは１０００〜１５００Ａとなり，核
密度から逆算した粒径サイズとほぼ一致している。
は，反応圧力によって（２２０）優先配向から（１１
１）優先配向の間で変化し，前述したように反応圧力
０．５５（Ｔｏｒｒ）で成膜した場合には（１１１）優
先配向になる。図１０のｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜の
粒子構造を示す断面透過型電子顕微鏡（ＴＥＭ）写真を
参照すると，図９を用いた説明において結晶核が発生し
た後に，引き続いて図７で示した選択成長条件で成膜し
た場合，粒径サイズは１０００〜１５００Ａとなり，核
密度から逆算した粒径サイズとほぼ一致している。
【００５２】このようにして成膜したｐｏｌｙ−Ｓｉ
（Ｇｅ）薄膜を用いて，エキシマレーザーでアニールす
ると，粒径が非常に大きく表面の平坦なｐｏｌｙ−Ｓｉ
（Ｇｅ）薄膜が得られる。これは，レーザーアニールす
る前のｐｏｌｙ−Ｓｉ（Ｇｅ）膜が，表面が平坦で２次
的な結晶成長を最も起こしやすい（１１１）優先配向の
膜であり，粒径も１０００〜１５００Ａという比較的大
きなサイズであったことに起因している。
（Ｇｅ）薄膜を用いて，エキシマレーザーでアニールす
ると，粒径が非常に大きく表面の平坦なｐｏｌｙ−Ｓｉ
（Ｇｅ）薄膜が得られる。これは，レーザーアニールす
る前のｐｏｌｙ−Ｓｉ（Ｇｅ）膜が，表面が平坦で２次
的な結晶成長を最も起こしやすい（１１１）優先配向の
膜であり，粒径も１０００〜１５００Ａという比較的大
きなサイズであったことに起因している。
【００５３】以上，説明したように，本発明の第１の実
施の形態においては，レーザーアニール前の材料とし
て，粒径サイズが１５００Ａ程度で，その構造が（１１
１）優先配向に制御されたｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜
を成膜温度４５０℃で形成することで，レーザーアニー
ル後に粒径サイズが大きくて表面の平坦な薄膜を安価な
ガラス基板面上に形成することができる。
施の形態においては，レーザーアニール前の材料とし
て，粒径サイズが１５００Ａ程度で，その構造が（１１
１）優先配向に制御されたｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜
を成膜温度４５０℃で形成することで，レーザーアニー
ル後に粒径サイズが大きくて表面の平坦な薄膜を安価な
ガラス基板面上に形成することができる。
【００５４】（第２の実施の形態）本発明の第２の実施
の形態では，ａｓ−ｄｅｐｏで結晶性薄膜が形成可能な
Ｓｉ2 Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤにより多結晶半
導体薄膜を形成した後にエキシマレーザーでアニールす
る。この多結晶半導体薄膜を形成する際に，結晶核発生
及び密度制御→核成長という２段階のプロセスを用いる
が，核成長の際に基板表面とガスの流れる向きとのなす
角度を９０〜０度の任意の角度で固定する。
の形態では，ａｓ−ｄｅｐｏで結晶性薄膜が形成可能な
Ｓｉ2 Ｈ6 −ＧｅＦ4 系反応性熱ＣＶＤにより多結晶半
導体薄膜を形成した後にエキシマレーザーでアニールす
る。この多結晶半導体薄膜を形成する際に，結晶核発生
及び密度制御→核成長という２段階のプロセスを用いる
が，核成長の際に基板表面とガスの流れる向きとのなす
角度を９０〜０度の任意の角度で固定する。
【００５５】本発明の第２の実施の形態による多結晶半
導体薄膜の製造方法を図面を用いて具体的に説明する。
導体薄膜の製造方法を図面を用いて具体的に説明する。
【００５６】図１１（ａ），（ｂ），及び（ｃ）は核成
長の際に基板表面とガスの流れる向きのなす角度を夫々
９０〜０度の間（９０度，４５度，０度）で変化させて
固定する方法の説明に供せられる図である。また，図１
２（ａ），（ｂ），及び（ｃ）は，図１１（ａ），
（ｂ），及び（ｃ）の方法を用いた場合の核発生及び各
成長のプロセスを概略的に示す図である。さらに，図１
３は，ガス〜基板表面角度とアスペクト比（ａ／ｂ）と
の関係を示す図である。
長の際に基板表面とガスの流れる向きのなす角度を夫々
９０〜０度の間（９０度，４５度，０度）で変化させて
固定する方法の説明に供せられる図である。また，図１
２（ａ），（ｂ），及び（ｃ）は，図１１（ａ），
（ｂ），及び（ｃ）の方法を用いた場合の核発生及び各
成長のプロセスを概略的に示す図である。さらに，図１
３は，ガス〜基板表面角度とアスペクト比（ａ／ｂ）と
の関係を示す図である。
【００５７】ガラス基板上にｐｏｌｙ−Ｓｉ（Ｇｅ）薄
膜を形成する際に，原料ガス及びキャリアガスの流量比
をＳｉ2 Ｈ6 ：ＧｅＦ4 ：Ｈｅ＝２．２：０．１：５０
０〜６００の割合とし，基板温度４５０℃，反応圧力
０．５〜０．８Ｔｏｒｒの条件で核発生を行う。
膜を形成する際に，原料ガス及びキャリアガスの流量比
をＳｉ2 Ｈ6 ：ＧｅＦ4 ：Ｈｅ＝２．２：０．１：５０
０〜６００の割合とし，基板温度４５０℃，反応圧力
０．５〜０．８Ｔｏｒｒの条件で核発生を行う。
【００５８】次に，図１１（ａ），（ｂ），及び（ｃ）
に示すように，ガスノズル８２から原料ガスのＳｉ2 Ｈ
6 及びＧｅＦ4 とキャリアガスとを供給する向きを，矢
印８３で示すように基板表面８１から０〜９０度の範囲
で固定し核成長を行う。この場合の成膜温度，原料ガス
及びキャリアガスの流量比は核発生時の条件と同じに
し，成膜圧力は１Ｔｏｒｒ以下とする。
に示すように，ガスノズル８２から原料ガスのＳｉ2 Ｈ
6 及びＧｅＦ4 とキャリアガスとを供給する向きを，矢
印８３で示すように基板表面８１から０〜９０度の範囲
で固定し核成長を行う。この場合の成膜温度，原料ガス
及びキャリアガスの流量比は核発生時の条件と同じに
し，成膜圧力は１Ｔｏｒｒ以下とする。
【００５９】本発明の第２の実施の形態においては，表
面にすでに核が存在する基板に成膜すると，図１２
（ａ），（ｂ），（ｃ）及び図１３に示すように，基板
表面９２と原料ガスの流れる向きとの角度が小さくなる
に従って，縦方向への成長量に対する横方向への成長量
の割合が大きくなる。つまり結晶核９１の成長モード
が，等方的なものから横方向へ優先的なものに変化す
る。この横方向へ優先的な成長モードで成膜すると，非
常に薄い膜厚で大きな粒径サイズの薄膜を成長するとい
う等方的な成長モードでは不可能であった薄膜成長が可
能となる。
面にすでに核が存在する基板に成膜すると，図１２
（ａ），（ｂ），（ｃ）及び図１３に示すように，基板
表面９２と原料ガスの流れる向きとの角度が小さくなる
に従って，縦方向への成長量に対する横方向への成長量
の割合が大きくなる。つまり結晶核９１の成長モード
が，等方的なものから横方向へ優先的なものに変化す
る。この横方向へ優先的な成長モードで成膜すると，非
常に薄い膜厚で大きな粒径サイズの薄膜を成長するとい
う等方的な成長モードでは不可能であった薄膜成長が可
能となる。
【００６０】図１２に示すように，等方的な成長モード
で結晶９３の粒径サイズが２０００Ａの薄膜を成長する
場合，膜厚は１０００Ａ以上必要になってしまうが，横
方向へ優先的な成長モードで成膜を行うと，５００Ａ程
度の薄膜で粒径サイズ２０００Ａというような薄膜の成
長が可能となる。
で結晶９３の粒径サイズが２０００Ａの薄膜を成長する
場合，膜厚は１０００Ａ以上必要になってしまうが，横
方向へ優先的な成長モードで成膜を行うと，５００Ａ程
度の薄膜で粒径サイズ２０００Ａというような薄膜の成
長が可能となる。
【００６１】このようにして成膜したｐｏｌｙ−Ｓｉ
（Ｇｅ）薄膜を用いてエキシマレーザーでアニールする
と，膜厚が非常に薄くて粒径が非常に大きく表面の平坦
なｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜が得られる。この薄膜を
用いて成膜したＴＦＴは活性層の薄膜化により，従来以
上の高速動作が可能となる。
（Ｇｅ）薄膜を用いてエキシマレーザーでアニールする
と，膜厚が非常に薄くて粒径が非常に大きく表面の平坦
なｐｏｌｙ−Ｓｉ（Ｇｅ）薄膜が得られる。この薄膜を
用いて成膜したＴＦＴは活性層の薄膜化により，従来以
上の高速動作が可能となる。
【００６２】以上説明したように，本発明の第２の実施
の形態においては，レーザーアニール前のｐｏｌｙ−Ｓ
ｉ（Ｇｅ）成膜における選択成長の段階において，原料
ガス，キャリアガスの流れる向きを基板表面に対して０
〜９０度の範囲で固定することで，５００Ａ程度の薄膜
で２０００Ａ以上という大粒径サイズの薄膜形成が可能
となる。この膜を使用してレーザーアニールを行いＴＦ
Ｔを作ると，活性層の薄膜化による容量の低下により，
従来以上の高速動作が可能となる。
の形態においては，レーザーアニール前のｐｏｌｙ−Ｓ
ｉ（Ｇｅ）成膜における選択成長の段階において，原料
ガス，キャリアガスの流れる向きを基板表面に対して０
〜９０度の範囲で固定することで，５００Ａ程度の薄膜
で２０００Ａ以上という大粒径サイズの薄膜形成が可能
となる。この膜を使用してレーザーアニールを行いＴＦ
Ｔを作ると，活性層の薄膜化による容量の低下により，
従来以上の高速動作が可能となる。
【００６３】
【発明の効果】以上説明したように，本発明によれば，
レーザーアニール回数を増やすことなく粒径サイズの大
きな多結晶半導体薄膜を製造する方法を提供することが
できる。
レーザーアニール回数を増やすことなく粒径サイズの大
きな多結晶半導体薄膜を製造する方法を提供することが
できる。
【００６４】また，本発明によれば，多結晶半導体薄膜
の面配向や結晶粒径を制御することができる多結晶半導
体薄膜の製造方法を提供することができる。
の面配向や結晶粒径を制御することができる多結晶半導
体薄膜の製造方法を提供することができる。
【図１】ＳｉＯ2 １０の成膜が終了した基板の断面図で
ある。
ある。
【図２】ＳｉＯ2 ／Ｓｉ基板を示す図である。
【図３】図２に示すＳｉＯ2 ／Ｓｉ基板上に，０．４Ｔ
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
【図４】図２に示すＳｉＯ2 ／Ｓｉ基板上に，０．６Ｔ
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
【図５】図２に示すＳｉＯ2 ／Ｓｉ基板上に，０．８Ｔ
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
【図６】図２に示すＳｉＯ2 ／Ｓｉ基板上に，１．０Ｔ
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
ｏｒｒの反応圧力で成膜した場合の多結晶半導体薄膜の
粒子構造を示す走査型電子顕微鏡写真である。
【図７】反応圧力の違いによるＰｏｌｙ−Ｓｉ（Ｇｅ）
薄膜の成膜の状態について示す図である。
薄膜の成膜の状態について示す図である。
【図８】図７における核発生段階における反応圧力と核
密度およびそれぞれの核がそのまま成長した場合の粒径
サイズの関係を示す図である。
密度およびそれぞれの核がそのまま成長した場合の粒径
サイズの関係を示す図である。
【図９】薄膜の反応圧力の違いによる優先配向の変化を
示すＸ線回折プロフィールである。
示すＸ線回折プロフィールである。
【図１０】図７で示した選択成長条件で成膜したｐｏｌ
ｙ−Ｓｉ（Ｇｅ）膜の粒子構造を示す断面走査型電子顕
微鏡写真である。
ｙ−Ｓｉ（Ｇｅ）膜の粒子構造を示す断面走査型電子顕
微鏡写真である。
【図１１】（ａ）は核成長の際に基板表面とガスの流れ
る向きの角度を９０度に固定した方法の説明に供せられ
る図である。（ｂ）は核成長の際に基板表面とガスの流
れる向きの角度を４５度に固定した方法の説明に供せら
れる図である。（ｃ）は核成長の際に基板表面とガスの
流れる向きの角度を０度に固定した方法の説明に供せら
れる図である。
る向きの角度を９０度に固定した方法の説明に供せられ
る図である。（ｂ）は核成長の際に基板表面とガスの流
れる向きの角度を４５度に固定した方法の説明に供せら
れる図である。（ｃ）は核成長の際に基板表面とガスの
流れる向きの角度を０度に固定した方法の説明に供せら
れる図である。
【図１２】（ａ）は図１１（ａ）の核発生及び核成長の
プロセスを概略的に示す図である。（ｂ）は図１１
（ｂ）の核発生及び核成長のプロセスを概略的に示す図
である。（ｃ）は図１１（ｃ）の核発生及び核成長のプ
ロセスを概略的に示す図である。
プロセスを概略的に示す図である。（ｂ）は図１１
（ｂ）の核発生及び核成長のプロセスを概略的に示す図
である。（ｃ）は図１１（ｃ）の核発生及び核成長のプ
ロセスを概略的に示す図である。
【図１３】ガス〜基板表面角度とアスペクト比（ａ／
ｂ）との関係を示す図である。
ｂ）との関係を示す図である。
１０ ＳｉＯ2 １１ ガラス基板 ２０ 熱ＳｉＯ2 層 ２１ Ｓｉ面 ８１ 基板表面 ８２ ガスノズル ８３ ガスの流れる向き ９１ 結晶核 ９２ 基板表面 ９３ 結晶
Claims (14)
- 【請求項１】 基板面上に多結晶半導体膜を直接形成す
る薄膜形成工程と，レーザーによって前記多結晶半導体
膜をアニールするレーザーアニール工程とを備え，前記
レーザーはエキシマレーザーであることを特徴とする多
結晶半導体薄膜の製造方法。 - 【請求項２】 請求項１記載の多結晶半導体薄膜の製造
方法において，前記薄膜形成工程は，ＣＶＤによって行
われることを特徴とする多結晶半導体薄膜の製造方法。 - 【請求項３】 請求項２記載の多結晶半導体薄膜の製造
方法において，前記薄膜形成工程は，Ｓｉ2 Ｈ6 −Ｇｅ
Ｆ4 系反応性熱ＣＶＤプロセスであることを特徴とする
多結晶半導体薄膜の製造方法。 - 【請求項４】 請求項１記載の多結晶半導体薄膜の製造
方法において，前記基板面は，ガラス面，シリコンウェ
ハ面，及びシリコン酸化膜の内の少なくとも１種から形
成されていることを特徴とする多結晶半導体薄膜の製造
方法。 - 【請求項５】 請求項１記載の多結晶半導体薄膜の製造
方法において，前記多結晶半導体薄膜は９５％以上のシ
リコンと残部Ｇｅから実質的になることを特徴とする多
結晶半導体薄膜の製造方法。 - 【請求項６】 請求項１記載の多結晶半導体薄膜の製造
方法において，多結晶半導体薄膜の成長過程で反応圧力
を制御することで，核発生密度を制御することを特徴と
する多結晶半導体薄膜の製造方法。 - 【請求項７】 請求項６記載の多結晶半導体薄膜の製造
方法において，前記反応圧力は，０．５〜０．８Ｔｏｒ
ｒであり，前記核発生密度は，４Ｅ＋９〜２Ｅ＋１１
（ｃｍ-2）であることを特徴とする多結晶半導体薄膜の
製造方法。 - 【請求項８】 請求項１記載の多結晶半導体薄膜の製造
方法において，多結晶半導体薄膜の成長過程で反応圧力
を制御することで，発生する核の面配向を制御し，２次
的な結晶成長が最も起こりやすい（１１１）優先配向に
コントロールすることを特徴とする多結晶半導体薄膜の
製造方法。 - 【請求項９】 請求項８記載の多結晶半導体薄膜の製造
方法において，前記反応圧力は，０．５〜０．８Ｔｏｒ
ｒであることを特徴とする多結晶半導体薄膜の製造方
法。 - 【請求項１０】 請求項１記載の多結晶半導体薄膜の製
造方法において，多結晶半導体薄膜の成長過程で反応圧
力を制御することで，発生した核を選択的に成長させる
ことを特徴とする多結晶半導体薄膜の製造方法。 - 【請求項１１】 請求項１０記載の多結晶半導体薄膜の
製造方法において，前記反応圧力は，０．５〜０．８Ｔ
ｏｒｒであることを特徴とする多結晶半導体薄膜の製造
方法。 - 【請求項１２】 請求項１記載の多結晶半導体薄膜の製
造方法において，多結晶半導体薄膜の成長過程で反応圧
力を制御することで，ＣＶＤで形成した多結晶半導体薄
膜の面配向を（１１１）優先配向とすることを特徴とす
る多結晶半導体薄膜の製造方法。 - 【請求項１３】 請求項１２記載の多結晶半導体薄膜の
製造方法において，前記反応圧力は，０．５〜０．８Ｔ
ｏｒｒであることを特徴とする多結晶半導体薄膜の製造
方法。 - 【請求項１４】 請求項１記載の多結晶半導体薄膜の製
造方法を備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09522398A JP3266185B2 (ja) | 1998-03-25 | 1998-03-25 | 多結晶半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09522398A JP3266185B2 (ja) | 1998-03-25 | 1998-03-25 | 多結晶半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274080A true JPH11274080A (ja) | 1999-10-08 |
| JP3266185B2 JP3266185B2 (ja) | 2002-03-18 |
Family
ID=14131759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09522398A Expired - Fee Related JP3266185B2 (ja) | 1998-03-25 | 1998-03-25 | 多結晶半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3266185B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026253A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2009147388A (ja) * | 2009-03-30 | 2009-07-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US8026535B2 (en) | 2007-03-22 | 2011-09-27 | Hitachi, Ltd. | Thin film transistor and organic electroluminescence display using the same |
-
1998
- 1998-03-25 JP JP09522398A patent/JP3266185B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026253A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US8026535B2 (en) | 2007-03-22 | 2011-09-27 | Hitachi, Ltd. | Thin film transistor and organic electroluminescence display using the same |
| JP2009147388A (ja) * | 2009-03-30 | 2009-07-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3266185B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| US6835608B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| JP2001007024A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| JPH03187215A (ja) | シリコン薄膜の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JP2638869B2 (ja) | 半導体素子の製造方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| CN100413016C (zh) | 多晶硅薄膜的制造方法 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| KR100222913B1 (ko) | 다결성 규소박막의 제조방법 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| KR20040061795A (ko) | 다결정 실리콘 박막 제조 방법 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |