[go: up one dir, main page]

JPS628572A - 半導体層の形成方法 - Google Patents

半導体層の形成方法

Info

Publication number
JPS628572A
JPS628572A JP60147939A JP14793985A JPS628572A JP S628572 A JPS628572 A JP S628572A JP 60147939 A JP60147939 A JP 60147939A JP 14793985 A JP14793985 A JP 14793985A JP S628572 A JPS628572 A JP S628572A
Authority
JP
Japan
Prior art keywords
region
concentration region
high concentration
low concentration
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60147939A
Other languages
English (en)
Inventor
Hisao Hayashi
久雄 林
Takashi Noguchi
隆 野口
Takefumi Ooshima
大嶋 健文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60147939A priority Critical patent/JPS628572A/ja
Publication of JPS628572A publication Critical patent/JPS628572A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体層の形成方法に関し、特に多結晶シリ
コン層の結晶性を改善して高性能のトランジスタを形成
するのに好適な半導体層の形成方法である。
〔発明の概要〕
この発明は基板上に形成する半導体層において、高濃度
領域と低濃度領域を相接するように形成し、熱処理を施
して低濃度領域の結晶粒径の成長を利用して高濃度領域
の結晶粒径を大きく成長させることにより、キャリアの
移動度を向上させるものである。
〔従来の技術−〕
絶縁基板上に多結晶シリコン層を薄く被着形成し、該多
結晶シリコン層にTPT (薄膜トランジスタ)を形成
する半導体集積回路が知られている。
このような基板上に形成するTPTは、多結晶シリコン
層にそれぞれソース領域、ドレイン領域、チャンネル形
成領域が形成され、更にゲート電極等を被着形成して電
界効果型トランジスタとして動作するようになっている
〔発明が解決しようとする問題点〕
TPTを高性能化するための一手段として、キャリアの
移動度の向上がある。しかしながら、多結晶シリコンを
用いたTPTは、特に単結晶シリコンを用いた場合に比
較して、キャリアの移動度が小さく高速動作できない等
の欠点を有している。
これは主に多結晶シリコン層の結晶粒径すなわちグレイ
ンサイズは小さく、さらに結晶粒径は均一でなく大小の
粒径が混在するためであり、結果としてキャリアの移動
度が劣化することになる。
このような多結晶シリコンを用いたTFTの問題を改善
する一つの方法として、多結晶シリコン層にSi+イオ
ン等の中性イオンを打ち込んで、該多結晶シリコン層を
非晶質化して後、アニール等の熱処理を施して再結晶化
させる方法が知られている。しかし、この方法による多
結晶シリコン層の結晶性の改善には、再結晶化の過程が
ランダム核の発生に基づくものであるため、結晶粒径の
成長に限界があり、集積回路の高速動作の傾向に追従で
きない面がある。
そこで、本発明は上述の問題点に鑑み、多結晶半導体層
の結晶粒径を成長させ、キャリアの高移動度を実現する
半導体層の形成方法を提供することを目的とする。
〔問題点を解決するための手段〕 基板上に形成した半導体層において、選択的に中性イオ
ンを低濃度に注入した低濃度領域と、該低濃度領域に接
して中性イオンを高濃度に注入した高濃度領域を形成し
た後、熱処理を行うことによって上記低濃度領域の成長
した結晶粒径を種として上記高濃度領域の結晶粒径の成
長を行う半導体層の形成方法により上述の問題点を解決
する。
〔作用〕
多結晶シリコン層に中性イオンを選択的に注入し、当該
多結晶シリコン層を非晶質化する。更に該非晶質化され
た多結晶シリコン層を固相成長させ当該多結晶シリコン
層を再結晶化する。この場合において、多結晶シリコン
層は、低濃度にイオン注入された低濃度領域と高濃度に
イオン注入された高濃度領域が接して形成されているた
め、低濃度領域の成長した結晶粒径を種(シード)とし
て高濃度領域の結晶粒径を横方向固相成長させることが
できる。さらに、上記再結晶化の速度はイオン注入のド
ーズ量に依存し、低濃度の場合は再結晶化が速(、一方
高濃度の場合は再結晶化が遅い。従って、低濃度領域の
結晶粒径を種(シード)として高濃度領域の結晶粒径を
固相成長させるときは、当該高濃度領域の結晶粒径を大
きくすることができる。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の半導体層の形成方法は、絶縁基板上に半導体
層として多結晶シリコン層を被着形成し、この多結晶シ
リコン層にイオン注入によって低濃度の不純物領域と高
濃度の不純物領域を形成して、固相成長により結晶粒径
(グレインサイズ)を大きくするものである。そして、
このように結晶粒径を大きくした半導体層を例えばTP
T (薄膜トランジスタ)のチャンネル形成領域等に用
いることにより、高速動作を可能とするデバイスにする
ことができる。
以下、工程順に従って説明する。
(a)  先ず、第1図aに示すように、石英ガラス等
の絶縁基板1の全面に、LP−CVD法(減圧CVD法
)により半導体層として多結晶シリコン層2を約800
人程度の膜厚で被着する。
(b)  続いて、第1図すに示すように、多結晶シリ
コン層2を被着した面に対して低濃度の中性イオンの注
入を行う。中性イオンは例えばSt”イオンを用いて行
うことができ、注入のエネルギーを例えば40 k e
 V、ドーズ量を例えば8×IQ”cm”にすることが
できる。このように多結晶シリコン層2に対して中性イ
オンを注入することにより、当該多結晶シリコン層2を
非晶質化し、更に当該多結晶シリコンN2を低濃度領域
5とする。
(c)  低濃度のイオン注入を行った後、第1図Cに
示すように、多結晶シリコン層2即ち低濃度領域5の全
面にフォトレジスト3を塗布し、選択露光及び現像を行
って該フォトレジスト3をパターン形成する。このパタ
ーン形成は、後の工程においてTPTのチャンネル形成
領域となる部分の多結晶シリコン層2を露出するように
形成される。
このパターン形成後、該パターン形成されて開口された
開口部3aを介して、高濃度の中性イオンの注入を行う
。この場合の中性イオンは、上記低濃度の中性イオンの
注入と同様に例えばSI+イオンを用いて行うことがで
き、たとえば注入のエネルギーを40keV、ドーズ量
を5 X 10 ” cm°2にすることができる。こ
のように高濃度にイオン注入した領域4は、イオン注入
による衝撃によりさらに非晶質化され、後述するように
相接する高濃度領域4と低濃度領域の再結晶の速度の相
違から結晶粒径を大きく°シ、当該領域4のキャリアの
移動度を大きくすることができる。尚、フォトレジスト
3はイオン注入後除去する。
以上の工程によって、絶縁基板1上の多結晶シリコン層
2に低濃度領域5と高濃度領域4を形成することができ
るが、上述した工程の順序を替えることによっても絶縁
基板l上の多結晶シリコン層2に低濃度領域5と高湯度
領域4を形成することができる。尚、工程の説明は、第
2図a〜第2図Cを参照しながら行うが、指示符号は第
1図a〜第1図Cに用いた指示符号と同じ指示符号を用
いている。
(a)  先ず、第2図aに示すように、石英ガラス等
の絶縁基板1の全面に、LP=CVD法(減圧CVD法
)により半導体層として多結晶シリコン層2を約800
人程度の膜厚で被着する。
(b)  このように多結晶シリコン層2を絶8を基板
1の全面に被着形成後、第2図すに−示すように、全面
にフォトレジスト3を塗布し、パターン形成して、当該
フォトレジスト3をイオン注入のマスクとして使用する
。上記パターン形成は、後の工程でTPTのチャンネル
形成領域となる部分の多結晶シリコン層2を露出するよ
うに形成される。
このフォトレジスト3のパターン形成に続いて、該パタ
ーン形成されて開口された開口部3aを介して、高濃度
の中性イオンの注入を行う。この場合の中性イオンは、
上記第1図Cに示す工程と同様に例えばSi+イオンを
用いて行うことができ、たとえば注入のエネルギーを4
0keV、ドーズ量を5X10’c+n’にすることが
できる。このように高濃度にイオン注入した領域4は、
イオン注入による衝撃によりさらに非晶質化され、後述
するように再結晶の速度の相違から結晶粒径を大きくし
、当該領域4のキャリアの移動度を大きくすることがで
きる。
(c)  高濃度領域4を形成後、第2図Cに示すよう
に、上記フォトレジスト3を除去して、当該高濃度領域
4に接し当該高濃度領域4の結晶粒径の成長の種として
機能させるように多結晶シリコン層2に対して低濃度の
イオン注入を行う。このイオン注入は、例えばSi+イ
オンを用いて行うことができ、注入のエネルギーを例え
ば40ke■、ドーズ量を例えば8XIQ”cm4にす
ることができ・る。このように多結晶シリコン層2に対
して中性イオンを注入することにより、該多結晶シリコ
ン層2を非晶質化し、更に低濃度領域5とする。
以上の工程により、多結晶シリコン層2に低濃度領域5
と高濃度領域4を選択的に形成する。高濃度領域4は低
濃度領域5に接するように形成され、この高濃度領域4
は、好ましくはTPTのチャンネル形成領域として用い
られる。
次に、上述した低濃度領域5と高濃度領域4を選択的に
形成した後に行う固相成長の工程について、第3図を参
照しながら説明する。
上述した低濃度領域5と高濃度領域4は、それぞれイオ
ン注入により非晶質化されている。このように非晶質化
されている場合には、熱処理による固相成長を大きくす
ることができる。そして、本実施例の場合は、上記低濃
度領域5の結晶粒径の成長を種(シード)として高濃度
領域4の結晶粒径を大きくすることができる。すなわち
、上記低濃度領域5の固相成長による結晶粒径は、一度
非晶質化されているため通常の再結晶工程の結晶粒径よ
り大きくすることができる。そして、上記高濃度領域4
は、この低濃度領域5に相接して形成されており、上記
低濃度領域5の大きく成長した結晶粒径を種として、横
方向の固相成長によって一層大きく結晶粒径を成長させ
ることができる。
そして、この場合の再結晶化の速度はイオン注入のドー
ズ量に依存し、低濃度の場合は再結晶化が速く、一方高
濃度の場合は再結晶化が遅い。このため高濃度領域4の
方が再結晶化が遅く、高濃度領域4の再結晶化と低濃度
領域5の再結晶化との時間的な差によって、上記低濃度
領域5の結晶粒径の成長を種とする高濃度領域4の結晶
粒径の成長は、さらに大きく成長することができる。こ
のように高濃度領域4の結晶粒径を大きくした場合には
、キャリアの走行に対するエネルギーバリアが小さくな
り、キャリアの移動度が向上することになる。
このように高濃度領域4の結晶粒径を大きくすることの
できる固相成長は、例えば、窒素雰囲気で、約600℃
、30〜100時間かけて行うことにより得ることがで
きる。
上述したように本実施例の半導体層の形成方法は、低濃
度領域の結晶粒径の成長を種として高濃度領域の結晶粒
径を大きくすることができる。そして、高濃度領域は、
例えばTPTのギャンネル形成領域として用いることが
でき、結晶粒径の大きい領域をチャンネル形成領域とす
るデバイスは、高速動作を可能とする等の優れた特性を
有することになる。このようなTPTの一例を第4図を
参照しながら説明する。
本発明を適用したTPTは、第4図に示すように、先ず
、石英ガラス等の絶縁基板11上に、多結晶シリコン層
を被着形成し選択的イオン注入及び固相成長を経て形成
された低濃度領域12.13と高濃度領域14が相接す
るように形成され、この高濃度領域14はチャンネル形
成領域となっている。該高濃度領域14上にはゲート絶
縁膜15を介してゲート電極16が被着形成され、更に
これら被覆する例えばPSG (リン・シリケートガラ
ス)等の保護膜17が形成され、上記ソース・ドレイン
として機能する低濃度領域12.13に接続するAN電
極18.18が形成されている。
このようなTFTは、FETとして動作するが、チャン
ネル形成領域である高濃度領域14は、結晶粒径が大き
く成長しているため、この高濃度領域14においてキャ
リアの移動度が高く、従って、高速な動作を行うことが
できる。また、上記ソース・ドレインとして機能する低
濃度領域12.13も結晶粒径が大きいため、キャリア
の移動度が高く、高速動作に適している。
尚、上述した実施例においては、高濃度領域と低濃度領
域の形成のため、イオン注入のドーズ量を変えてこれら
領域を形成したが、イオン注入のドーズ量を変えるので
はなく、打ち込みのエネルギーを変えることによっても
、同様の効果を得ることができる。
〔発明の効果〕
本発明の半導体層の形成方法は、選択的なイオン注入に
より高濃度領域の結晶粒径を大きくすることができ、該
高濃度領域のキャリアの高移動度を実現することができ
る。従って、本発明をデバイスの製造工程に適用するこ
とによって、高速動作可能な優れたデバイスを提供する
ことができる。
【図面の簡単な説明】
第1図a〜第1図Cは本発明に係る半導体層の形成方法
の一実施例を工程順に示す概略断面図であり、第2図a
〜第2図Cは実施例の他の工程順の例を示す概略断面図
であり、第3図は本発明に係る固相成長の工程における
概略断面図であり、第4図は本発明の詳細な説明するT
PTの概略断面図である。 1・・・絶縁基板 2・・・多結晶シリコン層 3・・・フォトレジスト 4・・・高濃度領域 5・・・低濃度領域 特 許 出 願 人  ソニー株式会社代理人   弁
理士     小泡 見回         田村榮− pony El城着 第1図a イ&El康めイオン注入 第1図b f17シ棗環のイオン庄λ 第1図C

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成した半導体層において、選択的に中性イオ
    ンを低濃度に注入した低濃度領域と、該低濃度領域に接
    して中性イオンを高濃度に注入した高濃度領域を形成し
    た後、熱処理を行うことによって上記低濃度領域の成長
    した結晶粒径を種として上記高濃度領域の結晶粒径の成
    長を行う半導体層の形成方法。
JP60147939A 1985-07-05 1985-07-05 半導体層の形成方法 Pending JPS628572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60147939A JPS628572A (ja) 1985-07-05 1985-07-05 半導体層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60147939A JPS628572A (ja) 1985-07-05 1985-07-05 半導体層の形成方法

Publications (1)

Publication Number Publication Date
JPS628572A true JPS628572A (ja) 1987-01-16

Family

ID=15441475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60147939A Pending JPS628572A (ja) 1985-07-05 1985-07-05 半導体層の形成方法

Country Status (1)

Country Link
JP (1) JPS628572A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868140A (en) * 1985-06-18 1989-09-19 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH06212739A (ja) * 1993-01-11 1994-08-02 Shinichi Kaneko 隅棟要素

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868140A (en) * 1985-06-18 1989-09-19 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH06212739A (ja) * 1993-01-11 1994-08-02 Shinichi Kaneko 隅棟要素

Similar Documents

Publication Publication Date Title
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
JPS6246989B2 (ja)
JPH0629320A (ja) 薄膜トランジスタの製造方法
JPS643045B2 (ja)
JPS63122176A (ja) 半導体装置とその製造方法
JPH08102543A (ja) 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JPH0691109B2 (ja) 電界効果型トランジスタの製造方法
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JPH04139728A (ja) 多結晶電界効果トランジスタの製造方法
JPS628572A (ja) 半導体層の形成方法
US6346462B1 (en) Method of fabricating a thin film transistor
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
JPS58178565A (ja) 半導体装置およびその製造方法
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JP2000021782A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法
JP2687393B2 (ja) 半導体装置の製造方法
JPS61187274A (ja) 薄膜トランジスタの製造方法
JP2645663B2 (ja) 薄膜半導体装置とその製造方法
JPS62122172A (ja) 半導体装置の製造方法
JP2565192B2 (ja) 半導体装置の製造方法
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPS628516A (ja) 半導体薄膜の熱処理方法
KR970003805A (ko) 반도체소자 제조방법
JPH03200319A (ja) 多結晶シリコンの形成方法
JPS5825222A (ja) 半導体装置の製造方法