[go: up one dir, main page]

JPH05217824A - 半導体ウエハ及びその製造方法 - Google Patents

半導体ウエハ及びその製造方法

Info

Publication number
JPH05217824A
JPH05217824A JP4040603A JP4060392A JPH05217824A JP H05217824 A JPH05217824 A JP H05217824A JP 4040603 A JP4040603 A JP 4040603A JP 4060392 A JP4060392 A JP 4060392A JP H05217824 A JPH05217824 A JP H05217824A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
porous
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4040603A
Other languages
English (en)
Inventor
Mamoru Miyawaki
守 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4040603A priority Critical patent/JPH05217824A/ja
Priority to EP93101415A priority patent/EP0553854A3/en
Publication of JPH05217824A publication Critical patent/JPH05217824A/ja
Priority to US08/173,947 priority patent/US5374329A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 デバイスとした時に、絶縁層１２ａ，１２ｂ
上の単結晶半導体層１３ａ，１３ｂを縦方向に利用でき
る半導体ウエハを容易に製造する。 【構成】 多孔質単結晶半導体の仮基板１４上に単結晶
半導体層１３ａ（又は１３ｂ）をエピタキシャル成長さ
せ、この単結晶半導体層１３ａ（又は１３ｂ）を基体１
１の積層面に貼り合わせて仮基板１４をエッチング除去
することで単結晶半導体層１３ａ，１３ｂを積層する。 【効果】 単結晶半導体層１３ａ，１３ｂを絶縁層１２
ａ，１２ｂを介して積層した半導体ウエハが容易に製造
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子デバイス、集積回
路の形成等に使用される半導体ウエハ及びその製造方法
に関する。更に詳しくは、特に単結晶半導体層を有する
半導体ウエハ及びその製造方法に関する。
【０００２】
【従来の技術】絶縁層上への薄膜化した単結晶半導体層
の形成は、シリコンオンインシュレーター（ＳＯＩ）技
術として広く知られ、ＳＯＩ構造のウエハから得られる
デバイスは、通常のＳｉ集積回路に用いられるバルク単
結晶Ｓｉウエハから得られるデバイスでは到達し得ない
数々の優位点を持っていることから、多くの研究がなさ
れている。特に最近の試みは次の３つに大別される。
【０００３】（１）単結晶Ｓｉ基体の表面を酸化した
後、このＳｉＯ2 層に部分的に窓を開けて単結晶Ｓｉ基
体を部分的に露出させ、当該部分をシードとして単結晶
Ｓｉを横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
単結晶Ｓｉ層を形成する方法。
【０００４】（２）単結晶Ｓｉ基体そのものを活性層と
して利用するもので、単結晶Ｓｉ基体の表面に単結晶Ｓ
ｉ層を残してその下部にＳｉＯ2 層を形成する方法。
【０００５】（３）単結晶Ｓｉ基体上へ単結晶Ｓｉのエ
ピタキシャル成長を行った後に絶縁分離を行う方法。
【０００６】
【発明が解決しようとする課題】しかしながら、上記い
ずれのＳＯＩ技術も、絶縁層上に単層の単結晶半導体層
を得るものでしかなく、いずれも絶縁層上の単結晶半導
体層を平面的に利用したデバイスを得るものとなってい
る。
【０００７】本発明は、このような現状に鑑み、絶縁層
上の単結晶半導体層を立体的、特に縦方向に利用できる
ウエハを提供すると共に、当該ウエハを容易に得られる
ようにすることを目的とする。
【０００８】
【課題を解決するための手段及び作用】このために請求
項１の発明では、基体上に、複数の非多孔質単結晶半導
体層が絶縁層を介して積層されている半導体ウエハとし
ているものである。また、請求項２の発明では、多孔質
単結晶半導体の仮基体上に単結晶半導体層を形成した積
層中間体の単結晶半導体層面を基体の表面に貼り合わせ
た後、仮基体をエッチング除去し、更にこのエッチング
除去面に絶縁層を設けた後、更にこの絶縁層上に上記と
同様にして積層中間体の張り合せとその仮基体のエッチ
ング除去を行うこととしているものである。
【０００９】本発明に係る半導体ウエハの例としては、
図１及び図２に示されるものが挙げられる。
【００１０】図中、１は基体、２ａ，２ｂは絶縁層、３
ａ，３ｂは単結晶半導体層である。
【００１１】図１の半導体ウエハと図２の半導体ウエハ
の相違は、絶縁層２ａの有無で、基体１が十分な絶縁性
を有している絶縁基板場合、図２に示されるように絶縁
層２ａは不要であるが、それ以外の場合には図１のよう
に基体１と単結晶半導体層３ａとの間に適宜の絶縁層２
ａを設けることが好ましい。このように基体１上に絶縁
層２ａ（２ｂ）を介在させて単結晶半導体層３ａ，３ｂ
を設けると、例えばＣＭＯＳ構成を縦方向にとることも
可能になり、単結晶半導体層３ａ，３ｂを立体的に利用
して、より高度の高集積化を図ることが可能となる。
【００１２】単結晶半導体層３ａ，３ｂの材質として
は、特に限定されるものではないが、形成の容易性か
ら、単結晶Ｓｉ又はＧａＡｓ系ＩＩＩ−Ｖ族単結晶半導
体が好ましい。また、単結晶Ｓｉを単結晶半導体層３
ａ，３ｂとした場合、絶縁層２ａ（２ｂ）はＳｉＯ2 と
するとその形成が容易であるが、これ以外の絶縁体であ
ってもよい。
【００１３】各部の材質の具体的な組み合わせ例ととし
ては次のような組み合わせが挙げられる。
【００１４】（１）図１の場合（基体１／絶縁層２ａ／
単結晶半導体層３ａ／絶縁層２ｂ／単結晶半導体層３
ｂ） Ａ：単結晶Ｓｉ／ＳｉＯ2 ／単結晶Ｓｉ／ＳｉＯ2 ／単
結晶Ｓｉ Ｂ：単結晶Ｓｉ／ＳｉＯ2 ／単結晶Ｓｉ／ＳｉＯ2 以外
の絶縁体／単結晶Ｓｉ Ｃ：単結晶Ｓｉ／ＳｉＯ2 以外の絶縁体／単結晶Ｓｉ／
ＳｉＯ2 ／単結晶Ｓｉ Ｄ：単結晶Ｓｉ／ＳｉＯ2 以外の絶縁体／単結晶Ｓｉ／
ＳｉＯ2 以外の絶縁体／単結晶Ｓｉ ＳｉＯ2 以外の絶縁体としては、例えばＳｉＮやＳｉＯ
2 −ＳｉＮ−ＳｉＯ2を挙げることができる。特に単結
晶半導体層３ａ，３ｂ間に設ける絶縁層２ａの材質を適
宜選択することにより、単結晶半導体層３ａ，３ｂ間の
誘電率やストレスの調整を行うことができ、容量カップ
リングの調整及び歪みの緩和を図ることができる。ま
た、上記例における単結晶Ｓｉは、ＧａＡｓ系ＩＩＩ−
Ｖ族単結晶半導体に置き換えることもできる。
【００１５】（２）図２の場合（基体１／単結晶半導体
層３ａ／絶縁層２ｂ／単結晶半導体層３ｂ） Ｅ：石英ガラス／単結晶Ｓｉ／ＳｉＯ2 ／単結晶Ｓｉ Ｆ：石英ガラス／単結晶Ｓｉ／ＳｉＯ2 以外の絶縁体／
単結晶Ｓｉ 単結晶Ｓｉの代わりにＧａＡｓ系ＩＩＩ−Ｖ族単結晶半
導体を用いることもできるのは上記（１）の場合と同様
である。また、基体１としてはホウケイ酸ガラス等でも
よいが、石英ガラスより絶縁性が劣るため、この場合に
は図１のように絶縁層２ａを設けることが好ましい。
【００１６】また、図１及び図２では２層の単結晶半導
体層３ａ，３ｂを設けたものとなっているが、本発明は
これに限定されるものではなく、３層以上の単結晶半導
体層３ａ，３ｂ，……を絶縁層２ｂ，……を介して積層
したものでもよい。
【００１７】次に、上記半導体ウエハの製造方法を説明
する。尚、以下の説明は単結晶Ｓｉ層を積層する場合を
中心にして説明するが、前述した通り、本発明は単結晶
半導体層３ａ，３ｂとしてこの単結晶Ｓｉを用いたもの
に限定されるものではない。
【００１８】図３（ａ）に示されるように、単結晶Ｓｉ
板を用意し、その全部を多孔質化して多孔質単結晶Ｓｉ
の仮基体１４とし、その表面に単結晶Ｓｉをエピタキシ
ャル成長させて単結晶Ｓｉ層１３ａを形成する。
【００１９】上記多孔質単結晶Ｓｉの仮基体１４には、
透過型顕微鏡による観察によれば、平均約６００Å程度
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と半分以下になるにも拘らず、その単結晶性は維持され
ており、その表面に単結晶Ｓｉをエピタキシャル成長さ
せることも可能である。
【００２０】但し、１０００℃以上では内部の孔の再配
列が起こり、増速エッチングの特性が損なわれる。この
ため、単結晶Ｓｉのエピタキシャル成長には、分子線エ
ピタキシャル成長法、プラズマＣＶＤ法、熱ＣＶＤ法、
光ＣＶＤ法、バイアス・スパッタ法、液晶成長法等の低
温成長が好適とされる。
【００２１】ここで、Ｐ型単結晶Ｓｉを多孔質化した後
に単結晶Ｓｉをエピタキシャル成長させる方法について
説明する。
【００２２】まず単結晶Ｓｉの板を用意し、これをＨＦ
溶液を用いた陽極化成法によって多孔質化する。
【００２３】単結晶Ｓｉの密度は２．３３ｇ／ｃｍ2 で
あるが、多孔質単結晶Ｓｉの密度はＨＦ溶液の濃度を２
０〜５０％に変化させることで０．６〜１．１ｇ／ｃｍ
2 に変化させることができる。この多孔質単結晶Ｓｉ
は、下記の理由により、Ｐ型単結晶Ｓｉに形成されやす
い。
【００２４】多孔質単結晶Ｓｉは、１９５６年に半導体
の電解研磨の研究過程で発見された。また、陽極化成に
おける単結晶Ｓｉの溶解反応の研究から、ＨＦ溶液中の
単結晶Ｓｉの陽極反応には正孔が必要であり、その反応
は次のようであることが報告されている。
【００２５】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここでｅ+ 及びｅ- は夫々正孔と電子を表わしている。
また、ｎ及びλは夫々単結晶Ｓｉの１原子が溶解するた
めに必要な正孔の数であり、ｎ＞２又はλ＞４なる条件
が満たされた場合に多孔質単結晶シリコンが形成される
としている。
【００２６】以上のことから、正孔の存在するＰ型単結
晶Ｓｉは多孔質化されやすいといえる。この多孔質化に
おける選択性は既に実証されている事項である。
【００２７】一方、高濃度Ｎ型単結晶Ｓｉも多孔質化さ
れ得ることが報告されている。従って、Ｐ型、Ｎ型の別
にこだわらずに多孔質化を行うことができる。
【００２８】単結晶Ｓｉを陽極化成によって多孔質化す
る条件の一例を以下に示す。尚、陽極化成によって形成
する多孔質Ｓｉの出発材料は、て単結晶Ｓｉに限定され
るものではなく、他の結晶構造のＳｉでも可能である。
【００２９】印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間：２．４（時間） 多孔質単結晶Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６％ このようにして形成した多孔質単結晶Ｓｉの仮基体１４
の上に単結晶Ｓｉをエピタキシャル成長させて、薄膜状
の単結晶Ｓｉ層１３ａを形成する。単結晶Ｓｉ層１３ａ
の厚さは、好ましくは５０μｍ以下、更に好ましくは２
０μｍ以下である。
【００３０】次に、図３（ｂ）に示されるように、仮基
体１４上の単結晶Ｓｉ層１３ａの表面を基体１１に貼り
合わせる。この貼り合わせは、単結晶Ｓｉ層１３ａの表
面を酸化させてＳｉＯ2 層１２ａを形成した後行うこと
が好ましい。これは、例えば基体１１としてホウケイ酸
ガラス板を用いた場合でも、単結晶Ｓｉ層１３ａの下地
界面により発生する界面準位は上記ガラス界面に比べて
酸化膜界面の方が準位を低くでき、電子デバイスの特性
を著しく向上させることができるためである。また、後
述する選択エッチングにより仮基板１４をエッチング除
去した単結晶Ｓｉ層１３ａのみを基体１１に貼り合わせ
たり、基体１１が単結晶Ｓｉである時は、その表面を酸
化させてＳｉＯ2 層１２ａとすることもできる。
【００３１】貼り合わせは、夫々の表面を洗浄後に室温
で接触させるだけで、ファンデンワールス力によって、
簡単には剥すことができない程に密着させることができ
るが、これを更に２００〜９００℃、好ましくは６００
〜９００℃の温度で窒素雰囲気下で熱処理し、完全に貼
り合わせることが好ましい。
【００３２】上記貼り合わせた仮基体１４と基体１１全
体に、図３（ｃ）に示されるようにＳｉ3 Ｎ4 層１５を
エッチング防止膜として堆積し、仮基体１４表面のＳｉ
3 Ｎ4 層１５のみを除去する。このＳｉ3 Ｎ4 層１５の
代わりにアピゾンワックスを用いてもよい。
【００３３】その後、多孔質単結晶Ｓｉの仮基体１４を
全部エッチング等の手段で除去することにより、図３
（ｄ）に示されるような１層の単結晶Ｓｉ層１３ａを有
する基体１１が得られる。
【００３４】多孔質単結晶Ｓｉは、その内部に多量の空
隙が形成されているために、密度が半分以下に減少して
いる。その結果、体積に比べて表面積が飛躍的に増大
し、その化学エッチング速度は通常の単結晶層のエッチ
ング速度に比べて著しく増速される。従って、単結晶Ｓ
ｉと多孔質単結晶Ｓｉの両者にエッチング作用を有する
エッチング液を使用することも可能であるが、単結晶Ｓ
ｉに対してはエッチング作用が弱いか持たず、多孔質単
結晶Ｓｉを重点的にエッチングできるエッチング液を用
いることが好ましい。
【００３５】単結晶Ｓｉに対してはエッチング作用を持
たず、多孔質単結晶Ｓｉのみを選択エッチング可能なエ
ッチング液としては、弗酸、フッ化アンモニウム（ＮＨ
4 Ｆ）やフッ化水素（ＨＦ）等のバッファード弗酸、過
酸化水素水を加えた弗酸又はバッファード弗酸の混合
液、アルコールを加えた弗酸又はバッファード弗酸の混
合液、過酸化水素水とアルコールとを加えた弗酸又はバ
ッファード弗酸の混合液が好適に用いられる。これらの
溶液に単結晶Ｓｉ層１３ａを形成した仮基体１４又はこ
の仮基体１４と基体１１を貼り合わせたものを湿潤させ
てることでエッチングを行うことができる。
【００３６】エッチング速度は、弗酸、バッファード弗
酸、過酸化水素水の溶液濃度及び温度に依存する。過酸
化水素水を添加することによって、Ｓｉの酸化を増速
し、反応速度を無添加に比べて増速することができ、更
に過酸化水素水の比率を変えることで、その反応速度を
制御することができる。また、アルコールを添加するこ
とにより、エッチングによる反応生成気体の気泡を瞬時
にエッチング表面から撹拌除去でき、均一に効率よく多
孔質単結晶Ｓｉをエッチングすることができる。
【００３７】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して好ましくは１〜９５重量％、より好まし
くは１〜８５重量％、更に好ましくは１〜７０重量％の
範囲で設定される。バッファード弗酸中のＮＨ4 濃度
は、エッチング液に対して好ましくは１〜９５重量％、
より好ましくは５〜９０重量％、更に好ましくは５〜８
０重量％の範囲で設定される。
【００３８】ＨＦ濃度は、エッチング液に対して好まし
くは１〜９５重量％、より好ましくは５〜９０重量％、
更に好ましくは５〜８０重量％の範囲で設定される。
【００３９】Ｈ2 Ｏ2 濃度は、エッチング液に対して好
ましくは１〜９５重量％、より好ましくは５〜９０重量
５、更に好ましくは１０〜８０重量％で、上記過酸化水
素水の効果を奏する範囲で設定される。
【００４０】アルコール濃度は、エッチング液に対して
好ましくは８０重量％以下、より好ましくは６０重量％
以下、更に好ましくは４０重量％以下で、かつ上記アル
コールの効果を奏する範囲で設定される。尚、アルコー
ルとしては、エチルアルコールの他、イソプロピルアル
コール等、製造工程等の実用上差し支えがなく、更に上
記アルコールの添加効果を望むことができるものであれ
ばよい。
【００４１】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、更に好ましくは５〜６０℃の範囲
で設定される。
【００４２】更に本発明では、図３（ｅ）に示されるよ
うに、上述のようにして得た１層の単結晶Ｓｉ層１３ａ
を有する基体１１の単結晶Ｓｉ層１３ａ面に、上記と同
様にして作成した単結晶Ｓｉ層１３ｂを有する仮基体１
１の単結晶Ｓｉ層１３ｂを同様にして貼り付ける。この
貼り付けに際しては、単結晶Ｓｉ層１３ａ又は１３ｂの
表面をあらかじめ酸化させたＳｉＯ2 層１２ｂを介在さ
せて行う。そして、その後前述と同様にして仮基体１４
をエッチング除去することで、図１に示されるものと同
様な半導体ウエハを得ることができる。尚、ＳｉＯ2 層
１２ａを設けずに上記作業を行えば図２に示されるもの
と同様な半導体ウエハとなり、更に同様な積層作業を繰
り返すことにより３層以上の単結晶Ｓｉ層を積層できる
ことは容易に理解されるところである。
【００４３】また、上述の説明では、単結晶Ｓｉ板の全
部を多孔質化して仮基体１４としているが、単結晶Ｓｉ
板の片側表面のみを多孔質化して仮基体１４とすること
もできる。この場合、単結晶Ｓｉのエピタキシャル成長
は、勿論この多孔質化した表面に行う。単結晶Ｓｉ層１
３ａ（１３ｂ）を形成したこの仮基体１４と基体１１を
貼り合わせた後の仮基体１４の除去は、仮基体１４の未
多孔質化部分を研磨除去した後、多孔質化した部分を前
述と同様にしてエッチング除去すればよい。
【００４４】上述の単結晶Ｓｉではなく、ＧａＡｓ系Ｉ
ＩＩ−Ｖ族単結晶半導体を用いる場合は次のようにして
容易に積層を行うことができる。
【００４５】まず、上述と同様にして、単結晶Ｓｉ層を
有する仮基体を作成し、この仮基体の単結晶Ｓｉ層上に
ＧａＡｓ系ＩＩＩ−Ｖ族単結晶半導体をエピタキシャル
成長させる。そして、この仮基体のＧａＡｓ系ＩＩＩ−
Ｖ族単結晶半導体面を前述と同様にして基体又は絶縁層
上に貼り合わせ、仮基体及び単結晶Ｓｉ層をエッチング
等によって除去することでＧａＡｓ系ＩＩＩ−Ｖ族単結
晶半導体層を積層することができる。
【００４６】これまで説明したような製造方法によれ
ば、図４に示されるように、基体２１の両面に単結晶半
導体層２３ａ，２３ｂを有する半導体ウエハを得ること
も容易である。図４（ａ）は基体２１の両面に夫々絶縁
層２２ａ，２２ｂを介して単結晶半導体層２３ａ，２３
ｂを形成したもの、同（ｂ）は絶縁性の基体２１の両面
に直接単結晶半導体層２３ａ，２３ｂを設けたものであ
る。
【００４７】
【実施例】以下、本発明を実施例によって更に説明す
る。
【００４８】（実施例１）直径３インチで２００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板（Ｓｉウエ
ハ）に５０重量％のＨＦ溶液中において陽極化成を施し
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００μｍの厚みを持ったＰ型（１００）Ｓｉ板全
体は、２４分で多孔質化された。
【００４９】Ｐ型（１００）多孔質Ｓｉ仮基体上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を０．５μｍの厚みに成長させた。堆積条件は、以下の
通りである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。
【００５０】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分１ミクロ
ン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、多
孔質層のエッチング速度はその１００倍ほど増速され
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単結晶
Ｓｉ層が設けられた基体が得られた。この基体の単結晶
Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を形成
した後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長
させた仮基体を用いて上記と同様にしてもう１層の単結
晶Ｓｉ層を積層することで図１に示されるような半導体
ウエハが得られた。
【００５１】（実施例２）直径４インチで５００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり５００μｍの厚
みを持ったＰ型（１００）Ｓｉ板全体は、６０分で多孔
質化された。
【００５２】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にプラズマＣＶＤ法により、Ｓｉエピタキシャル層を
０．５μｍ低温成長させた。堆積条件は、以下のとおり
である。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層２４を形成したＳｉ基体を重ねあわせ、
窒素雰囲気中で７００℃、０．５時間過熱することによ
り、仮基体と基体を強固に貼り合わせた。次いで、フッ
硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体
をエッチング除去した。
【００５３】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその１００倍ほど増速され
る。即ち、５００μｍの厚みを持った多孔質化されたＳ
ｉ仮基体は５分で除去され、ＳｉＯ2 層を介して単結晶
Ｓｉ層が設けられた基体が得られた。この基体の単結晶
Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を形成
した後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長
させた仮基体を用いて上記と同様にしてもう１層の単結
晶Ｓｉ層を積層することで図１に示されるような半導体
ウエハが得られた。
【００５４】（実施例３）直径３インチで２００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板（Ｓｉウエ
ハ）に５０重量％のＨＦ溶液中において陽極化成を施し
た。この時の 電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００μｍの厚みを持ったＰ型（１００）Ｓｉ板全
体は、２４分で多孔質化された。
【００５５】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にバイアススパッター法により、Ｓｉエピタキシャル
層を０．５μｍの厚みに成長させた。堆積条件は、以下
のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：６０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。
【００５６】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその１００倍ほど増速され
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単結晶
Ｓｉ層が設けられた基体が得られた。この基体の単結晶
Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を形成
した後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長
させた仮基体を用いて上記と同様にしてもう１層の単結
晶Ｓｉ層を積層することで図１に示されるような半導体
ウエハが得られた。
【００５７】（実施例４）直径３インチで２００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロン
の厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で
多孔質化された。
【００５８】得られたＰ型（１００）多孔質Ｓｉ仮基体
上に液相成長法により、Ｓｉエピタキシャル層を０．５
μｍの厚みに成長させた。成長条件は、以下のとおりで
ある。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、２００μｍの厚みを持った
多孔質化されたＳｉ仮基体２１は、２分で除去され、Ｓ
ｉＯ2 層を介して単結晶Ｓｉ層が設けられた基体が得ら
れた。この基体の単結晶Ｓｉ層の表面を酸化して５００
０ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ
層をエピタキシャル生長させた仮基体を用いて上記と同
様にしてもう１層の単結晶Ｓｉ層を積層することで図１
に示されるような半導体ウエハが得られた。
【００５９】（実施例５）直径３インチで２００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの厚
みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多孔
質化された。
【００６０】得られたＰ型（１００）多孔質Ｓｉ仮基体
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層を０．
５μｍの厚みに成長させた。堆積条件は、以下のとおり
である。 ソースガス：ＳｉＨ4 キャリアーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間過熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、２００μｍの厚みを持った
多孔質化されたＳｉ仮基体は、２分で除去され、ＳｉＯ
2 層を介して単結晶Ｓｉ層が設けられた基体が得られ
た。この基体の単結晶Ｓｉ層の表面を酸化して５０００
ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層
をエピタキシャル生長させた仮基体を用いて上記と同様
にしてもう１層の単結晶Ｓｉ層を積層することで図１に
示されるような半導体ウエハが得られた。
【００６１】（実施例６）直径３インチで２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みで成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ4 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． このＰ型（１００）Ｓｉ板に５０重量％のＨＦ溶液中に
おいて陽極化成を施した．この時の電流密度は、１００
ｍＡ／ｃｍ2 であった。又、この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００μｍの厚みを持った
Ｐ型（１００）Ｓｉ板全体は、２４分で多孔質化されて
仮基体となった。この陽極化成では、Ｐ型（１００）Ｓ
ｉ板のみが多孔質化され、Ｓｉエピタキシャル層には変
化がなかった。次に、このエピタキシャル層の表面に、
表面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を重
ねあわせ、窒素雰囲気中で８００℃、０．５時間加熱す
ることにより強固に貼り合わせた。次いで、フッ硝酸酢
酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエッ
チング除去した。すると、２００μｍの厚みを持った多
孔質化されたＳｉ仮基体は２分で除去され、ＳｉＯ2 層
を介して単結晶Ｓｉ層が設けられた基体が得られた。こ
の基体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳ
ｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピ
タキシャル生長させた仮基体を用いて上記と同様にして
もう１層の単結晶Ｓｉ層を積層することで図１に示され
るような半導体ウエハが得られた。
【００６２】（実施例７）直径３インチで２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みにさせ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ4 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． このＰ型（１００）Ｓｉ板に５０重量％のＨＦ溶液中に
おいて陽極化成を施した。この時の電流密度は、１００
ｍＡ／ｃｍ2 であった。この時の多孔質化速度は、８．
４μｍ／ｍｉｎ．であり２００μｍの厚みを持ったＰ型
（１００）Ｓｉ板全体は、２４分で多孔質化されて仮基
体となった。この陽極化成では、Ｐ型（１００）Ｓｉ板
のみが多孔質化され、Ｓｉエピタキシャル層には変化が
なかった。次に、このエピタキシャル層１２２の表面
に、表面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体
を重ねあわせ、窒素雰囲気中で８００℃、０．５時間加
熱することにより強固に貼り合わせた。次いで、フッ硝
酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体を
エッチング除去した。すると、２００μｍの厚みを持っ
た多孔質化されたＳｉ仮基体は２分で除去され、ＳｉＯ
2 層を介して単結晶Ｓｉ層が設けられた基体が得られ
た。この基体の単結晶Ｓｉ層の表面を酸化して５０００
ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層
をエピタキシャル生長させた仮基体を用いて上記と同様
にしてもう１層の単結晶Ｓｉ層を積層することで図１に
示されるような半導体ウエハが得られた。
【００６３】（実施例８）直径３インチで２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板の表面にプロトンの
イオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みに形成
した。Ｈ＋ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。この板に５０重量％のＨＦ溶液中におい
て陽極化成を施した。この時の電流密度は、１００ｍＡ
／ｃｍ2 であった。この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり２００μｍの厚みを持ったＰ型（１
００）Ｓｉ板全体は、２４分で多孔質化されて仮基体と
なった。前述したようにこの陽極化成では、Ｐ型（１０
０）Ｓｉ板のみが多孔質化されＮ型Ｓｉ層には変化がな
かった。次に、このＮ型Ｓｉ層の表面に、表面に５００
０ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒
素雰囲気中で８００℃、０．５時間加熱することにより
強固に貼り合わせた。次いで、フッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。すると、２００μｍの厚みを持った多孔質化された
Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単結
晶Ｓｉ層が設けられた基体が得られた。この基体の単結
晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を形
成した後、上記と同じ単結晶Ｓｉ層をエピタキシャル生
長させた仮基体を用いて上記と同様にしてもう１層の単
結晶Ｓｉ層を積層することで図１に示されるような半導
体ウエハが得られた。
【００６４】（実施例９）直径３インチで２００μｍの
厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの厚
みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔質
化された。
【００６５】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキ
シャル層１２を０．５μｍの厚みに成長させた。堆積条
件は、以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、減圧ＣＶ
Ｄ法によってＳｉ3 Ｎ4 を、貼り合わせた仮基体と基体
に０．１μｍの厚みに被覆した。この後、多孔質仮基体
上の窒化膜のみを反応性イオンエッチングによって除去
した。次いでフッ硝酸酢酸溶液（１：３：８）を用いて
多孔質Ｓｉ仮基体をエッチング除去した。すると、２０
０μｍの厚みをもった多孔質化されたＳｉ仮基体は２分
で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設けら
れた基体が得られた。この基体の単結晶Ｓｉ層の表面を
酸化して５０００ÅのＳｉＯ2 層を形成した後、上記と
同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基体を
用いて上記と同様にしてもう１層の単結晶Ｓｉ層を積層
することで図１に示されるような半導体ウエハが得られ
た。
【００６６】（実施例１０）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【００６７】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にプラズマＣＶＤ法により、Ｓｉエピタキシャル層を
０．５μｍの厚みに成長させた。堆積条件は、以下のと
おりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、減圧ＣＶ
Ｄ法によってＳｉ3 Ｎ4 を、貼り合わせた仮基体と基体
に０．１μｍの厚みに被覆した。その後、多孔質仮基体
上の窒化膜のみを反応性イオンエッチングによって除去
した。次いでフッ硝酸酢酸溶液（１：３：８）を用いて
多孔質Ｓｉ仮基体をエッチング除去した。すると、２０
０μｍの厚みをもった多孔質Ｓｉ仮基体は２分で除去さ
れ、ＳｉＯ2 層を介して単結晶Ｓｉ層が設けられた基体
が得られた。この基体の単結晶Ｓｉ層の表面を酸化して
５０００ÅのＳｉＯ2 層を形成した後、上記と同じ単結
晶Ｓｉ層をエピタキシャル生長させた仮基体を用いて上
記と同様にしてもう１層の単結晶Ｓｉ層を積層すること
で図１に示されるような半導体ウエハが得られた。
【００６８】（実施例１１）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【００６９】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にバイアススパッター法により、Ｓｉエピタキシャル
層を０．５μｍの厚みに成長させた。堆積条件は、以下
のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：６０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。減圧ＣＶＤ法によ
ってＳｉ3 Ｎ4を、貼り合わせた仮基体と基体に０．１
μｍの厚みに被覆した。その後、多孔質仮基体上の窒化
膜のみを反応性イオンエッチングによって除去した。次
いでフッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓ
ｉ仮基体をエッチング除去した。すると、２００μｍの
厚みをもった多孔質Ｓｉ仮基体は２分で除去され、Ｓｉ
Ｏ2 層を介して単結晶Ｓｉ層が設けられた基体が得られ
た。この基体の単結晶Ｓｉ層の表面を酸化して５０００
ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層
をエピタキシャル生長させた仮基体を用いて上記と同様
にしてもう１層の単結晶Ｓｉ層を積層することで図１に
示されるような半導体ウエハが得られた。
【００７０】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質Ｓｉ仮基体のみを完全に除去し得た。
【００７１】（実施例１２）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【００７２】得られたＰ型（１００）多孔質Ｓｉ仮基体
上に液相成長法により、Ｓｉエピタキシャル層を０．５
μｍの厚みに成長させた。成長条件は、以下のとおりで
ある。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。減圧ＣＶＤ法によ
ってＳｉ3 Ｎ4を、貼り合わせた仮基体と基体に０．１
μｍの厚みに被覆させた。その後、多孔質仮基体上の窒
化膜のみを反応性イオンエッチングによって除去した。
次いでフッ硝酸酢酸溶液（１：３：８）を用いて多孔質
Ｓｉ仮基体をエッチング除去した。すると、２００μｍ
の厚みをもった多孔質Ｓｉ仮基体は２分で除去され、Ｓ
ｉＯ2 層を介して単結晶Ｓｉ層が設けられた基体が得ら
れた。この基体の単結晶Ｓｉ層の表面を酸化して５００
０ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ
層をエピタキシャル生長させた仮基体を用いて上記と同
様にしてもう１層の単結晶Ｓｉ層を積層することで図１
に示されるような半導体ウエハが得られた。
【００７３】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質Ｓｉ仮基体のみを完全に除去し得た。
【００７４】（実施例１３）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【００７５】得られたＰ型（１００）多孔質Ｓｉ仮基体
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層を０．
５μｍの厚みで成長させた。堆積条件は、以下のとおり
である。 ソースガス：ＳｉＨ4 キャリアーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体は強固に貼り合わされた。次いで、減圧Ｃ
ＶＤ法によってＳｉ3 Ｎ4 を、貼り合わせた仮基体と基
体に０．１μｍの厚みで被覆させた。その後、多孔質仮
基体上の窒化膜のみを反応性イオンエッチングによって
除去した。次いでフッ硝酸酢酸溶液（１：３：８）を用
いて多孔質Ｓｉ仮基体をエッチング除去した。すると、
２００μｍの厚みをもった多孔質Ｓｉ仮基体は２分で除
去され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設けられた
基体が得られた。この基体の単結晶Ｓｉ層の表面を酸化
して５０００ÅのＳｉＯ2 層を形成した後、上記と同じ
単結晶Ｓｉ層をエピタキシャル生長させた仮基体を用い
て上記と同様にしてもう１層の単結晶Ｓｉ層を積層する
ことで図１に示されるような半導体ウエハが得られた。
【００７６】ソースガスとしてＳｉＨ2 Ｃｌ2 を用いた
場合には、Ｓｉのエピタキシャル成長温度を数十度上昇
させる必要があったが、多孔質仮基体に特有な増速エッ
チング特性は維持された。
【００７７】（実施例１４）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みに成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ4 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． このＰ型（１００）Ｓｉ板に対し、５０重量％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は、
１００ｍＡ／ｃｍ2 であった。又、この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり、２００μｍの厚み
を持ったＰ型（１００）Ｓｉ板全体は２４分で多孔質化
されて多孔質Ｓｉ仮基体となった。この陽極化成では、
Ｐ型（１００）Ｓｉ板のみが多孔質化され、Ｓｉエピタ
キシャル層には変化がなかった。次に、このエピタキシ
ャル層の表面に、表面に５０００ÅのＳｉＯ2 層を形成
したＳｉ基体を重ねあわせ、窒素雰囲気中で８００℃、
０．５時間加熱することにより、仮基体と基体は強固に
接合された。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、貼り
合わせた仮基体と基体に０．１μｍの厚さで被覆した。
次いで、多孔質仮基体上の窒化膜のみを反応性イオンエ
ッチングによって除去した後、フッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。すると、２００μｍの厚みを持った多孔質Ｓｉ仮基
体は２分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層
が設けられた基体が得られた。この基体の単結晶Ｓｉ層
の表面を酸化して５０００ÅのＳｉＯ2 層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図１に示されるような半導体ウエ
ハが得られた。
【００７８】（実施例１５）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５ミクロンの厚みに成
長させた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． このＰ型（１００）Ｓｉ板に対し、５０重量％のＨＦ溶
液中において陽極化成を施した。この時の電流密度は、
１００ｍＡ／ｃｍ2 であった。この時の多孔質化速度
は、８．４μｍ／ｍｉｎ．であり２００μｍの厚みを持
ったＰ型（１００）Ｓｉ板全体は、２４分で多孔質化さ
れて多孔質Ｓｉ仮基体となった。この陽極化成では、Ｐ
型（１００）Ｓｉ板のみが多孔質化され、Ｓｉエピタキ
シャル層には変化がなかった。
【００７９】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を重ね
合わせ、窒素雰囲気中で８００℃、０．５時間加熱する
ことにより、仮基体と基体を強固に貼り合わせた。次い
で、減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、貼り合わせた
仮基体と基体に０．１μｍの厚みに被覆した。続いて、
多孔質仮基体上の窒化膜のみを反応性イオンエッチング
によって除去した後、フッ硝酸酢酸溶液（１：３：８）
を用いて、多孔質Ｓｉ仮基体をエッチング除去した。す
ると、２００μｍの厚みを持った多孔質Ｓｉ仮基体は２
分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設け
られた基体が得られた。この基体の単結晶Ｓｉ層の表面
を酸化して５０００ÅのＳｉＯ2 層を形成した後、上記
と同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基体
を用いて上記と同様にしてもう１層の単結晶Ｓｉ層を積
層することで図１に示されるような半導体ウエハが得ら
れた。
【００８０】（実施例１６）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板の表面にプロトン
のイオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みで形
成した。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。
【００８１】このＰ型（１００）Ｓｉ板に対し、５０重
量％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2 であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり、２００μ
ｍの厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分
で多孔質化されて多孔質Ｓｉ仮基体となった。この陽極
化成では、Ｐ型（１００）Ｓｉ板のみが多孔質化され、
Ｎ型Ｓｉ層には変化がなかった。
【００８２】次に、このＮ型Ｓｉ層の表面に、表面に５
０００ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わ
せ、酸素雰囲気中で８００℃、０．５時間加熱すること
により、仮基体と基体を強固に貼り合わせた。次いで、
減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、貼り合わせた仮基
体と基体に０．１μｍの厚みで被覆した。次に、多孔質
仮基体上の窒化膜のみを反応性イオンエッチングによっ
て除去した後、フッ硝酸酢酸溶液（１：３：８）を用い
て多孔質Ｓｉ仮基体をエッチング除去した。すると、２
００μｍの厚みを持った多孔質Ｓｉ仮基体は２分で除去
され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設けられた基
体が得られた。この基体の単結晶Ｓｉ層の表面を酸化し
て５０００ÅのＳｉＯ2 層を形成した後、上記と同じ単
結晶Ｓｉ層をエピタキシャル生長させた仮基体を用いて
上記と同様にしてもう１層の単結晶Ｓｉ層を積層するこ
とで図１に示されるような半導体ウエハが得られた。
【００８３】（実施例１７）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化されて多孔質Ｓｉ仮基体となった。
【００８４】Ｐ型（１００）多孔質Ｓｉ仮基体上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を０．５μｍの厚みに成長させた。堆積条件は、以下の
とおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
両者を強固に貼り合わせた。減圧ＣＶＤ法によってＳｉ
3 Ｎ4 を、貼り合わせた仮基体と基体に０．１μｍの厚
みで被覆した。次いで、多孔質仮基体上の窒化膜のみを
反応性イオンエッチングによって除去した後、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、２００μｍの厚みを持った
多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介し
て単結晶Ｓｉ層が設けられた基体が得られた。この基体
の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2
層を形成した後、上記と同じ単結晶Ｓｉ層をエピタキシ
ャル生長させた仮基体を用いて上記と同様にしてもう１
層の単結晶Ｓｉ層を積層することで図１に示されるよう
な半導体ウエハが得られた。
【００８５】（実施例１８）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多
孔質化されて多孔質Ｓｉ仮基体となった。該Ｐ型（１０
０）多孔質Ｓｉ仮基体上に、プラズマＣＶＤ法により、
Ｓｉエピタキシャル層を５μｍの厚みに成長させた。堆
積条件は、以下のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
両者を強固に貼り合わせた。減圧ＣＶＤ法によってＳｉ
3 Ｎ4 を、貼り合わせた仮基体と基体に０．１μｍの厚
みで被覆した。次いで、多孔質仮基体上の窒化膜のみを
反応性イオンエッチングによって除去した後、ＫＯＨ溶
液（６Ｍ）を用いて多孔質Ｓｉ仮基体をエッチング除去
した。すると、２００μｍの厚みを持った多孔質Ｓｉ仮
基体は２分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ
層が設けられた基体が得られた。この基体の単結晶Ｓｉ
層の表面を酸化して５０００ÅのＳｉＯ2 層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図１に示されるような半導体ウエ
ハが得られた。
【００８６】（実施例１９）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多
孔質化された。これによって得られたＰ型（１００）多
孔質Ｓｉ仮基体上にバイアススパッター法により、Ｓｉ
エピタキシャル層を１μｍの厚みに成長させた。堆積条
件は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
両者を強固に貼り合わせた。減圧ＣＶＤ法によってＳｉ
3 Ｎ4 を、貼り合わせた仮基体と基体に０．１μｍの厚
みで被覆した後、多孔質仮基体上の窒化膜のみを反応性
イオンエッチングによって除去した。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、２００μｍの厚みを持った
多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介し
て単結晶Ｓｉ層が設けられた基体が得られた。この基体
の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2
層を形成した後、上記と同じ単結晶Ｓｉ層をエピタキシ
ャル生長させた仮基体を用いて上記と同様にしてもう１
層の単結晶Ｓｉ層を積層することで図１に示されるよう
な半導体ウエハが得られた。
【００８７】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質Ｓｉ仮基体のみを完全に除去し得た。
【００８８】（実施例２０）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多
孔質化された。これによって得られたＰ型（１００）多
孔質Ｓｉ仮基体上に液相成長法により、Ｓｉエピタキシ
ャル層を５μｍの厚みに成長させた。成長条件は、以下
のとおりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体と前記ＳｉＯ2 層と
を密着させ、７００℃、０．５時間加熱することによ
り、両者を強固に貼り合わせた。減圧ＣＶＤ法によって
Ｓｉ３ Ｎ４ を、貼り合わせた仮基体と基体に０．１
μｍの厚みで被覆した。次いで、多孔質仮基体上の窒化
膜のみを反応性イオンエッチングによって除去した後、
フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮
基体をエッチング除去した。すると、２００μｍの厚み
を持った多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2
層を介して単結晶Ｓｉ層が設けられた基体が得られた。
この基体の単結晶Ｓｉ層の表面を酸化して５０００Åの
ＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエ
ピタキシャル生長させた仮基体を用いて上記と同様にし
てもう１層の単結晶Ｓｉ層を積層することで図１に示さ
れるような半導体ウエハが得られた。
【００８９】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質Ｓｉ仮基体のみを完全に除去し得た。
【００９０】（実施例２１）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多
孔質化された。これによって得られたＰ型（１００）多
孔質Ｓｉ仮基体上に減圧ＣＶＤ法により、Ｓｉエピタキ
シャル層を１．０μｍ低温成長させた。堆積条件は、以
下のとおりである。 ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を密着させ、７００
℃、０．５時間加熱することにより、両者を強固に貼り
合わせた。減圧ＣＶＤによってＳｉ3 Ｎ4 を、貼り合わ
せた仮基体と基体に０．１μｍの厚みで被覆した後、多
孔質仮基体上の窒化膜のみを反応性イオンエッチングに
よって除去した。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ仮基体をエッチング除去した。
すると、２００μｍの厚みを持った多孔質Ｓｉ仮基体は
２分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設
けられた基体が得られた。この基体の単結晶Ｓｉ層の表
面を酸化して５０００ÅのＳｉＯ2 層を形成した後、上
記と同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基
体を用いて上記と同様にしてもう１層の単結晶Ｓｉ層を
積層することで図１に示されるような半導体ウエハが得
られた。
【００９１】ソースガスとして、ＳｉＨ2 Ｃｌ2 を用い
た場合には、Ｓｉのエピタキシャル成長温度を数十度上
昇させる必要があったが、多孔質仮基体に特有な増速エ
ッチング特性は維持された。
【００９２】（実施例２２）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みで成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． このＰ型（１００）Ｓｉ板に対して、５０重量％のＨＦ
溶液中において陽極化成を施した。この時の電流密度
は、１００ｍＡ／ｃｍ2 であった。また、この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多
孔質化され、多孔質Ｓｉ仮基体が得られた。前述したよ
うにこの陽極化成では、Ｐ型（１００）Ｓｉ板のみが多
孔質化され、Ｓｉエピタキシャル層には変化がなかっ
た。
【００９３】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を重ね
合わせ、窒素雰囲気中で８００℃、０．５時間加熱する
ことにより、仮基体と基体を、強固に貼り合わせた。減
圧ＣＶＤ法によってＳｉ３Ｎ４ を、貼り合わせた仮基
体と基体に０．１μｍの厚さで被覆した。その後、多孔
質仮基体上の窒化膜のみを反応性イオンエッチングによ
って除去した後、フッ硝酸酢酸溶液（１：３：８）を用
いて多孔質Ｓｉ仮基体をエッチング除去した。すると、
２００μｍの厚みを持った多孔質Ｓｉ仮基体は２分で除
去され、ＳｉＯ2 層を介して単結晶Ｓｉ層が設けられた
基体が得られた。この基体の単結晶Ｓｉ層の表面を酸化
して５０００ÅのＳｉＯ2 層を形成した後、上記と同じ
単結晶Ｓｉ層をエピタキシャル生長させた仮基体を用い
て上記と同様にしてもう１層の単結晶Ｓｉ層を積層する
ことで図１に示されるような半導体ウエハが得られた。
【００９４】（実施例２３）直径４インチで５００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みで成長さ
せた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． このＰ型（１００）Ｓｉ板に対して、５０重量％のＨＦ
溶液中において陽極化成を行った。この時の電流密度
は、１００ｍＡ／ｃｍ2 であった。この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり、５００μｍの厚み
を持ったＰ型（１００）Ｓｉ板全体を多孔質化させた。
この陽極化成では、Ｐ型（１００）Ｓｉ板のみが多孔質
化されて多孔質Ｓｉ仮基体となり、Ｓｉエピタキシャル
層には変化がなかった。
【００９５】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を密着
させ、７００℃、０．５時間加熱することにより、両者
を強固に貼り合わせた。減圧ＣＶＤによってＳｉ3 Ｎ4
を、貼り合わせた仮基体と基体を被覆して０．１μｍ堆
積して、多孔質仮基体上の窒化膜のみを反応性イオンエ
ッチングによって除去した。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ仮基体をエッチング
除去した後、５００μｍの厚みを持った多孔質Ｓｉ仮基
体は７分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層
が設けられた基体が得られた。この基体の単結晶Ｓｉ層
の表面を酸化して５０００ÅのＳｉＯ2層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図１に示されるような半導体ウエ
ハが得られた。
【００９６】（実施例２４）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板の表面にプロトン
のイオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みで形
成した。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。このＰ型（１００）Ｓｉ板に対して、５
０重量％のＨＦ溶液中において陽極化成を施した。この
時の電流密度は、１００ｍＡ／ｃｍ２ であった。この
時の多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２
００μｍの厚みを持ったＰ型（１００）Ｓｉ板全体は２
４分で多孔質化されて多孔質Ｓｉ仮基体が得られた。こ
の陽極化成では、Ｐ型（１００）Ｓｉ板のみが多孔質化
され、Ｎ型Ｓｉ層には変化がなかった。
【００９７】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を密着
させ、７００℃、０．５時間加熱することにより、仮基
体と基体を強固に貼り合わせた。減圧ＣＶＤ法によって
Ｓｉ3 Ｎ4 を、貼り合わせた仮基体と基体に０．１μｍ
の厚みで被覆した。次いで、多孔質仮基体上の窒化膜の
みを反応性イオンエッチングによって除去した後、フッ
硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体
をエッチング除去した。すると、２００μｍの厚みを持
った多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を
介して単結晶Ｓｉ層が設けられた基体が得られた。この
基体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉ
Ｏ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピタ
キシャル生長させた仮基体を用いて上記と同様にしても
う１層の単結晶Ｓｉ層を積層することで図１に示される
ような半導体ウエハが得られた。
【００９８】（実施例２５）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。
【００９９】得られたＰ型（１００）多孔質Ｓｉ仮基体
上にＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキ
シャル層を０．５μｍの厚みで成長させた。堆積条件
は、以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、２００μｍの厚みを持った
多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介し
て単結晶Ｓｉ層が設けられた基体が得られた。この基体
の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2
層を形成した後、上記と同じ単結晶Ｓｉ層をエピタキシ
ャル生長させた仮基体を用いて上記と同様にしてもう１
層の単結晶Ｓｉ層を積層することで図１に示されるよう
な半導体ウエハが得られた。
【０１００】（実施例２６）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。得られたＰ型（１００）多孔質Ｓｉ仮基体
上にプラズマＣＶＤ法により、Ｓｉエピタキシャル層を
５μｍの厚みに成長させた。堆積条件は、以下のとおり
である。 ガス＝ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、６ＭのＫ
ＯＨ溶液を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。
【０１０１】前述したように通常のＳｉ単結晶のＫＯＨ
６Ｍ、溶液に対するエッチング速度は約毎分１ミクロ
ン弱程度であるが、多孔質Ｓｉのエッチング速度はその
百倍ほど増速される。すると、２００μｍの厚みを持っ
た多孔質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介
して単結晶Ｓｉ層が設けられた基体が得られた。この基
体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ
2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピタキ
シャル生長させた仮基体を用いて上記と同様にしてもう
１層の単結晶Ｓｉ層を積層することで図１に示されるよ
うな半導体ウエハが得られた。
【０１０２】（実施例２７）直径５インチで６００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり６００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、７０分で多
孔質化された。これによって得られたＰ型（１００）多
孔質Ｓｉ仮基体上にバイアス スパッター法により、Ｓ
ｉエピタキシャル層を１μｍの厚みに成長させた。堆積
条件は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を重ね合わせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いで、フッ硝酸
酢酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエ
ッチング除去した。すると、６００μｍの厚みを持った
多孔質Ｓｉ仮基体は、７分で除去され、ＳｉＯ2 層を介
して単結晶Ｓｉ層が設けられた基体が得られた。この基
体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ
2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピタキ
シャル生長させた仮基体を用いて上記と同様にしてもう
１層の単結晶Ｓｉ層を積層することで図１に示されるよ
うな半導体ウエハが得られた。
【０１０３】（実施例２８）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を行った。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。これによって得られたＰ型（１００）多
孔質Ｓｉ仮基体上に液相成長法により、Ｓｉエピタキシ
ャル層を５μｍの厚みに成長させた。成長条件は、以下
のとおりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成した別のＳｉ基体を密着させ、７
００℃、０．５時間加熱することにより、仮基体と基体
を強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ仮基体をエッチング
除去した。すると、２００μｍの厚みを持った多孔質Ｓ
ｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単結晶
Ｓｉ層が設けられた基体が得られた。この基体の単結晶
Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を形成
した後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長
させた仮基体を用いて上記と同様にしてもう１層の単結
晶Ｓｉ層を積層することで図１に示されるような半導体
ウエハが得られた。
【０１０４】（実施例２９）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板を５０重量
％のＨＦ溶液中において陽極化成を行った。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上に減圧ＣＶＤ法により、Ｓｉエピタキシ
ャル層を０．１μｍの厚みに成長させた。堆積条件は、
以下のとおりである。 ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、表面に５０００
ÅのＳｉＯ2 層を形成したＳｉ基体を密着させ、７００
℃、０．５時間加熱することにより、仮基体と基体を強
固に貼り合わせた。次いで、フッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。すると、２００μｍの厚みをもった多孔質Ｓｉ仮基
体は２分で除去され、ＳｉＯ2 層を介して単結晶Ｓｉ層
が設けられた基体が得られた。この基体の単結晶Ｓｉ層
の表面を酸化して５０００ÅのＳｉＯ2 層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図１に示されるような半導体ウエ
ハが得られた。ソースガスとして、ＳｉＨ2 Ｃｌ2 を用
いた場合には、Ｓｉのエピタキシャル成長温度を数十度
上昇させる必要があったが、多孔質仮基体に特有な増速
エッチング特性は維持された。
【０１０５】（実施例３０）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みで成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． このＰ型（１００）Ｓｉ板に対し、５０重量％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は、
１００ｍＡ／ｃｍ2 であった。又、この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり、２００μｍの厚み
を持ったＰ型（１００）Ｓｉ板全体を多孔質化させて多
孔質Ｓｉ仮基体とした。この陽極化成では、Ｐ型（１０
０）Ｓｉ板のみが多孔質化され、Ｓｉエピタキシャル層
には変化がなかった。
【０１０６】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を重ね
あわせ、窒素雰囲気中で８００℃、０．５時間加熱する
ことにより、仮基体と基体を強固に貼り合わせた。次い
で、フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓ
ｉ仮基体をエッチング除去した。すると、２００μｍの
厚みをもった多孔質Ｓｉ仮基体は２分で除去され、Ｓｉ
Ｏ2 層を介して単結晶Ｓｉ層が設けられた基体が得られ
た。この基体の単結晶Ｓｉ層の表面を酸化して５０００
ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層
をエピタキシャル生長させた仮基体を用いて上記と同様
にしてもう１層の単結晶Ｓｉ層を積層することで図１に
示されるような半導体ウエハが得られた。
【０１０７】（実施例３１）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みで成長さ
せた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． このＰ型（１００）Ｓｉ板に対して、５０重量％のＨＦ
溶液中において陽極化成を施した。この時の電流密度
は、１００ｍＡ／ｃｍ2 であった。この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり２００μｍの厚みを
持ったＰ型（１００）Ｓｉ板全体は２４分で多孔質化さ
れて多孔質Ｓｉ仮基体となった。この陽極化成では、Ｐ
型（１００）Ｓｉ板のみが多孔質化されＳｉエピタキシ
ャル層には変化がなかった。
【０１０８】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を密着
させ、７００℃、０．５時間加熱することにより、仮基
体と基体を強固に貼り合わせた。次いで、フッ硝酸酢酸
溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエッチ
ング除去した。すると、２００μｍの厚みをもった多孔
質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単
結晶Ｓｉ層が設けられた基体が得られた。この基体の単
結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を
形成した後、上記と同じ単結晶Ｓｉ層をエピタキシャル
生長させた仮基体を用いて上記と同様にしてもう１層の
単結晶Ｓｉ層を積層することで図１に示されるような半
導体ウエハが得られた。
【０１０９】（実施例３２）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板の表面にプロトン
のイオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みに形
成した。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。このＰ型（１００）Ｓｉ板に５０重量％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり、２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化されて多孔質Ｓｉ仮基体となった。この陽極化成
では、Ｐ型（１００）Ｓｉ板のみが多孔質化され、Ｎ型
Ｓｉ層には変化がなかった。
【０１１０】次に、このエピタキシャル層の表面に、表
面に５０００ÅのＳｉＯ2 層を形成したＳｉ基体を密着
させ、７００℃、０．５時間過熱することにより、仮基
体と基体を強固に貼り合わせた。次いで、フッ硝酸酢酸
溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエッチ
ング除去した。すると、２００μｍの厚みをもった多孔
質Ｓｉ仮基体は２分で除去され、ＳｉＯ2 層を介して単
結晶Ｓｉ層が設けられた基体が得られた。この基体の単
結晶Ｓｉ層の表面を酸化して５０００ÅのＳｉＯ2 層を
形成した後、上記と同じ単結晶Ｓｉ層をエピタキシャル
生長させた仮基体を用いて上記と同様にしてもう１層の
単結晶Ｓｉ層を積層することで図１に示されるような半
導体ウエハが得られた。
【０１１１】（実施例３３）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。
【０１１２】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上にＭＢＥ法により、Ｓｉエピタキシャル
層を０．５μｍ低温成長させた。堆積条件は、以下のと
おりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、光学研磨を施し
た溶融石英ガラス（ｆｕｓｅｄ ｑｕａｒｔｚ ｇｌａ
ｓｓ）基体を重ねあわせ、窒素雰囲気中で８００℃、
０．５時間加熱することにより、仮基体と基体を強固に
貼り合わせた。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、
０．１μｍの厚みで貼りあわせた仮基体と基体を被覆し
た。次いで、多孔質仮基体上の窒化膜のみを反応性イオ
ンエッチングによって除去した後、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ仮基体をエッチング
除去した。すると、２００μｍの厚みをもった多孔質Ｓ
ｉ仮基体は２分で除去され、直接単結晶Ｓｉ層が設けら
れた基体が得られた。この基体の単結晶Ｓｉ層の表面を
酸化して５０００ÅのＳｉＯ2 層を形成した後、上記と
同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基体を
用いて上記と同様にしてもう１層の単結晶Ｓｉ層を積層
することで図２に示されるような半導体ウエハが得られ
た。
【０１１３】（実施例３４）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロ
ンの厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分
で多孔質化された。
【０１１４】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上にプラズマＣＶＤ法により、Ｓｉエピタ
キシャル層を５μｍの厚みに成長させた。堆積条件は、
以下のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、光学研磨を施し
た５００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で４５０℃、０．５時間加熱すること
により、仮基体と基体を強固に貼り合わせた。減圧ＣＶ
Ｄ法によってＳｉ3 Ｎ4 を、０．１μｍの厚みに、貼り
あわせた仮基体と基体に被覆した。次いで多孔質仮基体
上の窒化膜のみを反応性イオンエッチングによって除去
した後、ＫＯＨ ６Ｍ溶液を用いて多孔質Ｓｉ仮基体を
エッチング除去した。すると、２００μｍの厚みをもっ
た多孔質Ｓｉ仮基体は２分で除去され、直接単結晶Ｓｉ
層が設けられた基体が得られた。この基体の単結晶Ｓｉ
層の表面を酸化して５０００ÅのＳｉＯ2 層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図２に示されるような半導体ウエ
ハが得られた。
【０１１５】（実施例３５）直径３ｉｎｃｈで２００μ
ｍの厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０％
重量のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2 であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で
多孔質化された。
【０１１６】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上にバイアス・スパッター法により、Ｓｉ
エピタキシャル層を１．０μｍの厚みに成長させた。堆
積条件は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長速度：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、光学研磨を施し
た５００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で４５０℃、０．５時間加熱すること
により、仮基体と基体を強固に貼り合わせた。減圧ＣＶ
Ｄ法によってＳｉ3 Ｎ4 を、０．１μｍの厚みに、貼り
あわせた仮基体と基体を被覆した。次いで、多孔質仮基
体上の窒化膜のみを反応性イオンエッチングによって除
去した後、フッ硝酸酢酸溶液（１：３：８）を用いて多
孔質Ｓｉ仮基体をエッチング除去した。すると、２００
μｍの厚みをもった多孔質Ｓｉ仮基体は２分で除去さ
れ、直接単結晶Ｓｉ層が設けられた基体が得られた。こ
の基体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳ
ｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピ
タキシャル生長させた仮基体を用いて上記と同様にして
もう１層の単結晶Ｓｉ層を積層することで図２に示され
るような半導体ウエハが得られた。また、Ｓｉ3Ｎ4 層
の代わりに、アピエゾンワックスを被覆した場合にも同
様の効果があり、多孔質Ｓｉ仮基体のみを除去し得た。
【０１１７】（実施例３６）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。
【０１１８】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上に液相成長法により、Ｓｉエピタキシャ
ル層を１０μｍの厚みに成長させた。成長条件は、以下
のとおりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：２０分 次に、このエピタキシャル層の表面に、光学研磨を施し
た８００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で７５０℃、０．５時間加熱すること
により、仮基体と基体は強固に貼り合わされた。減圧Ｃ
ＶＤ法によってＳｉ3 Ｎ4 を、０．１μｍの厚みで、貼
りあわせた仮基体と基体を被覆した。その後多孔質仮基
体上の窒化膜のみを反応性イオンエッチングによって除
去した後、フッ硝酸酢酸溶液（１：３：８）を用いて多
孔質Ｓｉ仮基体をエッチング除去した。すると、２００
μｍの厚みをもった多孔質Ｓｉ仮基体は２分で除去さ
れ、直接単結晶Ｓｉ層が設けられた基体が得られた。こ
の基体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳ
ｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピ
タキシャル生長させた仮基体を用いて上記と同様にして
もう１層の単結晶Ｓｉ層を積層することで図２に示され
るような半導体ウエハが得られた。また、Ｓｉ３Ｎ４
層の代わりに、アピエゾンワックスを被覆した場合にも
同様の効果があり、多孔質Ｓｉ仮基体のみを完全に除去
し得た。
【０１１９】（実施例３７）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。
【０１２０】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上に減圧ＣＶＤ法により、Ｓｉエピタキシ
ャル層を１．０μｍの厚みで成長させた。堆積条件は、
以下のとおりである。 ソースガス：ＳｉＨ4 ８００ＳＣＣＭ キャリヤーガス：Ｈ2 １５０ｌ／ｍｉｎ． 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、光学研磨を施し
た溶融石英ガラス基体を重ねあわせ、窒素雰囲気中で８
００℃、０．５時間加熱することにより、仮基体と基体
は強固に貼り合わされた。
【０１２１】減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、０．
１μｍの厚みで堆積させて、貼りあわせた仮基体と基体
を被覆した。その後、多孔質仮基体上の窒化膜のみを反
応性イオンエッチングによって除去した後、フッ硝酸酢
酸溶液を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。すると、２００μｍの厚みをもった多孔質Ｓｉ仮基
体は２分で除去され、直接単結晶Ｓｉ層が設けられた基
体が得られた。この基体の単結晶Ｓｉ層の表面を酸化し
て５０００ÅのＳｉＯ2 層を形成した後、上記と同じ単
結晶Ｓｉ層をエピタキシャル生長させた仮基体を用いて
上記と同様にしてもう１層の単結晶Ｓｉ層を積層するこ
とで図２に示されるような半導体ウエハが得られた。
【０１２２】ソースガスとして、ＳｉＨ2 Ｃｌ2 を用い
た場合には、Ｓｉのエピタキシャル成長温度を数十度上
昇させる必要があったが、多孔質仮基体に特有な増速エ
ッチング特性は維持された。
【０１２３】（実施例３８）直径４インチで３００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みに成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． このＰ型（１００）Ｓｉ板に５０重量％のＨＦ溶液中に
おいて陽極化成を施した。この時の電流密度は、１００
ｍＡ／ｃｍ2 であった。又、この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり、３００μｍの厚みを持っ
たＰ型（１００）Ｓｉ板全体は、３６分で多孔質化され
て多孔質Ｓｉ仮基体となった。前述したようにこの陽極
化成では、Ｐ型（１００）Ｓｉ板のみが多孔質化され、
Ｓｉエピタキシャル層には変化がなかった。
【０１２４】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。減圧ＣＶＤ法によ
ってＳｉ3 Ｎ4 を、０．１μｍの厚みで堆積させて、貼
りあわせた仮基体と基体を被覆した。その後、多孔質仮
基体上の窒化膜１５５のみを反応性イオンエッチングに
よって除去した後、フッ硝酸酢酸溶液（１：３：８）を
用いて多孔質Ｓｉ仮基体をエッチング除去した。する
と、３００μｍの厚みをもった多孔質Ｓｉ仮基体は４分
で除去され、直接単結晶Ｓｉ層が設けられた基体が得ら
れた。この基体の単結晶Ｓｉ層の表面を酸化して５００
０ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ
層をエピタキシャル生長させた仮基体を用いて上記と同
様にしてもう１層の単結晶Ｓｉ層を積層することで図２
に示されるような半導体ウエハが得られた。
【０１２５】（実施例３９）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みに成長さ
せた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． このＰ型（１００）Ｓｉ板に５０重量％のＨＦ溶液中に
おいて陽極化成を施した。この時の電流密度は、１００
ｍＡ／ｃｍ2 であった。この時の多孔質化速度は、８．
４μｍ／ｍｉｎ．であり２００μｍの厚みを持ったＰ型
（１００）Ｓｉ板全体は、２４分で多孔質化されて多孔
質Ｓｉ仮基体となった。この陽極化成では、Ｐ型（１０
０）Ｓｉ板のみが多孔質化されＳｉエピタキシャル層に
は変化がなかった。
【０１２６】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。減圧ＣＶＤ法によ
ってＳｉ3 Ｎ4 を、０．１μｍの厚みで堆積させて、貼
りあわせた仮基体と基体を被覆した。その後、多孔質仮
基体上の窒化膜のみを反応性イオンエッチングによって
除去した後、フッ硝酸酢酸溶液（１：３：８）を用いて
多孔質Ｓｉ仮基体をエッチング除去した。すると、２０
０μｍの厚みをもった多孔質Ｓｉ仮基体は２分で除去さ
れ、直接単結晶Ｓｉ層が設けられた基体が得られた。こ
の基体の単結晶Ｓｉ層の表面を酸化して５０００ÅのＳ
ｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ層をエピ
タキシャル生長させた仮基体を用いて上記と同様にして
もう１層の単結晶Ｓｉ層を積層することで図２に示され
るような半導体ウエハが得られた。
【０１２７】（実施例４０）直径４インチで３００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板の表面にプロトン
のイオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みで形
成した。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。この板に５０重量％のＨＦ溶液中におい
て陽極化成を施した。この時の電流密度は、１００ｍＡ
／ｃｍ2 であった。この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり、２９９μｍの厚みを持ったＰ型
（１００）Ｓｉ部分全体は３７分で多孔質化されて多孔
質Ｓｉ仮基体となった。この陽極化成では、Ｐ型（１０
０）Ｓｉ部分のみが多孔質化され、Ｎ型Ｓｉ層には変化
がなかった。
【０１２８】次に、このＮ型Ｓｉ層の表面に、光学研磨
を施した溶融石英ガラス基体を重ねあわせ、窒素雰囲気
中で８００℃、０．５時間加熱することにより、仮基体
と基体を強固に貼り合わせた。
【０１２９】減圧ＣＶＤ法によってＳｉ3 Ｎ4 を、０．
１μｍの厚みに堆積させて、貼りあわせた仮基体と基体
を被覆した。次いで、多孔質基体上の窒化膜のみを反応
性イオンエッチングによって除去した後、フッ硝酸酢酸
溶液を用いて多孔質Ｓｉ仮基体をエッチング除去した。
すると、２９９μｍの厚みをもった多孔質Ｓｉ仮基体は
４分で除去され、直接単結晶Ｓｉ層が設けられた基体が
得られた。この基体の単結晶Ｓｉ層の表面を酸化して５
０００ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶
Ｓｉ層をエピタキシャル生長させた仮基体を用いて上記
と同様にしてもう１層の単結晶Ｓｉ層を積層することで
図２に示されるような半導体ウエハが得られた。
【０１３０】（実施例４１）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は、２４分で多
孔質化された。
【０１３１】これによって得られたＰ型（１００）多孔
質Ｓｉ仮基体上にＭＢＥ法により、Ｓｉエピタキシャル
層を０．５μｍの厚みに成長させた。堆積条件は、以下
のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に後、光学研磨を施
した溶融石英ガラス基体を重ねあわせ、窒素雰囲気中で
８００℃、０．５時間加熱することにより、仮基体と基
体を強固に貼り合わせた。次いで、フッ硝酸酢酸溶液を
用いて多孔質仮Ｓｉ基体をエッチング除去した。する
と、２００μｍの厚みをもった多孔質Ｓｉ仮基体は２分
で除去され、直接単結晶Ｓｉ層が設けられた基体が得ら
れた。この基体の単結晶Ｓｉ層の表面を酸化して５００
０ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ
層をエピタキシャル生長させた仮基体を用いて上記と同
様にしてもう１層の単結晶Ｓｉ層を積層することで図２
に示されるような半導体ウエハが得られた。
【０１３２】（実施例４２）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【０１３３】これによって得たＰ型（１００）多孔質Ｓ
ｉ基体上にプラズマＣＶＤ法により、Ｓｉエピタキシャ
ル層を５μｍの厚みで成長させた。堆積条件は、以下の
とおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、光学研磨を施し
た５００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で４５０℃、０．５時間加熱すること
により、仮基体と基体を強固に貼り合わせた。次いでＫ
ＯＨ．６Ｍ溶液を用いて多孔質Ｓｉ仮基体をエッチング
除去した。すると、２００μｍの厚みをもった多孔質Ｓ
ｉ仮基体は２分で除去され、直接単結晶Ｓｉ層が設けら
れた基体が得られた。この基体の単結晶Ｓｉ層の表面を
酸化して５０００ÅのＳｉＯ2 層を形成した後、上記と
同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基体を
用いて上記と同様にしてもう１層の単結晶Ｓｉ層を積層
することで図２に示されるような半導体ウエハが得られ
た。
【０１３４】（実施例４３）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【０１３５】これによって得たＰ型（１００）多孔質Ｓ
ｉ仮基体上にバイアススパッター法により、Ｓｉエピタ
キシャル層を１．０μｍの厚みに成長させた。堆積条件
は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長速度：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ 次に、このエピタキシャル層の表面に、光学研磨を施し
た５００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で４５０℃、０．５時間加熱すること
により、仮基体と基体を強固に貼り合わせた。次いでＮ
ａＯＨ ７Ｍ溶液を用いて多孔質Ｓｉ仮基体をエッチン
グ除去した。
【０１３６】前述したように通常のＳｉ単結晶の７Ｍ
ＮａＯＨ溶液にたいするエッチング速度は、約毎分１ミ
クロン弱程度であるが、多孔質層のエッチング速度はそ
の百倍ほど増速される。即ち、２００μｍの厚みをもっ
た多孔質Ｓｉ仮基体は２分で除去され、直接単結晶Ｓｉ
層が設けられた基体が得られた。この基体の単結晶Ｓｉ
層の表面を酸化して５０００ÅのＳｉＯ2 層を形成した
後、上記と同じ単結晶Ｓｉ層をエピタキシャル生長させ
た仮基体を用いて上記と同様にしてもう１層の単結晶Ｓ
ｉ層を積層することで図２に示されるような半導体ウエ
ハが得られた。
【０１３７】（実施例４４）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【０１３８】これによって得たＰ型（１００）多孔質Ｓ
ｉ仮基体上に液相成長法により、Ｓｉエピタキシャル層
を１０μｍの厚みに成長させた。成長条件は、以下のと
おりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：２０分 次に、このエピタキシャル層の表面に、光学研磨を施し
た８００℃近辺に軟化点のあるガラス基体を重ねあわ
せ、窒素雰囲気中で７５０℃、０．５時間加熱すること
によリ、仮基体と基体を強固に貼り合わせた。次いでフ
ッ硝酸酢酸溶液を用いて多孔質Ｓｉ仮基体をエッチング
除去した。すると、２００μｍの厚みをもった多孔質Ｓ
ｉ仮基体は２分で除去され、直接単結晶Ｓｉ層が設けら
れた基体が得られた。この基体の単結晶Ｓｉ層の表面を
酸化して５０００ÅのＳｉＯ2 層を形成した後、上記と
同じ単結晶Ｓｉ層をエピタキシャル生長させた仮基体を
用いて上記と同様にしてもう１層の単結晶Ｓｉ層を積層
することで図２に示されるような半導体ウエハが得られ
た。
【０１３９】（実施例４５）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2 であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００μｍの
厚みを持ったＰ型（１００）Ｓｉ板全体は２４分で多孔
質化された。
【０１４０】これによって得たＰ型（１００）多孔質Ｓ
ｉ仮基体上に減圧ＣＶＤ法により、Ｓｉエピタキシャル
層を１．０μｍの厚みに成長させた。堆積条件は、以下
のとおりである。 ソースガス：ＳｉＨ4 ８００ＳＣＣＭ キャリヤーガス：Ｈ2 １５０ｌ／ｍｉｎ， 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に、光学研磨を施し
た溶融石英ガラス基体を重ねあわせ、窒素雰囲気中で８
００℃、０．５時間加熱することにより、仮基体と基体
は強固に貼り合わされた。次いで、フッ硝酸酢酸溶液を
用いて多孔質Ｓｉ仮基体をエッチング除去した。する
と、２００μｍの厚みをもった多孔質Ｓｉ仮基体は２分
で除去され、直接単結晶Ｓｉ層が設けられた基体が得ら
れた。この基体の単結晶Ｓｉ層の表面を酸化して５００
０ÅのＳｉＯ2 層を形成した後、上記と同じ単結晶Ｓｉ
層をエピタキシャル生長させた仮基体を用いて上記と同
様にしてもう１層の単結晶Ｓｉ層を積層することで図２
に示されるような半導体ウエハが得られた。
【０１４１】ソースガスとして、ＳｉＨ2 Ｃｌ2 を用い
た場合には、Ｓｉのエピタキシャル成長温度を数十度上
昇させる必要があったが、多孔質仮基体に特有な増速エ
ッチング特性は維持された。
【０１４２】（実施例４６）直径４インチで３００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を１μｍの厚みに成長させ
た。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ． この板を５０重量％のＨＦ溶液中において陽極化成を行
った。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。又、この時の多孔質化速度は、８．４μｍ／ｍｉｎ
であり３００μｍの厚みを持ったＰ型（１００）Ｓｉ部
分全体は、３７分で多孔質化され多孔質Ｓｉ仮基板とな
った。この陽極化成では、Ｐ型（１００）Ｓｉ板のみが
多孔質化され、Ｓｉエピタキシャル層には変化がなかっ
た。
【０１４３】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いでフッ硝酸酢
酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエッ
チング除去した。すると、３００μｍの厚みをもった多
孔質Ｓｉ仮基体は４分で除去され、直接単結晶Ｓｉ層が
設けられた基体が得られた。この基体の単結晶Ｓｉ層の
表面を酸化して５０００ÅのＳｉＯ2 層を形成した後、
上記と同じ単結晶Ｓｉ層をエピタキシャル生長させた仮
基体を用いて上記と同様にしてもう１層の単結晶Ｓｉ層
を積層することで図２に示されるような半導体ウエハが
得られた。
【０１４４】（実施例４７）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みで成長さ
せた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ． この板に５０重量％のＨＦ溶液中において陽極化成を施
した。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎであ
り２００μｍの厚みを持ったＰ型（１００）Ｓｉ板全体
は２４分で多孔質化されて多孔質Ｓｉ仮基体となった。
この陽極化成では、Ｐ型（１００）Ｓｉ板のみが多孔質
化され、Ｓｉエピタキシャル層には変化がなかった。
【０１４５】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いでフッ硝酸酢
酸溶液を用いて多孔質Ｓｉ仮基体をエッチング除去し
た。すると、２００μｍの厚みをもった多孔質Ｓｉ仮基
体は２分で除去され、直接単結晶Ｓｉ層が設けられた基
体が得られた。この基体の単結晶Ｓｉ層の表面を酸化し
て５０００ÅのＳｉＯ2 層を形成した後、上記と同じ単
結晶Ｓｉ層をエピタキシャル生長させた仮基体を用いて
上記と同様にしてもう１層の単結晶Ｓｉ層を積層するこ
とで図２に示されるような半導体ウエハが得られた。
【０１４６】（実施例４８）直径３インチで２００μｍ
の厚みを持ったＰ型（１００）Ｓｉ板上の表面にプロト
ンのイオン注入によって、Ｎ型Ｓｉ層を１μｍの厚みに
形成した。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ
2 ）であった。この板に５０重量％のＨＦ溶液中におい
て陽極化成を施した。この時の電流密度は、１００ｍＡ
／ｃｍ2 であった。この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎであり、１９９μｍの厚みを持ったＰ型（１
００）Ｓｉ部分全体は２４分で多孔質化されて多孔質Ｓ
ｉ仮基体となった。この陽極化成では、Ｐ型（１００）
Ｓｉ部分のみが多孔質化され、Ｎ型Ｓｉ層には変化がな
かった。
【０１４７】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基体を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間加熱することにより、
仮基体と基体を強固に貼り合わせた。次いでフッ硝酸酢
酸溶液（１：３：８）を用いて多孔質Ｓｉ仮基体をエッ
チング除去した。すると、２００μｍの厚みをもった多
孔質Ｓｉ仮基体は２分で除去され、直接単結晶Ｓｉ層が
設けられた基体が得られた。この基体の単結晶Ｓｉ層の
表面を酸化して５０００ÅのＳｉＯ2 層を形成した後、
上記と同じ単結晶Ｓｉ層をエピタキシャル生長させた仮
基体を用いて上記と同様にしてもう１層の単結晶Ｓｉ層
を積層することで図２に示されるような半導体ウエハが
得られた。
【０１４８】（実施例４９）直径６インチで６００μｍ
の厚みを持ったＰ型（１００）単結晶Ｓｉ板に５０重量
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１０ｍＡ／ｃｍ2 であった。１０分で表面に
２０μｍの厚みを持った多孔質層が形成された。得られ
た該Ｐ型（１００）多孔質Ｓｉ仮基体上に減圧ＣＶＤ法
により、Ｓｉエピタキシャル層を０．５μｍの厚みに成
長させた。堆積条件は、以下のとおりである。 ガス：ＳｉＨ2 Ｃｌ2 （０．６ ｉ／ｍｉｎ）、Ｈ2
（１００ ｌ／ｍｉｎ） 温度：８５０℃ 圧力：５０Ｔｏｒｒ 成長速度：０．１μｍ／ｍｉｎ． 次に、このエピタキシャル層の表面に、０．８μｍの酸
化層を表面に有するＳｉ基体を重ねあわせ、窒素雰囲気
中で９００℃、１．５時間加熱することにより、仮基体
と基体を強固に貼り合わせた。
【０１４９】そののちに、基体の裏面側から５８０μｍ
の研削研磨を施し、多孔質層を表出させた。
【０１５０】プラズマＣＶＤ法によってＳｉ3 Ｎ4 を
０．１μｍの厚みに堆積させて、貼りあわせた仮基体と
基体を被覆した。次いで、多孔質仮基体上の窒化膜のみ
を反応性イオンエッチングによって除去した。
【０１５１】その後、該貼り合わせた仮基体をフッ硝酸
酢酸溶液を用いて選択エッチングした。１５分後には、
単結晶Ｓｉ層だけがエッチングされずに基体上に残り、
単結晶Ｓｉエッチング・ストップの材料として、多孔質
Ｓｉ層は選択エッチングされ、完全に除去された。
【０１５２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、１５分後でも４
０Å程度であり、多孔質層のエッチング速度との選択比
は非常に大きく、非多孔質Ｓｉ層におけるエッチング量
は実用上無視できる程度であった。Ｓｉ3 Ｎ4 層を除去
したすることにより、直接単結晶Ｓｉ層が設けられた基
体が得られた。この基体の単結晶Ｓｉ層の表面を酸化し
て５０００ÅのＳｉＯ2 層を形成した後、上記と同じ単
結晶Ｓｉ層をエピタキシャル生長させた仮基体を用いて
上記と同様にしてもう１層の単結晶Ｓｉ層を積層するこ
とで図２に示されるような半導体ウエハが得られた。
【０１５３】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ層のみ
を完全に除去しえた。
【０１５４】（実施例５０）実施例１〜４９において、
２回目の単結晶Ｓｉ層の積層に代えて、ＧａＡｓ系半導
体層の積層を行った。ＧａＡＳ層の積層は、各実施例で
得た単結晶Ｓｉ層付の仮基体を用い、その単結晶Ｓｉ層
上にＧａＡｓ系半導体をエピタキシャル成長させ、積層
面に貼り合わせた後、仮基体とＧａＡｓ系半導体層の一
部をエッチング除去することで行った。その結果、図１
又は図２に示されるような半導体ウエハが得られた。
【０１５５】
【発明の効果】以上説明した通り、本発明によれば、単
結晶半導体層が絶縁層を介して積層された半導体ウエハ
により、単結晶半導体層を縦方向に利用することで高集
積化をはかることができると共に、このような積層半導
体ウエハを容易に製造することができるものである。
【図面の簡単な説明】
【図１】本発明に係る半導体ウエハの第１の実施例を示
す縦断面図である。
【図２】本発明の係る半導体ウエハの第２の実施例を示
す縦断面図である。
【図３】本発明の製造方法の説明図である。
【図４】本発明に係る半導体ウエハの第３及び第４の実
施例を示す縦断面図である。
【符号の説明】
１，１１ 基体 ２ａ，２ｂ 絶縁層 ３ａ，３ｂ 単結晶半導体層 １２ａ，１２ｂ ＳｉＯ2 層（絶縁層） １３ａ，１３ｂ 単結晶Ｓｉ層（単結晶半導体層） １４ 仮基体 １５ Ｓｉ3 Ｎ4 層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基体上に、複数の非多孔質単結晶半導体
    層が絶縁層を介して積層されていることを特徴とする半
    導体ウエハ。
  2. 【請求項２】 多孔質単結晶半導体の仮基体上に単結晶
    半導体層を形成した積層中間体の単結晶半導体層面を基
    体の表面に貼り合わせた後、仮基体をエッチング除去
    し、更にこのエッチング除去面に絶縁層を設けた後、更
    にこの絶縁層上に上記と同様にして積層中間体の貼り合
    わせとその仮基体のエッチング除去を行うことを特徴と
    する半導体ウエハの製造方法。
JP4040603A 1992-01-31 1992-01-31 半導体ウエハ及びその製造方法 Pending JPH05217824A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4040603A JPH05217824A (ja) 1992-01-31 1992-01-31 半導体ウエハ及びその製造方法
EP93101415A EP0553854A3 (en) 1992-01-31 1993-01-29 Semiconductor wafer, and process for production thereof
US08/173,947 US5374329A (en) 1992-01-31 1993-12-28 Process for producing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040603A JPH05217824A (ja) 1992-01-31 1992-01-31 半導体ウエハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05217824A true JPH05217824A (ja) 1993-08-27

Family

ID=12585095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040603A Pending JPH05217824A (ja) 1992-01-31 1992-01-31 半導体ウエハ及びその製造方法

Country Status (3)

Country Link
US (1) US5374329A (ja)
EP (1) EP0553854A3 (ja)
JP (1) JPH05217824A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116614A (ja) * 2003-10-03 2005-04-28 Disco Abrasive Syst Ltd 積層ウェーハの加工方法
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법
JP2006120726A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
KR100662694B1 (ko) * 1998-07-10 2006-12-28 꼼미사리아 아 레네르지 아토미끄 열 분산층을 포함하는 박막 반도체 구조

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
KR0175009B1 (ko) * 1995-07-28 1999-04-01 김광호 식각용액 및 이를 이용한 반도체 장치의 식각방법
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
RU2123218C1 (ru) * 1997-03-04 1998-12-10 Институт физики полупроводников СО РАН Способ получения структуры "полупроводник на пористом кремнии"
KR100234541B1 (ko) * 1997-03-07 1999-12-15 윤종용 반도체장치 제조용 웨이퍼의 세정을 위한 세정조성물 및 그를 이용한 세정방법
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
SE409553B (sv) * 1976-10-04 1979-08-27 Aga Ab Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
US4459181A (en) * 1982-09-23 1984-07-10 Eaton Corporation Semiconductor pattern definition by selective anodization
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4968628A (en) * 1988-12-09 1990-11-06 Harris Corporation Method of fabricating back diffused bonded oxide substrates
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662694B1 (ko) * 1998-07-10 2006-12-28 꼼미사리아 아 레네르지 아토미끄 열 분산층을 포함하는 박막 반도체 구조
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법
JP2005116614A (ja) * 2003-10-03 2005-04-28 Disco Abrasive Syst Ltd 積層ウェーハの加工方法
JP2006120726A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7393725B2 (en) 2004-10-19 2008-07-01 Seiko Epson Corporation Method of manufacturing thin film device electro-optic device, and electronic instrument

Also Published As

Publication number Publication date
US5374329A (en) 1994-12-20
EP0553854A2 (en) 1993-08-04
EP0553854A3 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
US6150031A (en) Semiconductor member and process for preparing semiconductor member
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JP3261685B2 (ja) 半導体素子基体及びその作製方法
JP3237888B2 (ja) 半導体基体及びその作製方法
CA2075020C (en) Method for preparing semiconductor member
JP3416163B2 (ja) 半導体基板及びその作製方法
JP3214631B2 (ja) 半導体基体及びその作製方法
JPH05217824A (ja) 半導体ウエハ及びその製造方法
JPH05275329A (ja) 半導体素子基体とその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JPH05206422A (ja) 半導体装置及びその作製方法
JP3297600B2 (ja) 半導体基板の作製方法
JPH04346418A (ja) 半導体基材の作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JPH05217994A (ja) 半導体基板の作製方法
JP3237889B2 (ja) 半導体基体及びその作製方法
JP3112101B2 (ja) 半導体基材の作製方法
JP3112100B2 (ja) 半導体基材の作製方法
JPH09121039A (ja) 半導体部材
JP3300857B2 (ja) 貼り合わせ半導体ウエハ及びその製造方法
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH04349621A (ja) 半導体基材の作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020528