JP2014067854A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】製造時間を短縮することで製造コストを抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、Ｐ型を有する半導体基板２と、半導体基板２内に形成され、Ｎ型を有する第１の不純物が、半導体基板２の表面２０から所定の深さｄ_１まで拡散したＮ型拡散層４と、半導体基板２内に形成され、第１の不純物よりも濃度が低いＰ型を有する第２の不純物が、表面２０からＮ型拡散層４よりも浅い深さｄ_２まで拡散し、その周囲がＮ型拡散層４に囲まれたＰ型拡散層６と、Ｐ型拡散層６に形成され、第１の不純物及び第２の不純物よりも濃度が高いＮ型を有する第３の不純物が、表面２０からＰ型拡散層６の深さｄ_２よりも浅い深さｄ_３まで拡散したＮ＋型拡散層１２と、を備えて概略構成されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

従来の技術として、Ｎ型エピタキシャル層と、Ｐ＋型埋め込み層と、Ｎ＋型埋め込み層と、を備えた半導体装置が知られている（例えば、特許文献１参照。）。

この半導体装置は、Ｎ型エピタキシャル層、Ｐ＋型埋め込み層及びＮ＋型埋め込み層により縦型のバイポーラトランジスタが形成されている。

特開２０１１−７７４８４号公報

しかし、従来の半導体装置は、Ｐ＋型埋め込み層及びＮ＋型埋め込み層を形成した後に、Ｎ型エピタキシャル層をエピタキシャル成長させるので、半導体装置の製造時間が長くなる問題がある。

従って、本発明の目的は、製造時間を短縮することで製造コストを抑制することができる半導体装置及びその製造方法を提供することにある。

本発明の一態様は、第１の導電型を有する半導体基板と、半導体基板内に形成され、第１の導電型と異なる第２の導電型を有する第１の不純物が、半導体基板の表面から所定の深さまで拡散した第１の拡散層と、半導体基板内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面から第１の拡散層よりも浅い深さまで拡散し、その周囲が第１の拡散層に囲まれた第２の拡散層と、第２の拡散層に形成され、第１の不純物及び第２の不純物よりも濃度が高い第２の導電型を有する第３の不純物が、表面から第２の拡散層の深さよりも浅い深さまで拡散した第３の拡散層と、を備えた半導体装置を提供する。

本発明によれば、製造時間を短縮することで製造コストを抑制することができる。

図１は、実施の形態に係る半導体装置の要部断面図である。 図２Ａ（ａ）〜（ｄ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。 図２Ｂ（ｅ）〜（ｈ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。

（実施の形態の要約）
実施の形態に係る半導体装置は、第１の導電型を有する半導体基板と、半導体基板内に形成され、第１の導電型と異なる第２の導電型を有する第１の不純物が、半導体基板の表面から所定の深さまで拡散した第１の拡散層と、半導体基板内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面から第１の拡散層よりも浅い深さまで拡散し、その周囲が第１の拡散層に囲まれた第２の拡散層と、第２の拡散層に形成され、第１の不純物及び第２の不純物よりも濃度が高い第２の導電型を有する第３の不純物が、表面から第２の拡散層の深さよりも浅い深さまで拡散した第３の拡散層と、を備えて概略構成されている。

[実施の形態]
（半導体装置１の構成）
図１は、実施の形態に係る半導体装置の要部断面図である。なお、実施の形態に係る各図において、描かれた画像と画像の比率は、実際の比率とは異なる場合がある。

半導体装置１は、図１に示すように、第１の導電型（Ｐ型）を有する半導体基板２と、半導体基板２内に形成され、第１の導電型と異なる第２の導電型（Ｎ型）を有する第１の不純物が、半導体基板２の表面２０から所定の深さｄ_１まで拡散した第１の拡散層としてのＮ型拡散層４と、半導体基板２内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面２０からＮ型拡散層４よりも浅い深さｄ_２まで拡散し、その周囲がＮ型拡散層４に囲まれた第２の拡散層としてのＰ型拡散層６と、Ｐ型拡散層６に形成され、第１の不純物及び第２の不純物よりも濃度が高い第２の導電型を有する第３の不純物が、表面２０からＰ型拡散層６の深さｄ_２よりも浅い深さｄ_３まで拡散した第３の拡散層としてのＮ＋型拡散層１２と、を備えて概略構成されている。

また半導体装置１は、Ｐ型拡散層６に形成され、第１の導電型を有する第５の不純物が、表面２０からＰ型拡散層６よりも浅い深さまで拡散した第５の拡散層としてのＰ型ベース層８と、Ｎ型拡散層４に形成され、第２の導電型を有する第４の不純物が、表面２０からＮ型拡散層４よりも浅い深さまで拡散した第４の拡散層としてのＮ型コレクタ層１０と、を備えている。

（半導体基板２の構成）
半導体基板２は、例えば、Ｓｉを主成分とするＳｉ基板等が用いられる。半導体基板２は、例えば、Ｐ型の不純物を含んでいる。本実施の形態では、このＰ型の不純物は、Ｂ（ボロン）である。従って、半導体基板２は、Ｂを含むＰ型のＳｉ基板である。

この半導体基板２の厚みは、例えば、６００μｍである。

（Ｎ型拡散層４の構成）
Ｎ型拡散層４は、例えば、Ｎ型の第１の不純物を半導体基板２に導入し、熱処理によりこれを拡散させることで形成される。

このＮ型の第１の不純物は、例えば、Ｐ、Ａｓ及びＳｂ等である。本実施の形態では、第１の不純物としてＰを用いた。

Ｎ型拡散層４は、例えば、図１に示すように、表面２０から深さｄ_１（およそ１２μｍ）まで第１の不純物が拡散することで形成される。

従って半導体基板２とＮ型拡散層４は、ＰＮ接合している。

（Ｐ型拡散層６の構成）
Ｐ型拡散層６は、例えば、Ｐ型の第２の不純物を半導体基板２に導入し、熱処理によりこれを拡散させることで形成される。

このＰ型の第２の不純物は、例えば、Ｂ、ＢＦ_２、Ｉｎ等である。本実施の形態では、第２の不純物としてＢを用いた。

Ｐ型拡散層６は、例えば、図１に示すように、表面２０から深さｄ_２（およそ９μｍ）まで第２の不純物が拡散することで形成される。

ここで、第１の不純物及び第２の不純物の拡散は、導入と熱処理とを交互に行うことにより行われるのではなく、第１の不純物及び第２の不純物が導入された後に、熱処理が行われる。

この熱処理により、図１に示すように、第１の不純物は、拡散しながらＰ型拡散層６の下方で交わる。つまり、第１の不純物は、Ｐ型拡散層６の下方にも拡散する。このように拡散する理由の一つは、予定された領域に正確に不純物を導入することができるからである。

従ってＮ型拡散層４とＰ型拡散層６は、ＰＮ接合している。

半導体装置１を上面から見た場合、Ｎ型拡散層４がＰ型拡散層６を囲むように形成されている。

（Ｐ型ベース層８の構成）
Ｐ型ベース層８は、Ｐ型の第５の不純物をＰ型拡散層６に選択的に導入し、熱処理によりこれを拡散させることで形成される。

このＰ型の第５の不純物は、例えば、Ｂ、ＢＦ_２、Ｉｎ等である。本実施の形態では、第５の不純物としてＢを用いた。

Ｐ型ベース層８は、例えば、表面２０から深さｄ_４（およそ１．０μｍ）まで不純物が拡散することで形成される。

このＰ型ベース層８には、Ｐ型ベース層８と電気的に接続する電極１４が形成される。

（Ｎ型コレクタ層１０の構成）
Ｎ型コレクタ層１０は、Ｎ型の第４の不純物をＮ型拡散層４に選択的に導入し、熱処理によりこれを拡散させることで形成される。

このＮ型の第４の不純物は、例えば、Ｐ、Ａｓ及びＳｂ等である。本実施の形態では、第４の不純物としてＰを用いた。

Ｎ型コレクタ層１０は、例えば、表面２０から深さｄ_４（およそ１．０μｍ）まで不純物が拡散することで形成される。

このＮ型コレクタ層１０には、Ｎ型コレクタ層１０と電気的に接続する電極１５が形成される。

（Ｎ＋型拡散層１２の構成）
Ｎ＋型拡散層１２は、例えば、Ｎ型の第３の不純物をＰ型拡散層６に選択的に導入し、熱処理によりこれを拡散させることで形成される。

このＮ型の第３の不純物は、例えば、Ｐ、Ａｓ及びＳｂ等である。本実施の形態では、第３の不純物としてＰを用いた。

Ｎ＋型拡散層１２は、例えば、図１に示すように、表面から深さｄ_３（およそ１．２μｍ）まで第３の不純物が拡散することで形成される。

Ｎ＋型拡散層１２には、Ｎ＋型拡散層１２と電気的に接続する電極１６が形成される。電極１４〜電極１６は、例えば、Ｐｏｌｙ−Ｓｉ、Ｃｕ、Ａｌ等を用いて形成される。

半導体装置１を上面から見た場合、半導体装置１は、Ｎ＋型拡散層１２の周囲にＰ型ベース層８が形成され、Ｐ型ベース層８の周囲にＮ型コレクタ層１０が形成されたような形状を有している。

また半導体装置１は、Ｎ型拡散層４、Ｐ型拡散層６及びＮ＋型拡散層１２により、縦型のバイポーラトランジスタが形成されている。

以下では、半導体装置１の製造方法の一例について、説明する。

（半導体装置１の製造方法）
図２Ａ（ａ）〜（ｄ）、及び図２Ｂ（ｅ）〜（ｈ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。

Ｐ型を有する半導体基板２に、Ｐ型とは異なるＮ型を有する第１の不純物を選択的に導入する。

具体的には、図２Ａ（ａ）に示すように、フォトリソグラフィ法等により、Ｐ型拡散層６を形成する領域上に、レジストパターン３０を形成する。続いて、レジストパターン３０をマスクとして、イオン注入法により、第１の不純物としてＰを半導体基板２に導入する。第１の不純物が導入された後、レジストパターン３０は、灰化処理により除去される。

この第１の不純物を導入する条件は、ドーズ量が、５．０×１０^１３［ｃｍ^−２］であり、加速エネルギーが、１３０［ｋｅＶ］である。つまり、第１の不純物は、半導体基板２の深い位置に、高い濃度で導入される。

Ｐ型を有する半導体基板に、第１の不純物よりも濃度が低いＰ型を有する第２の不純物を選択的に導入する。

具体的には、図２Ａ（ｂ）に示すように、フォトリソグラフィ法等により、Ｐ型拡散層６を形成する領域が露出するレジストパターン３２を形成する。続いて、レジストパターン３２をマスクとして、イオン注入法により、第２の不純物としてＢを半導体基板２に導入する。第２の不純物が導入された後、レジストパターン３２は、灰化処理により除去される。

この第２の不純物を導入する条件は、ドーズ量が、３．０×１０^１３［ｃｍ^−２］であり、加速エネルギーが、６０［ｋｅＶ］である。つまり、第２の不純物は、第１の不純物よりも浅い位置に、低い濃度で導入される。また第１の不純物の加速エネルギーは、第２の不純物の加速エネルギーよりも高い。これは、第２の不純物よりも半導体基板２の深い位置まで第１の不純物を導入するためである。

なお、第１の不純物の導入と第２の不純物の導入の順番は、上記の例に限定されない。すなわち、第１の不純物及び第２の不純物の導入工程は、レジストパターン３２を形成して第２の不純物を導入し、続いて、レジストパターン３０を形成して第１の不純物を導入する順番でも良い。つまり、Ｎ型拡散層４を形成するために第１の不純物を導入する工程とＰ型拡散層６を形成するために第２の不純物を導入する工程の順番は、入れ替え可能である。

次に、半導体基板２に熱処理を施して、半導体基板２の表面２０から所定の深さｄ_１まで第１の不純物を拡散させてＮ型拡散層４を形成すると共に、表面２０からＮ型拡散層４よりも浅い深さｄ_２まで第２の不純物を拡散させ、その周囲がＮ型拡散層４に囲まれたＰ型拡散層６を形成する。

具体的には、図２Ａ（ｃ）に示すように、半導体基板２に熱処理を行って第１の不純物及び第２の不純物を拡散させる。この熱処理は、１２００°で１０時間行われる。

この熱処理により、第１の不純物が拡散してＮ型拡散層４が形成され、第２の不純物が拡散してＰ型拡散層６が形成される。

第１の不純物は、第２の不純物よりも高い加速エネルギーで、さらに高い濃度で導入されるので、第２の不純物よりも深く、そして広く拡散する。従ってＰ型拡散層６は、その周囲がＮ型拡散層４に囲まれるように形成される。言い換えるなら、表面２０に露出したＰ型拡散層６の面以外の側面及び底面が、Ｎ型拡散層４と接触する。つまりＰ型拡散層６は、側面及び底面、つまりＮ型拡散層４との境界では、ＰＮ結合が形成されている。従って、Ｐ型拡散層６の底面近傍では、Ｎ型拡散層４に含まれる第１の不純物の濃度が所定の濃度以上、つまり、半導体基板２とＰ型拡散層６とがリークしない程度の濃度の第１の不純物が拡散している。

次に、Ｐ型拡散層６にＰ型を有する第５の不純物を選択的に導入する。

具体的には、図２Ａ（ｄ）に示すように、フォトリソグラフィ法等により、Ｐ型ベース層８を形成する領域が露出するレジストパターン３４を形成する。続いて、レジストパターン３４をマスクとして、イオン注入法により、第５の不純物としてＢを半導体基板２に導入する。第５の不純物が導入された後、レジストパターン３４は、灰化処理により除去される。

この第５の不純物を導入する条件は、ドーズ量が、３．０×１０^１３［ｃｍ^−２］であり、加速エネルギーが、６０［ｋｅＶ］である。

次に、Ｎ型拡散層４にＮ型を有する第４の不純物を選択的に導入する。

具体的には、図２Ｂ（ｅ）に示すように、フォトリソグラフィ法等により、Ｎ型コレクタ層１０を形成する領域が露出するレジストパターン３６を形成する。続いて、レジストパターン３６をマスクとして、イオン注入法により、第４の不純物としてＰを半導体基板２に導入する。

この第４の不純物を導入する条件は、ドーズ量が、１．０×１０^１３［ｃｍ^−２］であり、加速エネルギーが、６０［ｋｅＶ］である。

なお、第５の不純物の導入と第４の不純物の導入の順番は、上記の例に限定されない。すなわち、第５の不純物及び第４の不純物の導入工程は、レジストパターン３６を形成して第４の不純物を導入し、続いて、レジストパターン３４を形成して第５の不純物を導入する順番でも良い。つまり、Ｐ型ベース層８を形成するために第５の不純物を導入する工程とＮ型コレクタ層１０を形成するために第４の不純物を導入する工程の順番は、入れ替え可能である。

次に、半導体基板２に熱処理を施して、表面２０からＮ型拡散層４の深さｄ_１よりも浅い深さｄ_４まで第４の不純物を拡散させてＮ型コレクタ層１０を形成すると共に、表面２０からＰ型拡散層６の深さｄ_２よりも浅い深さｄ_４まで第５の不純物を拡散させてＰ型ベース層８を形成する。

具体的には、図２Ｂ（ｆ）に示すように、半導体基板２に熱処理を行って第４の不純物及び第５の不純物を拡散させる。この熱処理は、１０００°で６時間行われる。

この熱処理により、第４の不純物が拡散してＮ型コレクタ層１０が形成され、第５の不純物が拡散してＰ型ベース層８が形成される。

次に、Ｐ型拡散層６にＮ型を有する第３の不純物を選択的に導入する。

具体的に、図２Ｂ（ｇ）に示すように、フォトリソグラフィ法等により、Ｎ＋型拡散層１２を形成する領域が露出するレジストパターン３８を形成する。続いて、レジストパターン３８をマスクとして、イオン注入法により、第３の不純物としてＰを半導体基板２に導入する。第３の不純物が導入された後、レジストパターン３８は、灰化処理により除去される。

この第３の不純物を導入する条件は、ドーズ量が、５．０×１０^１５［ｃｍ^−２］であり、加速エネルギーが、６０［ｋｅＶ］である。

次に、半導体基板２に熱処理を施して、表面２０からＰ型拡散層６の深さｄ_２よりも浅い深さｄ_３まで第３の不純物を拡散させてＮ＋型拡散層１２を形成する。

具体的には、図２Ｂ（ｈ）に示すように、半導体基板２に熱処理を行って第３の不純物を拡散させる。この熱処理は、９００°で０．５時間行われる。

この熱処理により、第３の不純物が拡散してＮ＋型拡散層１２が形成される。第３の不純物は、他の不純物に比べて濃度が高く、また、Ｎ＋型拡散層１２を形成する領域がＰ型ベース層８に囲まれていることから、Ｐ型ベース層８及びＮ型コレクタ層１０よりも縦方向に拡散する。

次に、フォトリソグラフィ法等により、Ｐ型ベース層８に電極１４、Ｎ型コレクタ層１０に電極１５、及びＮ＋型拡散層１２に電極１６を形成して、図１に示す半導体装置１を得る。

（実施の形態の効果）
本実施の形態に係る半導体装置１は、製造時間を短縮することで製造コストを抑制することができる。具体的には、半導体装置１は、埋め込み拡散層を形成してからエピタキシャル層をエピタキシャル成長させて作成する縦型のバイポーラトランジスタと比べて、主に、イオン注入法と熱処理とによる不純物の拡散によって縦型のバイポーラトランジスタを形成するので、製造時間を短縮することができる。また、半導体装置１は、製造時間が短縮されるので、製造コストを抑制することができる。

以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…半導体装置
２…半導体基板
４…Ｎ型拡散層
６…Ｐ型拡散層
８…Ｐ型ベース層
１０…Ｎ型コレクタ層
１２…Ｎ＋型拡散層
１４〜１６…電極
２０…表面
３０…レジストパターン
３２…レジストパターン
３４…レジストパターン
３６…レジストパターン
３８…レジストパターン

Claims (4)

1. 第１の導電型を有する半導体基板と、
   前記半導体基板内に形成され、前記第１の導電型と異なる第２の導電型を有する第１の不純物が、前記半導体基板の表面から所定の深さまで拡散した第１の拡散層と、
   前記半導体基板内に形成され、前記第１の不純物よりも濃度が低い前記第１の導電型を有する第２の不純物が、前記表面から前記第１の拡散層よりも浅い深さまで拡散し、その周囲が前記第１の拡散層に囲まれた第２の拡散層と、
   前記第２の拡散層に形成され、前記第１の不純物及び前記第２の不純物よりも濃度が高い前記第２の導電型を有する第３の不純物が、前記表面から前記第２の拡散層の深さよりも浅い深さまで拡散した第３の拡散層と、
   を備えた半導体装置。
2. 前記第１の拡散層に形成され、前記第２の導電型を有する第４の不純物が、前記表面から前記第１の拡散層よりも浅い深さまで拡散した第４の拡散層と、
   前記第２の拡散層に形成され、前記第１の導電型を有する第５の不純物が、前記表面から前記第２の拡散層よりも浅い深さまで拡散した第５の拡散層と、
   を備えた請求項１に記載の半導体装置。
3. 第１の導電型を有する半導体基板に、前記第１の導電型とは異なる第２の導電型を有する第１の不純物を選択的に導入する工程と、
   第１の導電型を有する半導体基板に、第１の不純物よりも濃度が低い前記第１の導電型を有する第２の不純物を選択的に導入する工程と、
   前記半導体基板に熱処理を施して、前記半導体基板の表面から所定の深さまで前記第１の不純物を拡散させて第１の拡散層を形成すると共に、前記表面から前記第１の拡散層よりも浅い深さまで前記第２の不純物を拡散させ、その周囲が前記第１の拡散層に囲まれた第２の拡散層を形成する工程と、
   前記第２の拡散層に前記第２の導電型を有する第３の不純物を選択的に導入する工程と、
   前記半導体基板に熱処理を施して、前記表面から前記第２の拡散層の深さよりも浅い深さまで前記第３の不純物を拡散させて第３の拡散層を形成する工程と、
   を含む半導体装置の製造方法。
4. 前記第１の拡散層に前記第２の導電型を有する第４の不純物を選択的に導入する工程と、
   前記第２の拡散層に前記第１の導電型を有する第５の不純物を選択的に導入する工程と、
   前記半導体基板に熱処理を施して、前記表面から前記第１の拡散層の深さよりも浅い深さまで前記第４の不純物を拡散させて第４の拡散層を形成すると共に、前記表面から前記第２の拡散層の深さよりも浅い深さまで前記第５の不純物を拡散させて第５の拡散層を形成する工程と、
   を含む請求項３に記載の半導体装置の製造方法。

Images