JPH04233235A - Ｐｎ接合装置を製造する方法 - Google Patents
Ｐｎ接合装置を製造する方法Info
- Publication number
- JPH04233235A JPH04233235A JP3168483A JP16848391A JPH04233235A JP H04233235 A JPH04233235 A JP H04233235A JP 3168483 A JP3168483 A JP 3168483A JP 16848391 A JP16848391 A JP 16848391A JP H04233235 A JPH04233235 A JP H04233235A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- silicon
- mask
- region
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- -1 aluminum ions Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 239000007943 implant Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/901—Capacitive junction
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであって、更に詳細には、シリコンモノリシ
ック集積回路においてＰＮＰトランジスタコレクタベー
ス接合又はＰＮ接合コンデンサを製造する方法に関する
ものである。
関するものであって、更に詳細には、シリコンモノリシ
ック集積回路においてＰＮＰトランジスタコレクタベー
ス接合又はＰＮ接合コンデンサを製造する方法に関する
ものである。
【０００２】
【従来の技術】シリコン集積回路内にＰＮＰトランジス
タを製造する場合、Ｎ型シリコン基板内にアルミニウム
を注入し且つ該注入されたアルミニウムを該基板内に拡
散させて該シリコン基板内にＰウエルを形成することが
知られている。アルミニウムは、シリコン内に迅速に拡
散し且つＮ型基板をＰ型へ変換させることが可能なＰ型
ドーパントであるので、アルミニウムが選択される。
タを製造する場合、Ｎ型シリコン基板内にアルミニウム
を注入し且つ該注入されたアルミニウムを該基板内に拡
散させて該シリコン基板内にＰウエルを形成することが
知られている。アルミニウムは、シリコン内に迅速に拡
散し且つＮ型基板をＰ型へ変換させることが可能なＰ型
ドーパントであるので、アルミニウムが選択される。
【０００３】Ｐウエルにおけるドーピングは、その中に
形成されるＰＮＰトランジスタに対するコレクタ特性を
決定するために調節される。ＰＮＰトランジスタは、Ｐ
ウエル内にＮ型ベース層を拡散させることによって完成
され、且つ次いで、Ｎ型ベース内にＰ＋エミッタ領域を
拡散させる。従って、従来のプレーナ構成の縦型構成を
持った二重拡散トランジスタが形成される。
形成されるＰＮＰトランジスタに対するコレクタ特性を
決定するために調節される。ＰＮＰトランジスタは、Ｐ
ウエル内にＮ型ベース層を拡散させることによって完成
され、且つ次いで、Ｎ型ベース内にＰ＋エミッタ領域を
拡散させる。従って、従来のプレーナ構成の縦型構成を
持った二重拡散トランジスタが形成される。
【０００４】従来の縦型プレーナＮＰＮトランジスタは
、Ｎ型シリコン基板内に形成して、相補的トランジスタ
を与えている。ＮＰＮ及びＰＮＰトランジスタがシリコ
ンエピタキシャル層内に形成される場合、それらは、従
来公知のＰＮ接合分離を使用して分離することが可能で
あり、且つそれらのトランジスタを従来のモノリシック
集積回路の形に相互接続させることが可能である。
、Ｎ型シリコン基板内に形成して、相補的トランジスタ
を与えている。ＮＰＮ及びＰＮＰトランジスタがシリコ
ンエピタキシャル層内に形成される場合、それらは、従
来公知のＰＮ接合分離を使用して分離することが可能で
あり、且つそれらのトランジスタを従来のモノリシック
集積回路の形に相互接続させることが可能である。
【０００５】この様なトランジスタの製造については、
１９８６年４月１８日付で出願され本願出願人に譲渡さ
れている米国特許出願第８５３，５３０号に記載されて
いる。この特許出願は、「高電圧相補的ＮＰＮ／ＰＮＰ
プロセス（Ａ ＨＩＧＨ ＶＯＬＴＡＧＥ ＣＯ
ＭＰＬＥＭＥＮＴＡＲＹ ＮＰＮ／ＰＮＰ ＰＲＯ
ＣＥＳＳ）」という名称であり、且つ本願の発明者と、
Ｊ． Ｂａｒｒｙ Ｓｍａｌｌとの共同発明である
。その後に、本願の発明者とＤｅａｎ Ｃ． Ｊｅ
ｎｎｉｎｇｓとの共同発明であり本願出願人に譲渡され
ている１９９０年３月２０日付で発行された米国特許第
４，９１０，１０６号がある。この特許は、「相補的Ｐ
ＮＰ／ＮＰＮパワートランジスタプロセス（ＣＯＭＰＬ
ＥＭＥＮＴＡＲＹ ＰＮＰ／ＮＰＮ ＰＯＷＥＲ
ＴＲＡＮＳＩＳＴＯＲ ＰＲＯＣＥＳＳ）」という
題名である。上述した特許出願及び特許は、両方とも、
Ｎ型エピタキシャルシリコン内にアルミニウムをイオン
注入し、そのアルミニウムが該シリコン内に実質的な距
離に亘って拡散されることを記載している。
１９８６年４月１８日付で出願され本願出願人に譲渡さ
れている米国特許出願第８５３，５３０号に記載されて
いる。この特許出願は、「高電圧相補的ＮＰＮ／ＰＮＰ
プロセス（Ａ ＨＩＧＨ ＶＯＬＴＡＧＥ ＣＯ
ＭＰＬＥＭＥＮＴＡＲＹ ＮＰＮ／ＰＮＰ ＰＲＯ
ＣＥＳＳ）」という名称であり、且つ本願の発明者と、
Ｊ． Ｂａｒｒｙ Ｓｍａｌｌとの共同発明である
。その後に、本願の発明者とＤｅａｎ Ｃ． Ｊｅ
ｎｎｉｎｇｓとの共同発明であり本願出願人に譲渡され
ている１９９０年３月２０日付で発行された米国特許第
４，９１０，１０６号がある。この特許は、「相補的Ｐ
ＮＰ／ＮＰＮパワートランジスタプロセス（ＣＯＭＰＬ
ＥＭＥＮＴＡＲＹ ＰＮＰ／ＮＰＮ ＰＯＷＥＲ
ＴＲＡＮＳＩＳＴＯＲ ＰＲＯＣＥＳＳ）」という
題名である。上述した特許出願及び特許は、両方とも、
Ｎ型エピタキシャルシリコン内にアルミニウムをイオン
注入し、そのアルミニウムが該シリコン内に実質的な距
離に亘って拡散されることを記載している。
【０００６】上述した先行技術文献において記載されて
いるものではないが、製造されるＩＣ装置は、回路要素
としてコンデンサを必要とすることが多々存在する。コ
ンデンサは、逆バイアスしたＰＮ接合を使用して形成す
ることが可能である。例えば、急峻なＰＮ接合を形成す
るためにシリコンＰウエル内に高度にドープしたＮ＋＋
層を拡散させることによって接合を形成することが可能
である。逆バイアスされた場合に、この様な接合は、単
位面積当りにかなりの容量を示す場合がある。Ｎ＋層に
先行して、Ｐウエル自身よりも低い固有抵抗を持ったＰ
＋物質からなる層を設けることによってより高い容量を
実現することが可能である。しかしながら、この様なコ
ンデンサは、アルミニウム注入したシリコン内に製造す
る場合、高いリーク電流を有する場合があることが判明
した。更に、この様なリークは、時間と共に悪化する傾
向がある。
いるものではないが、製造されるＩＣ装置は、回路要素
としてコンデンサを必要とすることが多々存在する。コ
ンデンサは、逆バイアスしたＰＮ接合を使用して形成す
ることが可能である。例えば、急峻なＰＮ接合を形成す
るためにシリコンＰウエル内に高度にドープしたＮ＋＋
層を拡散させることによって接合を形成することが可能
である。逆バイアスされた場合に、この様な接合は、単
位面積当りにかなりの容量を示す場合がある。Ｎ＋層に
先行して、Ｐウエル自身よりも低い固有抵抗を持ったＰ
＋物質からなる層を設けることによってより高い容量を
実現することが可能である。しかしながら、この様なコ
ンデンサは、アルミニウム注入したシリコン内に製造す
る場合、高いリーク電流を有する場合があることが判明
した。更に、この様なリークは、時間と共に悪化する傾
向がある。
【０００７】
【発明が解決しようとする課題】本発明は、逆バイアス
リークが最小であるようなイオン注入したアルミニウム
でドープされたシリコン内にＰＮ接合を提供することを
目的とする。更に、本発明の別の目的とするところは、
ＩＣコンデンサ及びＰＮＰトランジスタが位置されるべ
き領域においてアルミニウムイオン注入を排除し、その
際に爾後に形成される接合におけるＰＮ接合リークを回
避する方法を提供することである。
リークが最小であるようなイオン注入したアルミニウム
でドープされたシリコン内にＰＮ接合を提供することを
目的とする。更に、本発明の別の目的とするところは、
ＩＣコンデンサ及びＰＮＰトランジスタが位置されるべ
き領域においてアルミニウムイオン注入を排除し、その
際に爾後に形成される接合におけるＰＮ接合リークを回
避する方法を提供することである。
【０００８】
【課題を解決するための手段】ＩＣトランジスタの製造
において、その処理ステップのうちの一つは、ＰＮＰト
ランジスタが形成されるべきＮ型シリコンの領域内にマ
スクしたアルミニウム注入を行うものである。該アルミ
ニウムを注入し、次いで拡散させて、Ｎ型シリコン内に
Ｐウエルを形成する。Ｐウエルドーピングは、ＰＮＰト
ランジスタコレクタのバックグラウンドドーピングを与
えるべく調整される。ＰＮＰトランジスタにおいては、
ベースがＮ型であり、且つ通常燐でドープされる。ＰＮ
Ｐトランジスタは、Ｎ型ベースの範囲内において且つよ
り小さな深さに高度にドープしたＰ＋＋エミッタを拡散
させることによって完成される。従って、このエミッタ
ドーピングは、ベースドーピングを上回り、且つエミッ
タとコレクタとの間に薄いグレードした（即ち、傾斜型
）のベースを残存させる。
において、その処理ステップのうちの一つは、ＰＮＰト
ランジスタが形成されるべきＮ型シリコンの領域内にマ
スクしたアルミニウム注入を行うものである。該アルミ
ニウムを注入し、次いで拡散させて、Ｎ型シリコン内に
Ｐウエルを形成する。Ｐウエルドーピングは、ＰＮＰト
ランジスタコレクタのバックグラウンドドーピングを与
えるべく調整される。ＰＮＰトランジスタにおいては、
ベースがＮ型であり、且つ通常燐でドープされる。ＰＮ
Ｐトランジスタは、Ｎ型ベースの範囲内において且つよ
り小さな深さに高度にドープしたＰ＋＋エミッタを拡散
させることによって完成される。従って、このエミッタ
ドーピングは、ベースドーピングを上回り、且つエミッ
タとコレクタとの間に薄いグレードした（即ち、傾斜型
）のベースを残存させる。
【０００９】アルミニウム注入は、通常、Ｐウエルを所
望する箇所に位置した開口を有する注入マスクによって
行なわれる。該マスクは、注入イオンに対して十分な耐
久性を有する厚さを持っており、公知の態様で有機性マ
スキング物質を使用してシリコン酸化物をエッチングす
ることによりホトリソグラフィにより形成される。本発
明によれば、ＰＮ接合コンデンサ及びＰＮＰトランジス
タエミッタ・ベースダイオードが爾後に形成されるべき
箇所であって通常イオン注入される領域内において、マ
スキング物質がイオン注入マスク内に維持される。この
維持されたマスク部分は、シリコン表面へ直接的に付与
される有機性マスク物質の形態とすることが可能であり
、又は、それは、通常トランジスタのベース拡散マスク
として使用される酸化物から形成されるシリコン酸化物
残留物から形成することも可能である。何れの場合にお
いても、ＰＮＰトランジスタ又はコンデンサが後に形成
されるべき領域においては、アルミニウム注入が回避さ
れる。次いで、アルミニウムが注入される場合、それは
、コンデンサ又はＰＮＰトランジスタベース領域におい
ては直接的にシリコンを衝撃することはない。しかしな
がら、該アルミニウムは後にシリコン内に実質的な深さ
に拡散されるので、その横方向拡散は維持されたマスク
下側に浸透し、ＰＮＰトランジスタ又はコンデンサの全
区域下側のシリコンを効果的にドーピングする。
望する箇所に位置した開口を有する注入マスクによって
行なわれる。該マスクは、注入イオンに対して十分な耐
久性を有する厚さを持っており、公知の態様で有機性マ
スキング物質を使用してシリコン酸化物をエッチングす
ることによりホトリソグラフィにより形成される。本発
明によれば、ＰＮ接合コンデンサ及びＰＮＰトランジス
タエミッタ・ベースダイオードが爾後に形成されるべき
箇所であって通常イオン注入される領域内において、マ
スキング物質がイオン注入マスク内に維持される。この
維持されたマスク部分は、シリコン表面へ直接的に付与
される有機性マスク物質の形態とすることが可能であり
、又は、それは、通常トランジスタのベース拡散マスク
として使用される酸化物から形成されるシリコン酸化物
残留物から形成することも可能である。何れの場合にお
いても、ＰＮＰトランジスタ又はコンデンサが後に形成
されるべき領域においては、アルミニウム注入が回避さ
れる。次いで、アルミニウムが注入される場合、それは
、コンデンサ又はＰＮＰトランジスタベース領域におい
ては直接的にシリコンを衝撃することはない。しかしな
がら、該アルミニウムは後にシリコン内に実質的な深さ
に拡散されるので、その横方向拡散は維持されたマスク
下側に浸透し、ＰＮＰトランジスタ又はコンデンサの全
区域下側のシリコンを効果的にドーピングする。
【００１０】次いで、注入マスク、及び／又はマスキン
グ酸化物を除去し、且つ高度にドープしたＮ＋領域を、
以前にマスクされていた領域内に位置させる。本発明者
の知見によれば、その結果得られるＰＮＰトランジスタ
又はコンデンサは、通常、意図した態様で機能する。そ
のＰＮ接合ダイオードが逆バイアスされると、それは、
予備的なブレークダウンリークを発生することはなく、
且つ高グレードのＰＮＰトランジスタ又はコンデンサが
得られる。従って、本発明者の知得したところによれば
、従来技術の構成において発生するリークは接合の下側
に存在する半導体領域内にアルミニウム（多分、酸化物
沈澱物の形態で存在すると考えられる）が存在すること
に起因するものである。酸化物を含有するアルミニウム
が半導体表面上に積上げられ、且つイオン衝撃によって
シリコン内にドライブインされる。その結果シリコン内
に発生する歪はプレーナＰＮ接合に悪影響を与える場合
がある。明らかに、シリコンは接合の近傍においてスト
レスが発生されており、逆バイアスリークが発生する。
グ酸化物を除去し、且つ高度にドープしたＮ＋領域を、
以前にマスクされていた領域内に位置させる。本発明者
の知見によれば、その結果得られるＰＮＰトランジスタ
又はコンデンサは、通常、意図した態様で機能する。そ
のＰＮ接合ダイオードが逆バイアスされると、それは、
予備的なブレークダウンリークを発生することはなく、
且つ高グレードのＰＮＰトランジスタ又はコンデンサが
得られる。従って、本発明者の知得したところによれば
、従来技術の構成において発生するリークは接合の下側
に存在する半導体領域内にアルミニウム（多分、酸化物
沈澱物の形態で存在すると考えられる）が存在すること
に起因するものである。酸化物を含有するアルミニウム
が半導体表面上に積上げられ、且つイオン衝撃によって
シリコン内にドライブインされる。その結果シリコン内
に発生する歪はプレーナＰＮ接合に悪影響を与える場合
がある。明らかに、シリコンは接合の近傍においてスト
レスが発生されており、逆バイアスリークが発生する。
【００１１】
【実施例】図１において、シリコン基板１０は、モノリ
シック集積回路を製造するために処理されるシリコンウ
エハの一部を表わしている。基板１０は、典型的にＰ型
基板ウエハ（不図示）の上に付着形成されるＮ型エピタ
キシャル層を表わしている。従来のプレーナ技術によれ
ば、典型的に約８０００Åの厚さの酸化物層１１がシリ
コン表面上に形成される。従来のホトリソグラフィエッ
チング技術により該酸化物層内において穴１２が形成さ
れ、且つアルミニウムイオンが１３においてウエハ内に
注入される。例えば、約１８０ＫｅＶのエネルギにおい
て、約１×１０１３乃至３×１０１４アルミニウム原子
／ｃｍ２ を付着させることが可能である。このドーズ
は、使用されるプロセスによって必要とされるドーピン
グを与えるべく選択される。該エネルギは、アルミニウ
ムイオンのバルクが所望の深さにシリコン内に浸透する
ことを確保すべく選択される。１３において示した如く
、アルミニウム原子は、酸化物の穴１２の内側において
のみシリコン内に注入され、且つ他の場所においては、
該酸化物はシリコンをマスクしている。
シック集積回路を製造するために処理されるシリコンウ
エハの一部を表わしている。基板１０は、典型的にＰ型
基板ウエハ（不図示）の上に付着形成されるＮ型エピタ
キシャル層を表わしている。従来のプレーナ技術によれ
ば、典型的に約８０００Åの厚さの酸化物層１１がシリ
コン表面上に形成される。従来のホトリソグラフィエッ
チング技術により該酸化物層内において穴１２が形成さ
れ、且つアルミニウムイオンが１３においてウエハ内に
注入される。例えば、約１８０ＫｅＶのエネルギにおい
て、約１×１０１３乃至３×１０１４アルミニウム原子
／ｃｍ２ を付着させることが可能である。このドーズ
は、使用されるプロセスによって必要とされるドーピン
グを与えるべく選択される。該エネルギは、アルミニウ
ムイオンのバルクが所望の深さにシリコン内に浸透する
ことを確保すべく選択される。１３において示した如く
、アルミニウム原子は、酸化物の穴１２の内側において
のみシリコン内に注入され、且つ他の場所においては、
該酸化物はシリコンをマスクしている。
【００１２】注入の後に、ウエハを、典型的に、約１１
５０℃に加熱し、且つアルミニウムをシリコン内に拡散
させる。公知の如く、この様な温度においては、アルミ
ニウムは実質的な深さに迅速に拡散する。約７０乃至９
０分の後に、該アルミニウムは拡散し且つ領域１４を形
成する。従って、点線１５で示した位置にＰＮ接合が形
成される。従って、点線１５の上方は、シリコンがＰ型
にドープされ、且つ点線１５の下側は、Ｎ型である。
５０℃に加熱し、且つアルミニウムをシリコン内に拡散
させる。公知の如く、この様な温度においては、アルミ
ニウムは実質的な深さに迅速に拡散する。約７０乃至９
０分の後に、該アルミニウムは拡散し且つ領域１４を形
成する。従って、点線１５で示した位置にＰＮ接合が形
成される。従って、点線１５の上方は、シリコンがＰ型
にドープされ、且つ点線１５の下側は、Ｎ型である。
【００１３】図２は図１において丸印２で示した領域に
おけるウエハの部分を拡大して示している。図２におい
て、高度にドープされている領域であるＮ＋＋領域１６
は、Ｐ型物質１４内に延在して示されている。この様な
領域は、ＮＰＮトランジスタエミッタを形成する期間中
に形成される場合がある。領域１６は、高度にドープさ
れており且つ比較的薄い。従って、浅いプレーナＰＮ接
合が形成されている。この様な接合は、ＩＣにおけるコ
ンデンサを形成する場合がある。端子１７及び１８によ
って概略的に示した如く、領域１６及び１４に対してコ
ンタクトをとることが可能である。実際上、これらのコ
ンタクトは、従来のプレーナメタリゼーションによって
達成することが可能である。図示した接合が０に近いか
又は逆バイアスされている場合には、それは、単位面積
当り実質的な容量を示す場合がある。
おけるウエハの部分を拡大して示している。図２におい
て、高度にドープされている領域であるＮ＋＋領域１６
は、Ｐ型物質１４内に延在して示されている。この様な
領域は、ＮＰＮトランジスタエミッタを形成する期間中
に形成される場合がある。領域１６は、高度にドープさ
れており且つ比較的薄い。従って、浅いプレーナＰＮ接
合が形成されている。この様な接合は、ＩＣにおけるコ
ンデンサを形成する場合がある。端子１７及び１８によ
って概略的に示した如く、領域１６及び１４に対してコ
ンタクトをとることが可能である。実際上、これらのコ
ンタクトは、従来のプレーナメタリゼーションによって
達成することが可能である。図示した接合が０に近いか
又は逆バイアスされている場合には、それは、単位面積
当り実質的な容量を示す場合がある。
【００１４】図示していないが、領域１６の下側のシリ
コンは、領域１６を取囲み且つシリコン内に一層深く延
在する拡散により一層高度にドープしたＰ型とすること
が可能である。この様な構成は、ＮＰＮトランジスタの
エミッタ拡散及びベース拡散の両方を使用して形成する
ことが可能である。このことは、所望される場合に、単
位面積当りの容量を増加させる。この様な場合、端子１
８はより高度にドープしたＰ型物質へ接続される。
コンは、領域１６を取囲み且つシリコン内に一層深く延
在する拡散により一層高度にドープしたＰ型とすること
が可能である。この様な構成は、ＮＰＮトランジスタの
エミッタ拡散及びベース拡散の両方を使用して形成する
ことが可能である。このことは、所望される場合に、単
位面積当りの容量を増加させる。この様な場合、端子１
８はより高度にドープしたＰ型物質へ接続される。
【００１５】従って、図２は、どの様にして有用なＩＣ
コンデンサをチップ内に形成することが可能であるかを
示している。しかしながら、本発明者が知得したところ
によれば、この様なコンデンサが注入され且つ拡散され
たアルミニウムでドープされたシリコン内に形成される
場合、該コンデンサは逆バイアス電流リークを発生させ
る。更に、この様なリークは時間と共に増加する傾向に
ある。リーク電流は、コンデンサとシャントした抵抗を
表わしており、且つＩＣの性能に悪影響を与える場合が
ある。従って、この様なリークを除去することが望まし
い。
コンデンサをチップ内に形成することが可能であるかを
示している。しかしながら、本発明者が知得したところ
によれば、この様なコンデンサが注入され且つ拡散され
たアルミニウムでドープされたシリコン内に形成される
場合、該コンデンサは逆バイアス電流リークを発生させ
る。更に、この様なリークは時間と共に増加する傾向に
ある。リーク電流は、コンデンサとシャントした抵抗を
表わしており、且つＩＣの性能に悪影響を与える場合が
ある。従って、この様なリークを除去することが望まし
い。
【００１６】図３は、本発明に基づいて処理されるシリ
コンウエハの一部を示している。Ｎ型基板１０は、ホト
リソグラフィによってエッチングされた穴乃至は開口１
２を有する酸化物１１を有している。しかしながら、酸
化物の一部２０は穴乃至は開口１２の内側に維持されて
いる。図示していないが、この穴乃至は開口は任意の所
望の形状とすることが可能である。その穴の周辺部は、
基板内に形成すべき装置を収納するのに十分な大きさの
ものである。従って、シリコン表面はリングの形状で露
出される。層２１は、酸化物１１のエッチングにおいて
使用されるホトリソグラフィプロセスにおいて使用され
るレジストである。このレジストは、アルミニウムイオ
ン注入のマスキングの助けとしてその場所に残存させる
ことが可能である。しかしながら、図３のプロセスにお
いては、所望により、該レジストを除去し且つ注入をマ
スクするために酸化物のみを使用することが可能である
。何れの場合においても、マスク２０は穴１２の中央部
に維持され、且つそれは、アルミニウムが穴１２の中心
部のシリコンを直接的に衝撃することを防止する。従っ
て、注入により、注入されたアルミニウムでドープされ
た物質のリング１３が形成される。次いで、該レジスト
を除去し、且つ該ウエハを高温拡散させる。これにより
、点線２２及び２３で示したアルミニウム拡散が形成さ
れる。重要な条件として、これらの点線は図示した如く
オーバーラップしており、従ってアルミニウムがシリコ
ン内に拡散する場合に、それが横方向に拡散し、従って
酸化物マスク２０の残留物下側の全てのシリコンがドー
プされる。
コンウエハの一部を示している。Ｎ型基板１０は、ホト
リソグラフィによってエッチングされた穴乃至は開口１
２を有する酸化物１１を有している。しかしながら、酸
化物の一部２０は穴乃至は開口１２の内側に維持されて
いる。図示していないが、この穴乃至は開口は任意の所
望の形状とすることが可能である。その穴の周辺部は、
基板内に形成すべき装置を収納するのに十分な大きさの
ものである。従って、シリコン表面はリングの形状で露
出される。層２１は、酸化物１１のエッチングにおいて
使用されるホトリソグラフィプロセスにおいて使用され
るレジストである。このレジストは、アルミニウムイオ
ン注入のマスキングの助けとしてその場所に残存させる
ことが可能である。しかしながら、図３のプロセスにお
いては、所望により、該レジストを除去し且つ注入をマ
スクするために酸化物のみを使用することが可能である
。何れの場合においても、マスク２０は穴１２の中央部
に維持され、且つそれは、アルミニウムが穴１２の中心
部のシリコンを直接的に衝撃することを防止する。従っ
て、注入により、注入されたアルミニウムでドープされ
た物質のリング１３が形成される。次いで、該レジスト
を除去し、且つ該ウエハを高温拡散させる。これにより
、点線２２及び２３で示したアルミニウム拡散が形成さ
れる。重要な条件として、これらの点線は図示した如く
オーバーラップしており、従ってアルミニウムがシリコ
ン内に拡散する場合に、それが横方向に拡散し、従って
酸化物マスク２０の残留物下側の全てのシリコンがドー
プされる。
【００１７】図４は、本発明の別の実施例を示している
。この場合、図３に示した酸化物２０が除去されており
、且つマスク２１の対応する部分が維持されて、アルミ
ニウムイオンが穴１２の中心部におけるシリコンを衝撃
することを防止している。その結果得られるものは、図
３におけるものと同一である。拡散の境界を示した点線
２２及び２３は穴１２の中心部においてオーバーラップ
している。
。この場合、図３に示した酸化物２０が除去されており
、且つマスク２１の対応する部分が維持されて、アルミ
ニウムイオンが穴１２の中心部におけるシリコンを衝撃
することを防止している。その結果得られるものは、図
３におけるものと同一である。拡散の境界を示した点線
２２及び２３は穴１２の中心部においてオーバーラップ
している。
【００１８】理解すべきことであるが、図３は完全な厚
さの中心部酸化物残留物２０を示しており且つ図４は中
心の酸化物がゼロである場合を示しているが、ホトレジ
スト注入マスクは、その酸化物とレジストの厚さがイオ
ン注入を阻止するのに適切なものである限り、任意の厚
さの酸化物から構成することが可能である。薄い酸化物
が使用されるか又は酸化物が使用されない場合には、イ
オン注入の期間中ホトレジストマスクが維持されねばな
らず、且つその厚さは、イオン注入が中央領域において
排除されるのに十分な厚さのものでなければならない。 実際上、生のシリコンに直接的にホトレジストを付着さ
せることは困難であるから、少なくとも幾分かの酸化物
を使用することが望ましい。
さの中心部酸化物残留物２０を示しており且つ図４は中
心の酸化物がゼロである場合を示しているが、ホトレジ
スト注入マスクは、その酸化物とレジストの厚さがイオ
ン注入を阻止するのに適切なものである限り、任意の厚
さの酸化物から構成することが可能である。薄い酸化物
が使用されるか又は酸化物が使用されない場合には、イ
オン注入の期間中ホトレジストマスクが維持されねばな
らず、且つその厚さは、イオン注入が中央領域において
排除されるのに十分な厚さのものでなければならない。 実際上、生のシリコンに直接的にホトレジストを付着さ
せることは困難であるから、少なくとも幾分かの酸化物
を使用することが望ましい。
【００１９】図３又は図４の何れか（又は、それらの両
者の中間のもの）の注入を行なった後に、レジスト２１
を除去し、且つウエハを高温拡散を行なわせる。これに
より、Ｐ型領域１４′が形成され、且つ図５において実
線１５′で示した如く、ＰＮ接合が形成される。次いで
、コンデンサ用のＮ＋＋接合形成用拡散をリング１２の
中央において１６′で示した如く局所化させる。理解さ
れる如く、コンデンサ形成用ＰＮ接合は、イオン衝撃を
受けなかったシリコン内に存在している。この様な接合
は、図２の構成に関して説明した如き逆バイアスリーク
を発生することはない。
者の中間のもの）の注入を行なった後に、レジスト２１
を除去し、且つウエハを高温拡散を行なわせる。これに
より、Ｐ型領域１４′が形成され、且つ図５において実
線１５′で示した如く、ＰＮ接合が形成される。次いで
、コンデンサ用のＮ＋＋接合形成用拡散をリング１２の
中央において１６′で示した如く局所化させる。理解さ
れる如く、コンデンサ形成用ＰＮ接合は、イオン衝撃を
受けなかったシリコン内に存在している。この様な接合
は、図２の構成に関して説明した如き逆バイアスリーク
を発生することはない。
【００２０】図６は、図５と類似しているが、拡散領域
１４′の中央部分にＰＮＰトランジスタを形成した場合
を示している。この場合、ホトリソグラフィ及び従来の
プレーナプロセスを使用して、Ｎ型ベース２５を拡散さ
せる。ベース領域２５は、典型的に、約２ミクロンの深
さである。次いで、高度にドープした、即ちＰ＋＋のエ
ミッタ２６を、ベース２５の境界内に形成する。通常の
条件下では、コンタクト１８′がコレクタであり、コン
タクト２７がベースであり、且つコンタクト２８がエミ
ッタである。これらのコンタクトは、模式的な形態で示
してあるが、従来のプレーナメタリゼーションプロセス
を使用して形成される。領域２５と２６との間に存在す
るＰＮ接合は、ゼロ又は逆バイアス時において、端子２
７と２８との間に容量を提供することが可能である。 又、領域１４′と２７との間に存在するＰＮ接合は、０
又は逆バイアス時において、端子１８′と２７との間に
容量を与えることが可能である。更に、これらの容量は
、最大の容量値を与えるために並列接続させることが可
能である。
１４′の中央部分にＰＮＰトランジスタを形成した場合
を示している。この場合、ホトリソグラフィ及び従来の
プレーナプロセスを使用して、Ｎ型ベース２５を拡散さ
せる。ベース領域２５は、典型的に、約２ミクロンの深
さである。次いで、高度にドープした、即ちＰ＋＋のエ
ミッタ２６を、ベース２５の境界内に形成する。通常の
条件下では、コンタクト１８′がコレクタであり、コン
タクト２７がベースであり、且つコンタクト２８がエミ
ッタである。これらのコンタクトは、模式的な形態で示
してあるが、従来のプレーナメタリゼーションプロセス
を使用して形成される。領域２５と２６との間に存在す
るＰＮ接合は、ゼロ又は逆バイアス時において、端子２
７と２８との間に容量を提供することが可能である。 又、領域１４′と２７との間に存在するＰＮ接合は、０
又は逆バイアス時において、端子１８′と２７との間に
容量を与えることが可能である。更に、これらの容量は
、最大の容量値を与えるために並列接続させることが可
能である。
【００２１】図６の構成において、ＰＮＰトランジスタ
又はＰＮ接合コンデンサが存在する場所においては、そ
のシリコン表面はイオン衝撃を受けていないことが理解
される。従って、これらのトランジスタ及び／又はコン
デンサ要素は、上述した如き従来技術に関連する逆バイ
アスリークが発生することはない。
又はＰＮ接合コンデンサが存在する場所においては、そ
のシリコン表面はイオン衝撃を受けていないことが理解
される。従って、これらのトランジスタ及び／又はコン
デンサ要素は、上述した如き従来技術に関連する逆バイ
アスリークが発生することはない。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 従来技術による酸化物マスク型アルミニウ
ムイオン注入を示したシリコンウエハの一部を示した概
略図。
ムイオン注入を示したシリコンウエハの一部を示した概
略図。
【図２】 図１に従って製造したアルミニウム拡散シ
リコン基板内にＰＮ接合を形成したシリコンウエハの一
部を示した概略図。
リコン基板内にＰＮ接合を形成したシリコンウエハの一
部を示した概略図。
【図３】 本発明に基づいてアルミニウムを注入する
状態のシリコンウエハの一部を示した概略図。
状態のシリコンウエハの一部を示した概略図。
【図４】 本発明の別の実施例に基づいてアルミニウ
ムをイオン注入する状態のシリコンウエハの一部を示し
た概略図。
ムをイオン注入する状態のシリコンウエハの一部を示し
た概略図。
【図５】 図３又は図４のイオン注入によってシリコ
ン内に形成したコンデンサを示したシリコンウエハの一
部を示した概略図。
ン内に形成したコンデンサを示したシリコンウエハの一
部を示した概略図。
【図６】 図３又は図４のイオン注入によってシリコ
ン内に形成したＰＮＰトランジスタを示したシリコンウ
エハの一部を示した概略図。
ン内に形成したＰＮＰトランジスタを示したシリコンウ
エハの一部を示した概略図。
１０ 基板
１１ 酸化物
１２ 穴（開口）
１３ リング
２０ 酸化物
２１ レジスト
Claims (7)
- 【請求項１】 アルミニウムが注入され且つ実質的な
深さに拡散されるシリコンモノリシック集積回路におい
て形成されるべきＰＮＰトランジスタ又はＰＮ接合コン
デンサなどのようなＰＮ接合装置を製造する方法におい
て、ＰＮ接合コンデンサ又はＰＮＰトランジスタを形成
すべき領域において前記シリコン上にイオン注入マスク
を形成し、前記コンデンサ又はトランジスタを形成すべ
き前記領域を取囲んで前記マスク内に開口を形成し、前
記シリコン内にアルミニウムをイオン注入し、その際に
前記開口が存在する区域を除いて前記マスクがイオン注
入を阻止し、高温で前記注入したアルミニウムを拡散さ
せて前記アルミニウムを前記シリコン内の実質的な深さ
へドライブさせ、その際に前記アルミニウムは前記コン
デンサ又は前記トランジスタを形成すべき前記領域の上
に存在する前記マスクの下側に横方向に拡散し、前記Ｐ
Ｎ接合装置を形成すべき前記領域において比較的浅く且
つ高度にドープしたＮ型領域を形成する、上記各ステッ
プを有することを特徴とする方法。 - 【請求項２】 請求項１において、前記比較的浅く且
つ高度にドープしたＮ型領域を形成する前に、前記Ｎ型
領域のものを超える面積及び深さを有する比較的高度に
ドープしたＰ型領域を形成して容量を向上させることを
特徴とする方法。 - 【請求項３】 請求項１において、前記Ｎ型領域が燐
でドープされていることを特徴とする方法。 - 【請求項４】 請求項２において、前記比較的高度に
ドープしたＰ型領域がボロンでドープされていることを
特徴とする方法。 - 【請求項５】 請求項１において、前記イオン注入マ
スクを形成するステップにおいて、該イオン注入ステッ
プにおいてアルミニウムイオンが前記シリコン内に入る
ことを阻止する厚さを持った酸化物層を前記シリコン上
に形成し、イオン注入を所望する場所に位置させた開口
を有する耐エッチマスクを前記酸化物層上に形成し、前
記開口内から前記酸化物層をエッチング除去することを
特徴とする方法。 - 【請求項６】 請求項５において、更に、前記イオン
注入ステップの前に前記耐エッチマスクを除去すること
を特徴とする方法。 - 【請求項７】 請求項５において、前記耐エッチマス
クが、イオン注入したアルミニウムが通過することを防
止するのに十分な厚さを有するように形成され、且つ前
記耐エッチマスクが前記イオン注入ステップ期間中所定
の位置に残存させることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US553218 | 1983-11-18 | ||
| US07/553,218 US4999309A (en) | 1990-07-12 | 1990-07-12 | Aluminum-implant leakage reduction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04233235A true JPH04233235A (ja) | 1992-08-21 |
Family
ID=24208586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168483A Pending JPH04233235A (ja) | 1990-07-12 | 1991-07-09 | Ｐｎ接合装置を製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4999309A (ja) |
| JP (1) | JPH04233235A (ja) |
| KR (1) | KR100194372B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014067854A (ja) * | 2012-09-26 | 2014-04-17 | Tokai Rika Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151378A (en) * | 1991-06-18 | 1992-09-29 | National Semiconductor Corporation | Self-aligned planar monolithic integrated circuit vertical transistor process |
| DE69324003T2 (de) * | 1993-06-28 | 1999-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
| US5998266A (en) * | 1996-12-19 | 1999-12-07 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having laterally merged body layer |
| EP1191598B1 (de) * | 2000-01-18 | 2007-12-19 | Siemens Schweiz AG | Verfahren zur Herstellung eines Halbleiter-Photosensors |
| GB0128913D0 (en) | 2001-12-03 | 2002-01-23 | Applied Materials Inc | Improvements in ion sources for ion implantation apparatus |
| US6660608B1 (en) * | 2002-02-25 | 2003-12-09 | Advanced Micro Devices, Inc. | Method for manufacturing CMOS device having low gate resistivity using aluminum implant |
| DE10302632B4 (de) * | 2003-01-23 | 2004-11-11 | Austriamicrosystems Ag | Verfahren zum Erzeugen eines definierten Dotierungsgebietes in einem Halbleitermaterial |
| US20060035449A1 (en) * | 2004-08-10 | 2006-02-16 | Yoo Woo S | Method of forming ultra shallow junctions |
| TW201014937A (en) * | 2008-10-06 | 2010-04-16 | Clean Venture 21 Corp | Method for producing semiconductor particles |
| CN103000502A (zh) * | 2012-10-29 | 2013-03-27 | 江苏卡迪诺节能保温材料有限公司 | 一种在硅片上实施铝扩散的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397887A (en) * | 1982-08-18 | 1983-08-09 | National Semiconductor Corporation | Postponed ROM programming |
| US4940671A (en) * | 1986-04-18 | 1990-07-10 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
| US4910160A (en) * | 1989-06-06 | 1990-03-20 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
-
1990
- 1990-07-12 US US07/553,218 patent/US4999309A/en not_active Expired - Lifetime
-
1991
- 1991-07-09 JP JP3168483A patent/JPH04233235A/ja active Pending
- 1991-07-11 KR KR1019910011760A patent/KR100194372B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014067854A (ja) * | 2012-09-26 | 2014-04-17 | Tokai Rika Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100194372B1 (ko) | 1999-06-15 |
| US4999309A (en) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536945A (en) | Process for producing CMOS structures with Schottky bipolar transistors | |
| EP0401716B1 (en) | High voltage complementary NPN/PNP process | |
| US5047358A (en) | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip | |
| US4764480A (en) | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size | |
| EP0256904B1 (en) | A method of fabricating high performance bicmos structures having poly emitters and silicided bases | |
| EP0809296A2 (en) | Method of fabricating a semiconductor device with protection means | |
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| US5341022A (en) | Bipolar transistor having a high ion concentration buried floating collector and method of fabricating the same | |
| KR100196483B1 (ko) | 고 성능 bicmos 회로를 제조하는 방법 | |
| JPH04233235A (ja) | Ｐｎ接合装置を製造する方法 | |
| US5055418A (en) | Process for fabricating complementary contactless vertical bipolar transistors | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JPH022156A (ja) | 集積回路の製法 | |
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| EP0301468A2 (en) | Process for fabricating complementary contactless vertical bipolar transistors | |
| JPH08293558A (ja) | 半導体装置およびその製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JP3175873B2 (ja) | 半導体装置の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPS62293665A (ja) | 半導体集積回路装置の製造方法 | |
| EP0366967B1 (en) | A method of forming integrated circuits having buried doped regions | |
| JP2793207B2 (ja) | 半導体装置の製造方法 |