JP2003031709A

JP2003031709A - 半導体装置及びその製造方法

Info

Publication number: JP2003031709A
Application number: JP2001219446A
Authority: JP
Inventors: Takaaki Negoro; 宝昭根来
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-07-19
Filing date: 2001-07-19
Publication date: 2003-01-31
Anticipated expiration: 2021-07-19
Also published as: JP4514369B2

Abstract

(57)【要約】【課題】製造プロセスが簡単でしかも性能の良い低オ
ン抵抗バイポーラトランジスタを安定的に供給する。【解決手段】コレクタ３内にベース５とコレクタ用高
濃度オーミック拡散層１１が間隔をもって形成され、ベ
ース５内にエミッタ７とベース用高濃度オーミック拡散
層９が間隔をもって形成され、コレクタ３上及びベース
５上にまたがり、エミッタ７に隣接し、かつコレクタ用
高濃度オーミック拡散層１１と間隔をもって、ゲート酸
化膜１３を介してゲート電極１５が形成されている。ベ
ース用高濃度オーミック拡散層９とゲート電極１５はベ
ース配線２５又はゲート電極配線２７を介して入力端子
２９に接続され、同電位にされている。オン時にはベー
ス５、エミッタ７間が順方向電圧になり、ベース５とゲ
ート電極１５が同電位にされているので、ゲート電極１
５には高電圧は印加されない。これによりゲート酸化膜
１３の破壊を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にバイポーラトランジスタを備え
た半導体装置及びその製造方法に関するものである。本
発明の半導体装置は、例えば高耐圧用出力ドライバを備
えた定電圧電源や、インバータ出力部のドライバトラン
ジスタ（ＮＰＮ、ＰＮＰバイポーラトランジスタ）を備
えたＤＣ／ＤＣコンバータなどに適用される。

【０００２】

【従来の技術】定電圧電源やＤＣ／ＤＣコンバータなど
の回路を備えた半導体装置において、最近、さまざまな
用途で使用するために、半導体装置の高出力電流の要求
が大きくなっている。そこで使用される高耐圧用スイッ
チとして例えばＬＤＭＯＳトランジスタ（横方向二重拡
散絶縁ゲート型電界効果トランジスタ）が用いられてい
る。ＬＤＭＯＳトランジスタはドレインに高耐圧をかけ
ることができ、さらに実効長を小さくすることができ
る。

【０００３】ＬＤＭＯＳトランジスタは、ソースを囲む
ようにソース及びドレインとは逆導電型の低濃度不純物
層を形成し、ゲート電極直下の低濃度不純層表面にチャ
ネルを形成する電界効果トランジスタである。図１９は
Ｎチャネル型ＬＤＭＯＳトランジスタの一例を示す断面
図である。高抵抗のＮ型ドレイン領域１０２上にゲート
酸化膜１０４を介してポリシリコンゲート電極１０６が
形成されており、ゲート電極１０６のソース側端部をマ
スクにしてＰ型不純物が注入され熱拡散されてチャネル
領域１０８が形成されている。低抵抗のＮ型ソース１１
０とＮ型ドレイン用高濃度オーミック拡散層１１２が、
ゲート電極１０６をマスクとしたＰ型不純物のイオン注
入と熱拡散により形成されている。１１４は層間絶縁
膜、１１６，１１８はそれぞれＮ型ソース１１０，Ｎ型
ドレイン１１２と接続された電極配線である（特開平７
−３０２９０３号公報参照）。

【０００４】しかし、ＬＤＭＯＳトランジスタでは、オ
ン抵抗を下げるためにゲート酸化膜１０４を薄く形成し
ている。そのため、ゲート酸化膜１０４が破壊しない程
度にゲート電極１０６に電圧を印加してＬＤＭＯＳトラ
ンジスタを動作させる必要がある。ゲート酸化膜１０４
を例えば２５０Åの膜厚で形成した場合、２５ボルト以
上の電圧をかけるとゲート酸化膜１０４は簡単に破壊し
てしまうため、ゲート電極１０６へは１５Ｖ程度の電圧
しか印加することができない。したがってドレイン電圧
とゲート電圧を同じ設定で動作させることができないこ
ととなる。

【０００５】例えばＤＣ／ＤＣ製品では、効率を重視す
るため、入力電圧（電源電位）と接地電位でのインバー
タ出力が必要とされる。このとき、ゲート電極に印加す
る電圧の大きさを制限させて使うようにするには、内部
降圧回路などによりゲート電圧に印加する電圧を下げる
方法が挙げられる。しかし、この方法は結局、電圧を下
げる点で効率低下なるため、その解決を図る必要性があ
った。

【０００６】その解決方法として、高耐圧用スイッチと
してバイポーラトランジスタを用いる方法がある。バイ
ポーラトランジスタではベース拡散がＭＯＳトランジス
タのゲート電極に相当し、入力を電圧で制御する方法で
はなく順方向電流を流して動作させるトランジスタであ
る。順方向電流を流して動作させるので、その入力印加
電圧は１ボルト程度しか発生しないことが知られてい
る。オン抵抗が低いバイポーラトランジスタを形成する
場合、一般的には縦型構造のバイポーラトランジスタ
（縦型バイポーラトランジスタ）が用いられる。しか
し、縦型バイポーラトランジスタの構造においては、コ
レクタを構成するエピタキシャル層と、コレクタ抵抗を
下げるための埋込み層と、コレクタ抵抗の低抵抗化のた
めのコレクタウオール拡散層が必要である。さらに、他
の素子との拡散分離のためのアイソレーション拡散層も
必要である。このように、縦型構造のパイポーラトラン
ジスタは、製造プロセスが複雑であるという問題があっ
た。

【０００７】一方、比較的簡単に製造できる横型構造の
バイポーラトランジスタ（横型バイポーラトランジス
タ）がある。しかし、高耐圧を実現するためには、エミ
ッタとコレクタ間の距離を離して配置する必要があるの
で、ベース幅が広がり、電流を流す部分が対向するコレ
クタ、エミッタ間の表面のみとなり、縦型バイポーラト
ランジスタと比較して電流増幅が得られないという問題
があった。

【０００８】そこで、本発明者はバイポーラトランジス
タとして、異なる導電型の二重拡散をポリシリコンゲー
ト電極に対して自己整合的に形成することにより製造す
ることができる製造プロセスの簡単なＬＤＭＯＳトラン
ジスタ構造を検討した。ＬＤＭＯＳトランジスタは、ド
レイン拡散層、チャネル拡散層及びソース拡散層を備え
ており、これらの拡散層は、ゲート酸化膜直下の領域で
は横型バイポーラトランジスタ構造をもち、さらにその
直下の領域では縦型バイポーラトランジスタ構造をも
つ。このため、ＬＤＭＯＳトランジスタ構造は、ドレイ
ン拡散層をコレクタ、チャネル拡散層をベース、ソース
拡散層をエミッタとしてバイポーラトランジスタ動作さ
せた場合、ベース幅を小さくしても、コレクタ、エミッ
タ間の耐圧を高耐圧に保つことができる可能性がある構
造である。しかし、ＬＤＭＯＳトランジスタ構造では、
ゲート電極に高電圧を印加するとゲート酸化膜が破壊さ
れるという問題があった。

【０００９】

【発明が解決しようとする課題】そこで本発明は、製造
プロセスが簡単なＬＤＭＯＳトランジスタ構造を用い、
ベース幅が小さく、かつゲート絶縁膜の破壊を抑制した
バイポーラトランジスタを備えた半導体装置及びその製
造方法を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】本発明にかかる半導体装
置の第１の態様は、第１導電型の拡散層からなるコレク
タと、上記コレクタ上にゲート絶縁膜を介して形成され
たゲート電極と、上記ゲート電極が形成された領域と一
部重複して上記コレクタ内に形成された第１導電型とは
逆導電型である第２導電型の拡散層からなるベースと、
上記ベース内の上記ゲート電極に隣接した領域に形成さ
れた第１導電型の拡散層からなるエミッタと、上記ベー
ス内に上記エミッタと間隔をもって形成された第２導電
型の拡散層からなるベース用高濃度オーミック拡散層
と、上記ゲート電極に対して上記エミッタとは反対側の
領域の上記コレクタ内に形成された第１導電型の拡散層
からなるコレクタ用高濃度オーミック拡散層とを備え、
上記ゲート電極と上記ベースが同電位になるように配線
が形成されてなるバイポーラトランジスタを備えている
ものである。

【００１１】本発明にかかる半導体装置の第２の態様
は、第１導電型の拡散層からなるコレクタと、上記コレ
クタ上にゲート絶縁膜を介して形成されたゲート電極
と、上記ゲート電極が形成された領域と一部重複して上
記コレクタ内に形成された第１導電型とは逆導電型であ
る第２導電型の拡散層からなるベースと、上記ベース内
の上記ゲート電極と隣接した領域に形成された第１導電
型の拡散層からなるエミッタと、上記ベース内に上記エ
ミッタと間隔をもって形成された第２導電型の拡散層か
らなるベース用高濃度オーミック拡散層と、上記ゲート
電極に対して上記エミッタとは反対側の領域の上記コレ
クタ内に形成された第１導電型の拡散層からなるコレク
タ用高濃度オーミック拡散層とを備え、上記ゲート電極
と上記エミッタが同電位になるように配線が形成されて
なるバイポーラトランジスタを備えているものである。

【００１２】本発明の半導体装置を構成するバイポーラ
トランジスタにおいて、第１の態様ではゲート電極とベ
ースが同電位になるように配線が形成されており、第２
の態様ではゲート電極とエミッタが同電位になるように
配線が形成されている。第１の態様及び第２の態様のバ
イポーラトランジスタについて、エミッタとベースを同
電位にしてオフさせた状態では、ＬＤＭＯＳトランジス
タのオフ状態と同様に、コレクタ（ＬＤＭＯＳトランジ
スタのドレインに相当）とベース（ＬＤＭＯＳトランジ
スタのチャネル）に電位差が生じると、コレクタとベー
スの接合面近傍にコレクタ側とベース側の両方に空乏層
が生じ、高耐圧を維持できる。

【００１３】一方、第１の態様及び第２の態様のバイポ
ーラトランジスタについて、エミッタとベースに電位差
を生じさせてオンさせた状態では、ＬＤＭＯＳトランジ
スタを含むＤＭＯＳ（Double Diffused MOS、二重拡散
ＭＯＳ）とは異なって、ベース、エミッタ間が順方向電
圧になる。第１の態様のバイポーラトランジスタでは、
オンさせた状態では、ゲート電極とベースが同電位にさ
れているのでエミッタ、ゲート電極間に電圧がかかる
が、ベース、エミッタ間が順方向電圧になっているの
で、エミッタ、ゲート電極間には順方向電圧しかかから
ず、ゲート電極には高電圧は印加されない。これによ
り、ベースへの入力電圧として高電圧、例えば電源電位
を印加してもゲート絶縁膜の破壊を抑制することがで
き、安定した動作を得ることができる。第２の態様のバ
イポーラトランジスタでは、オンさせた状態では、ゲー
ト電極とエミッタが同電位にされているのでベース、ゲ
ート電極間に電圧がかかるが、ベース、エミッタ間が順
方向電圧になっているので、ベース、ゲート電極間には
順方向電圧しかかからず、ゲート絶縁膜には順方向電圧
しかかからない。これにより、ベースへの入力電圧とし
て高電圧、例えば電源電位を印加してもゲート絶縁膜の
破壊を抑制することができ、安定した動作を得ることが
できる。

【００１４】さらに、第１の態様及び第２の態様のバイ
ポーラトランジスタにおいて、ベース内でエミッタとベ
ース用高濃度オーミック拡散層を接触させて配置する
と、互いに濃い拡散層なので、エミッタとベース用高濃
度オーミック拡散層との接合でリークが発生する虞れが
ある。そこで、第１の態様及び第２の態様のバイポーラ
トランジスタでは、ベース内でエミッタとベース用高濃
度オーミック拡散層を間隔をもって配置している。第１
の態様及び第２の態様のバイポーラトランジスタは、ゲ
ート電極直下の横型バイポーラトランジスタ構造が主な
動作となり、コレクタ、ベース、エミッタと濃度勾配を
つけることが可能となり、ベース幅を小さくすることが
でき、小面積で高効率のバイポーラトランジスタを実現
できる。

【００１５】本発明にかかる半導体装置の製造方法の第
１の局面では、以下の工程（Ａ）から（Ｆ）を含んでバ
イポーラトランジスタを形成する。（Ａ）半導体基板に第１導電型の拡散層からなるコレク
タを形成する工程、（Ｂ）上記コレクタ表面にゲート絶
縁膜を形成し、上記ゲート絶縁膜上にゲート電極を形成
する工程、（Ｃ）上記ゲート電極の一側面側の上記コレ
クタ内に第２導電型の不純物注入を行ない、その後熱拡
散処理を行なって、上記コレクタ内に上記ゲート電極に
対して自己整合的に第２導電型の拡散層からなるベース
を形成する工程、（Ｄ）上記ゲート電極に対して上記ベ
ースとは反対側の領域及び上記ベース内の上記ゲート電
極に隣接する領域に第１導電型の不純物注入を行なっ
て、上記コレクタ内に第１導電型の拡散層からなるコレ
クタ用高濃度オーミック拡散層を形成し、上記ベース内
に上記ゲート電極に対して自己整合的に第１導電型の拡
散層からなるエミッタを形成する工程、（Ｅ）上記ベー
ス内の上記エミッタと間隔をもつ領域に第２導電型の不
純物注入を行なって、上記ベース内に上記エミッタと間
隔をもって第２導電型の拡散層からなるベース用高濃度
オーミック拡散層を形成する工程、（Ｆ）上記ゲート電
極と上記ベースが同電位になるように配線を形成する工
程。

【００１６】本発明にかかる半導体装置の製造方法の第
２の局面では、上記製造方法の第１の局面と同じ工程
（Ａ）から（Ｅ）を含み、続けて以下の工程（Ｆ）を行
なってバイポーラトランジスタを形成する。（Ｆ）上記
ゲート電極と上記エミッタが同電位になるように配線を
形成する工程。

【００１７】製造方法の第１の局面によれば、半導体装
置の第１の態様のバイポーラトランジスタを製造するこ
とができる。製造方法の第２の局面によれば、半導体装
置の第２の態様のバイポーラトランジスタを製造するこ
とができる。製造方法の第１の局面及び第２の局面で
は、ゲート電極に対して自己整合的にベース及びエミッ
タを形成しているので、横型バイポーラトランジスタ構
造の電流増幅率を決定し、最も電流が流れるベース幅を
短く設定することができる。さらに、ゲート電極に対し
て自己整合的にベース及びエミッタを形成することによ
り、ベース幅の寸法に関して写真製版工程でのアライメ
ントズレを考慮する必要はない。これにより、面積の小
さな高効率のバイポーラトランジスタを製造することが
できる。

【００１８】

【発明の実施の形態】本発明の半導体装置において、上
記コレクタ用高濃度オーミック拡散層は上記ゲート電極
と間隔をもって形成されていることが好ましい。その結
果、ゲートモジュレート効果を抑制して耐圧を向上させ
ることができる。

【００１９】本発明の半導体装置において、上記コレク
タ用高濃度オーミック拡散層と上記ゲート電極を間隔を
もって配置する場合、上記ゲート電極と上記コレクタ用
高濃度オーミック拡散層との間の上記コレクタ内に、上
記コレクタよりも濃く、かつ上記コレクタ用高濃度オー
ミック拡散層よりも薄い第１導電型の不純物濃度をもつ
拡散層からなる中濃度コレクタをさらに備えていること
が好ましい。その結果、中濃度コレクタにより、ゲート
電極とコレクタ用高濃度オーミック拡散層との間の拡散
抵抗（コレクタ抵抗）を低減することができ、大電流領
域での電流増幅率を向上させることができる。

【００２０】本発明の半導体装置を種々の応用装置に適
用することができる。その一例として、出力ドライバか
らの出力電圧を基準電圧と比較しその出力電圧が一定な
るようにフィードバックをかける定電圧電源を挙げるこ
とができる。そこで使用される出力ドライバとして本発
明の半導体装置を構成するバイポーラトランジスタを使
用することが好ましい。その結果、耐圧を維持しつつ、
出力ドライバとして使用するバイポーラトランジスタの
大きさを小さくすることができ、チップ面積の縮小化を
図ることができる。

【００２１】本発明の半導体装置を適用する他の例とし
て、内蔵スイッチの切替え動作によりコンデンサに電荷
を充放電させることにより電流を流すチャージポンプ方
式のＤＣ／ＤＣコンバータを挙げることができる。そこ
で使用される少なくとも１つの上記内蔵スイッチとして
本発明の半導体装置を構成するバイポーラトランジスタ
を使用することが好ましい。その結果、耐圧を維持しつ
つ、内蔵スイッチとして使用するバイポーラトランジス
タの大きさを小さくすることができ、チップ面積の縮小
化を図ることができる。

【００２２】本発明の製造方法において、上記工程
（Ｃ）を行なった後、上記工程（Ｄ）を行なう前に、上
記ゲート電極に対して上記ベースとは反対側の領域の上
記コレクタ内に第１導電型の不純物注入を行なって上記
ゲート電極に対して自己整合的に中濃度コレクタを形成
する工程（Ｃ’）を含み、上記工程（Ｄ）において、上
記コレクタ用高濃度オーミック拡散層を上記ゲート電極
と間隔をもってかつ上記中濃度コレクタに隣接して形成
することが好ましい。その結果、中濃度コレクタの位置
はゲート電極端で決定されるため、中濃度コレクタ、ベ
ース間の距離に関して写真製版工程でのアライメントズ
レを考慮する必要がなくなる。

【００２３】

【実施例】図１は半導体装置の第１の態様の一実施例を
示す断面図である。この実施例は本発明の半導体装置の
第１の態様を構成するバイポーラトランジスタをＮＰＮ
バイポーラトランジスタに適用したものである。Ｐ型の
半導体基板（Ｐ型基板）１表面に素子分離用のフィール
ド酸化膜２が形成されている。バイポーラトランジスタ
形成領域のＰ型基板１にＮ型の拡散層からなるコレクタ
（Nwell）３が形成されている。コレクタ３内にＰ型の
拡散層からなるベース（Pbody）５が形成されている。
ベース５内にＮ型の拡散層からなるエミッタ（N⁺）７と
Ｐ型の拡散層からなるベース用高濃度オーミック拡散層
（P⁺）９が間隔をもって形成されている。エミッタ７と
ベース用高濃度オーミック拡散層９の間隔は例えば１.
５μｍ以上である。コレクタ３内には、ベース５と間隔
をもって、コレクタ３よりも濃い濃度でＮ型不純物が導
入されたＮ型の拡散層からなるコレクタ用高濃度オーミ
ック拡散層（N⁺）１１が形成されている。

【００２４】エミッタ７、コレクタ用高濃度オーミック
拡散層１１間の領域に、コレクタ３上及びベース５上に
またがり、エミッタ７に隣接し、かつコレクタ用高濃度
オーミック拡散層１１と間隔をもって、ゲート酸化膜１
３を介して例えば導電性のポリシリコンからなるゲート
電極１５が形成されている。ゲート電極１５とコレクタ
用高濃度オーミック拡散層１１の間隔は例えば１.５μ
ｍ以上である。ベース５及びエミッタ７はゲート電極１
５に対して自己整合的に形成されたものである。

【００２５】エミッタ７はエミッタ配線１７を介して接
地電位１９に電気的に接続されている。コレクタ用高濃
度オーミック拡散層１１はコレクタ配線２１を介して電
源電位２３に電気的に接続されている。ベース用高濃度
オーミック拡散層９にはベース配線２５が電気的に接続
されており、ゲート電極１５にはゲート電極配線２７が
電気的に接続されている。ベース配線２５とゲート電極
配線２７は電気的に接続されている。ベース配線２５及
びゲート電極配線２７は、入力電圧が印加される入力端
子２９に電気的に接続されている。

【００２６】図２及び図３は、図１に示したバイポーラ
トランジスタを製造するための、製造方法の第１の局面
の一実施例を示す工程断面図である。図１、図２及び図
３を参照して製造方法の一実施例を説明する。（１）Ｐ型基板１上に、写真製版によりコレクタ形成領
域に開口部をもつレジストパターンを形成し、そのレジ
ストパターンをマスクにして、１５０ＫｅＶの加速エネ
ルギー、４.０×１０¹²ｃｍ^-2程度のドーズ量の条件で
Ｐ型基板１にリンの注入を行なう。レジストパターンを
除去した後、１１８０℃、８時間の条件でリンの熱拡散
処理を行ない、コレクタ（Nwell）３を形成する（図２
（ａ）参照）。

【００２７】（２）ＬＯＣＯＳ（Local Oxidation of S
ilicon）法により、Ｐ型基板１表面にフィールド酸化膜
２を８０００Å程度の膜厚で形成し、バイポーラトラン
ジスタ形成領域及び他の素子領域（図示は省略）を分離
形成する（図２（ｂ）参照）。

【００２８】（３）Ｐ型基板１表面にゲート酸化膜１３
を３００Åの膜厚で形成し、さらにその上に例えばＣＶ
Ｄ（化学的気相成長）法により、ポリシリコン膜を３５
００Åの膜厚で形成する。そのポリシリコン膜に例えば
気相拡散法により過飽和のリンを拡散させた後、写真製
版によりポリシリコン膜をパターニングしてゲート電極
１５を形成する（図２（ｃ）参照）。

【００２９】（４）ゲート電極１５の一側面に隣接する
ベース形成領域及びゲート電極１５上に開口部をもつレ
ジストパターンを形成し、そのレジストパターン及びゲ
ート電極１５をマスクにして、３０ＫｅＶの加速エネル
ギー、２.５×１０¹³ｃｍ^-2程度のドーズ量の条件でコ
レクタ３にボロンを注入する。レジストパターンを除去
した後、処理温度が１１００℃、処理時間が３時間程度
の条件で熱拡散処理を行ない、ゲート電極１５に対して
自己整合的にベース（Pbody）５を形成する（図２
（ｄ）参照）。

【００３０】（５）Ｐ型基板１上に、ベース５上のゲー
ト電極１５に隣接した領域、ゲート電極１５上、及びコ
レクタ３上のゲート電極１５に対してベース５とは反対
側の領域に開口部をもつレジストパターンを形成する。
このとき、コレクタ３上にはゲート電極１５に隣接して
幅寸法が例えば１.５μｍ以上のレジストパターンが存
在するようにレジストパターンを形成する。そのレジス
トパターンをマスクにして、５０ＫｅＶの加速エネルギ
ー、６.０×１０¹⁵ｃｍ^-2程度のドーズ量の条件で、コ
レクタ３及びベース５に、リン又は砒素の注入を同時に
行なう。レジストパターンを除去した後、処理温度が９
２０℃、処理時間が１時間程度の条件で熱拡散処理を施
して不純物を熱拡散させ、ベース５内のゲート電極１５
に隣接する領域にエミッタ（N⁺）７を形成し、コレクタ
３内にゲート電極１５とは例えば１.５μｍ以上の間隔
をもってコレクタ用高濃度オーミック拡散層（N⁺）１１
形成する（図３（ｅ）参照）。

【００３１】（６）Ｐ型基板１上に、ベース５上のエミ
ッタ７とは例えば１.５μｍ以上の間隔をもって開口部
が位置するようにレジストパターンを形成する。そのレ
ジストパターンをマスクにして、３０ＫｅＶの加速エネ
ルギー、２.０×１０¹⁵ｃｍ^-2程度のドーズ量の条件
で、ベース用高濃度オーミック拡散層を形成するための
ボロン注入を行なう。レジストパターンを除去した後、
処理温度が９２０℃、処理時間が１時間程度の条件で熱
拡散処理を施して不純物を熱拡散させ、ベース５内にベ
ース用高濃度オーミック拡散層（P⁺）９形成する（図３
（ｆ）参照）。

【００３２】図１を参照して続きの工程を説明すると、
Ｐ型基板１上に層間絶縁膜（図示は省略）を形成し、エ
ミッタ７上、ベース用高濃度オーミック拡散層９上及び
コレクタ用高濃度オーミック拡散層１１上の層間絶縁膜
にコンタクトホール（図示は省略）をそれぞれ形成す
る。各コンタクトホールに導電材料を充填し、層間絶縁
膜上に配線１７，２１，２５，２７を形成して、エミッ
タ配線１７を介してエミッタ７を接地電位１９に電気的
に接続し、コレクタ配線２１を介してコレクタ用高濃度
オーミック拡散層１１を電源電位２３に電気的に接続
し、ベース配線２５及びゲート電極配線２７を介してベ
ース用高濃度オーミック拡散層９及びゲート電極１５を
入力端子２９に電気的に接続する。

【００３３】この製造方法の実施例によれば、図１に示
したバイポーラトランジスタを製造することができる。
さらに、ベース５及びエミッタ７をゲート電極１５に対
して自己整合的に形成しているので、横型バイポーラト
ランジスタ構造の電流増幅率を決定し、最も電流が流れ
るベース幅を短く設定することができる。さらに、ベー
ス５及びエミッタ７をゲート電極１５に対して自己整合
的に形成することにより、ベース幅の寸法に関して、写
真製版工程でのアライメントズレを考慮する必要はな
い。これにより、面積の小さな高効率のバイポーラトラ
ンジスタを製造することができる。

【００３４】図１に示した実施例のバイポーラトランジ
スタをオフさせた状態では、ゲート電極１５のゲート電
圧、ベース５のベース電圧及びエミッタ７のエミッタ電
圧が同じ電位（接地電位）になる。オフさせた状態で
は、ＤＭＯＳトランジスタと同様に、コレクタ配線２１
及びコレクタ用高濃度オーミック拡散層１１を介してコ
レクタ３（ＤＭＯＳトランジスタのドレインに相当）に
正のコレクタ電圧（電源電位）が印加されており、コレ
クタ３とベース５（ＤＭＯＳトランジスタのチャネルに
相当）の接合面に、コレクタ３側及びベース５側の両方
に空乏化が生じ、高耐圧が維持される

【００３５】図４は、この実施例のバイポーラトランジ
スタをオフさせた状態での耐圧特性を示す図であり、縦
軸はコレクタ電流Ｉ_C（単位はＡ（アンペア））、横軸
はコレクタ−エミッタ間の電圧Ｖ_CE（単位はＶ（ボル
ト））を示す。図４に示すように、コレクタ−エミッタ
間の電圧Ｖ_CEが０〜３０Ｖまでの間は数百ピコＡのコレ
クタ電流Ｉ_Cしか流れず、ＬＤＭＯＳトランジスタのオ
フ状態と同様の耐圧特性をもつことが分かる。

【００３６】一方、この実施例のバイポーラトランジス
タをオンさせた状態では、ベース配線２５及びベース用
高濃度オーミック拡散層９を介してベース５に入力電圧
としての電源電位が印加され、ゲート電極配線２７を介
してゲート電極１５にも電源電位が印加される。ＤＭＯ
Ｓトランジスタではソース、チャネル間は同電位である
が、この実施例のバイポーラトランジスタでは、チャネ
ルをベース、ソースをエミッタとするため、ベース５に
正のベース電圧が印加されるのでベース５、エミッタ７
間が順方向電圧になる。これにより、ゲート電極１５に
は高電圧が印加されない。図５を用いてその一例を説明
する。

【００３７】図５は、この実施例のバイポーラトランジ
スタをオンさせた状態でのコレクタ電流Ｉ_Cとコレクタ
−エミッタ間の電圧Ｖ_CEとの関係（下方のデータ）と、
ゲート電圧Ｖ_Gとコレクタ−エミッタ間の電圧Ｖ_CEとの
関係（上方のデータ）を表す図であり、左の縦軸はコレ
クタ電流Ｉ_C（単位はｍＡ（ミリアンペア））、右の縦
軸はゲート電圧Ｖ_G（単位はＶ）、横軸はコレクタ−エ
ミッタ間の電圧Ｖ_CE（単位はＶ）を示す。図５に示すよ
うに、ベース５と同電位になっているゲート電圧Ｖ_Gは
０.８〜０.９Ｖ程度の電圧で維持され、ゲート電極１５
には高電圧は印加されない。これにより、ゲート酸化膜
１３の破壊を抑制することができ、バイポーラトランジ
スタの安定な動作を得ることができる。

【００３８】この実施例のパイポーラトランジスタで
は、ベース５及びゲート電極１５へ供給する入力電源と
して電流制限をかければ、電源電位と接地電位を用いる
ことができ、従来技術のようには電源電圧を下げるため
の内部降圧回路などを設けなくてよいので、例えばＤＣ
／ＤＣコンバータなどの回路に組み込んだ場合に効率低
下を招くことはない。

【００３９】この実施例のバイポーラトランジスタで
は、従来のバイポーラトランジスタとは異なってゲート
電極１５が設けられている。ゲート電極１５への正の電
圧印加によりチャネルができやすい状態になる。さら
に、エミッタ７とベース用高濃度オーミック拡散層９を
間隔をもって配置することにより、エミッタ、ベース間
の接合リークを低減している。これらの作用により、従
来のバイポーラトランジスタに比べて、低電流領域の電
流増幅率を向上できるという効果もある。

【００４０】図６は、この実施例のバイポーラトランジ
スタの電流増幅率リニアリティー特性を示す図であり、
縦軸は電流増幅率hfe、横軸はコレクタ電流Ｉ_C（単位は
Ａ）を示す。ここで、電流増幅率hfeは（コレクタ電流
Ｉ_C）／（ベース電流Ｉ_B）により算出される。図６に示
すように、コレクタ電流Ｉ_Cの低電流域では、従来のバ
イポーラトランジスタよりもかなり高い電流増幅率hfe
を示した。この実施例のバイポーラトランジスタを例え
ば定電圧電源の出力ドライバとして使用する場合、従来
のバイポーラトランジスタを使用する場合に比べて、低
出力電流時の消費電流を低減できる。一方、コレクタ電
流Ｉ_Cの高電流域では、従来のバイポーラトランジスタ
と同様の電流増幅率リニアリティー特性を示した。

【００４１】図７は半導体装置の第１の態様の他の実施
例を示す断面図である。この実施例は本発明の半導体装
置の第１の態様を構成するバイポーラトランジスタをＰ
ＮＰバイポーラトランジスタに適用したものである。Ｎ
型の半導体基板（Ｎ型基板）３１表面に素子分離用のフ
ィールド酸化膜３２が形成されている。バイポーラトラ
ンジスタ形成領域のＮ型基板３１にＰ型の拡散層からな
るコレクタ（Pwell）３３が形成されている。コレクタ
３３内にＮ型の拡散層からなるベース（Nbody）３５が
形成されている。ベース３５内にＰ型の拡散層からなる
エミッタ（P⁺）３７とＮ型の拡散層からなるベース用高
濃度オーミック拡散層（N⁺）３９が間隔をもって形成さ
れている。エミッタ３７とベース用高濃度オーミック拡
散層３９の間隔は例えば１.５μｍ以上である。コレク
タ３３内には、ベース３５と間隔をもって、コレクタ３
３よりも濃い濃度でＰ型不純物が導入されたＰ型の拡散
層からなるコレクタ用高濃度オーミック拡散層（P⁺）４
１が形成されている。

【００４２】エミッタ３７、コレクタ用高濃度オーミッ
ク拡散層４１間の領域に、コレクタ３３上及びベース３
５上にまたがり、エミッタ３７に隣接し、かつコレクタ
用高濃度オーミック拡散層４１と間隔をもって、ゲート
酸化膜４３を介して例えば導電性のポリシリコンからな
るゲート電極４５が形成されている。ゲート電極４５と
コレクタ用高濃度オーミック拡散層４１の間隔は例えば
１.５μｍ以上である。ベース３５及びエミッタ３７は
ゲート電極４５に対して自己整合的に形成されたもので
ある。

【００４３】エミッタ３７はエミッタ配線４７を介して
電源電位２３に電気的に接続されている。コレクタ用高
濃度オーミック拡散層４１はコレクタ配線５１を介して
接地電位１９に電気的に接続されている。ベース用高濃
度オーミック拡散層３９にはベース配線５５が電気的に
接続されており、ゲート電極４５にはゲート電極配線５
７が電気的に接続されている。ベース配線５５とゲート
電極配線５７は電気的に接続されている。ベース配線５
５及びゲート電極配線５７は、入力電圧が印加される入
力端子２９に電気的に接続されている。

【００４４】この実施例のバイポーラトランジスタは、
図２及び図３を参照して説明した製造方法実施例の上記
工程（１）から（６）とは逆導電型により同様の工程を
行なうことにより製造できる。図２及び図３を参照して
説明した製造方法の実施例を逆導電型にした製造方法に
おいても、図２及び図３を参照して説明した製造方法の
実施例と同様に、ベース３５及びエミッタ３７をゲート
電極４５に対して自己整合的に形成するので、ベース幅
を短く設定することができる。さらに、ベース３５及び
エミッタ３７をゲート電極４５に対して自己整合的に形
成することにより、ベース幅の寸法に関して写真製版工
程でのアライメントズレを考慮する必要はない。これに
より、面積の小さな高効率のバイポーラトランジスタを
製造することができる。

【００４５】図７に示した実施例のバイポーラトランジ
スタをオフさせた状態では、ゲート電極４５のゲート電
圧、ベース３５のベース電圧及びエミッタ３７のエミッ
タ電圧が同じ電位（電源電位）になる。ベース配線５５
及びベース用高濃度オーミック拡散層３９を介してベー
ス３５に正のベース電圧（電源電位）が印加された状態
では、コレクタ３３とベース３５の接合面に、コレクタ
３３側及びベース３５側の両方に空乏化が生じ、高耐圧
が維持される。

【００４６】一方、この実施例のバイポーラトランジス
タをオンさせた状態では、ベース配線５５及びベース用
高濃度オーミック拡散層３９を介してベース３５が電源
電位以下になり、ゲート電極４５もゲート電極配線５７
を介してベース３５と同電位になる。ベース３５の電位
がエミッタ３７に印加されている電源電位よりも低電位
になるのでエミッタ３７、ベース３５間が順方向電圧に
なる。これにより、ゲート電極４５には高電圧が印加さ
れないので、ゲート酸化膜４３の破壊を抑制することが
でき、バイポーラトランジスタの安定な動作を得ること
ができる。

【００４７】この実施例のパイポーラトランジスタで
は、ベース３９及びゲート電極４５へ供給する入力電源
として電流制限をかければ、電源電位と接地電位を用い
ることができ、従来技術のようには電源電圧を下げるた
めの内部降圧回路などを設けなくてよいので、例えばＤ
Ｃ／ＤＣコンバータなどの回路に組み込んだ場合に効率
低下を招くことはない。

【００４８】この実施例のバイポーラトランジスタで
は、従来のバイポーラトランジスタとは異なってゲート
電極４５が設けられている。ゲート電極４５を接地電位
にしてエミッタ３７よりも低電位にすることによりチャ
ネルができやすい状態になる。さらに、エミッタ３７と
ベース用高濃度オーミック拡散層３９を間隔をもって配
置することにより、エミッタ、ベース間の接合リークを
低減している。これらの作用により、従来のバイポーラ
トランジスタに比べて、低電流領域の電流増幅率を向上
できるという効果もある。

【００４９】図８は半導体装置の第２の態様の一実施例
を示す断面図である。この実施例は本発明の半導体装置
の第２の態様を構成するバイポーラトランジスタをＮＰ
Ｎバイポーラトランジスタに適用したものである。図１
と同じ機能を果たす部分には同じ符号を付し、その部分
の詳細な説明は省略する。Ｐ型基板１表面にフィールド
酸化膜２が形成されている。Ｐ型基板１のバイポーラト
ランジスタ形成領域にＮ型の拡散層からなるコレクタ
（Nwell）３、Ｐ型の拡散層からなるベース（Pbody）
５、Ｎ型の拡散層からなるエミッタ（N⁺）７、Ｐ型の拡
散層からなるベース用高濃度オーミック拡散層（P⁺）
９、Ｎ型の拡散層からなるコレクタ用高濃度オーミック
拡散層（N⁺）１１、ゲート酸化膜１３及びゲート電極１
５により構成されるバイポーラトランジスタが形成され
ている。このバイポーラトランジスタは図１に示したバ
イポーラトランジスタと同じ構成である。

【００５０】コレクタ用高濃度オーミック拡散層１１は
コレクタ配線２１を介して電源電位２３に電気的に接続
されている。ベース用高濃度オーミック拡散層９はベー
ス配線６１を介して入力端子２９に電気的に接続されて
いる。エミッタ７にはエミッタ配線６５が電気的に接続
されており、ゲート電極１５にはゲート電極配線６７が
電気的に接続されている。エミッタ配線６５とゲート電
極配線６７は電気的に接続されている。エミッタ配線６
５及びゲート電極配線６７は、接地電位１９に電気的に
接続されている。

【００５１】この実施例のバイポーラトランジスタを製
造するための、製造方法の第２の局面の実施例では、図
２及び図３を参照して説明した上記工程（１）から
（６）と同じ工程を行なった後、次の工程を行なう。図
８を参照して説明すると、Ｐ型基板１上に層間絶縁膜
（図示は省略）を形成し、エミッタ７上、ベース用高濃
度オーミック拡散層９上及びコレクタ用高濃度オーミッ
ク拡散層１１上の層間絶縁膜にコンタクトホール（図示
は省略）をそれぞれ形成する。各コンタクトホールに導
電材料を充填し、層間絶縁膜上に配線２１，６１，６
５，６７を形成して、コレクタ配線２１を介してコレク
タ用高濃度オーミック拡散層１１を電源電位２３に電気
的に接続し、ベース配線６１を介してベース用高濃度オ
ーミック拡散層９を入力端子２９に電気的に接続し、エ
ミッタ配線６５及びゲート電極配線６７を介してエミッ
タ７及びゲート電極１５を接地電位１９に電気的に接続
する。この製造方法の実施例によれば、図２及び図３を
参照して説明した製造方法の実施例と同じ作用効果をも
って、図８に示したバイポーラトランジスタを製造する
ことができる。

【００５２】図８に示した実施例のバイポーラトランジ
スタをオフさせた状態では、ゲート電極１５のゲート電
圧、ベース５のベース電圧及びエミッタ７のエミッタ電
圧が同じ電位（接地電位）になる。この実施例のバイポ
ーラトランジスタをオフさせた状態での耐圧特性は、図
４に示した耐圧特性と同じである。すなわち、この実施
例のバイポーラトランジスタをオフさせた状態では、コ
レクタ配線２１及びコレクタ用高濃度オーミック拡散層
１１を介してコレクタ３に電源電位が印加されており、
コレクタ３とベース５の接合面に、コレクタ３側及びベ
ース５側の両方に空乏化が生じ、高耐圧が維持される。

【００５３】一方、この実施例のバイポーラトランジス
タをオンさせた状態では、ベース配線６１及びベース用
高濃度オーミック拡散層９を介してベース５に入力電圧
としての電源電位が印加される。ベース５に正のベース
電圧が印加されることによってベース５、エミッタ７間
が順方向電圧になる。これにより、ゲート電極１５には
高電圧が印加されない。その一例を図９を用いて説明す
る。

【００５４】図９は、この実施例のバイポーラトランジ
スタをオンさせた状態でのコレクタ電流Ｉ_Cとコレクタ
−エミッタ間の電圧Ｖ_CEとの関係（下方のデータ）と、
ゲート電圧Ｖ_Gとコレクタ−エミッタ間の電圧Ｖ_CEとの
関係（上方のデータ）を表す図であり、左の縦軸はコレ
クタ電流Ｉ_C（単位はｍＡ）、右の縦軸はゲート電圧Ｖ_G
（単位はＶ）、横軸はコレクタ−エミッタ間の電圧Ｖ_CE
（単位はＶ）を示す。図９に示すように、エミッタ７と
同電位になっているゲート電圧Ｖ_Gは０.８〜０.９Ｖ程
度の電圧で維持され、ゲート電極１５には高電圧は印加
されない。これにより、ゲート酸化膜１３の破壊を抑制
することができ、バイポーラトランジスタの安定な動作
を得ることができる。

【００５５】この実施例のパイポーラトランジスタで
は、ベース５へ供給する入力電源として電流制限をかけ
れば、電源電位と接地電位を用いることができ、従来技
術のようには電源電圧を下げるための内部降圧回路など
を設けなくてよいので、例えばＤＣ／ＤＣコンバータな
どの回路に組み込んだ場合に効率低下を招くことはな
い。

【００５６】図１０は、この実施例のバイポーラトラン
ジスタの電流増幅率リニアリティー特性を示す図であ
り、縦軸は電流増幅率hfe、横軸はコレクタ電流Ｉ_C（単
位はＡ）を示す。この実施例のバイポーラトランジスタ
では、エミッタ７とベース用高濃度オーミック拡散層９
を間隔をもって配置することにより、エミッタ、ベース
間の接合リークを低減している。図１０に示すように、
従来の横型バイポーラトランジスタよりもベース幅が小
さいにもかかわらず、従来のバイポーラトランジスタと
同様の電流増幅率リニアリティー特性を示し、電流増幅
率hfeは最大で１００程度を得ることができた。

【００５７】図１１は半導体装置の第２の態様の他の実
施例を示す断面図である。この実施例は本発明の半導体
装置の第２の態様を構成するバイポーラトランジスタを
ＰＮＰバイポーラトランジスタに適用したものである。
図７と同じ機能を果たす部分には同じ符号を付し、その
部分の詳細な説明は省略する。Ｎ型基板３１表面にフィ
ールド酸化膜３２が形成されている。Ｎ型基板３１のバ
イポーラトランジスタ形成領域にＰ型の拡散層からなる
コレクタ（Pwell）３３、Ｎ型の拡散層からなるベース
（Nbody）３５、Ｐ型の拡散層からなるエミッタ（P⁺）
３７、Ｎ型の拡散層からなるベース用高濃度オーミック
拡散層（N⁺）３９、Ｐ型の拡散層からなるコレクタ用高
濃度オーミック拡散層（P⁺）４１、ゲート酸化膜４３及
びゲート電極４５により構成されるバイポーラトランジ
スタが形成されている。このバイポーラトランジスタは
図７に示したバイポーラトランジスタと同じ構成であ
る。

【００５８】コレクタ用高濃度オーミック拡散層４１は
コレクタ配線５１を介して接地電位１９に電気的に接続
されている。ベース用高濃度オーミック拡散層３９はベ
ース配線７１を介して入力端子２９に電気的に接続され
ている。エミッタ７にはエミッタ配線７５が電気的に接
続されており、ゲート電極４５にはゲート電極配線７７
が電気的に接続されている。エミッタ配線７５とゲート
電極配線７７は電気的に接続されている。エミッタ配線
７５及びゲート電極配線７７は、電源電位２３に電気的
に接続されている。

【００５９】この実施例のバイポーラトランジスタを製
造するための、製造方法の第２の局面の実施例では、図
２及び図３を参照して説明した上記工程（１）から
（６）とは逆導電型により同様の工程を行なった後、次
の工程を行なう。図１１を参照して説明すると、Ｎ型基
板３１上に層間絶縁膜（図示は省略）を形成し、エミッ
タ３７上、ベース用高濃度オーミック拡散層３９上及び
コレクタ用高濃度オーミック拡散層４１上の層間絶縁膜
にコンタクトホール（図示は省略）をそれぞれ形成す
る。各コンタクトホールに導電材料を充填し、層間絶縁
膜上に配線５１，７１，７５，７７を形成して、コレク
タ配線５１を介してコレクタ用高濃度オーミック拡散層
４１を接地電位１９に電気的に接続し、ベース配線７１
を介してベース用高濃度オーミック拡散層９を入力端子
２９に電気的に接続し、エミッタ配線７５及びゲート電
極配線７７を介してエミッタ３７及びゲート電極４５を
電源電位２３に電気的に接続する。この製造方法の実施
例によれば、図２及び図３を参照して説明した製造方法
の実施例と同じ作用効果をもって、図１１に示したバイ
ポーラトランジスタを製造することができる。

【００６０】図１１に示した実施例のバイポーラトラン
ジスタをオフさせた状態では、ゲート電極４５のゲート
電圧、ベース３５のベース電圧及びエミッタ３７のエミ
ッタ電圧が同じ電位（電源電位）になる。ベース配線７
１及びベース用高濃度オーミック拡散層３９を介してベ
ース３５に正のベース電圧（電源電位）が印加された状
態では、コレクタ３３とベース３５の接合面に、コレク
タ３３側及びベース３５側の両方に空乏化が生じ、高耐
圧が維持される。

【００６１】一方、この実施例のバイポーラトランジス
タをオンさせた状態では、ベース配線７５及びベース用
高濃度オーミック拡散層３９を介してベース３５が電源
電位以下になる。ベース３５の電位がエミッタ３７に印
加されている電源電位よりも低電位になるのでエミッタ
３７、ベース３５間が順方向電圧になる。これにより、
ゲート電極４５には高電圧が印加されないので、ゲート
酸化膜４３の破壊を抑制することができ、バイポーラト
ランジスタの安定な動作を得ることができる。

【００６２】この実施例のパイポーラトランジスタで
は、ベース３９及びゲート電極４５へ供給する入力電源
として電流制限をかければ、電源電位と接地電位を用い
ることができ、従来技術のようには電源電圧を下げるた
めの内部降圧回路などを設けなくてよいので、例えばＤ
Ｃ／ＤＣコンバータなどの回路に組み込んだ場合に効率
低下を招くことはない。

【００６３】この実施例のバイポーラトランジスタで
は、エミッタ３７とベース用高濃度オーミック拡散層３
９を間隔をもって配置することにより、エミッタ、ベー
ス間の接合リークを低減している。これにより、従来の
横型バイポーラトランジスタよりもベース幅が小さいに
もかかわらず、従来のバイポーラトランジスタと同様の
電流増幅率リニアリティー特性を得ることができる。

【００６４】図１２は半導体装置の第１の態様のさらに
他の実施例を示す図であり、（Ａ）は上面図、（Ｂ）は
（Ａ）のＡ−Ａ位置での断面図である。この実施例は本
発明の半導体装置の第１の態様を構成するバイポーラト
ランジスタをＮＰＮバイポーラトランジスタに適用した
ものである。図１と同じ機能を果たす部分には同じ符号
を付し、その部分の詳細な説明は省略する。Ｐ型基板１
表面にフィールド酸化膜２が形成されている。Ｐ型基板
１のバイポーラトランジスタ形成領域にＮ型の拡散層か
らなるコレクタ（Nwell）３、Ｐ型の拡散層からなるベ
ース（Pbody）５、Ｎ型の拡散層からなるエミッタ
（N⁺）７、Ｐ型の拡散層からなるベース用高濃度オーミ
ック拡散層（P⁺）９、Ｎ型の拡散層からなるコレクタ用
高濃度オーミック拡散層（N⁺）１１、ゲート酸化膜１３
及びゲート電極１５が形成されている。コレクタ用高濃
度オーミック拡散層１１とゲート電極１５の間のコレク
タ３内に、コレクタ３よりも濃く、かつコレクタ用高濃
度オーミック拡散層１１よりも薄いＮ型の不純物濃度を
もつ拡散層からなる中濃度コレクタ（N^-）８１が形成さ
れている。

【００６５】コレクタ用高濃度オーミック拡散層１１は
コレクタ配線２１を介して電源電位２３に電気的に接続
されている。エミッタ７はエミッタ配線１７を介して接
地電位１９に電気的に接続されている。ベース用高濃度
オーミック拡散層９にはベース配線２５が電気的に接続
されており、ゲート電極１５にはゲート電極配線２７が
電気的に接続されている。ベース配線２５とゲート電極
配線２７は電気的に接続されている。ベース配線２５及
びゲート電極配線２７は、入力端子２９に電気的に接続
されている。

【００６６】この実施例では、ベース５及びベース用高
濃度オーミック拡散層９はＡ−Ａ方向で隣接する２つの
バイポーラトランジスタで共通に形成されている。ま
た、コレクタ用高濃度オーミック拡散層１１及び中濃度
コレクタ８１はＡ−Ａに直交する方向で隣接する２つの
バイポーラトランジスタ領域で連続する拡散層により構
成されている。これらの４つのバイポーラトランジスタ
について、コレクタ３及びエミッタ７は連続する拡散層
により構成され、ゲート電極１５は連続するポリシリコ
ン膜により構成されている。

【００６７】この実施例では、コレクタ用高濃度オーミ
ック拡散層１１とゲート電極１５の間のコレクタ３内に
中濃度コレクタ８１が設けられているので、コレクタ用
高濃度オーミック拡散層１１とゲート電極１５の間のコ
レクタ抵抗を低減することができ、大電流領域での電流
増幅率を向上させることができる。

【００６８】図１３は、図１２に示したバイポーラトラ
ンジスタを製造するための、製造方法の第１の局面の一
実施例の一部を示す工程断面図である。図１３では１つ
のバイポーラトランジスタのみについて示す。図２も参
照して、この製造方法の実施例を説明する。図２を参照
して説明した製造方法の実施例の上記工程（１）から
（４）と同じ工程を行なって、Ｐ型基板１にフィールド
酸化膜２、コレクタ３、ベース５、ゲート酸化膜１３、
ゲート電極１５を形成する（図２（ｄ）参照）。

【００６９】（５）Ｐ型基板１上に、ゲート電極１５に
対してベース５とは反対側のコレクタ３上の領域及びゲ
ート電極１５上に開口部をもつレジストパターンを形成
する。そのレジストパターンをマスクにして、１００Ｋ
ｅＶの加速エネルギー、５.０×１０¹²ｃｍ^-2程度のド
ーズ量の条件で、コレクタ３内にリンの注入を行なって
中濃度コレクタ（N^-）８１を形成する。その後、レジス
トパターンを除去する（図１３（ｄ’）参照）。

【００７０】（６）Ｐ型基板１上に、ベース５上のゲー
ト電極１５に隣接した領域、ゲート電極１５上、及び中
濃度コレクタ８１上に開口部をもつレジストパターンを
形成する。このとき、中濃度コレクタ８１上にはゲート
電極１５に隣接して幅寸法が例えば１.５μｍ以上のレ
ジストパターンが存在するようにレジストパターンを形
成する。そのレジストパターンをマスクにして、５０Ｋ
ｅＶの加速エネルギー、６.０×１０¹⁵ｃｍ^-2程度のド
ーズ量の条件で、ベース５及び中濃度コレクタ８１に、
リン又は砒素の注入を同時に行なう。レジストパターン
を除去した後、処理温度が９２０℃、処理時間が１時間
程度の条件で熱拡散処理を施して不純物を熱拡散させ、
ベース５内のゲート電極１５に隣接する領域にエミッタ
（N⁺）７を形成し、中濃度コレクタ８１にゲート電極１
５とは例えば１.５μｍ以上の間隔をもってコレクタ用
高濃度オーミック拡散層（N⁺）１１形成する（図１３
（ｅ’）参照）。

【００７１】（７）Ｐ型基板１上に、ベース５上のエミ
ッタ７とは例えば１.５μｍ以上の間隔をもって開口部
が位置するようにレジストパターンを形成する。そのレ
ジストパターンをマスクにして、３０ＫｅＶの加速エネ
ルギー、２.０×１０¹⁵ｃｍ^-2程度のドーズ量の条件
で、ベース用高濃度オーミック拡散層を形成するための
ボロン注入を行なう。レジストパターンを除去した後、
処理温度が９２０℃、処理時間が１時間程度の条件で熱
拡散処理を施して不純物を熱拡散させ、ベース５内にエ
ミッタ７とは例えば１.５μｍ以上の間隔をもってベー
ス用高濃度オーミック拡散層（P⁺）９形成する（図３
（ｆ’）参照）。

【００７２】図１３を参照して続きの工程を説明する
と、Ｐ型基板１上に層間絶縁膜（図示は省略）を形成
し、エミッタ７上、ベース用高濃度オーミック拡散層９
上及びコレクタ用高濃度オーミック拡散層１１上の層間
絶縁膜にコンタクトホール（図示は省略）をそれぞれ形
成する。各コンタクトホールに導電材料を充填し、層間
絶縁膜上に配線１７，２１，２５，２７を形成して、エ
ミッタ配線１７を介してエミッタ７を接地電位１９に電
気的に接続し、コレクタ配線２１を介してコレクタ用高
濃度オーミック拡散層１１を電源電位２３に電気的に接
続し、ベース配線２５及びゲート電極配線２７を介して
ベース用高濃度オーミック拡散層９及びゲート電極１５
を入力端子２９に電気的に接続する。

【００７３】この製造方法の実施例によれば、図１３に
示したバイポーラトランジスタを製造することができ
る。さらに、中濃度コレクタ８１をゲート電極１５に対
して自己整合的に形成しているので、中濃度コレクタ８
１の位置はゲート電極１５端で決定されるため、中濃度
コレクタ８１、ベース５間の距離に関して写真製版工程
でのアライメントズレを考慮する必要はない。

【００７４】図１４は半導体装置の第１の態様のさらに
他の実施例を示す断面図である。この実施例は本発明の
半導体装置の第１の態様を構成するバイポーラトランジ
スタをＰＮＰバイポーラトランジスタに適用したもので
ある。図７と同じ機能を果たす部分には同じ符号を付
し、その部分の詳細な説明は省略する。Ｎ型基板３１表
面にフィールド酸化膜３２が形成されている。Ｎ型基板
３１のバイポーラトランジスタ形成領域にＰ型の拡散層
からなるコレクタ（Pwell）３３、Ｎ型の拡散層からな
るベース（Nbody）３５、Ｐ型の拡散層からなるエミッ
タ（P⁺）３７、Ｎ型の拡散層からなるベース用高濃度オ
ーミック拡散層（N⁺）３９、Ｐ型の拡散層からなるコレ
クタ用高濃度オーミック拡散層（P⁺）４１、ゲート酸化
膜４３及びゲート電極４５が形成されている。コレクタ
用高濃度オーミック拡散層４１とゲート電極４５の間の
コレクタ３３内に、コレクタ３３よりも濃く、かつコレ
クタ用高濃度オーミック拡散層４１よりも薄いＰ型の不
純物濃度をもつ拡散層からなる中濃度コレクタ（P^-）８
３が形成されている。

【００７５】エミッタ３７はエミッタ配線４７を介して
電源電位２３に電気的に接続されている。コレクタ用高
濃度オーミック拡散層４１はコレクタ配線５１を介して
接地電位１９に電気的に接続されている。ベース用高濃
度オーミック拡散層３９にはベース配線５５が電気的に
接続されており、ゲート電極４５にはゲート電極配線５
７が電気的に接続されている。ベース配線５５とゲート
電極配線５７は電気的に接続されている。ベース配線５
５及びゲート電極配線５７は、入力電圧が印加される入
力端子２９に電気的に接続されている。

【００７６】この実施例では、コレクタ用高濃度オーミ
ック拡散層４１とゲート電極４５の間のコレクタ３３内
に中濃度コレクタ８３が設けられているので、コレクタ
用高濃度オーミック拡散層４１とゲート電極４５の間の
コレクタ抵抗を低減することができ、大電流領域での電
流増幅率を向上させることができる。

【００７７】この実施例のバイポーラトランジスタは、
図２及び図１３を参照して説明した製造方法の実施例を
逆導電型にして実施することにより製造できる。図２及
び図１３を参照して説明した製造方法の実施例を逆導電
型にした製造方法においても、図２及び図１３を参照し
て説明した製造方法の実施例と同様に、中濃度コレクタ
８３をゲート電極４５に対して自己整合的に形成するの
で、中濃度コレクタ８３に関して写真製版工程でのアラ
イメントズレを考慮する必要はない。

【００７８】図１５は半導体装置の第２の態様のさらに
他の実施例を示す断面図である。この実施例は本発明の
半導体装置の第２の態様を構成するバイポーラトランジ
スタをＮＰＮバイポーラトランジスタに適用したもので
ある。図１２と同じ機能を果たす部分には同じ符号を付
し、その部分の詳細な説明は省略する。Ｐ型基板１表面
にフィールド酸化膜２が形成されている。Ｐ型基板１の
バイポーラトランジスタ形成領域にＮ型の拡散層からな
るコレクタ（Nwell）３、Ｐ型の拡散層からなるベース
（Pbody）５、Ｎ型の拡散層からなるエミッタ（N⁺）
７、Ｐ型の拡散層からなるベース用高濃度オーミック拡
散層（P⁺）９、Ｎ型の拡散層からなるコレクタ用高濃度
オーミック拡散層（N⁺）１１、ゲート酸化膜１３、ゲー
ト電極１５及び中濃度コレクタ８１により構成されるバ
イポーラトランジスタが形成されている。このバイポー
ラトランジスタは図１２に示したバイポーラトランジス
タと同じ構成である。

【００７９】コレクタ用高濃度オーミック拡散層１１は
コレクタ配線２１を介して電源電位２３に電気的に接続
されている。ベース用高濃度オーミック拡散層９はベー
ス配線６１を介して、入力電圧が印加される入力端子２
９に電気的に接続されている。エミッタ７にはエミッタ
配線６５が電気的に接続されており、ゲート電極１５に
はゲート電極配線６７が電気的に接続されている。エミ
ッタ配線６５とゲート電極配線６７は電気的に接続され
ている。エミッタ配線６５及びゲート電極配線６７は、
接地電位１９に電気的に接続されている。

【００８０】この実施例では、図１２に示したバイポー
ラトランジスタと同様に、コレクタ用高濃度オーミック
拡散層１１とゲート電極１５の間のコレクタ３内に中濃
度コレクタ８１が設けられているので、コレクタ用高濃
度オーミック拡散層１１とゲート電極１５の間のコレク
タ抵抗を低減することができ、大電流領域での電流増幅
率を向上させることができる。

【００８１】この実施例のバイポーラトランジスタを製
造するための、製造方法の第２の局面の実施例では、図
２及び図１３を参照して説明した製造方法の実施例の上
記工程（１）から（７）と同じ工程を行なった後、次の
工程を行なう。Ｐ型基板１上に層間絶縁膜（図示は省
略）を形成し、エミッタ７上、ベース用高濃度オーミッ
ク拡散層９上及びコレクタ用高濃度オーミック拡散層１
１上の層間絶縁膜にコンタクトホール（図示は省略）を
それぞれ形成する。各コンタクトホールに導電材料を充
填し、層間絶縁膜上に配線２１，６１，６５，６７を形
成して、コレクタ配線２１を介してコレクタ用高濃度オ
ーミック拡散層１１を電源電位２３に電気的に接続し、
ベース配線６１を介してベース用高濃度オーミック拡散
層９を入力端子２９に電気的に接続し、エミッタ配線６
５及びゲート電極配線６７を介してエミッタ７及びゲー
ト電極１５を接地電位１９に電気的に接続する。この製
造方法の実施例によれば、図２及び図１３を参照して説
明した製造方法の実施例と同じ作用効果をもって、図１
５に示したバイポーラトランジスタを製造することがで
きる。

【００８２】図１６は半導体装置の第２の態様のさらに
他の実施例を示す断面図である。この実施例は本発明の
半導体装置の第２の態様を構成するバイポーラトランジ
スタをＰＮＰバイポーラトランジスタに適用したもので
ある。図１４と同じ機能を果たす部分には同じ符号を付
し、その部分の詳細な説明は省略する。Ｎ型基板３１表
面にフィールド酸化膜３２が形成されている。Ｎ型基板
３１のバイポーラトランジスタ形成領域にＰ型の拡散層
からなるコレクタ（Pwell）３３、Ｎ型の拡散層からな
るベース（Nbody）３５、Ｐ型の拡散層からなるエミッ
タ（P⁺）３７、Ｎ型の拡散層からなるベース用高濃度オ
ーミック拡散層（N⁺）３９、Ｐ型の拡散層からなるコレ
クタ用高濃度オーミック拡散層（P⁺）４１、ゲート酸化
膜４３、ゲート電極４５及び中濃度コレクタ８３により
構成されるバイポーラトランジスタが形成されている。
このバイポーラトランジスタは図１４に示したバイポー
ラトランジスタと同じ構成である。

【００８３】コレクタ用高濃度オーミック拡散層４１は
コレクタ配線５１を介して接地電位１９に電気的に接続
されている。ベース用高濃度オーミック拡散層３９はベ
ース配線７１を介して入力端子２９に電気的に接続され
ている。エミッタ７にはエミッタ配線７５が電気的に接
続されており、ゲート電極４５にはゲート電極配線７７
が電気的に接続されている。エミッタ配線７５とゲート
電極配線７７は電気的に接続されている。エミッタ配線
７５及びゲート電極配線７７は、電源電位２３に電気的
に接続されている。

【００８４】この実施例では、図１４に示したバイポー
ラトランジスタと同様に、コレクタ用高濃度オーミック
拡散層４１とゲート電極４５の間のコレクタ３３内に中
濃度コレクタ８３が設けられているので、コレクタ用高
濃度オーミック拡散層４１とゲート電極４５の間のコレ
クタ抵抗を低減することができ、大電流領域での電流増
幅率を向上させることができる。

【００８５】この実施例のバイポーラトランジスタを製
造するための、製造方法の第２の局面のさらに他の実施
例では、図２及び図１３を参照して説明した製造方法の
実施例の上記工程（１）から（７）とは逆導電型により
同様の工程を行なった後、次の工程を行なう。Ｎ型基板
３１上に層間絶縁膜（図示は省略）を形成し、エミッタ
３７上、ベース用高濃度オーミック拡散層３９上及びコ
レクタ用高濃度オーミック拡散層４１上の層間絶縁膜に
コンタクトホール（図示は省略）をそれぞれ形成する。
各コンタクトホールに導電材料を充填し、層間絶縁膜上
に配線５１，７１，７５，７７を形成して、コレクタ配
線５１を介してコレクタ用高濃度オーミック拡散層４１
を接地電位１９に電気的に接続し、ベース配線７１を介
してベース用高濃度オーミック拡散層９を入力端子２９
に電気的に接続し、エミッタ配線７５及びゲート電極配
線７７を介してエミッタ３７及びゲート電極４５を電源
電位２３に電気的に接続する。この製造方法の実施例に
よれば、図２及び図１３を参照して説明した製造方法の
実施例と同じ作用効果をもって、図１６に示したバイポ
ーラトランジスタを製造することができる。

【００８６】図１から図３、図７、図８、及び図１１か
ら図１６に示した半導体装置及び製造方法の実施例で
は、Ｐ型基板１又はＮ型基板３１にバイポーラトランジ
スタを形成しているが、本発明はこれに限定されるもの
ではなく、Ｐ型ウエル内又はＮ型ウエル内にバイポーラ
トランジスタを形成してもよい。

【００８７】図１７は、本発明の半導体装置の半導体装
置を適用した定電圧電源の一実施例を示す回路図であ
る。電源に接続される入力端子（Ｖin）９１と、負荷に
接続される出力端子（Ｖout）９３との間に、出力トラ
ンジスタを構成するＰＮＰバイポーラトランジスタ９５
が設けられている。差動増幅回路９７が設けられてお
り、差動増幅回路９７の出力端子はＰＮＰバイポーラト
ランジスタ９５のベースに接続されている。差動増幅回
路９７の反転入力端子は基準電圧発生回路（Ｖref）９
９に接続されている。反転入力端子には基準電圧発生回
路９９から基準電圧が印加される。差動増幅回路９７の
非反転入力端子には、ＰＮＰバイポーラトランジスタ９
５の出力電圧を分圧抵抗Ｒ１とＲ２で分圧した電圧が印
加される。差動増幅回路９７及び基準電圧発生回路９９
の電源は入力端子９１から供給される。差動増幅回路９
７、基準電圧発生回路９９及び抵抗Ｒ２は接地されてい
る。この実施例では、ＰＮＰバイポーラトランジスタ９
５として本発明の半導体装置を構成するバイポーラトラ
ンジスタを用いているので、耐圧を維持しつつ、出力ド
ライバの大きさを小さくすることができ、チップ面積の
縮小化を図ることができる。

【００８８】入力端子９１からの入力電圧を降圧させる
場合、入力電圧を抵抗比分割で出力させるが、出力端子
９３に接続される外部負荷に流す電流量によりＰＮＰバ
イポーラトランジスタ９５のオン抵抗を可変させなけれ
ば出力電圧が一定にならない。そのため、差動増幅回路
９７内で基準電圧発生回路９９からの基準電圧と抵抗Ｒ
１，Ｒ２からの帰還抵抗電圧を比較させることにより出
力電圧を一定にする。

【００８９】図１８は、本発明の半導体装置を適用した
反転型チャージポンプＤＣ／ＤＣコンバータの一実施例
を示す回路図である。回路には、入力端子（Ｖin）１０
１、出力端子（Ｖout、反転出力）１０３、グラウンド
端子（ＧＮＤ）１０５、ポンプ容量正側端子（ＣＰ＋）
１０７とポンプ容量負側端子（ＣＰ−）１０９が設けら
れている。ポンプ容量正側端子１０７とポンプ容量負側
端子１０９の間には、外付け部品のコンデンサ（図示は
省略）が接続されている。

【００９０】内部には、入力端子１０１とグラウンド端
子１０５の間に、順にＰＮＰバイポーラトランジスタ１
１１とＮＰＮバイポーラトランジスタ１１３が設けられ
ている。ＰＮＰバイポーラトランジスタ１１１とＮＰＮ
バイポーラトランジスタ１１３の間にポンプ容量正側端
子１０７が接続されている。ＮＰＮバイポーラトランジ
スタ１１３とグラウンド端子１０５の間は接地電位１１
５に接続されている。接地電位１１５と出力端子１０３
の間に、順にＮＰＮバイポーラトランジスタ１１７，１
１９が接続されている。ＮＰＮバイポーラトランジスタ
１１７，１１９の間にポンプ容量負側端子１０９が接続
されている。

【００９１】基準電圧端子（Ｖref）１２１からの基準
電圧に基づいて入力端子１０１と同電位の電圧（Ｖin電
圧）とグラウンド端子１０５と同電位の電圧（ＧＮＤ電
圧）を交互に発振する発振回路（ＯＳＣ）１２３が設け
られている。発振回路１２３の出力端子は、ＮＰＮバイ
ポーラトランジスタ１１３，１１９のベースに直接接続
されており、ＮＰＮバイポーラトランジスタ１１７のベ
ースにインバータ１２５を介して接続されており、ＰＮ
Ｐバイポーラトランジスタ１１１のベースにインバータ
１２５及び１２７を介して接続されている。

【００９２】この反転型チャージポンプＤＣ／ＤＣコン
バータは、発振回路１２３を通して４つのトランジスタ
１１１，１１３，１１７，１１９のベースに電流を与え
てスイッチングさせ、ポンプ容量正側端子１０７とポン
プ容量負側端子１０９の間に接続されたコンデンサを充
放電させることにより電流を流し、入力端子１０１から
入力された入力電圧の反転電圧が出力端子１０３に出力
される仕組みになっている。この実施例では、内蔵スイ
ッチを構成するＰＮＰバイポーラトランジスタ１１１及
びＮＰＮバイポーラトランジスタ１１３，１１５，１１
７のうち、少なくとも１つについて本発明の半導体装置
を構成するバイポーラトランジスタを用いているので、
耐圧を維持しつつ、内蔵スイッチの大きさを小さくする
ことができ、チップ面積の縮小化を図ることができる。

【００９３】発振回路１２３からＧＮＤ電圧が発振され
たとき、ＰＮＰバイポーラトランジスタ１１１とＮＰＮ
バイポーラトランジスタ１１７がオンし、他の２つのＮ
ＰＮバイポーラトランジスタ１１３，１１９はオフにな
る。このとき、ポンプ容量正側端子１０７とポンプ容量
負側端子１０９の間に接続されたコンデンサに電荷がた
まる。発振回路１２３からＶin電圧が発振されたとき、
ＰＮＰバイポーラトランジスタ１１１とＮＰＮバイポー
ラトランジスタ１１７はオフになり、他の２つのＮＰＮ
バイポーラトランジスタ１１３，１１９はオンする。こ
のとき、電荷をためたコンデンサは放電するが、出力端
子１０３がグラウンド端子１０５よりも低い電位にされ
ているので、入力電圧でたまった電荷とは反転電圧が出
力端子１０３から出力される。上記の動作が繰り返され
ることにより、入力電圧の反転電圧で電流が流れ続け
る。

【００９４】図１７及び図１８に示した実施例では、本
発明を構成するバイポーラトランジスタを定電圧電源又
はＤＣ／ＤＣコンバータに適用しているが、本発明が適
用される回路装置はこれに限定されるものではなく、バ
イポーラトランジスタを含む回路装置を備えた半導体装
置であれば、本発明の半導体装置を適用することができ
る。

【００９５】

【発明の効果】請求項１に記載の半導体装置では、第１
導電型の拡散層からなるコレクタと、上記コレクタ上に
ゲート絶縁膜を介して形成されたゲート電極と、上記ゲ
ート電極が形成された領域と一部重複して上記コレクタ
内に形成された第２導電型の拡散層からなるベースと、
上記ベース内の上記ゲート電極に隣接した領域に形成さ
れた第１導電型の拡散層からなるエミッタと、上記ベー
ス内に上記エミッタと間隔をもって形成された第２導電
型の拡散層からなるベース用高濃度オーミック拡散層
と、上記コレクタ内に形成された第１導電型の拡散層か
らなるコレクタ用高濃度オーミック拡散層とを備え、上
記ゲート電極と上記ベースが同電位になるように配線が
形成されてなるバイポーラトランジスタを備えているよ
うにしたので、ベース幅を小さくすることができる。さ
らに、ゲート電極とベースが同電位にされているので、
オンした状態ではエミッタ、ゲート電極間には順方向電
圧しかかからず、ゲート電極には高電圧は印加されな
い。これにより、ベースへの入力電圧として高電圧を印
加してもゲート酸化膜の破壊を抑制することができ、安
定した動作を得ることができる。

【００９６】請求項２に記載の半導体装置では、第１導
電型の拡散層からなるコレクタと、上記コレクタ上にゲ
ート絶縁膜を介して形成されたゲート電極と、上記ゲー
ト電極が形成された領域と一部重複して上記コレクタ内
に形成された第２導電型の拡散層からなるベースと、上
記ベース内の上記ゲート電極に隣接した領域に形成され
た第１導電型の拡散層からなるエミッタと、上記ベース
内に上記エミッタと間隔をもって形成された第２導電型
の拡散層からなるベース用高濃度オーミック拡散層と、
上記コレクタ内に形成された第１導電型の拡散層からな
るコレクタ用高濃度オーミック拡散層とを備え、上記ゲ
ート電極と上記エミッタが同電位になるように配線が形
成されてなるバイポーラトランジスタを備えているよう
にしたので、ベース幅を小さくすることができる。さら
に、ゲート電極とエミッタが同電位にされているので、
オンした状態ではベース、ゲート電極間には順方向電圧
しかかからず、ゲート絶縁膜には順方向電圧しかかから
ない。これにより、ベースへの入力電圧として高電圧、
例えば電源電位を印加してもゲート酸化膜の破壊を抑制
することができ、安定した動作を得ることができる。

【００９７】請求項３に記載の半導体装置では、上記コ
レクタ用高濃度オーミック拡散層は上記ゲート電極と間
隔をもって形成されているようにしたので、ゲートモジ
ュレート効果を抑制して耐圧を向上させることができ
る。

【００９８】請求項４に記載の半導体装置では、上記コ
レクタ用高濃度オーミック拡散層と上記ゲート電極を間
隔をもって配置した場合、上記ゲート電極と上記コレク
タ用高濃度オーミック拡散層との間の上記コレクタ内
に、上記コレクタよりも濃く、かつ上記コレクタ用高濃
度オーミック拡散層よりも薄い第１導電型の不純物濃度
をもつ拡散層からなる中濃度コレクタをさらに備えてい
るようにしたので、中濃度コレクタにより、ゲート電極
とコレクタ用高濃度オーミック拡散層との間のコレクタ
抵抗を低減することができ、大電流領域での電流増幅率
を向上させることができる。

【００９９】請求項５に記載の半導体装置では、定電圧
電源で使用されるバイポーラトランジスタとして本発明
の半導体装置を構成するバイポーラトランジスタを使用
するようにしたので、耐圧を維持しつつ、出力ドライバ
として使用するバイポーラトランジスタの大きさを小さ
くすることができ、チップ面積の縮小化を図ることがで
きる。

【０１００】請求項６に記載の半導体装置では、ＤＣ／
ＤＣコンバータで使用される少なくとも１つの内蔵スイ
ッチとして本発明の半導体装置を構成するバイポーラト
ランジスタを使用するようにしたので、耐圧を維持しつ
つ、内蔵スイッチとして使用するバイポーラトランジス
タの大きさを小さくすることができ、チップ面積の縮小
化を図ることができる。

【０１０１】請求項７に記載の製造方法では、ゲート電
極に対して自己整合的にベース及びエミッタを形成して
請求項１に記載の半導体装置を製造するようにしたの
で、横型バイポーラトランジスタ構造の電流増幅率を決
定し、最も電流が流れるベース幅を短く設定することが
でき、さらにベース幅の寸法に関して写真製版工程での
アライメントズレを考慮する必要はない。これにより、
面積の小さな高効率のバイポーラトランジスタを製造す
ることができる。

【０１０２】請求項８に記載の製造方法では、ゲート電
極に対して自己整合的にベース及びエミッタを形成して
請求項２に記載の半導体装置を製造するようにしたの
で、横型バイポーラトランジスタ構造の電流増幅率を決
定し、最も電流が流れるベース幅を短く設定することが
でき、さらにベース幅の寸法に関して写真製版工程での
アライメントズレを考慮する必要はない。これにより、
面積の小さな高効率のバイポーラトランジスタを製造す
ることができる。

【０１０３】請求項９に記載の製造方法では、中濃度コ
レクタをゲート電極に対して自己整合的に形成して請求
項４に記載の半導体装置を製造するようにしたので、中
濃度コレクタの位置はゲート電極端で決定されるため、
中濃度コレクタ、ベース間の距離に関して写真製版工程
でのアライメントズレを考慮する必要はない。

【図面の簡単な説明】

【図１】半導体装置の第１の態様の一実施例を示す断面
図である。

【図２】図１に示したバイポーラトランジスタを製造す
るための、製造方法の第１の局面の一実施例の前半を示
す工程断面図である。

【図３】同実施例の後半を示す工程断面図である。

【図４】図１に示したバイポーラトランジスタをオフさ
せた状態での耐圧特性を示す図であり、縦軸はコレクタ
電流Ｉ_C、横軸はコレクタ−エミッタ間の電圧Ｖ_CEを示
す。

【図５】図１に示したバイポーラトランジスタをオンさ
せた状態でのコレクタ電流Ｉ_Cとコレクタ−エミッタ間
の電圧Ｖ_CEとの関係（下方のデータ）と、ゲート電圧Ｖ
_Gとコレクタ−エミッタ間の電圧Ｖ_CEとの関係（上方の
データ）を表す図であり、左の縦軸はコレクタ電流
Ｉ_C、右の縦軸はゲート電圧Ｖ_G、横軸はコレクタ−エミ
ッタ間の電圧Ｖ_CEを示す。

【図６】図１に示したバイポーラトランジスタの電流増
幅率リニアリティー特性を示す図であり、縦軸は電流増
幅率hfe、横軸はコレクタ電流Ｉ_Cを示す。

【図７】半導体装置の第１の態様の他の実施例を示す断
面図である。

【図８】半導体装置の第２の態様の一実施例を示す断面
図である。

【図９】図８に示したバイポーラトランジスタをオンさ
せた状態でのコレクタ電流Ｉ_Cとコレクタ−エミッタ間
の電圧Ｖ_CEとの関係（下方のデータ）と、ゲート電圧Ｖ
_Gとコレクタ−エミッタ間の電圧Ｖ_CEとの関係（上方の
データ）を表す図であり、左の縦軸はコレクタ電流
Ｉ_C、右の縦軸はゲート電圧Ｖ_G、横軸はコレクタ−エミ
ッタ間の電圧Ｖ_CEを示す。

【図１０】図８に示したバイポーラトランジスタの電流
増幅率リニアリティー特性を示す図であり、縦軸は電流
増幅率hfe、横軸はコレクタ電流Ｉ_Cを示す。

【図１１】半導体装置の第２の態様の他の実施例を示す
断面図である。

【図１２】半導体装置の第１の態様のさらに他の実施例
を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ
−Ａ位置での断面図である。

【図１３】図１２に示したバイポーラトランジスタを製
造するための、製造方法の第１の局面の一実施例の一部
を示す工程断面図である。

【図１４】半導体装置の第１の態様のさらに他の実施例
を示す断面図である。

【図１５】半導体装置の第２の態様のさらに他の実施例
を示す断面図である。

【図１６】半導体装置の第２の態様のさらに他の実施例
を示す断面図である。

【図１７】本発明の半導体装置を適用した定電圧電源の
一実施例を示す回路図である。

【図１８】本発明の半導体装置を適用したＤＣ／ＤＣコ
ンバータの一実施例を示す回路図である。

【図１９】Ｎチャネル型ＬＤＭＯＳトランジスタの一例
を示す断面図である。

【符号の説明】

１Ｐ型基板２フィールド酸化膜３コレクタ５ベース７エミッタ９ベース用高濃度オーミック拡散層１１コレクタ用高濃度オーミック拡散層１３ゲート酸化膜１５ゲート電極１７エミッタ配線１９接地電位２１コレクタ配線２３電源電位２５ベース配線２７ゲート電極配線２９入力端子

Claims

【特許請求の範囲】

【請求項１】第１導電型の拡散層からなるコレクタ
と、前記コレクタ上にゲート絶縁膜を介して形成されたゲー
ト電極と、前記ゲート電極が形成された領域と一部重複して前記コ
レクタ内に形成された第１導電型とは逆導電型である第
２導電型の拡散層からなるベースと、前記ベース内の前記ゲート電極に隣接した領域に形成さ
れた第１導電型の拡散層からなるエミッタと、前記ベース内に前記エミッタと間隔をもって形成された
第２導電型の拡散層からなるベース用高濃度オーミック
拡散層と、前記ゲート電極に対して前記エミッタとは反対側の領域
の前記コレクタ内に形成された第１導電型の拡散層から
なるコレクタ用高濃度オーミック拡散層とを備え、前記ゲート電極と前記ベースが同電位になるように配線
が形成されてなるバイポーラトランジスタを備えている
半導体装置。
【請求項２】第１導電型の拡散層からなるコレクタ
と、前記コレクタ上にゲート絶縁膜を介して形成されたゲー
ト電極と、前記ゲート電極が形成された領域と一部重複して前記コ
レクタ内に形成された第１導電型とは逆導電型である第
２導電型の拡散層からなるベースと、前記ベース内の前記ゲート電極と隣接した領域に形成さ
れた第１導電型の拡散層からなるエミッタと、前記ベース内に前記エミッタと間隔をもって形成された
第２導電型の拡散層からなるベース用高濃度オーミック
拡散層と、前記ゲート電極に対して前記エミッタとは反対側の領域
の前記コレクタ内に形成された第１導電型の拡散層から
なるコレクタ用高濃度オーミック拡散層とを備え、前記ゲート電極と前記エミッタが同電位になるように配
線が形成されてなるバイポーラトランジスタを備えてい
る半導体装置。
【請求項３】前記コレクタ用高濃度オーミック拡散層
は前記ゲート電極と間隔をもって形成されている請求項
１又は２に記載の半導体装置。
【請求項４】前記ゲート電極と前記コレクタ用高濃度
オーミック拡散層との間の前記コレクタ内に、前記コレ
クタよりも濃く、かつ前記コレクタ用高濃度オーミック
拡散層よりも薄い第１導電型の不純物濃度をもつ拡散層
からなる中濃度コレクタをさらに備えている請求項３に
記載の半導体装置。
【請求項５】出力ドライバからの出力電圧を基準電圧
と比較しその出力電圧が一定なるようにフィードバック
をかける定電圧電源を備えた半導体装置において、そこで使用される前記出力ドライバが請求項１から４の
いずれかに記載のバイポーラトランジスタであることを
特徴とする半導体装置。
【請求項６】内蔵スイッチの切替え動作によりコンデ
ンサに電荷を充放電させることにより電流を流すチャー
ジポンプ方式のＤＣ／ＤＣコンバータを備えた半導体装
置において、そこで使用される少なくとも１つの前記内蔵スイッチが
請求項１から４のいずれかに記載のバイポーラトランジ
スタであることを特徴とする半導体装置。
【請求項７】以下の工程（Ａ）から（Ｆ）を含んでバ
イポーラトランジスタを形成することを特徴とする半導
体装置の製造方法。（Ａ）半導体基板に第１導電型の拡散層からなるコレク
タを形成する工程、（Ｂ）前記コレクタ表面にゲート絶
縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成
する工程、（Ｃ）前記ゲート電極の一側面側の前記コレ
クタ内に第２導電型の不純物注入を行ない、その後熱拡
散処理を行なって、前記コレクタ内に前記ゲート電極に
対して自己整合的に第２導電型の拡散層からなるベース
を形成する工程、（Ｄ）前記ゲート電極に対して前記ベ
ースとは反対側の領域及び前記ベース内の前記ゲート電
極に隣接する領域に第１導電型の不純物注入を行なっ
て、前記コレクタ内に第１導電型の拡散層からなるコレ
クタ用高濃度オーミック拡散層を形成し、前記ベース内
に前記ゲート電極に対して自己整合的に第１導電型の拡
散層からなるエミッタを形成する工程、（Ｅ）前記ベー
ス内の前記エミッタと間隔をもつ領域に第２導電型の不
純物注入を行なって、前記ベース内に前記エミッタと間
隔をもって第２導電型の拡散層からなるベース用高濃度
オーミック拡散層を形成する工程、（Ｆ）前記ゲート電
極と前記ベースが同電位になるように配線を形成する工
程。
【請求項８】以下の工程（Ａ）から（Ｆ）を含んでバ
イポーラトランジスタを形成することを特徴とする半導
体装置の製造方法。（Ａ）半導体基板に第１導電型の拡散層からなるコレク
タを形成する工程、（Ｂ）前記コレクタ表面にゲート絶
縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成
する工程、（Ｃ）前記ゲート電極の一側面側の前記コレ
クタ内に第２導電型の不純物注入を行ない、その後熱拡
散処理を行なって、前記コレクタ内に前記ゲート電極に
対して自己整合的に第２導電型の拡散層からなるベース
を形成する工程、（Ｄ）前記ゲート電極に対して前記ベ
ースとは反対側の領域及び前記ベース内の前記ゲート電
極に隣接する領域に第１導電型の不純物注入を行なっ
て、前記コレクタ内に第１導電型の拡散層からなるコレ
クタ用高濃度オーミック拡散層を形成し、前記ベース内
に前記ゲート電極に対して自己整合的に第１導電型の拡
散層からなるエミッタを形成する工程、（Ｅ）前記ベー
ス内の前記エミッタと間隔をもつ領域に第２導電型の不
純物注入を行なって、前記ベース内に前記エミッタと間
隔をもって第２導電型の拡散層からなるベース用高濃度
オーミック拡散層を形成する工程、（Ｆ）前記ゲート電
極と前記エミッタが同電位になるように配線を形成する
工程。
【請求項９】前記工程（Ｃ）を行なった後、前記工程
（Ｄ）を行なう前に、前記ゲート電極に対して前記ベー
スとは反対側の領域の前記コレクタ内に第１導電型の不
純物注入を行なって前記ゲート電極に対して自己整合的
に中濃度コレクタを形成する工程（Ｃ’）を含み、前記
工程（Ｄ）において、前記コレクタ用高濃度オーミック
拡散層を前記ゲート電極と間隔をもってかつ前記中濃度
コレクタに隣接して形成する請求項７又は８に記載の製
造方法。