[go: up one dir, main page]

JP6070333B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6070333B2
JP6070333B2 JP2013062056A JP2013062056A JP6070333B2 JP 6070333 B2 JP6070333 B2 JP 6070333B2 JP 2013062056 A JP2013062056 A JP 2013062056A JP 2013062056 A JP2013062056 A JP 2013062056A JP 6070333 B2 JP6070333 B2 JP 6070333B2
Authority
JP
Japan
Prior art keywords
impurity region
conductivity type
impurity
diffusion layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013062056A
Other languages
English (en)
Other versions
JP2014187275A (ja
Inventor
智之 古畑
智之 古畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013062056A priority Critical patent/JP6070333B2/ja
Priority to US14/196,654 priority patent/US9012312B2/en
Publication of JP2014187275A publication Critical patent/JP2014187275A/ja
Application granted granted Critical
Publication of JP6070333B2 publication Critical patent/JP6070333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関する。
ＤＭＯＳ（Double diffused Metal Oxide Semiconductor）トランジスター又はバイポーラトランジスターを製造するために、埋め込み拡散層に接続される第１不純物領域と、この埋め込み拡散層に接続される第２不純物領域とを形成することが行われている。例えば、ＤＭＯＳトランジスター又はバイポーラトランジスターが形成されるウェル（第１不純物領域）の底部を、埋め込み拡散層で画成し、このウェルの外周部を、プラグ（第２不純物領域）で画成することが行われている。このような構造において、素子面積の縮小が課題となっている。
下記の特許文献１には、ドレイン領域を形成するために不純物イオンを注入し、熱ドライブイン技術を使用して埋め込み領域まで拡散させた後、フィールド酸化膜の形成工程などの熱処理によって、ドレイン領域が基板の面に沿った方向にも拡大する様子が示されている。
特開平１０−２８４７３１号公報（図７〜図１０、段落００２１〜００２３）
特許文献１に示されているように、ドレイン領域の不純物イオンが埋め込み領域まで拡散した後で、熱処理によってドレイン領域が基板の面に沿った方向にも拡大してしまうと、この拡大分だけ素子面積が大きくなってしまう。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、埋め込み拡散層に接続される第１不純物領域と、この埋め込み拡散層に接続される第２不純物領域とを形成する場合に、素子面積の縮小を可能とすることに関連している。
本発明の幾つかの態様において、半導体装置の製造方法は、第１導電型の不純物を含む第１導電型の第１埋め込み拡散層を、第２導電型の半導体基板の内部に形成する工程（ａ）と、半導体基板の第１の面の第１の領域に、第１導電型の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、半導体基板に第１の熱処理を行うことにより、第１埋め込み拡散層と第１不純物領域とが接続されない程度に、第１埋め込み拡散層と第１不純物領域とを少なくとも半導体基板の厚み方向に拡散させる工程（ｃ）と、工程（ｃ）の後に、第１の面の第１の領域の周囲の第２の領域に、第１導電型の不純物を工程（ｂ）におけるよりも高濃度で注入することにより、第２不純物領域を形成する工程（ｄ）と、半導体基板に第２の熱処理を行うことにより、第１埋め込み拡散層と第１不純物領域とが互いに接続され、且つ、第１埋め込み拡散層と第２不純物領域とが互いに接続されるように、第１埋め込み拡散層と第１不純物領域と第２不純物領域とを少なくとも半導体基板の厚み方向に拡散させる工程（ｅ）とを含む。
この態様によれば、第２不純物領域の不純物を注入する前に、予め、第１の熱処理により、第１埋め込み拡散層と第１不純物領域とが接続されない程度に、第１埋め込み拡散層と第１不純物領域とを半導体基板の厚み方向に拡散させる。その後、第２不純物領域の不純物を注入し、第２の熱処理により、第１埋め込み拡散層と第１不純物領域と第２不純物領域とを拡散させる。これにより、第２不純物領域の熱処理時間を低減し、第２不純物領域の拡大を抑制することにより、素子面積の縮小が可能となる。
上述の態様において、工程（ｅ）は、さらに、第１不純物領域と第２不純物領域とが互いに接続されるように、第１不純物領域と第２不純物領域とを半導体基板の第１の面に沿った方向にも拡散させる工程であることが望ましい。
これによれば、第２不純物領域に囲まれた領域の全域を第１不純物領域とすることができる。
上述の態様において、工程（ａ）は、第２導電型の不純物を含む第２導電型の第２埋め込み拡散層を、第２導電型の半導体基板の内部であって第１の面に対する平面視で第１埋め込み拡散層の周囲の領域に形成することをさらに含み、工程（ｄ）の後に、第１の面に対する平面視で第２埋め込み拡散層と重なる第１の面の第３の領域に、第２導電型の不純物を注入する工程（ｆ）をさらに含むことが望ましい。
これによれば、素子の分離を確実に行うことができる。
上述の態様において、第２埋め込み拡散層に含まれる第２導電型の不純物、及び、工程（ｆ）において注入される第２導電型の不純物は、第１埋め込み拡散層に含まれる第１導電型の不純物、工程（ｂ）において注入される第１導電型の不純物、及び、工程（ｄ）において注入される第１導電型の不純物よりも原子量が小さい元素のイオンを含むことが望ましい。
これによれば、第２導電型の不純物が第１導電型の不純物よりも拡散しやすくなる。そして、第１導電型の第２不純物領域等を拡散させるための第２の熱処理後に、第２導電型の不純物を拡散させる工程で、第１導電型の第２不純物領域が一層拡散してしまうことを抑制できる。
上述の態様において、工程（ａ）は、第２導電型の半導体基板に第１導電型の不純物を注入することにより第３不純物領域を形成し、その後に、第３不純物領域の上に第２導電型のエピタキシャル層を形成することにより、第１埋め込み拡散層を形成する工程であってもよい。
実施形態に係る製造方法によって製造される半導体装置の一例を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
＜１．構成＞
図１は、本発明の実施形態に係る製造方法によって製造される半導体装置の一例を示す断面図である。図１に示される半導体装置１は、下地層１０ｐ及びエピタキシャル層２０ｐを備えた半導体基板３０に、第１埋め込み拡散層１１ｎと、第１不純物領域２１ｎと、第２不純物領域２２ｎと、第２埋め込み拡散層１２ｐと、第５不純物領域２５ｐとを備えている。本実施形態においては、半導体装置１の各部分の符号に、その導電型に応じた「ｎ」又は「ｐ」の文字を付加して説明する。本実施形態においては、ｎ型が第１導電型に相当し、ｐ型が第２導電型に相当するものとするが、ｎ型とｐ型とを逆にしてもよい。
半導体基板３０の下地層１０ｐは、第２導電型の不純物を含む単結晶シリコンによって構成されている。半導体基板３０のエピタキシャル層２０ｐは、下地層１０ｐの一方の面にエピタキシャル成長させることによって形成したシリコンによって構成されている。エピタキシャル層２０ｐも、第２導電型の不純物を含んでいる。エピタキシャル層２０ｐは、例えば不純物のボロン（Ｂ）を濃度２×１０１４〜２×１０１５／ｃｍ３で含み、抵抗率５〜２５Ω・ｃｍ、膜厚３〜１０μmである。
第１埋め込み拡散層１１ｎは、下地層１０ｐの一部とエピタキシャル層２０ｐの一部とにまたがって位置しており、第１導電型の不純物（例えばアンチモン（Ｓｂ））を例えば濃度１〜５×１０１９／ｃｍ３で含んでいる。
第１不純物領域２１ｎは、エピタキシャル層２０ｐに、平面視で第１埋め込み拡散層１１ｎと重なる領域に位置しており、第１導電型の不純物（例えばリン（P））を例えば濃度５×１０１５〜５×１０１６／ｃｍ３で含んでいる。第１不純物領域２１ｎは、第１埋め込み拡散層１１ｎと半導体基板３０の第１の面３１との両方に接している。なお、本実施形態において「平面視」とは、第１の面３１に垂直な方向から見た状態をいう。第１の面３１は、エピタキシャル層２０ｐの上面に相当する。「上」とは、半導体基板３０の厚み方向に沿って、下地層１０ｐからエピタキシャル層２０ｐへ向かう方向をいう。
第２不純物領域２２ｎは、エピタキシャル層２０ｐに、平面視で第１不純物領域２１ｎの周囲を囲む領域に位置しており、第１導電型の不純物を高濃度で含んでいる。第２不純物領域２２ｎは、第１埋め込み拡散層１１ｎと半導体基板３０の第１の面３１との両方に接している。
第２埋め込み拡散層１２ｐは、下地層１０ｐとエピタキシャル層２０ｐとにまたがる位置に、平面視で第１埋め込み拡散層１１ｎの周囲に位置しており、第２導電型の不純物（例えばボロン（B））を例えば濃度１×１０１６〜１×１０１７／ｃｍ３で含んでいる。
第５不純物領域２５ｐは、エピタキシャル層２０ｐに、平面視で第２埋め込み拡散層１２ｐと重なる領域に位置しており、第２導電型の不純物（例えばボロン（B））を例えば濃度１×１０１６〜５×１０１７／ｃｍ３で含んでいる。第５不純物領域２５ｐは、第２埋め込み拡散層１２ｐと半導体基板３０の第１の面３１との両方に接している。
比較的低濃度の第１導電型の不純物を含む第１不純物領域２１ｎは、ＤＭＯＳトランジスター等の半導体装置１が形成されるウェルとして機能することができる。第１不純物領域２１ｎは、半導体基板３０の厚み方向においては第１埋め込み拡散層１１ｎによって下地層１０ｐと分離される。第１不純物領域２１ｎは、半導体基板３０の第１の面３１の面に沿った方向においては、第１導電型の第２不純物領域２２ｎと、第２導電型の第２埋め込み拡散層１２ｐ及び第５不純物領域２５ｐとによって、エピタキシャル層２０ｐに位置する他の半導体素子（図示せず）と分離される。
第１不純物領域２１ｎに形成される半導体装置１は、例えば、第１不純物領域２１ｎの中央に位置するボディー領域２６ｐと、ボディー領域２６ｐの中央付近に位置するソース領域２７ｎ及びボディーコンタクト領域２８ｐと、ボディー領域２６ｐの両端の上に位置する複数のゲート絶縁膜３３と、複数のゲート絶縁膜３３の上に位置する複数のゲート電極３４と、第１不純物領域２１ｎの両端付近に位置する複数のドレイン領域２９ｎと、を含んでもよい。ゲート絶縁膜３３の下のボディー領域２６ｐには、ゲート電極３４に印加される電圧に応じて、ソース領域２７ｎとドレイン領域２９ｎとの間を導通させるチャネルが形成される。
半導体基板３０の第１の面３１には、ゲート絶縁膜３３とドレイン領域２９ｎとの間の位置と、ドレイン領域２９ｎと第２不純物領域２２ｎとの間の位置と、第２不純物領域２２ｎと第５不純物領域２５ｐとの間の位置と、第５不純物領域２５ｐの外側の位置とに、それぞれ絶縁体膜３２が形成されている。
＜２．製造方法＞
図２〜図４は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。まず、図２（Ａ）に示されるように、第２導電型の半導体基板３０の下地層１０ｐに、第１導電型の不純物を注入（例えば、アンチモンイオン、加速電圧３０〜６０ＫｅＶ、ドーズ量１〜５×１０１５／ｃｍ２）して、熱拡散（例えば１１００〜１２００℃、３〜５時間）することにより、第３不純物領域１１ｎａを形成するとともに、第２導電型の不純物を注入（例えば、ボロンイオン、加速電圧４０〜１００ＫｅＶ、ドーズ量１×１０１３〜２×１０１４／ｃｍ２）することにより、第４不純物領域１２ｐａを形成する。
次に、下地層１０ｐの第３不純物領域１１ｎａ及び第４不純物領域１２ｐａが形成された面の上に、図２（Ｂ）に示されるように、エピタキシャル層２０ｐを形成する。エピタキシャル層２０ｐは、例えば不純物のボロン（Ｂ）を濃度２×１０１４〜２×１０１５／ｃｍ３で含み、抵抗率５〜２５Ω・ｃｍ、膜厚３〜１０μmである。下地層１０ｐとエピタキシャル層２０ｐとで、第２導電型の半導体基板３０が構成される。図２（Ａ）で説明された第３不純物領域１１ｎａ及び第４不純物領域１２ｐａに含まれていた不純物の一部は、図２（Ｂ）に示されるように、エピタキシャル層２０ｐにも拡散する。これにより、半導体基板３０の内部に形成された第１埋め込み拡散層１１ｎ及び第２埋め込み拡散層１２ｐが形成される。
次に、図２（Ｃ）に示されるように、半導体基板３０の第１の面３１に第１導電型の不純物を注入（例えば、リンイオン、加速電圧２〜３MｅＶ、ドーズ量１×１０１３〜５×１０１３／ｃｍ２）することにより、第１不純物領域２１ｎを形成する。第１不純物領域２１ｎは、第１の面３１に対する平面視で第１埋め込み拡散層１１ｎと重なる領域に形成される。第１不純物領域２１ｎは、比較的低濃度に形成される。
次に、図３（Ｄ）に示されるように、半導体基板３０に第１の熱処理（例えば１１００℃、３〜１０時間）を行うことにより、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎと第２埋め込み拡散層１２ｐとを拡散させる。この第１の熱処理においては、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとが接続されない程度に、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとを半導体基板３０の厚み方向に拡散させる。
次に、図３（Ｅ）に示されるように、半導体基板３０の第１の面３１の第１不純物領域２１ｎを囲む領域に、第１導電型の不純物を注入（例えば、リンイオン、加速電圧６０〜１２０ｅＶ、ドーズ量５×１０１４〜５×１０１５／ｃｍ２）することにより、第２不純物領域２２ｎを形成する。このとき、第１不純物領域２１ｎと第２不純物領域２２ｎとは接続されていてもよいし、接続されていなくてもよい。
次に、図３（Ｆ）に示されるように、半導体基板３０に第２の熱処理（例えば１０００〜１１００℃、１〜７時間）を行うことにより、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎと第２不純物領域２２ｎと第２埋め込み拡散層１２ｐとを拡散させる。この第２の熱処理により、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとが接続され、且つ、第１埋め込み拡散層１１ｎと第２不純物領域２２ｎとが接続されるように、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎと第２不純物領域２２ｎとを半導体基板３０の厚み方向に拡散させる。
また、図３（Ｅ）で説明された工程において第１不純物領域２１ｎと第２不純物領域２２ｎとが接続されていなかった場合には、この第２の熱処理により、第１不純物領域２１ｎと第２不純物領域２２ｎとが接続されるように、第１不純物領域２１ｎと第２不純物領域２２ｎとが半導体基板３０の第１の面３１の面に沿った方向にも拡散する。
次に、図４（Ｇ）に示されるように、半導体基板３０の第１の面３１の所定箇所に、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法による絶縁体膜３２を形成する。この絶縁体膜３２は、ＬＯＣＯＳ法に限定されることなく、ＳＴＩ（Silicon Trench Isolation）法により形成された素子分離絶縁体膜でもよい。
次に、図４（Ｈ）に示されるように、半導体基板３０の第１の面３１に第２導電型の不純物を注入（例えば、ボロンイオン、加速電圧８０〜６００ＫｅＶ、ドーズ量５×１０１２〜５×１０１３／ｃｍ２）することにより、第５不純物領域２５ｐを形成する。第５不純物領域２５ｐは、第１の面３１に対する平面視で第２埋め込み拡散層１２ｐと重なる領域に形成される。
その後、例えば図１に示されるように、ボディー領域２６ｐ、ソース領域２７ｎ、ボディーコンタクト領域２８ｐ、ドレイン領域２９ｎ、ゲート絶縁膜３３、ゲート電極３４等を形成することにより、半導体装置１を製造することができる。
上述の製造工程において、第２不純物領域２２ｎは不純物を高濃度で含むため、比較的短い熱処理時間で、第１埋め込み拡散層１１ｎと接続される程度に拡散される。これに対し、第１不純物領域２１ｎは比較的低濃度であるため、第１埋め込み拡散層１１ｎと接続されるまでに長時間の熱処理を要する。
仮に、第１不純物領域２１ｎと第２不純物領域２２ｎとを、１回の熱処理で第１埋め込み拡散層１１ｎまで拡散させようとした場合には、第１不純物領域２１ｎの拡散に長時間を要するため、第２不純物領域２２ｎが第１の面３１の面に沿った方向にも必要以上に拡大してしまう。この場合には、第２不純物領域２２ｎの拡大分だけ素子面積が大きくなってしまう。
本実施形態によれば、第２不純物領域２２ｎの不純物を注入する前に、予め、第１の熱処理により、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとが接続されない程度に、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとを半導体基板３０の厚み方向に拡散させる。その後、第２不純物領域２２ｎの不純物を注入し、第２の熱処理により、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎと第２不純物領域２２ｎとを拡散させる。これにより、第２不純物領域２２ｎの熱処理時間を低減し、第２不純物領域２２ｎの拡大を抑制することにより、素子面積の縮小が可能となる。
また、第１の熱処理において第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとが接続され、その後さらに第２不純物領域を拡散させるための第２の熱処理が行われる場合と比べると、本実施形態によれば、第１埋め込み拡散層１１ｎと第１不純物領域２１ｎとが接続されない程度に第１の熱処理を行うので、第１の熱処理に要する時間を短縮できる。その結果、第１の熱処理と第２の熱処理の合計時間を短縮することが可能となる。
第２埋め込み拡散層１２ｐ及び第５不純物領域２５ｐを形成するための第２導電型の不純物は、第１埋め込み拡散層１１ｎ、第１不純物領域２１ｎ及び第２不純物領域２２ｎを形成するための第１導電型の不純物よりも原子量が小さい元素のイオンであることが望ましい。これにより、第２導電型の不純物が第１導電型の不純物よりも拡散しやすくなる。例えば、第１導電型の不純物としてリン（Ｐ）又はヒ素（Ａｓ）イオンを用い、第２導電型の不純物としてボロン（Ｂ）イオンを用いる。これによれば、第１導電型の第２不純物領域２２ｎ等を拡散させるための第２の熱処理後に、第２導電型の不純物を拡散させる工程を行っても、第１導電型の第２不純物領域２２ｎが一層拡散してしまうことを抑制できる。
１…半導体装置、１０ｐ…下地層、１１ｎ…第１埋め込み拡散層、１１ｎａ…第３不純物領域、１２ｐ…第２埋め込み拡散層、１２ｐａ…第４不純物領域、２０ｐ…エピタキシャル層、２１ｎ…第１不純物領域、２２ｎ…第２不純物領域、２５ｐ…第５不純物領域、２６ｐ…ボディー領域、２７ｎ…ソース領域、２８ｐ…ボディーコンタクト領域、２９ｎ…ドレイン領域、３０…半導体基板、３１…第１の面、３２…絶縁体膜、３３…ゲート絶縁膜、３４…ゲート電極。

Claims (5)

  1. 第１導電型の不純物を含む第１導電型の第１埋め込み拡散層を、第２導電型の半導体基板の内部に形成する工程（ａ）と、
    前記半導体基板の第１の面の第１の領域に、第１導電型の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、
    前記半導体基板に第１の熱処理を行うことにより、前記第１埋め込み拡散層と前記第１不純物領域とが接続されない程度に、前記第１埋め込み拡散層と前記第１不純物領域とを少なくとも前記半導体基板の厚み方向に拡散させる工程（ｃ）と、
    工程（ｃ）の後に、前記第１の面の前記第１の領域の周囲の第２の領域に、第１導電型の不純物を工程（ｂ）におけるよりも高濃度で注入することにより、第２不純物領域を形成する工程（ｄ）と、
    前記半導体基板に第２の熱処理を行うことにより、前記第１埋め込み拡散層と前記第１不純物領域とが互いに接続され、且つ、前記第１埋め込み拡散層と前記第２不純物領域とが互いに接続されるように、前記第１埋め込み拡散層と前記第１不純物領域と前記第２不純物領域とを少なくとも前記半導体基板の厚み方向に拡散させる工程（ｅ）と、
    を含む半導体装置の製造方法。
  2. 工程（ｅ）は、さらに、前記第１不純物領域と前記第２不純物領域とが互いに接続されるように、前記第１不純物領域と前記第２不純物領域とを前記半導体基板の前記第１の面に沿った方向にも拡散させる工程である、請求項１記載の半導体装置の製造方法。
  3. 工程（ａ）は、第２導電型の不純物を含む第２導電型の第２埋め込み拡散層を、第２導電型の前記半導体基板の内部であって前記第１の面に対する平面視で前記第１埋め込み拡散層の周囲の領域に形成することをさらに含み、
    工程（ｄ）の後に、前記第１の面に対する平面視で前記第２埋め込み拡散層と重なる前記第１の面の第３の領域に、第２導電型の不純物を注入する工程（ｆ）をさらに含む、
    請求項１又は請求項２記載の半導体装置の製造方法。
  4. 前記第２埋め込み拡散層に含まれる第２導電型の不純物、及び、工程（ｆ）において注入される第２導電型の不純物は、前記第１埋め込み拡散層に含まれる第１導電型の不純物、工程（ｂ）において注入される第１導電型の不純物、及び、工程（ｄ）において注入される第１導電型の不純物よりも原子量が小さい元素のイオンを含む、請求項３記載の半導体装置の製造方法。
  5. 工程（ａ）は、第２導電型の前記半導体基板に第１導電型の不純物を注入することにより第３不純物領域を形成し、その後に、前記第３不純物領域の上に第２導電型のエピタキシャル層を形成することにより、前記第１埋め込み拡散層を形成する工程である、請求項１乃至請求項４のいずれか一項記載の半導体装置の製造方法。
JP2013062056A 2013-03-25 2013-03-25 半導体装置の製造方法 Active JP6070333B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013062056A JP6070333B2 (ja) 2013-03-25 2013-03-25 半導体装置の製造方法
US14/196,654 US9012312B2 (en) 2013-03-25 2014-03-04 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062056A JP6070333B2 (ja) 2013-03-25 2013-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014187275A JP2014187275A (ja) 2014-10-02
JP6070333B2 true JP6070333B2 (ja) 2017-02-01

Family

ID=51569439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062056A Active JP6070333B2 (ja) 2013-03-25 2013-03-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9012312B2 (ja)
JP (1) JP6070333B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6364898B2 (ja) * 2014-04-07 2018-08-01 セイコーエプソン株式会社 半導体装置
CN104681621B (zh) * 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 一种源极抬高电压使用的高压ldmos及其制造方法
JP2017112219A (ja) 2015-12-16 2017-06-22 セイコーエプソン株式会社 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105223A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置の製造方法
JPS60194559A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置とその製造方法
EP0250721B1 (de) * 1986-07-04 1993-09-15 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
JPH02119162A (ja) * 1988-10-28 1990-05-07 Fuji Electric Co Ltd 半導体集積回路装置の製造方法
JPH03218634A (ja) * 1989-11-10 1991-09-26 Toyota Autom Loom Works Ltd 半導体装置およびその製造方法
JPH03209760A (ja) * 1990-01-11 1991-09-12 Mitsubishi Electric Corp 半導体装置
JPH05326857A (ja) * 1992-05-20 1993-12-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
JP2003017603A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7791171B2 (en) * 2007-02-09 2010-09-07 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2013149925A (ja) * 2012-01-23 2013-08-01 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140287573A1 (en) 2014-09-25
JP2014187275A (ja) 2014-10-02
US9012312B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
CN105874577B (zh) 绝缘栅型半导体装置的制造方法及绝缘栅型半导体装置
CN105226101B (zh) 结型场效应晶体管及其制造方法
US8704300B1 (en) Semiconductor device and fabricating method thereof
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2016063072A (ja) 半導体装置の製造方法
CN101246901B (zh) 半导体晶体管器件及其制造方法
WO2015087507A1 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN108346696A (zh) Ldmos器件及其制造方法
CN102148247B (zh) 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法
JP6381067B2 (ja) 半導体装置および半導体装置の製造方法
JP6070333B2 (ja) 半導体装置の製造方法
JP5213520B2 (ja) 半導体装置の製造方法
JP5809877B2 (ja) トレンチゲート型パワー半導体装置の製造方法
JP2020064910A (ja) スイッチング素子
WO2011155105A1 (ja) 半導体装置及びその製造方法
JP2006140250A (ja) 半導体装置及びその製造方法
JP2007088334A (ja) 半導体装置およびその製造方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013206940A (ja) 半導体装置及びその製造方法
JP2017112219A (ja) 半導体装置及びその製造方法
CN112466950A (zh) 一种抗边缘漏电soi mos结构及其形成方法
JP2017108051A (ja) 半導体装置及びその製造方法
US11527645B2 (en) Semiconductor device
JP2010199424A (ja) 半導体装置および半導体装置の製造方法
JP2005085975A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150