JP2013115241A - 駆動回路、及び、光送信装置 - Google Patents

Abstract

【課題】変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供する。
【解決手段】差動信号の入力に応じて発光素子ＬＤの駆動電流を増減する駆動回路３である。差動信号の正相信号Ｖｉｎｐが入力される端子と、差動信号の逆相信号Ｖｉｎｎが入力される端子と、発光素子ＬＤのアノードに接続されている端子と、正相信号Ｖｉｎｐが入力される端子に接続されている正相信号処理回路と、逆相信号Ｖｉｎｎが入力される端子に接続されている逆相信号処理回路と、アノードが接続されている端子に接続されている第１及び第２の電圧制御電流源回路を備える。第１の電圧制御電流源回路には、正相信号Ｖｉｎｐに対応する電圧及び逆相信号Ｖｉｎｎの逆相に対応する電圧が入力され、第２の電圧制御電流源回路には、逆相信号Ｖｉｎｎに対応する電圧及び正相信号Ｖｉｎｐの逆相に対応する電圧が入力される。
【選択図】図１

Description

本発明は、駆動回路及び光送信装置に関する。

特許文献１には、光変調器用の駆動回路が記載されている。この駆動回路は、光変調器に流れる電流のバイパス路の抵抗を半固定化することなく、抵抗値を流動的に調整して変調電圧を一定にし、光変調を安定化することを目的としている。このような目的の特許文献１の駆動回路は、ｐ型の半導体層とｎ型の半導体層とに挟まれた変調活性層を有し、どちらか一方の半導体層が、同じ導電型を有する半導体レーザダイオードの半導体層と電気的に共通にされる光変調器を駆動する回路であって、外部から入力される光変調用信号に基づいて光変調器に駆動信号を出力する出力回路と、この駆動信号によって光変調器に流れる電流のバイパス路の抵抗を光変調用信号に基づいて調整し、この駆動信号の電圧レベルを一定に補償する補償回路と、を備えている。

特開平８−５６０３３号公報 特開２００５−０３３０１９号公報

従来では、駆動回路にシャント方式が用いられる場合がある。しかし、シャント方式では、変調電流振幅を大きくする（相互コンダクタンスを高くする）ことは容易ではない。相互コンダクタンスが大きいと前段のドライバ回路が必要とされる駆動能力が小さくて済むので、相互コンダクタンスが大きいことが望まれる。しかし、シャント方式では、ＮＭＯＳトランジスタ（n-type Metal-Oxide-Semiconductor Field-Effect Transistor）を使用した場合、相互コンダクタンスを増やすためにＮＭＯＳトランジスタのゲート幅を大きくせねばならず、入出力寄生容量の増加や出力抵抗の減少により高速応答性が損なわれる場合がある。ＮＰＮトランジスタを用いた場合は、ＮＭＯＳトランジスタを用いた場合に比べて同じ高速応答性に対して高い相互コンダクタンスを得ることができるが、レーザアノードとの接続に使用される金ワイヤの寄生インダクタンスによって電流変調時（引き抜き時）にコレクタ電圧が低下し、コレクタ-ベース間が一瞬順バイアスされてしまうことでコレクタ-ベース間容量が増大して大信号応答としての高速応答性が劣化し波形が乱れてしまう場合がある。このことは、並列接続されるＬＤ（laser diode）のフォワード電圧がそれほどには高くない事（１．２Ｖ〜１．５Ｖ程度）も原因であり、シャント方式でこの類の問題を回避することは容易ではない。また、変調電流が大きくなればなるほどワイヤインダクタンスによるコレクタ電圧の低下は大きくなってしまい、ＮＰＮトランジスタの高速応答性が失われることになる。

そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することである。

本発明に係る駆動回路は、差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、差動信号の正相成分が入力される第１の信号端子と、差動信号の逆相成分が入力される第２の信号端子と、発光素子が備える駆動電流の入力端子に接続されている接続端子と、第１の信号端子に接続されて、正相成分に対応する第１の電圧及び正相成分の逆相に対応する第２の電圧を生成する正相信号処理回路と、第２の信号端子に接続されて、逆相成分に対応する第３の電圧及び逆相成分の逆相に対応する第４の電圧を生成する逆相信号処理回路と、正相信号処理回路から第１の電圧が入力され、逆相信号処理回路から第４の電圧が入力され、接続端子に接続されている第１の電圧制御電流源回路と、逆相信号処理回路から第３の電圧が入力され、正相信号処理回路から第２の電圧が入力され、接続端子に接続されている第２の電圧制御電流源回路と、を備え、第１の電圧制御電流源回路は、第１の信号端子に入力する正相成分に応じて、駆動電流を増加するように接続端子を介して駆動電流を制御し、第２の電圧制御電流源回路は、第２の信号端子に入力する逆相成分に応じて、駆動電流を減少するように接続端子を介して駆動電流を制御する。

本発明の駆動回路によれば、第１及び第２の電圧制御電流源回路の相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、第１及び第２の電圧制御電流源回路のそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。さらに、正相信号処理回路で生成された正相成分に対応する電圧に逆相信号処理回路で生成された逆相成分の逆相に対応する電圧が重畳されて第１の電圧制御電流源回路が駆動され、逆相信号処理回路で生成された逆相成分に対応する電圧に正相信号処理回路で生成された正相成分の逆相に対応する電圧が重畳されて第２の電圧制御電流源回路が駆動される。これにより、駆動回路の周波数特性にピーキングをかけて高速動作を可能にすると共に、変調信号の大きさを大きくすることができる。

第１の電圧制御電流源回路は、第１の電圧及び第４の電圧の重畳電圧で駆動されるプッシュトランジスタを有し、第２の電圧制御電流源回路は、第２の電圧及び第３の電圧の重畳電圧で駆動されるプルトランジスタを有し、プッシュトランジスタの一方の電流端子とプルトランジスタの一方の電流端子とが接続端子に接続されている、ことが好適である。かかる構成を採れば、プルトランジスタ及びプッシュトランジスタの相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、プルトランジスタ及びプッシュトランジスタのそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。

また、正相信号処理回路は、正相成分を制御端子に受ける第１のトランジスタを含み、逆相信号処理回路は、逆相成分を制御端子に受ける第２のトランジスタを含み、プッシュトランジスタは、第１のトランジスタの正相出力と、第２のトランジスタの逆相出力との重畳信号により駆動され、プルトランジスタは、第１のトランジスタの逆相出力と、第２のトランジスタの正相出力との重畳信号により駆動されることも好適である。この場合、駆動回路の入力側が、寄生容量の比較的大きな電圧制御電流源回路から分離されるので、駆動回路の入力側における周波数帯域の劣化が抑制可能となる。

またさらに、第１のトランジスタの逆相出力、及び第２のトランジスタの逆相出力は、それぞれ、バッファ回路を介して、第２のトランジスタの正相出力、及び第１のトランジスタの正相出力と重畳されることも好適である。こうすれば、第１及び第２のトランジスタの逆相出力に対して他の抵抗成分が影響してしまうことを防止できるため、逆相出力の波形を安定化させることができる。

さらにまた、第１のトランジスタの正相出力、及び第２のトランジスタの正相出力は、それぞれ、遅延回路を介して、第２のトランジスタの逆相出力、及び第１のトランジスタの逆相出力と重畳されることも好適である。この場合、第１及び第２のトランジスタの逆相出力の遅延に対して、第１及び第２のトランジスタの正相出力の波形を整合させることができるので、発光素子の変調信号の歪を低減できる。

或いは、本発明の光送信装置は、駆動電流の入力に応じて光信号を出力する発光素子と、上述した駆動回路と、を備え、駆動回路の接続端子は、発光素子が備える駆動電流の入力端子に接続されている。本発明の光送信装置によれば、発光素子に供給する変調信号の大きさが増加可能となる。また、駆動回路の全体の相互コンダクタンスが増加可能となるので、それぞれのトランジスタの相互コンダクタンスの増加に伴って生じる光信号の応答速度の劣化が抑制される。

本発明によれば、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することができる。

図１は、実施形態に係る光送信装置の構成を説明するための図である。 図２は、実施形態に係る光送信装置の動作を説明するための図である。 図３は、実施形態に係る光送信装置の構成を示す図である。 図４は、実施形態に係る駆動回路を構成する修正されたエミッタフォロア回路を示す回路図である。 図５は、実施形態に係る駆動回路の具体例を示す図である。 図６は、実施形態に係る駆動回路の具体例を示す図である。 図７は、透過信号帯域比較用のテストベンチの模式図である。 図８は、本発明の実施形態と比較例との透過信号帯域の比較結果を示すグラフである。

以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。本実施形態に係る光送信装置１は、外部装置から入力される電気信号を受けると、この電気信号に応じて光信号を出力するＴＯＳＡ（Transmitter Optical Sub-Assembly）である。光送信装置１は、プッシュプル方式を用いて光信号の出力を行うプッシュプル構成を有する駆動回路３を備える。

光送信装置１に用いられているプッシュプル方式の基本的な概念を、図１を参照して説明する。図１に示すように、光送信装置１は、発光素子ＬＤ及び駆動回路３を主に備える。発光素子ＬＤはレーザダイオードである。駆動回路３は、プッシュプル方式に基づいて発光素子ＬＤに変調電流を供給する回路である。駆動回路３は、電圧制御電流源回路ＶＣＣＳ１及び電圧制御電流源回路ＶＣＣＳ２（ＶＣＣＳ：Voltage Controlled Current Source）を含む。電圧制御電流源回路ＶＣＣＳ１は電源ＶＣＣ側に設けられ、電圧制御電流源回路ＶＣＣＳ２はグラウンド（ＧＮＤ）側に設けられている。発光素子ＬＤには、図示しない光データリンク内のＡＰＣ回路によって制御された直流のバイアス電流Ｉｂｉａｓが供給される。バイアス電流Ｉｂｉａｓは、Ｈｉｇｈレベルのバイアス電流を用いるシャント駆動方式の場合と異なり、Ｍｉｄｄｌｅレベルである。発光素子ＬＤのカソードは、ＧＮＤに接続されている。発光素子ＬＤのアノードは、ボンディングワイヤＢ１を介して電圧制御電流源回路ＶＣＣＳ１及び電圧制御電流源回路ＶＣＣＳ２に接続されている。

電圧制御電流源回路ＶＣＣＳ１は、正相信号Ｖｉｎｐ（差動信号の正相成分）が入力されると、正相信号Ｖｉｎｐの入力に応じて電流Ｉｐを出力する。電流Ｉｐは、ボンディングワイヤＢ１を介して、発光素子ＬＤに入力する。発光素子ＬＤに入力される駆動電流ＩＬＤは、電流Ｉｐによって、バイアス電流Ｉｂｉａｓ及び電流Ｉｐからなる。よって、発光素子ＬＤの駆動電流ＩＬＤはバイアス電流Ｉｂｉａｓよりも増加する。電圧制御電流源回路ＶＣＣＳ２は、逆相信号Ｖｉｎｎ（差動信号の逆相成分）が入力されると、逆相信号Ｖｉｎｎの入力に応じて電流Ｉｎを流す。電流Ｉｎは、ボンディングワイヤＢ１を介して、発光素子ＬＤから引き抜かれる。発光素子ＬＤに入力される駆動電流ＩＬＤは、電流Ｉｎによって、バイアス電流Ｉｂｉａｓから電流Ｉｎが差し引かれたものとなる。よって、発光素子ＬＤの駆動電流ＩＬＤはバイアス電流Ｉｂｉａｓよりも減少する。

図２（Ａ）に入力信号Ｖｉｎ（正相信号Ｖｉｎｐ及び逆相信号Ｖｉｎｎ）と発光素子ＬＤに流れる駆動電流ＩＬＤとの関係を示す。電流Ｉｐは、正相信号Ｖｉｎｐのオン・オフに応じて、オン・オフされる。電流Ｉｎは、逆相信号Ｖｉｎｎのオン・オフに応じて、オン・オフされる。

正相信号ＶｉｎｐがＨｉｇｈ（逆相信号ＶｉｎｎはＬｏｗ）のとき、電流ＩｐがボンディングワイヤＢ１を介して発光素子ＬＤに流れ込むので、発光素子ＬＤに流れる駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓ＋電流Ｉｐ、となる。逆相信号ＶｉｎｎがＨｉｇｈ(正相信号ＶｉｎｐはＬｏｗ)のときは、電流ＩｎがボンディングワイヤＢ１を介して発光素子ＬＤから引き抜かれるので、発光素子ＬＤに流れる駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓ−電流Ｉｎ、となる。このように、電流Ｉｐ及び電流Ｉｎによって発光素子ＬＤに流れる駆動電流ＩＬＤは変調されるので、図２（Ｂ）に示すように、駆動電流ＩＬＤと発光素子ＬＤからの光出力（Ｌ）との関係に沿って、光信号の１レベル（Ｈｉｇｈ）と０レベル（Ｌｏｗ）とが生成される。

図３に、光送信装置１の構成を示す。光送信装置１は、駆動回路３、発光素子ＬＤ、及び、光検出素子ＰＤを備える。光送信装置１は、ＴＯＳＡであり、駆動回路３、発光素子ＬＤ、及び、光検出素子ＰＤは、光送信装置１のパッケージ内に実装される。駆動回路３は、正相信号Ｖｉｎｐ及び逆相信号Ｖｉｎｎの入力を受けて電流Ｉｐと電流Ｉｎとを発生させる(プッシュプル動作する)。発光素子ＬＤはレーザダイオードである。光検出素子ＰＤは、発光素子ＬＤの光出力をモニタする。

光送信装置１は、端子Ｔ１〜Ｔ６を備える。端子Ｔ１には、光データリンク基板上のＬＤ駆動ＩＣから正相信号Ｖｉｎｐが入力される。端子Ｔ２には、光データリンク基板上のＬＤ駆動ＩＣから逆相信号Ｖｉｎｎが入力される。端子Ｔ３は、駆動回路３の電源ＶＣＣに接続されている。端子Ｔ４は、ＧＮＤに接続されている。端子Ｔ５は、光送信器の外部、光データリンク基板からインダクタ（例えば図１に示すボンディングワイヤＢ１であり、以下同様。）を介してバイアス電流Ｉｂｉａｓが加えられる。端子Ｔ６は発光素子ＬＤの発光パワーをモニタするために用いられる端子であり、ＡＰＣ回路に接続されている。発光素子ＬＤのカソードは、駆動回路３のＧＮＤとともに光送信器内の共通ＧＮＤに接続されている。

駆動回路３は、差動信号の入力に応じて発光素子ＬＤの駆動電流ＩＬＤを増減する。駆動回路３は、差動信号に基づいて発光素子ＬＤに供給される駆動電流ＩＬＤの変調成分を制御する。駆動回路３は、端子Ｔ１ａ，Ｔ２ａ，Ｔ３ａ，Ｔ４ａ，Ｔ５ａを有する。端子Ｔ１ａは、端子Ｔ１に接続されている。端子Ｔ２ａは、端子Ｔ２に接続されている。端子Ｔ１ａ及び端子Ｔ２ａは、差動信号の入力端子（信号端子）となっている。端子Ｔ１ａは、差動信号の正相信号Ｖｉｎｐが入力される。端子Ｔ２ａは、差動信号の逆相信号Ｖｉｎｎが入力される。端子Ｔ３ａは、端子Ｔ３に接続されている。端子Ｔ４ａは、端子Ｔ４に接続されている。端子Ｔ５ａは、端子Ｔ５に接続されている。端子Ｔ５ａは、発光素子ＬＤが備える駆動電流ＩＬＤの入力端子（アノード端子）にも接続されており、発光素子ＬＤに対し駆動電流ＩＬＤの変調成分を出力する端子（接続端子）である。

駆動回路３は、正相信号処理回路、及び、逆相信号処理回路、を有する。正相信号処理回路は、端子Ｔ１ａ及び端子Ｔ５ａに接続されている。正相信号処理回路は、端子Ｔ１ａに入力する正相信号Ｖｉｎｐに応じて、駆動電流ＩＬＤを増加するように端子Ｔ５ａを介して駆動電流ＩＬＤを制御する。正相信号処理回路は、端子Ｔ１ａに入力される正相信号Ｖｉｎｐに応じて駆動電流ＩＬＤを増加する電圧制御電流源回路ＶＣＣＳ１と、電圧制御電流源回路ＶＣＣＳ１と端子Ｔ１ａとの間に設けられているエミッタフォロワ回路とを有する。電圧制御電流源回路ＶＣＣＳ１は、正相信号処理回路のエミッタフォロワ回路と端子Ｔ５ａとに接続されている。正相信号処理回路のエミッタフォロワ回路は、端子Ｔ１ａと電圧制御電流源回路ＶＣＣＳ１とに接続されている。

逆相信号処理回路は、端子Ｔ２ａ及び端子Ｔ５ａに接続されている。逆相信号処理回路は、端子Ｔ２ａに入力する逆相信号Ｖｉｎｎに応じて、駆動電流ＩＬＤを減少するように端子Ｔ５ａを介して駆動電流ＩＬＤを制御する。逆相信号処理回路は、端子Ｔ２ａに入力される逆相信号Ｖｉｎｎに応じて駆動電流ＩＬＤを減少する電圧制御電流源回路ＶＣＣＳ２と、電圧制御電流源回路ＶＣＣＳ２と端子Ｔ２ａとの間に設けられているエミッタフォロワ回路と、を有する。電圧制御電流源回路ＶＣＣＳ２は、逆相信号処理回路のエミッタフォロワ回路と端子Ｔ５ａとに接続されている。逆相信号処理回路のエミッタフォロワ回路は、端子Ｔ２ａと電圧制御電流源回路ＶＣＣＳ２とに接続されている。

従来のシャント方式等を用いた駆動回路は１つの入力端子及び１つの入出力端子を具備する構成を有するが、駆動回路３は、上述のように、差動信号の入力端子（端子Ｔ１ａ及び端子Ｔ２ａ）及び１つの入出力端子（端子Ｔ５ａ）を具備するプッシュプル方式の構成（プッシュプル構成）を有する。このように、光送信装置１は、差動信号が用いられ、かつ駆動回路３が相互コンダクダンスを持つために入力振幅が小さくて済むので低ＥＭＩが実現される。また、光送信装置１は、発光素子ＬＤのカソードを共通ＧＮＤに接続できるので実装性に優れている。また、駆動回路３は、差動信号によるプッシュプル方式の構成を有するので、出力電流がＬＤ変調電流の半分で済むことになり、よって、出力電流がＬＤ変調電流分だけ必要となる一般的なＬＤ駆動ＩＣを使用する場合に比べて、消費電力を低減できる。また、光送信装置１は、比較的大きな相互コンダクタンスを有するので、例えばＮＭＯＳトランジスタを有する駆動回路の場合のように、相互コンダクタンスを増加させるために、このＮＭＯＳトランジスタのゲート幅を大きくして入力帯域の減少を招くことがない。

次に、駆動回路３の具体的な構成を説明する。駆動回路３は、具体的には、例えば、図５及び図６に示す駆動回路３ａ，３ｂの何れかである。まず、これらの駆動回路３ａ，３ｂを構成する修正されたエミッタフォロア回路の構成を、図４を参照しながら説明する。駆動回路３ａ，３ｂは、電圧制御電流源回路ＶＣＣＳ１と端子Ｔ１ａとの間、及び電圧制御電流源回路ＶＣＣＳ２と端子Ｔ２ａとの間に設けられているエミッタフォロワ回路として、図４に示すような修正されたエミッタフォロア回路を有している。電圧制御電流源回路ＶＣＣＳ１と端子Ｔ１ａとの間の修正されたエミッタフォロア回路は、ＮＰＮトランジスタであるトランジスタＱ０を有し、このトランジスタＱ０のベース（制御端子）が端子Ｔ１ａに接続されることにより、トランジスタＱ０のベースにおいて正相信号Ｖｉｎｐを受ける。また、このトランジスタＱ０のエミッタ（電流端子）は、抵抗素子Ｒ６を介して接続端子Ｔ４ａを経由してＧＮＤに接続され、トランジスタＱ０のコレクタ（電流端子）は、抵抗素子Ｒ４を介して接続端子Ｔ３ａを経由して電源ＶＣＣに接続されている。電圧制御電流源回路ＶＣＣＳ２と端子Ｔ２ａとの間のエミッタフォロア回路も同様な構成を有し、トランジスタＱ１のベースにおいて逆相信号Ｖｉｎｎを受ける。

このような構成のエミッタフォロア回路では、ベースバイアス電流がコレクタ電流に比較し十分小さいとすると、コレクタに流入した電流は全てエミッタから流出することになる。この電流が増加するとコレクタ抵抗での電流降下が大きくなるのでコレクタ電位は低下する。一方、エミッタ抵抗での電圧降下が大きくなるのでエミッタ電位は上昇する。コレクタ電位の低下度合いとエミッタ電位の上昇度合いは、共通の電流に起因する量であるので同等となり、両電位の位相は１８０度異なるものとなる。すなわち、修正されたエミッタフォロア回路では、トランジスタＱ０のエミッタに正相出力である電圧信号Ｖｅ１を生成し、トランジスタＱ０のコレクタにエミッタの電圧信号Ｖｅ１とは逆相の電圧信号Ｖｃ１を生成することが可能になる。この逆相信号Ｖｃ１の大きさは、抵抗Ｒ４，Ｒ６の抵抗値の比によって決まり、
Ｖｃ１＝Ｖｅ１×（Ｒ４／Ｒ６）
となる。

次に、駆動回路３ａの全体構成を、図５を参照しながら説明する。駆動回路３ａは、端子Ｔ１ａ〜端子Ｔ５ａを有する。駆動回路３ａは、抵抗素子Ｒ０〜Ｒ７，Ｒｅ、キャパシタ（容量素子）Ｃ０，Ｃ１，Ｃ３，Ｃ４、及びトランジスタＱ０〜Ｑ２を有する。トランジスタＱ０〜Ｑ２は、何れも、ＮＰＮトランジスタである。また、駆動回路３ａは、トランジスタＭ０及びトランジスタＭ１を有する。トランジスタＭ０は、ＮＭＯＳトランジスタ（n-type Metal-Oxide-Semiconductor Field-Effect Transistor）であり、トランジスタＭ１は、ＰＭＯＳトランジスタ（p-type Metal-Oxide-Semiconductor Field-Effect Transistor）である。さらに、駆動回路３ａは、電源Ｖｃｏｍ，Ｖｂｉａｓ１，Ｖｇｐを有する。

駆動回路３ａの正相信号処理回路は、トランジスタＱ０、抵抗素子Ｒ４，Ｒ６、キャパシタＣ０，Ｃ３を含む。この正相信号処理回路は、上述した修正されたエミッタフォロワ回路を構成する。また、駆動回路３ａの逆相信号処理回路は、トランジスタＱ１、抵抗素子Ｒ５，Ｒ７、キャパシタＣ１，Ｃ４を含む。この逆相信号処理回路も、修正されたエミッタフォロワ回路を構成する。

また、駆動回路３ａの電圧制御電流源回路ＶＣＣＳ１は、トランジスタＭ０、トランジスタＭ１、抵抗素子Ｒ２、及び、電源Ｖｇｐを含む。駆動回路３ａの電圧制御電流源回路ＶＣＣＳ２は、トランジスタＱ２、抵抗素子Ｒ３，Ｒｅ、電源Ｖｂｉａｓ１を含む。

トランジスタＱ０のベース端子は端子Ｔ１ａ及び抵抗素子Ｒ０に接続されている。トランジスタＱ０のコレクタ端子は抵抗素子Ｒ４を介して端子Ｔ３ａに接続され、キャパシタＣ３を介してトランジスタＱ１のエミッタ端子にＡＣ接続されている。トランジスタＱ０のエミッタ端子は抵抗素子Ｒ６を介して端子Ｔ４ａに接続されており、キャパシタＣ０を介してトランジスタＭ０のゲート端子にＡＣ接続されている。トランジスタＱ１のベース端子は端子Ｔ２ａ及び抵抗素子Ｒ１に接続されている。トランジスタＱ１のコレクタ端子は抵抗素子Ｒ５を介して端子Ｔ３ａに接続され、キャパシタＣ４を介してトランジスタＱ０のエミッタ端子にＡＣ接続されている。トランジスタＱ１のエミッタ端子は抵抗素子Ｒ７を介して端子Ｔ４ａに接続されており、キャパシタＣ１を介してトランジスタＱ２のベース端子にＡＣ接続されている。抵抗素子Ｒ０と抵抗素子Ｒ１とは、端子Ｔ１ａ及び端子Ｔ２ａの間で直列に接続され、抵抗素子Ｒ０と抵抗素子Ｒ１との間に電源Ｖｃｏｍが接続されている。

電源Ｖｃｏｍは、抵抗素子Ｒ０を介してトランジスタＱ０のベース端子に接続さるとともに、抵抗素子Ｒ１を介してトランジスタＱ１のベース端子に接続されている。これにより、トランジスタＱ０，Ｑ１のベース端子に、入力差動終端抵抗（抵抗素子Ｒ０及び抵抗素子Ｒ１）の間の電源Ｖｃｏｍ(“ｃｏｍ”は正相と逆相のコモン電圧を意味する）によって適切な電圧を印加できる。電源Ｖｃｏｍは、駆動回路３ａのＩＣ内部で生成される。トランジスタＱ０，Ｑ１を流れるそれぞれの電流Ｉｃ０，Ｉｃ１は、ベース−エミッタ間電圧をＶｂｅ０，Ｖｂｅ１、電源Ｖｃｏｍの電圧をＶｃｏｍとすると、
Ｉｃ０＝（Ｖｃｏｍ-Ｖｂｅ０）／Ｒ６，
Ｉｃ１＝（Ｖｃｏｍ-Ｖｂｅ１）／Ｒ７
と決定され、トランジスタＱ０，Ｑ１に適切な動作電流が流れるように電圧Ｖｃｏｍが調整される。例えば、Ｖｃｏｍ＝１．６Ｖ、Ｖｂｅ０＝Ｖｂｅ１＝０．８Ｖ、Ｒ６＝Ｒ７＝２００Ω、Ｉｃ０＝Ｉｃ１＝４ｍＡと設定される。

トランジスタＭ０、トランジスタＭ１及びトランジスタＱ２は、端子Ｔ３ａと端子Ｔ４ａとの間で直列に接続されている。プッシュトランジスタであるトランジスタＭ０のドレイン端子は端子Ｔ３ａに接続され、トランジスタＭ０のソース端子はトランジスタＭ１のソース端子に接続されている。トランジスタＭ０のゲート端子は、キャパシタＣ０を介してトランジスタＱ０のエミッタ端子にＡＣ接続され、キャパシタＣ０，Ｃ４を介してトランジスタＱ１のコレクタ端子にＡＣ接続される。さらに、トランジスタＭ０のゲート端子は、抵抗素子Ｒ２を介して端子Ｔ３ａを経由して電源ＶＣＣに接続されている。

トランジスタＭ１のゲート端子は、電源Ｖｇｐに接続され、トランジスタＭ１のソース端子はトランジスタＭ０のソース端子に接続されている。トランジスタＭ１のドレイン端子は、端子Ｔ５ａに接続されているとともに、トランジスタＱ２のコレクタ端子に接続されている。

プルトランジスタであるトランジスタＱ２のコレクタ端子は端子Ｔ５ａに接続されるとともに、トランジスタＭ１のドレイン端子に接続されている。トランジスタＱ２のエミッタ端子は抵抗素子Ｒｅを介して端子Ｔ４ａに接続されている。トランジスタＱ２のベース端子は、キャパシタＣ１を介してトランジスタＱ１のエミッタ端子にＡＣ接続されるとともに、キャパシタＣ１，Ｃ３を介してトランジスタＱ０のコレクタ端子にＡＣ接続されている。また、トランジスタＱ２のベース端子は、抵抗素子Ｒ３を介して電源Ｖｂｉａｓ１に接続されている。

更に詳細に駆動回路３ａを説明する。端子Ｔ１ａ〜端子Ｔ５ａは駆動回路３ａのＩＣ上のパッドである。入力部（端子Ｔ１ａ及び端子Ｔ２ａ）は、二つの抵抗素子Ｒ０及び抵抗素子Ｒ１によって終端され、正相信号処理回路及び逆相信号処理回路のそれぞれのエミッタフォロワ回路につながっている。エミッタフォロワ回路は比較的大きな寄生容量(Ｃｇｓ，Ｃｇｂ，Ｃｇｄ)を有する駆動部（トランジスタＭ０，Ｍ１，Ｑ２）と入力部とを分離して入力終端抵抗部（抵抗素子Ｒ０及び抵抗素子Ｒ１）における帯域を損なわないようにする役目を果たしている。

また、正相信号処理回路及び逆相信号処理回路のそれぞれに修正されたエミッタフォロワ回路を有することで、トランジスタＭ０、及びトランジスタＱ２に印加される正相信号Ｖｉｎｐ又は逆相信号Ｖｉｎｎに対応する電圧の大きさを大きくして駆動回路３ａを高速動作させることを可能にする。すなわち、プッシュトランジスタＭ０には、正相信号処理回路から正相信号Ｖｉｎｐに対応する電圧が入力されるとともに、逆相信号処理回路から逆相信号Ｖｉｎｎの逆相に対応する電圧が入力される。これにより、プッシュトランジスタＭ０は、両電圧が重畳された電圧によって駆動される。また、プルトランジスタＱ２には、逆相信号処理回路から逆相信号Ｖｉｎｎに対応する電圧が入力されるとともに、正相信号処理回路から正相信号Ｖｉｎｐの逆相に対応する電圧が入力される。これにより、プルトランジスタＱ２は、両電圧が重畳された電圧によって駆動される。

また、トランジスタＭ０とトランジスタＱ２に対しそれぞれ個別に適切なゲートバイアス電圧が加えられる必要がある。このため、電源ＶＣＣが供給する電圧をＶｃｃ’、電源Ｖｂｉａｓ１が供給する電圧をＶｂｉａｓ１’、電源Ｖｇｐが供給する電圧をＶｇｐ’とすると、抵抗素子Ｒ２を介してトランジスタＭ０のゲート端子に電圧Ｖｃｃ’が印加され、抵抗素子Ｒ３を介してトランジスタＱ２のベース端子に電圧Ｖｂｉａｓ１’が印加され、トランジスタＭ１のゲート端子には電圧Ｖｇｐ’が印加されている。電圧Ｖｃｃ’が印加されるトランジスタＭ０のゲート端子は、キャパシタＣ０によって、駆動回路３ａのＩＣ内において正相信号処理回路のエミッタフォロワ回路とＡＣ結合されている。電圧Ｖｂｉａｓ１’が印加されるトランジスタＱ２のベース端子は、キャパシタＣ１によって、駆動回路３ａのＩＣ内において逆相信号処理回路のエミッタフォロワ回路とＡＣ結合されている。

電源Ｖｂｉａｓ１及び電源Ｖｇｐは駆動回路３ａのＩＣの内部で生成される。電源Ｖｂｉａｓ１及び電源Ｖｇｐは、駆動回路３ａのＩＣの外部にあっても良いが、ＴＯＳＡの端子が更に必要となり、サイズ及びコストの面で適さない。

また、抵抗素子Ｒ２及び抵抗素子Ｒ３はメガオーム（mega ohm）のオーダーの大きな抵抗でなければならない。なぜなら、光通信で用いる為には１０〜１００ｋＨｚ前後の低域カットオフが必要であるが、駆動回路３ａのＩＣ内部で作るキャパシタＣ０及びキャパシタＣ１の容量の大きさには限界があるからである。トランジスタＭ０のゲート端子及びトランジスタＱ２のベース端子での低域カットオフ周波数は、概ね、（２×π×（抵抗素子Ｒ２の抵抗値）×（キャパシタＣ０の容量））^−１（＝（２×π×（抵抗素子Ｒ３の抵抗値）×（キャパシタＣ１の容量））^−１）、の計算式で得られる量によって決まるので、キャパシタＣ０及びキャパシタＣ１をＩＣ内で作製可能な数ｐＦとすると、抵抗素子Ｒ２及び抵抗素子Ｒ３は数メガオームでなければならない。

トランジスタＭ１はＰＭＯＳトランジスタであり、トランジスタＭ１のゲート端子には駆動回路３ａのＩＣ内部で生成される電圧Ｖｇｐ’が加えられ、トランジスタＭ０のソースに直列に接続されている。このため、プッシュ側（正相信号処理回路）の出力インピーダンスは比較的高い。これは、トランジスタＭ０がドレイン接地回路（ソースフォロワ）を構成しており、トランジスタＭ０の出力インピーダンスが低いので、トランジスタＱ２が発光素子ＬＤ(端子Ｔ５ａ側)からではなく端子Ｔ３ａ（電源Ｖｃｃに接続されている端子）から電流を引き、発光素子ＬＤを変調できなくなることを防ぐためである。消費電力に関しては、変調電流を供給する為のトランジスタＭ０、トランジスタＭ１及びトランジスタＱ２に流す一定の電流と、エミッタフォロワ回路に流す電流とが必要であるが、バイアス電流Ｉｂｉａｓが従来のシャント方式の約半分となるので、結局、光送信装置１としては、従来のシャント方式の場合の消費電力と略同等である。駆動回路３ａの相互コンダクタンスが比較的高い分、光データリンク基板上のＬＤ駆動ＩＣの消費電力をさらに削減可能である点は優位である。

なお、駆動回路３ａにおいて、端子Ｔ１ａ及び端子Ｔ２ａは、差動終端ではなくそれぞれが独立に終端されていてもよい。

次に、図６に示す駆動回路３ｂについて説明する。駆動回路３ｂは、図５に示す駆動回路３ａの構成において、正相信号処理回路においてトランジスタＱ３及び電流源Ｉ０を含むエミッタフォロア回路（バッファ回路）が付加されるとともに、トランジスタＱ０のエミッタ端子とトランジスタＭ０のゲート端子との間に遅延回路（Ｄｅｌａｙ回路）Ｄ０が付加されている。同様に、駆動回路３ｂは、図５に示す駆動回路３ａの構成において、逆相信号処理回路においてトランジスタＱ４及び電流源Ｉ１を含むエミッタフォロア回路（バッファ回路）が付加されるとともに、トランジスタＱ１のエミッタ端子とトランジスタＱ２のゲート端子との間に遅延回路（Ｄｅｌａｙ回路）Ｄ１が付加されている。このエミッタフォロア回路は、正相信号処理回路及び逆相信号処理回路の生成する電圧の波形を安定化させるために設けられている。例えば、トランジスタＱ０のコレクタ側に抵抗素子Ｒ７，Ｒ３等の抵抗素子Ｒ４以外の影響が及ばないようにしている。さらに、遅延回路Ｄ０は、トランジスタＱ１のコレクタ端子の出力電圧において上記エミッタフォロア回路の影響で生じた遅延に対して、トランジスタＱ０のエミッタ端子の出力電圧の位相を合わせるために設けられる。また、遅延回路Ｄ１は、トランジスタＱ０のコレクタ端子の出力電圧において上記エミッタフォロア回路の影響で生じた遅延に対して、トランジスタＱ１のエミッタ端子の出力電圧の位相を合わせるために設けられる。

詳細には、トランジスタＱ３のベース端子は、トランジスタＱ０のコレクタ端子に接続され、トランジスタＱ３のコレクタ端子は端子Ｔ３ａに接続されている。また、トランジスタＱ３のエミッタ端子は電流源Ｉ０を介して、端子Ｔ４ａに接続されている。トランジスタＱ４のベース端子は、トランジスタＱ１のコレクタ端子に接続され、トランジスタＱ４のコレクタ端子は端子Ｔ３ａに接続されている。また、トランジスタＱ４のエミッタ端子は電流源Ｉ１を介して、端子Ｔ４ａに接続されている。これらのトランジスタＱ３，Ｑ４としては、例えば、ＮＰＮトランジスタが用いられる。

次に、駆動回路３ａ，３ｂを用いた場合にＬＤを流れる駆動電流ＩＬＤの透過信号帯域を評価した。この場合、図７に示すような透過信号帯域比較用のテストベンチを用いた。ＴＬｉｎｅ１〜ＴＬｉｎｅ４は伝送線路であり、それぞれ、２０ＧＨｚで０．５ｄＢ程度の損失を含んでいる。入力信号である正相信号Ｖｉｎｐ及び逆相信号Ｖｉｎｎとして正弦波の電圧信号が与えられ、入力信号は伝送線路を通って駆動回路３ａ，３ｂに入力される。駆動回路３ａ，３ｂは入力電圧信号に応じた電流信号Ｉｐ，Ｉｎを出力し、駆動電流ＩＬＤが変調される。この駆動電流ＩＬＤの帯域を、比較例と比較した結果を、図８に示している。比較例としては、図５に示した構成に対して、トランジスタＭ０のゲート端子にトランジスタＱ０のエミッタ出力のみをキャパシタＣ０を介して印加するようにし、トランジスタＱ２のベース端子にトランジスタＱ１のエミッタ出力のみを直接印加するように変更した構成を想定した。また、駆動回路３ａにおいては、Ｒ４＝Ｒ５＝５０Ω、Ｃ３＝Ｃ４＝３００ｆＦを想定し、駆動回路３ａにおいては、Ｒ４＝Ｒ５＝６０Ω、Ｃ３＝Ｃ４＝１４０ｆＦ、遅延回路Ｄ０，Ｄ１の遅延時間＝２ｐｓを想定した。この結果から、−３ｄＢ帯域は、比較例において１１．８６ＧＨｚであるのに対して、駆動回路３ａにおいては１３．１１ＧＨｚ、駆動回路３ｂにおいては１４．２３ＧＨｚとなっており、駆動回路３ａ，３ｂにおいて比較例に対して約１．３〜２．４ＧＨｚの広帯域化が実現できている。

以上説明した本実施形態に係る光送信装置１は、駆動回路３（駆動回路３ａ，３ｂ）が、差動信号を用いて変調信号を制御するプッシュプル構成を有しているので、消費電力及びＥＭＩが低減され、高い変調能力（比較的大きな相互コンダクタンス）及び広帯域性、を有しており、更に、実装が容易である。駆動回路３の全体の相互コンダクタンス（ｍＡ／Ｖ）を、プル側の相互インダクタンスを増やさずに（帯域劣化なし）、駆動回路３の全体の相互コンダクタンスを増やすことが可能となる。相互コンダクタンスが比較的大きいので、変調信号を比較的大きくすることができる。また、トランジスタ１つ当たりのｇｍ（相互コンダクタンス）を増やさずに済むので、高速応答性が損なわれることがない。高速応答性は、トランジスタの相互コンダクタンスが大きい程、損なわれる。

さらに、正相信号処理回路で生成された正相成分に対応する電圧に逆相信号処理回路で生成された逆相成分の逆相に対応する電圧が重畳されて電圧制御電流源回路ＶＣＣＳ１が駆動され、逆相信号処理回路で生成された逆相成分に対応する電圧に正相信号処理回路で生成された正相成分の逆相に対応する電圧が重畳されて電圧制御電流源回路ＶＣＣＳ２が駆動される。これにより、駆動回路の周波数特性にピーキングをかけて高速動作を可能にすると共に、変調信号の大きさを大きくすることができる。その結果、信号透過帯域を拡げることができる。

また、駆動回路３ｂにおいては、トランジスタＱ０，Ｑ１の逆相出力に対して他の抵抗成分が影響してしまうことを防止できるため、逆相出力の波形を安定化させることができる。さらに、遅延回路Ｄ０，Ｄ１を用いることで、トランジスタＱ０，Ｑ１の逆相出力の遅延に対して、トランジスタＱ１，Ｑ０のそれぞれの正相出力の波形を整合させることができるので、ＬＤの変調電流ＩＬＤの歪を低減できる。

以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

光送信装置…１、駆動回路…３，３ａ，３ｂ，キャパシタ…Ｃ０，Ｃ１，Ｃ３，Ｃ４、電流源…Ｉ０，Ｉ１、バイアス電流…Ｉｂｉａｓ、駆動電流…ＩＬＤ、電流…Ｉｎ，Ｉｐ、発光素子…ＬＤ、トランジスタ…Ｍ０，Ｍ１，Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４、光検出素子…ＰＤ、抵抗素子…Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒｅ、端子…Ｔ１，Ｔ１ａ，Ｔ２，Ｔ２ａ，Ｔ３，Ｔ３ａ，Ｔ４，Ｔ４ａ，Ｔ５，Ｔ５ａ，Ｔ６、電圧制御電流源回路…ＶＣＣＳ１，ＶＣＣＳ２、電源…Ｖｃｏｍ，Ｖｇｐ，Ｖｂｉａｓ１，逆相信号…Ｖｉｎｎ、正相信号…Ｖｉｎｐ、遅延回路Ｄ０，Ｄ１。

Claims (6)

1. 差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、
   前記差動信号の正相成分が入力される第１の信号端子と、
   前記差動信号の逆相成分が入力される第２の信号端子と、
   前記発光素子が備える駆動電流の入力端子に接続されている接続端子と、
   前記第１の信号端子に接続されて、前記正相成分に対応する第１の電圧及び前記正相成分の逆相に対応する第２の電圧を生成する正相信号処理回路と、
   前記第２の信号端子に接続されて、前記逆相成分に対応する第３の電圧及び前記逆相成分の逆相に対応する第４の電圧を生成する逆相信号処理回路と、
   前記正相信号処理回路から前記第１の電圧が入力され、前記逆相信号処理回路から前記第４の電圧が入力され、前記接続端子に接続されている第１の電圧制御電流源回路と、
   前記逆相信号処理回路から前記第３の電圧が入力され、前記正相信号処理回路から前記第２の電圧が入力され、前記接続端子に接続されている第２の電圧制御電流源回路と、
   を備え、
   前記第１の電圧制御電流源回路は、前記第１の信号端子に入力する前記正相成分に応じて、前記駆動電流を増加するように前記接続端子を介して前記駆動電流を制御し、
   前記第２の電圧制御電流源回路は、前記第２の信号端子に入力する前記逆相成分に応じて、前記駆動電流を減少するように前記接続端子を介して前記駆動電流を制御する、
   ことを特徴とする駆動回路。
2. 前記第１の電圧制御電流源回路は、前記第１の電圧及び前記第４の電圧の重畳電圧で駆動されるプッシュトランジスタを有し、
   前記第２の電圧制御電流源回路は、前記第２の電圧及び前記第３の電圧の重畳電圧で駆動されるプルトランジスタを有し、
   前記プッシュトランジスタの一方の電流端子と前記プルトランジスタの一方の電流端子とが前記接続端子に接続されている、
   請求項１に記載の駆動回路。
3. 前記正相信号処理回路は、前記正相成分を制御端子に受ける第１のトランジスタを含み、
   前記逆相信号処理回路は、前記逆相成分を制御端子に受ける第２のトランジスタを含み、
   前記プッシュトランジスタは、前記第１のトランジスタの正相出力と、前記第２のトランジスタの逆相出力との重畳信号により駆動され、
   前記プルトランジスタは、前記第１のトランジスタの逆相出力と、前記第２のトランジスタの正相出力との重畳信号により駆動される、
   請求項２に記載の駆動回路。
4. 前記第１のトランジスタの逆相出力、及び前記第２のトランジスタの逆相出力は、それぞれ、バッファ回路を介して、前記第２のトランジスタの正相出力、及び第１のトランジスタの正相出力と重畳される、
   請求項３に記載の駆動回路。
5. 前記第１のトランジスタの正相出力、及び前記第２のトランジスタの正相出力は、それぞれ、遅延回路を介して、前記第２のトランジスタの逆相出力、及び第１のトランジスタの逆相出力と重畳される、
   請求項３又は４に記載の駆動回路。
6. 駆動電流の入力に応じて光信号を出力する発光素子と、
   請求項１〜５の何れか一項に記載の駆動回路と、
   を備え、
   前記駆動回路の前記接続端子は、前記発光素子が備える駆動電流の入力端子に接続されている、
   ことを特徴とする光送信装置。

Images