[go: up one dir, main page]

JP2012156256A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012156256A
JP2012156256A JP2011013298A JP2011013298A JP2012156256A JP 2012156256 A JP2012156256 A JP 2012156256A JP 2011013298 A JP2011013298 A JP 2011013298A JP 2011013298 A JP2011013298 A JP 2011013298A JP 2012156256 A JP2012156256 A JP 2012156256A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
wirings
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011013298A
Other languages
English (en)
Inventor
Hiroshi Hayashi
裕 美 林
Makoto Wada
田 真 和
Akihiro Kajita
田 明 広 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011013298A priority Critical patent/JP2012156256A/ja
Priority to US13/336,247 priority patent/US20120187569A1/en
Publication of JP2012156256A publication Critical patent/JP2012156256A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】本実施形態は、配線形状の制御が容易になり、且つ、配線間を埋める絶縁膜表面の段差が回避できるような半導体装置及びその製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、配線領域と非配線領域とを有する第１の絶縁膜において、配線領域に溝を形成し、第１の絶縁膜の上面と溝の底面及び側壁とを覆うように配線材料を堆積し、配線材料をエッチングすることにより、溝中に、溝と平行に、且つ、側壁と離して配置された複数の配線を形成し、第１の絶縁膜の上面と複数の配線の上面とを覆い、且つ、配線の間と側壁と側壁に隣り合うように配置された配線との間とを埋め込むように、第２の絶縁膜を形成する。
【選択図】図２

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
メモリ製品、ロジック製品等の半導体装置の備える多層配線において、微細化や構造の多様化が進められている。多層配線の形成は、例えばＲＩＥ（Reactive Ion Etching）法を用いて配線を形成し、その配線間を埋めるように絶縁膜を形成することにより行うことが検討されている。
このようなＲＩＥ法で配線を形成する場合、配線を形成しようとする基板等の全面に亘って配線材料を成膜し、さらに、配線となる部分以外の配線材料をＲＩＥ法により除去を行う。従って、基板等のうち配線を形成しない非配線領域では成膜した配線材料をすべてＲＩＥ法により除去することになるため、配線が形成される配線領域と非配線領域とで除去する配線材料のボリューム（体積）が異なることとなる。このことにより、非配線領域に配線材料の残渣が発生し、半導体装置において残渣によるショートが生じてしまう可能性がある。
また、配線領域と非配線領域との境界部分に形成される配線の形状を、所望の形状とすることが難しく、すなわち、境界部分に形成される配線の形状が、配線領域内の他の配線の形状と異なるものとなってしまう可能性がある。さらに配線領域内においても、ＲＩＥ法で除去する配線材料のボリュームの違いが原因となって、配線高さや配線形状の制御が難しくなるという可能性もある。
さらに、配線を形成し、次いで、その配線間を埋め込むように絶縁膜を形成することとなるが、配線が存在する配線領域と、配線が存在しない非配線領域との上に絶縁膜を形成するため、その絶縁膜の表面には段差が生じてしまう可能性がある。絶縁膜に段差があるとその後に行われるリソグラフィの精度を高めることが難しくなるため、絶縁膜を形成した後に、その表面を平坦化するＣＭＰ（Chemical mechanical polishing）等の工程が必要となる。
特開平５−６２９７２号公報
本発明は、配線形状の制御が容易になり、且つ、配線間を埋める絶縁膜表面の段差が回避できるような半導体装置及びその製造方法を提供するものである。
本発明の実施形態によれば、半導体装置の製造方法は、配線領域と非配線領域とを備える第１の絶縁膜において、前記配線領域に溝を形成し、前記第１の絶縁膜の上面と前記溝の底面及び側壁とを覆うように配線材料を堆積し、前記配線材料をエッチングすることにより、前記溝中に、前記溝と平行に、且つ、前記溝の前記側壁と離して配置された複数の配線を形成し、前記第１の絶縁膜の上面と前記複数の配線の上面とを覆い、且つ、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように、第２の絶縁膜を形成する、ことを備える。
第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その１）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その２）である。 第１の実施形態にかかる半導体装置の断面図である。 第１の実施形態にかかる半導体装置の変形例１、２及び３の断面図である。 第１の実施形態にかかる半導体装置の変形例４及び５の断面図である。 第１の実施形態にかかる半導体装置の変形例５の製造工程を説明するための断面図（その１）である。 第１の実施形態にかかる半導体装置の変形例５の製造工程を説明するための断面図（その２）である。 第２の実施形態にかかる半導体装置の製造工程を説明するための断面図である。 第２の実施形態にかかる半導体装置の断面図である。 第３の実施形態にかかる半導体装置の断面図である。 第３の実施形態にかかる半導体装置の製造工程を説明するための断面図（その１）である。 第３の実施形態にかかる半導体装置の製造工程を説明するための断面図（その２）である。
以下、図面を参照して、実施形態を説明する。ただし、本発明は、この実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付す。
（第１の実施形態）
第１の実施形態にかかる半導体装置の製造方法を図１及び図２を用いて説明する。以下、配線をＲＩＥ法で形成した後にその配線間を埋める絶縁膜を形成するような、メモリ製品、ロジック製品等の半導体装置の製造方法を例に説明する。本発明は、このような半導体装置に限定されるものではなく、他の種類の半導体装置の製造方法においても用いることができる。
まず、図１（ａ）で示すように、第１の絶縁膜２を用意する。第１の絶縁膜２は、例えば、酸化シリコン、窒化シリコン、炭酸化シリコン（ＳｉＯＣ）、ポリアクリレート（ＰＡＲ）等の各種絶縁膜から形成することができる。第１の絶縁膜２は、配線３を形成することとなる配線領域２１と、配線３を形成しない非配線領域２２とを有する。
図１（ｂ）に示すように、第１の絶縁膜２の上にリソグラフィとエッチングとを用いて配線領域２１に溝３１を形成する。この溝３１の深さは、例えば、後に形成する配線３の高さと同じとすることが好ましく、例えば数１０ｎｍである。また、溝３１の幅については、例えば、数１００ｎｍから数１０μｍとすることができる。ここで、高価であるリソグラフィのプロセスを使用して溝３１を形成することとなるが、溝３１の幅は広いため、配線領域２１に溝３１を形成するリソグラフィは、リソグラフィにて解像できる最小距離に比べて、かなり広い距離を持つ（例えば１桁以上）。従って、ここで使用するリソグラフィは安価なものである。
次に、図１（ｃ）で示すように、配線材料６を、第１の絶縁膜２の表面全体を覆うように、溝３１の凹凸に沿って成膜する。成膜方法としては、例えばＣＶＤ（Chemical Vapor Deposition）、ＰＶＤ(Physical Vapor Deposition）、めっき等が挙げられる。配線材料６の膜厚は例えば形成する配線３の高さと同じとすることができる。また、この配線材料６は、ＲＩＥ法で容易に加工できる金属材料から選択することができ、例えば、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体、Ｗ、Ｔｉ、Ｎi、Ｃｏの少なくとも１つを含むシリサイド、及び、Ｗ、Ｔｉ、Ｎi、Ｃｏの少なくも１つをドープしたシリコンから選択することができる。
その後、図２（ａ）で示すように、マスク材料７を成膜する。さらに所望のパターンを有するレジスト８により、マスク材料７を加工して、マスクを形成する。
次に、図２（ｂ）で示すように、配線材料６を、先に形成したマスクを用いて、リソグラフィとエッチングとにより加工して、溝３１の中に、配線３を形成する。配線３の高さは、例えば数１０ｎｍであり、幅は、例えば数１０ｎｍである。配線３の形成の制御の容易性の観点から、溝３１の側壁と最も溝３１の側壁に近い配線３までの距離ａを常に一定にしておくと好ましい。この距離ａは、配線３の間の距離ｂに近いほどさらに好ましく、例えば距離ｂを距離ａの１０倍以下に設定すると良い。
エッチングで除去する配線材料６のボリュームが第１の絶縁膜２上で均一でない場合には、配線材料６のエッチング残渣ができてしまったり、配線３の形状が不均一になってしまったりすることがあるが、本実施形態においては、配線材料６を第１の絶縁膜２上のほぼ全面に亘って除去しているため、配線材料６のエッチング残渣の発生を回避し、配線３の形状の不均一性を改善することができる。
次に、図２（ｃ）に示すように、第２の絶縁膜４を形成する。この第２の絶縁膜４は、第１の絶縁膜２と同様に、酸化シリコン、窒化シリコン、炭酸化シリコン（ＳｉＯＣ）、ポリアクリレート（ＰＡＲ）等の各種絶縁膜から形成することができる。その厚みは、例えば、数１０ｎｍから１μｍのものとすることができる。溝３１を形成し、その溝３１の中に配線３を形成していることから、溝３１が形成されていない第１の絶縁膜２の上面（第１の絶縁膜２の凸部の上面）と配線３の上面とにより、第１の絶縁膜２の全面に亘って第２の絶縁膜４が形成される面の高さが同じとなる。従って、それらの上に第２の絶縁膜４を形成しても、第２の絶縁膜４の表面に段差が生じてしまうことを避けることができる。よって、第２の絶縁膜４の表面の平坦にするＣＭＰの工程を行わなくても良い。
このようにして、図３（ａ）に示すように、第１の実施形態にかかる半導体装置１が形成される。すなわち、本実施形態の半導体装置１は、第１の絶縁膜２の配線領域２１に形成された溝３１と、溝３１中に溝３１と平行であって溝３１の側壁と離して配置された複数の配線３と、第１の絶縁膜２と複数の配線３との上面を覆い、且つ、配線３の間と溝３１の側壁とその側壁に隣り合うように配置された配線３との間とを埋め込むように形成された、第２の絶縁膜４を有する。さらに、配線３の形成の制御の容易性の観点から、溝３１の側壁と最も溝３１の側壁に近い配線３までの距離ａが常に一定であると好ましい。この距離ａは、配線３の間の距離ｂに近いほどさらに好ましい。
また、図３（ｂ）に示すように、配線３の下に、例えば数ｎｍの厚みを有するバリアメタル５を形成しても良い。このバリアメタル５は、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体を含む材料により形成することができる。このバリアメタル５を形成することにより、第１の絶縁膜２と配線３との間の密着性をより高めることができる。
また、第１の実施形態にかかる半導体装置１の変形例１を図４（ａ）に示す。第１の絶縁膜２に形成された溝３１に配線３を形成すると、溝３１の側壁と溝３１の底部の一部に接するような溝端部配線３２が形成される場合がある。例えば、この溝端部配線３２の形状としては、溝３１と接してはいない他の配線３と同じ形状である場合や、他の配線３とその断面形状が異なる場合がある。さらに、溝端部配線３２の断面形状が、左右非対称であったり、三角形に近い形状であったりする。この溝端部配線３２を他の配線３と同様に配線として用いても良く、また、ダミー配線として用いても良い。このような溝端部配線３２が形成された場合には、先に規定した距離ａは、溝端部配線３２と、２番目に溝３１の側壁に近い配線３との距離とする（図４（ａ）を参照）。そして、本実施形態と同様に、距離ａを常に一定にしておくと好ましい。また、この距離ａは、配線３の間の距離ｂに近いほどさらに好ましく、例えば距離ｂを距離ａの１０倍以下に設定すると良い。
さらに、第１の実施形態と同じく、第１の実施形態にかかる半導体装置の変形例２を示す図４（ｂ）のように、配線３下の第１の絶縁膜２の上面部分と溝３１の側壁とを覆うように、例えば数ｎｍの厚みを有するバリアメタル５を形成しても良い。このバリアメタル５は、第１の実施形態と同様に、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体を含む材料により形成することができる。このバリアメタル５を形成することにより、第１の絶縁膜２と配線３との間の密着性をより高めることができる。
ダマシン法で配線を形成する場合、基板上を均一にＣＭＰ処理する等のために非配線領域２２にダミーパターンを配置することが多い。しかし、本実施形態においては、配線材料６のＣＭＰ処理を行うことが不要であるために、非配線領域２２にダミーパターンを配置することが不要である。従って、第１の実施形態にかかる半導体装置の変形例３を示す図４（ｃ）のように、数層に亘って貫くようなコンタクト１０を有する半導体装置１を形成しようとする場合には、第１の絶縁膜２の凸領域、言い換えると、非配線領域２２にコンタクト１０を形成することができる。つまり、非配線領域２２にはダミーパターンがないため、第１の実施形態及びその変形例においては、コンタクト１０を配置することが可能な領域が広く、コンタクト１０の設計に関して自由度が高いこととなる。
また、配線３の下にコンタクト１０を有するような半導体装置１を形成することができる。このような半導体装置１を本実施形態の変形例４として、図５（ａ）に示す。この変形例４においては、配線３の下のコンタクト１０はＲＩＥ法で形成されている。
変形例４と同様に、配線３の下にコンタクト１０を有する半導体装置１であって、このコンタクト１０がダマシン法で形成されたものである場合、図５（ｂ）に示される本実施形態の変形例５のようにすることができる。この変形例５においては、第１の絶縁膜２に溝を形成せず、その代わりに、第１の絶縁膜２の上に第３の絶縁膜１１を形成するものである。
この変形例５の製造方法を図６及び図７を用いて説明する。図６（ａ）に示されるように、ダマシン法によりコンタクト１０を形成した後、詳細には、コンタクト１０と第１の絶縁膜２との表面をＣＭＰ処理した後、第３の絶縁膜１１をコンタクト１０と第１の絶縁膜２との表面の上に成膜する。
次に、図６（ｂ）に示されるように、第３の絶縁膜１１のうち、配線領域２１にあたる部分を除去する。このようにして、第１の絶縁膜２と、その表面の一部を覆う第３の絶縁膜１１とが一体となって溝３１を形成する。
次に、図６（ｃ）で示すように、第１の実施形態と同様に、配線材料６を、第１の絶縁膜２と第３の絶縁膜１１との表面全体を覆うように、溝３１の凹凸に沿って成膜する。
その後、図７（ａ）から図７（ｃ）に示されるように、第１の実施形態と同様に、マスクを形成し、溝３１の中に配線３を形成し、さらに第２の絶縁膜４を形成する。この後の製造方法に関する詳細な説明は、第１の実施形態と同じであるため、ここでは説明を省略する。
このように、本実施形態によれば、ＲＩＥ法で配線を形成する半導体装置において、あらかじめ第１の絶縁膜２に形成した溝３１に配線３を形成することにより、配線材料６の除去が全面に均一に施されることから、配線３の形状の制御が容易になり、さらに、溝３１が形成されていない第１の絶縁膜２の上面（第１の絶縁膜２の凸部の上面）と配線３の上面とにより、第２の絶縁膜４が形成される面の高さが均一となることから、その上に形成される第２の絶縁膜４の表面に段差が生じてしまうことを避けることができる。
（第２の実施形態）
第２の実施形態は、配線３の間にエアーギャップ１２を形成した半導体装置１である。配線３の間にエアーギャップ１２を形成することにより、配線３の間に生じる容量の低減を図ることができる。
第２の実施形態にかかる半導体装置１の製造方法を、図８を用いて説明する。
図８（ａ）に示すように、第１の実施形態と同様に、第１の絶縁膜２の配線領域２１にあらかじめ溝３１を形成する。このとき、溝３１は、第２の絶縁膜４が埋め込まれることとなるスペース４１の幅が第１の絶縁膜２の全体に亘って同じ程度になるように形成する。詳細には、配線３の間と、溝３１の側壁と最も溝３１の側壁に近い配線３との間とが同じ幅になるように、形成する。
そして、図８（ｂ）に示すように、溝３１を埋め込むようにエアーギャップ１２を有する第２の絶縁膜４を形成する。
従って、例えば非配線領域２２や容量低減を必要としない配線領域について、リソグラフィ工程を追加したり、第２の絶縁膜４の成膜条件を最適化したりすることにより配線３間にエアーギャップ１２が形成できないように製造工程をコントロールすることを必要とすることなく、容量低減を狙いたい配線３間のみにエアーギャップ１２を形成することができる。また、第２の絶縁膜４が埋め込まれるスペース４１の幅が第１の絶縁膜２の全体に亘って均一であることから、スペース４１に埋め込まれる第２の絶縁膜４中に、エアーギャップ１２を全体に亘って均一に、詳細にはエアーギャップ１２の形状、大きさ、分布等を均一にして、形成することができる。そして、均一にエアーギャップ１２が形成されることから、大幅な容量低減が狙える大きなエアーギャップ１２を形成するように製造工程をコントロールすることが可能となり、エアーギャップ１２が塞がらないといった状況や、その後の半導体装置１の製造工程において、加熱によって配線３が熱膨張して、配線３がエアーギャップ１２側に倒れるといった状況を避け、半導体装置１の製造の歩留まりを向上させることができる。
このようにして、図９（ａ）に示すように、第２の実施形態にかかる半導体装置１が形成される。すなわち、配線３の間と、溝３１の側壁とその側壁に最も近い位置に配置された配線３との間との第２の絶縁膜４に、エアーギャップ１２を形成した半導体装置１が形成される。この図９（ａ）からわかるように、本実施形態においては、第２の絶縁膜４が埋め込まれるスペース４１は、配線３間の距離と同じ幅を持つ。従って、配線３間のスペースのような狭いスペースと、それに比べて広いスペースとに、同時にエアーギャップ１２を有する第２の絶縁膜４を埋め込んだ場合に比べて、半導体装置１の強度を確保することができる。
また、図９（ｂ）に示すように、配線３の間に第２の絶縁膜４を全く埋め込まないように半導体装置１を形成しても良い。この半導体装置１においては、非配線領域２２に第１の絶縁膜２があるため、半導体装置１の強度を確保しつつ、配線３の間の大幅な容量低減を図ることができる。
このように、本実施形態によれば、ＲＩＥ法で配線を形成する半導体装置１において、あらかじめ第１の絶縁膜２に形成した溝３１に配線３を形成することにより、配線材料６の除去が全面に均一に施されることから、配線３の形状の制御が容易になり、さらに、溝３１が形成されていない第１の絶縁膜２の上面（第１の絶縁膜２の凸部の上面）と配線３の上面とにより、第２の絶縁膜４が形成される面の高さが均一となり、その上に形成される第２の絶縁膜４の表面に段差が生じてしまうことを避けることができる。また、本実施形態によれば、エアーギャップ１２を全体に亘って均一に形成できることから、半導体装置１の製造の歩留まりを向上させつつ、配線３の間に生じる容量の低減を図ることができる。加えて、半導体装置１の強度を確保することができる。
なお、第１の実施形態と同様に、配線３の下などに、例えば数ｎｍの厚みを有するバリアメタル５を形成しても良い。このバリアメタル５は、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体を含む材料により形成することができる。
（第３の実施形態）
第３の実施形態は、図１０（ａ）に示すように、非配線領域２２にダミーパターン１３を配置して、第１の絶縁膜２のほぼ全面に亘って配線３及びダミーパターン１３を配置しているため、その上に形成される第２の絶縁膜４の表面を平坦にすることができる。なお、この第３の実施形態は、数層をまたぐコンタクト１０がない半導体装置１に適用することができる。
本実施形態においては、第１の実施形態と同様に、配線３の形成の制御の容易性の観点から、配線３と配線３に最も近い非配線領域２２に形成したダミーパターン１３との距離ａが、配線３間の距離ｂの１０倍を超えず、常に一定であることが好ましい（図１０（ａ）参照）。
また、本実施形態のダミーパターン１３は、第３の実施形態にかかる半導体装置１の変形例の断面図である図１０（ｂ）のように、一定周期ごとに区切っても良い。配線３の形成の制御の容易性の観点から、その場合のダミーパターン１３間の距離ｃは、配線３と配線３に最も近いダミーパターン１３との距離ａと同じであることが好ましい。
第３の実施形態にかかる半導体装置１の製造方法を図１１及び図１２を用いて説明する。
まず、図１１（ａ）で示すように、第１の実施形態と同様に、第１の絶縁膜２を用意する。第１の絶縁膜２は、配線３を形成することとなる配線領域２１と、ダミーパターン１３を形成する非配線領域２２とを有する。
次に、図１１（ｂ）で示すように、配線材料６を、第１の絶縁膜２の表面全体を覆うように成膜する。成膜方法としては、第１の実施形態と同様に、例えばＣＶＤ、ＰＶＤ、めっき等が挙げられる。配線材料６の膜厚は例えば形成する配線３の高さと同じにすることができる。また、この配線材料６は、ＲＩＥ法で容易に加工できる金属材料から選択することができ、例えば、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体、Ｗ、Ｔｉ、Ｎi、Ｃｏの少なくも１つを含むシリサイド、及び、Ｗ、Ｔｉ、Ｎi、Ｃｏの少なくも１つをドープしたシリコンから選択することができる。
その後、図１１（ｃ）で示すように、マスク材料７を成膜する。さらに所望のパターンを有するレジスト８により、マスク材料７を加工して、マスクを形成する。
次に、図１２（ａ）で示すように、配線材料６を、先に形成したマスクを用いて、リソグラフィとエッチングとにより加工して、第１の絶縁膜２の上に、配線３とダミーパターン１３とを形成する。先に説明したように、配線３と配線３に最も近い非配線領域２２に形成したダミーパターン１３との距離ａが、配線３間の距離ｂの１０倍を超えず、常に一定であることが好ましい。さらに、本実施形態においては、配線材料６をエッチングによりほとんど除去しない。言い換えると、エッチングにより除去する配線材料６のボリュームは、第１の絶縁膜２上の全面に亘ってほぼ一定である。従って、配線３の形状の制御が容易となる。
次に、図１２（ｂ）に示すように、第１の実施形態と同様に、第２の絶縁膜４を形成する。非配線領域２２にダミーパターン１３を配置して、第１の絶縁膜２のほぼ全面に亘って配線３及びダミーパターン１３を配置しているため、その上に形成される第２の絶縁膜４の表面を平坦にすることができる。
このように、本実施形態によれば、ＲＩＥ法で配線３を形成する半導体装置１において、配線領域２１に配線３を配置し、非配線領域２２にダミーパターン１３を配置することにより、第１の絶縁膜２のほぼ全面に亘って配線３及びダミーパターン１３を配置していることとなるため、その上に形成される第２の絶縁膜４の表面を平坦にすることができる。また、配線材料６の除去が全面に均一に施されることから、配線３の形状の制御が容易になる。
なお、第１の実施形態と同様に、配線３の下などに、例えば数ｎｍの厚みを有するバリアメタル５を形成しても良い。このバリアメタル５は、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどの金属単体を含む材料により形成することができる。
なお、第１から第３の実施形態においては、半導体基板は、必ずしもシリコン基板でなくてもよく、他の基板でも良い。また、種々の基板上に半導体構造等が形成されたものでも良い。
さらに、本発明は、上記実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。
１ 半導体装置
２ 第１の絶縁膜
３ 配線
４ 第２の絶縁膜
５ バリアメタル
６ 配線材料
７ マスク材料
８ レジスト
１０ コンタクト
１１ 第３の絶縁膜
１２ エアーギャップ
１３ ダミーパターン
２１ 配線領域
２２ 非配線領域
３１ 溝
３２ 溝端部配線
４１ スペース

Claims (5)

  1. 配線領域と非配線領域とを備える第１の絶縁膜において、前記配線領域に溝を形成し、
    前記第１の絶縁膜の上面と前記溝の底面及び側壁とを覆うように配線材料を堆積し、
    前記配線材料をエッチングすることにより、前記溝中に、前記溝と平行に、且つ、前記溝の前記側壁と離して配置された複数の配線を形成し、
    前記第１の絶縁膜の上面と前記複数の配線の上面とを覆い、且つ、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように、第２の絶縁膜を形成する、
    ことを備える半導体装置の製造方法。
  2. 前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とにエアーギャップが形成されるように、前記第２の絶縁膜を形成する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 基板上に、配線領域と非配線領域とを備える第１の絶縁膜を形成し、
    前記第１の絶縁膜の上面を覆うように配線材料を堆積し、
    前記配線材料をエッチングすることにより、前記配線領域に複数の配線と、前記非配線領域にダミーパターンとを形成し、
    前記第１の絶縁膜と前記複数の配線と前記ダミーパターンとの上面を覆い、且つ、前記配線の間と前記配線と隣り合うように配置された前記ダミーパターンとの間とを埋め込むように、第２の絶縁膜を形成する、
    ことを備える半導体装置の製造方法。
  4. 基板上に形成され、配線領域と非配線領域とを備える第１の絶縁膜と、
    前記第１の絶縁膜の前記配線領域に形成された溝と、
    前記溝中に、前記溝と平行であって、前記溝の側壁と離して配置された複数の配線と、
    前記第１の絶縁膜の上面と前記複数の配線の上面とを覆い、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように形成された、第２の絶縁膜と、
    を備えることを特徴とする半導体装置。
  5. 前記第２の絶縁膜は、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とに、エアーギャップを備える、ことを特徴とする請求項４に記載の半導体装置。
JP2011013298A 2011-01-25 2011-01-25 半導体装置及びその製造方法 Withdrawn JP2012156256A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011013298A JP2012156256A (ja) 2011-01-25 2011-01-25 半導体装置及びその製造方法
US13/336,247 US20120187569A1 (en) 2011-01-25 2011-12-23 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011013298A JP2012156256A (ja) 2011-01-25 2011-01-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012156256A true JP2012156256A (ja) 2012-08-16

Family

ID=46543588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013298A Withdrawn JP2012156256A (ja) 2011-01-25 2011-01-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20120187569A1 (ja)
JP (1) JP2012156256A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3291657B1 (en) * 2016-08-30 2023-09-27 Inventronics GmbH A method of manufacturing support structures for lighting devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213680B2 (ja) * 2004-08-31 2009-01-21 富士通株式会社 基板構造及びその製造方法、並びに半導体装置及びその製造方法
US7635503B2 (en) * 2006-02-21 2009-12-22 Intel Corporation Composite metal films and carbon nanotube fabrication
KR100822799B1 (ko) * 2006-04-25 2008-04-17 삼성전자주식회사 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4600417B2 (ja) * 2007-04-17 2010-12-15 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120187569A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
US9679805B2 (en) Self-aligned back end of line cut
US8404580B2 (en) Methods for fabricating semiconductor devices
US8404534B2 (en) End-to-end gap fill using dielectric film
CN103579092B (zh) 半导体器件及其制造方法
JP2015177006A (ja) 半導体装置及びその製造方法
JP7554538B2 (ja) 陥凹特徴部におけるボトムアップ金属化の方法
JP2006100571A (ja) 半導体装置およびその製造方法
US20130020706A1 (en) Semiconductor device and manufacturing method thereof
JP6685945B2 (ja) 半導体装置およびその製造方法
JP2009054947A (ja) 半導体装置の製造方法
US10312107B2 (en) Forming interconnect structure using plasma treated metal hard mask
JP2012156256A (ja) 半導体装置及びその製造方法
US10707151B2 (en) Through silicon via structure and method for manufacturing the same
CN101159247A (zh) 集成半导体结构的制备方法及相应集成半导体结构
TWI544575B (zh) 半導體結構及其製造方法
JP5967835B2 (ja) 実質的に平坦な上面を備えたビア
CN115116961B (zh) 动态随机存取存储器及其制造方法
TW202236568A (zh) 半導體裝置
US20160064269A1 (en) Semiconductor device and manufacturing method thereof
US8329522B2 (en) Method for fabricating semiconductor device
EP3840034B1 (en) Method for producing nanoscaled electrically conductive lines for semiconductor devices
JP2012033607A (ja) 半導体装置の製造方法
US10090197B2 (en) Aggressive tip-to-tip scaling using subtractive integration
KR100979245B1 (ko) 반도체 소자의 제조방법
JP2012256671A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140401