JP2012033607A

JP2012033607A - 半導体装置の製造方法

Info

Publication number: JP2012033607A
Application number: JP2010170455A
Authority: JP
Inventors: Tatsuro Osada; 達朗長田
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2010-07-29
Filing date: 2010-07-29
Publication date: 2012-02-16

Abstract

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第１の溝及び絶縁膜の内部で終端する第２の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第１の溝の表面及び配線溝の表面に第１の金属膜を形成するともに、第２の溝の上方を覆うように第１の金属膜を形成する工程と、第１の溝及び配線溝に第２の金属膜を埋め込む工程と、を備える。
【選択図】図１１

Description

本発明は、半導体装置の製造方法に関する。

半導体装置の微細化及び高集積化により、配線間隔の短縮化が行われている。配線間隔が短くなると配線間容量が増加し、信号伝播の遅延となる。配線間隔が短い半導体装置では、信号伝播の遅延を抑制するために、比誘電率が低い層間絶縁膜を用いる場合がある。また、配線間の層間絶縁膜をエッチングで除去して空洞を形成する方法がある。

特開平１０−２８４５９７号公報特開２００８−３１１５８５号公報

本件は、半導体装置の配線間容量を低減することを目的とする。

本件の一観点による半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、前記絶縁膜を貫通する第１の溝及び前記絶縁膜の内部で終端する第２の溝を前記絶縁膜に形成する工程と、前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、前記第１の溝の表面及び前記配線溝の表面に第１の金属膜を形成するともに、前記第２の溝の上方を覆うように前記第１の金属膜を形成する工程と、前記第１の溝及び前記配線溝に第２の金属膜を埋め込む工程と、を備える。

本件によれば、半導体装置の配線間容量を低減することができる。

実施例１に係る半導体装置の製造工程図（その１）である。実施例１に係る半導体装置の製造工程図（その２）である。実施例１に係る半導体装置の製造工程図（その３）である。実施例１に係る半導体装置の製造工程図（その４）である。実施例１に係る半導体装置の製造工程図（その５）である。実施例１に係る半導体装置の製造工程図（その６）である。実施例１に係る半導体装置の製造工程図（その７）である。実施例１に係る半導体装置の製造工程図（その８）である。実施例１に係る半導体装置の製造工程図（その９）である。溝の開口の周辺を拡大した半導体装置の断面図である。実施例１に係る半導体装置の製造工程図（その１０）である。溝の開口の周辺を拡大した半導体装置の断面図である。実施形態に係る半導体装置の製造工程図（その１１）である。実施形態に係る半導体装置の製造工程図（その１２）である。溝の開口の周辺を拡大した半導体装置の断面図である。実施例２に係る半導体装置の製造工程図（その１）である。実施例２に係る半導体装置の製造工程図（その２）である。実施例２に係る半導体装置の製造工程図（その３）である。実施例２に係る半導体装置の製造工程図（その４）である。実施例２に係る半導体装置の製造工程図（その５）である。溝の開口の周辺を拡大した半導体装置の断面図である。実施例２に係る半導体装置の製造工程図（その６）である。溝の開口の周辺を拡大した半導体装置の断面図である。実施例２に係る半導体装置の製造工程図（その７）である。実施例２に係る半導体装置の製造工程図（その８）である。溝の開口の周辺を拡大した半導体装置の断面図である。

以下、図面を参照して本実施形態に係る半導体装置及びその製造方法について説明する。以下の実施例の構成は例示であり、本実施形態に係る半導体装置及びその製造方法は実施例の構成に限定されない。

本実施形態に係る半導体装置及びその製造方法の第１の実施例を説明する。図１は、実施例１に係る半導体装置の製造工程図である。図１では、下層層間膜１にバリアメタル２及び下層配線３が形成されている。下層層間膜１は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン（ＳｉＯ）膜である。下層層間膜１は、例えば、塗布法又はプラズマＣＶＤ（Chemical Vapor Deposition：化学気相蒸着）法で形成してもよい。これ
に限らず、他の方法で、下層層間膜１を形成してもよい。バリアメタル２は、例えば、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ等である。バリアメタル２は、例えば、スパッタリング、ＣＶＤ法又はＡＬＤ（Atomic Layer Deposition：原子層蒸着）法で形成してもよい。これに
限らず、他の方法で、バリアメタル２を形成してもよい。下層配線３は、例えば、Ａｌ又はＣｕ等の金属配線である。下層配線３は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、下層配線３を形成してもよい。

下層配線３を有する配線層は、トランジスタ４等が形成された半導体基板５の上方に形成される。半導体基板５は、例えば、シリコン（Ｓｉ）基板である。半導体基板５には素子領域を画定する素子分離膜６が形成され、ゲート絶縁膜７の上にゲート電極８が形成されている。ゲート電極８の側面にはサイドウォール膜９が形成され、ゲート電極８の両側の半導体基板５にソース・ドレイン領域１０が形成されている。トランジスタ４の上に層間絶縁膜１１、ソース・ドレイン領域１０に接続されたコンタクトプラグ１２及びキャップ膜１３が形成され、さらに下層層間膜１が形成されて、コンタクトプラグ１２と接続されるように、バリアメタル２及び下層配線３が形成される。

下層層間膜１にバリアメタル２及び下層配線３を形成した後、図２に示すように、下層層間膜１及び下層配線３の上に絶縁膜２０、層間膜２１、絶縁膜２２、２３、２４、レジスト膜２５及び絶縁膜２６を順に形成する。

詳細には、まず、下層層間膜１及び下層配線３の上に絶縁膜２０を形成する。絶縁膜２０は、例えば、炭化シリコン（ＳｉＣ）膜である。絶縁膜２０は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜２０を形成してもよい。絶縁膜２０の膜厚は、例えば、２７ｎｍ以上３３ｎｍ以下程度である。

次に、絶縁膜２０の上に層間膜２１を形成する。層間膜２１は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン（ＳｉＯ）膜である。層間膜２１は、例えば、塗布法又はプラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、層間膜２１を形成してもよい。層間膜２１の膜厚は、例えば、２４５ｎｍ以上２６５ｎｍ以下程度であ
る。

次いで、層間膜２１の上に、ハードマスクとしての絶縁膜２２を形成する。絶縁膜２２は、例えば、酸化シリコン（ＳｉＯ）膜である。絶縁膜２２は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜２２を形成してもよい。絶縁膜２２の膜厚は、例えば、１２６ｎｍ以上１５４ｎｍ以下程度である。

そして、絶縁膜２２の上に、反射防止膜としての絶縁膜２３を形成する。絶縁膜２３は、例えば、シリコン窒化（ＳｉＮ）膜である。絶縁膜２３は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜２３を形成してもよい。絶縁膜２３の膜厚は、例えば、６３ｎｍ以上７７ｎｍ以下程度である。

次に、絶縁膜２３の上に、保護膜としての絶縁膜２４を形成する。絶縁膜２４は、例えば、酸化シリコン（ＳｉＯ）膜である。絶縁膜２４は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜２４を形成してもよい。絶縁膜２４の膜厚は、例えば、１８ｎｍ以上２２ｎｍ以下程度である。

次いで、絶縁膜２４の上にレジスト膜２５を形成する。レジスト膜２５は、例えば、有機ポリマーである。レジスト膜２５は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜２５を形成してもよい。レジスト膜２５の膜厚は、例えば、１９８ｎｍ以上２２０ｎｍ以下程度である。

そして、レジスト膜２５の上に絶縁膜２６を形成する。絶縁膜２６は、例えば、酸化シリコン（ＳｉＯ）膜である。絶縁膜２６は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜２６を形成してもよい。絶縁膜２６の膜厚は、例えば、１８ｎｍ以上２２ｎｍ以下程度である。

次に、絶縁膜２６の上にレジスト膜２７を形成する。レジスト膜２７は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜２７は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜２７を形成してもよい。レジスト膜２７の膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下程度である。

レジスト膜２７の形成後、液浸露光機を用いてレジスト膜２７に開口パターンを露光することにより、図３に示すように、レジスト膜２７に、開口２７Ａ及び２７Ｂを形成する。図３の（Ａ）は、半導体装置の製造工程の上面図であり、図３の（Ｂ）は、図３の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

開口２７Ａは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図３では、例として、開口２７Ａを円形状にしている。開口２７Ａの直径は、例えば、６５ｎｍ以上７１ｎｍ以下程度である。これに限らず、開口２７Ａの直径は、他の値であってもよい。開口２７Ｂは、円形状、楕円形状、正方形状及び長方形状等の点形状であってもよいが、図３では、例として、開口２７Ｂを円形状にしている。開口２７Ｂの直径は、例えば、３８ｎｍ以上４２ｎｍ以下程度である。これに限らず、開口２７Ｂの直径は、他の値であってもよい。ただし、開口２７Ｂの直径は、開口２７Ａの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、１９２Ｊ／ｍ²以上２１７Ｊ／ｍ²以下程度である。

次に、レジスト膜２７をマスクとして、ドライエッチングを行うことにより、図４に示すように、層間膜２１、絶縁膜２２、２３及び２４を貫通し、絶縁膜２０に達する溝２８と、絶縁膜２２、２３及び２４を貫通し、層間膜２１内で終端する溝２９とを形成する。図４の（Ａ）は、半導体装置の製造工程の上面図であり、図４の（Ｂ）は、図４の（Ａ）
の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

ドライエッチングは、例えば、ＣＯ、Ａｒ及びＣ₄Ｆ₈を含むガスを用いたプラズマによるエッチング処理であってもよい。溝２８の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図４では、例として、溝２８の開口を円形状にしている。溝２８の開口径は、例えば、６０ｎｍ以上６７ｎｍ以下程度である。これに限らず、溝２８の開口径は、他の値であってもよい。溝２９の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図４では、例として、溝２９の開口を円形状にしている。溝２９の開口径は、例えば、３３ｎｍ以上３８ｎｍ以下程度である。これに限らず、溝２９の開口径は、他の値であってもよい。ただし、溝２９の開口径は、溝２８の開口径よりも小さい値である。溝２８と比較して、溝２９は、層間膜２１の深さ方向に対して浅く形成されている。これは、溝２８の開口径と比較して、溝２９の開口径が小さく、ドライエッチングが層間膜２１に対して進みにくいためである。溝２８の開口径を６０ｎｍ以上６７ｎｍ以下とし、溝２９の開口径を３３ｎｍ以上３８ｎｍ以下とする場合、溝２８が絶縁膜２０に達した時点でエッチングを終了すると、溝２９は、層間膜２１の深さ方向に対して、１７５ｎｍ以上１８５ｎｍ以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜２１に対する溝２９の深さを変更することは可能である。

実施例１に係る半導体装置及びその製造方法では、溝２９の開口径が、溝２８の開口径よりも小さくなるように設定することで、溝２９を形成するための層間膜２１に対するドライエッチングを進みにくくすることができる。溝２８が、層間膜２１を貫通し、絶縁膜２０に達した時点でドライエッチングを終了すると、溝２９は、層間膜２１を貫通せず、層間膜２１の内部で終端するため、溝２９は、層間膜２１の下方の下層配線３まで到達しない。そのため、下層配線３の配置を変更せずに、層間膜２１に溝２９を形成することができる。

なお、レジスト膜２５、絶縁膜２６及びレジスト膜２７は、溝２８及び２９を形成する際のドライエッチングにより除去される。レジスト膜２５が残存している場合、レジスト膜２５をアッシング（灰化処理）により除去してもよい。

半導体装置の製造工程の説明に戻る。層間膜２１に溝２８及び２９を形成した後、絶縁膜２４の上にレジスト膜３０を形成する。レジスト膜３０は、例えば、有機ポリマーである。レジスト膜３０は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜３０を形成してもよい。レジスト膜３０の膜厚は、例えば、２５２ｎｍ以上３０８ｎｍ以下程度である。絶縁膜２４の上にレジスト膜３０を形成することにより、溝２８及び２９には、レジスト膜３０が埋め込まれる。

レジスト膜３０の形成後、図５に示すように、レジスト膜３０の上に絶縁膜３１を形成する。図５の（Ａ）は、半導体装置の製造工程の上面図であり、図５の（Ｂ）は、図５の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。絶縁膜３１は、例えば、酸化シリコン（ＳｉＯ）膜である。絶縁膜３１は、例えば、プラズマＣＶＤ法で形成してもよい。これに限らず、他の方法で、絶縁膜３１を形成してもよい。絶縁膜３１の膜厚は、例えば、１８ｎｍ以上２２ｎｍ以下程度である。

そして、絶縁膜３１の上にレジスト膜３２を形成する。レジスト膜３２は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜３２は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜３２を形成してもよい。レジスト膜３２の膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下程度である。

レジスト膜３２の形成後、液浸露光機を用いてレジスト膜３２に配線パターンを露光す
ることにより、図６に示すように、レジスト膜３２に、開口３２Ａ及び３２Ｂを形成する。図６の（Ａ）は、半導体装置の製造工程の上面図であり、図６の（Ｂ）は、図６の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。開口３２Ａ及び３２Ｂの幅は、６０ｎｍ以上７０ｎｍ以下程度である。

ただし、開口３２Ａ及び３２Ｂの幅の値が、６０ｎｍ以上７０ｎｍ以下程度となるのは、開口３２Ａと開口３２Ｂとが最密ピッチの場合であり、これに限らず、開口３２Ａ及び３２Ｂの幅は、他の値であってもよい。なお、露光時のドーズ量は、例えば、２４４Ｊ／ｍ²以上２５９Ｊ／ｍ²以下程度である。

次に、レジスト膜３２をマスクとして、ドライエッチングを行うことにより、レジスト膜３２のパターンをレジスト膜３０に転写する。次いで、パターンが転写されたレジスト膜３０をマスクとして、ドライエッチングを行うことにより、図７に示すように、層間膜２１の内部で終端する配線溝３３及び３４を層間膜２１に形成する。図７の（Ａ）は、半導体装置の製造工程の上面図であり、図７の（Ｂ）は、図７の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

配線溝３３は、溝２８が設けられた位置と部分的に重なる位置に形成されている。配線溝３４は、溝２８が設けられた位置と重ならない位置に形成されている。すなわち、配線溝３４は、溝２８が設けられた位置と異なる位置に形成されている。配線溝３３及び３４は、層間膜２１の深さ方向に対して、１７５ｎｍ以上１８５ｎｍ以下程度の位置まで形成されている。ただし、ドライエッチングの条件を調整することにより、層間膜２１に対する配線溝３３及び３４の深さを変更することは可能である。

ここでは、配線溝３３及び３４の長手方向と、複数の溝２９が並んで形成されている方向とが平行となるように、溝２９、配線溝３３及び３４が層間膜２１に形成されている。また、図７に示すように、複数の溝２９のうち一部の溝２９は、配線溝３３と配線溝３４との間に設けられている。

ドライエッチングは、例えば、ＣＯ、Ａｒ及びＣ₄Ｆ₈を含むガスを用いたプラズマによるエッチング処理であってもよい。配線溝３３及び３４を形成する際のドライエッチングにより、層間膜２１の上方の絶縁膜２３、２４、レジスト膜３０、絶縁膜３１、レジスト膜３２及び絶縁膜３３が除去され、層間膜２１の上の絶縁膜２２の表層部分が削られる。

溝２８が設けられている位置に対して、配線溝３３を設ける位置を部分的に重ねている。溝２８を設ける位置と配線溝３３を設ける位置とを部分的に重ねることにより、溝２８と配線溝３３とが部分的に重複し、溝２８と配線溝３３とが導通する。図７に示す例では、配線溝３３の幅は、溝２８の開口径よりも大きいが、配線溝３３の幅と溝２８の開口径とが一致していてもよいし、配線溝３３の幅は、溝２８の開口径よりも小さくてもよい。

図７に示す例では、層間膜２１に対する溝２９の深さと、層間膜２１に対する配線溝３４の深さとを一致させている。そのため、配線溝３４が設けられた位置と重なる位置に元々存在していた溝２９は、配線溝３４に取り込まれて消滅する。例えば、層間膜２１に溝２９をランダムに形成する場合、溝２９が設けられた位置と配線溝３４が設けられた位置とが重なることがある。一方、配線溝３４が設けられている位置と重ならない位置に存在する溝２９は、そのまま存在することになる。ここでは、配線溝３４が設けられた位置と重なる位置に一部の溝２９を設けたが、配線溝３４が設けられた位置と重なる位置に溝２９を設けないようにしてもよい。

配線溝３３及び３４の形成後、レジスト膜３０をアッシング（灰化処理）により除去す
る。そして、ドライエッチングを行うことにより、図８に示すように、溝２８の底に存在している絶縁膜２０を除去するとともに、絶縁膜２３及び２４を除去し、絶縁膜２２の上部を除去する。図８の（Ａ）は、半導体装置の製造工程の上面図であり、図８の（Ｂ）は、図８の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。溝２８の下方の絶縁膜２０を除去することにより、金属配線３の上部が露出する。

溝２８の下方の絶縁膜２０を除去した後、図９に示すように、バリアメタル４０を絶縁膜２２の表面、溝２８の表面、配線溝３３及び３４の表面に形成するとともに、溝２９の上方を覆うようにバリアメタル４０を形成する。図９の（Ａ）は、半導体装置の製造工程の上面図であり、図９の（Ｂ）は、図９の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。バリアメタル４０は、例えば、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ等の金属膜である。バリアメタル４０は、例えば、スパッタリング、ＣＶＤ法又はＡＬＤ法で形成してもよい。これに限らず、他の方法で、バリアメタル４０を形成してもよい。バリアメタル４０の膜厚は、例えば、１８ｎｍ以上２２ｎｍ以下程度である。

バリアメタル４０は、溝２８、配線溝３３及び３４の側壁及び底面に形成されている。金属配線３の上方の絶縁膜２０が除去されることによって金属配線３の上部が露出したため、金属配線３とバリアメタル４０とが接触している。溝２９の開口径は小さいため、バリアメタル４０の形成時のオーバーハングによって、溝２９の上方を覆うようにバリアメタル４０が形成される。そのため、図１０に示すように、溝２９の開口がバリアメタル４０によって塞がれ、バリアメタル４０が溝２９の内部まで入り込まなくなり、溝２９は、層間膜２１中にエアギャップ（空孔）として存在することになる。図１０は、溝２９の開口の周辺を拡大した半導体装置の断面図である。

バリアメタル４０の形成後、図１１に示すように、溝２８、配線溝３３及び３４に金属膜４１を埋め込むとともに、バリアメタル４０の上に金属膜４１を形成する。図１１の（Ａ）は、半導体装置の製造工程の上面図であり、図１１の（Ｂ）は、図１１の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。金属膜４１は、例えば、Ａｌ又はＣｕ等である。金属膜４１は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜４１を形成してもよい。金属膜４１の膜厚は、例えば、６３０ｎｍ以上７７０ｎｍ以下程度である。

図１２に示すように、溝２９の開口がバリアメタル４０によって塞がれているため、金属膜４１は溝２９に埋め込まれない。図１２は、溝２９の開口の周辺を拡大した半導体装置の断面図である。

金属膜４１の形成後、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法に
より、図１３に示すように、金属膜４１の上部、絶縁膜２２上のバリアメタル４０及び絶縁膜２２を除去する。図１３の（Ａ）は、半導体装置の製造工程の上面図であり、図１３の（Ｂ）は、図１３の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。ＣＭＰ法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜４１に押し当てながら研磨パッド及び半導体基板５をそれぞれ回転させる。絶縁膜２２を除去する際、層間膜２１の表層部分を１５ｎｍ以上２５以下程度削るようにしてもよい。絶縁膜２２上のバリアメタル４０を除去することにより、バリアメタル４０によって塞がれていた溝２９の開口が露出する。金属膜４１の上部を除去することにより、溝２８にビアプラグ４２が形成され、配線溝３３に金属配線４３が形成され、配線溝３４に金属配線４４が形成される。

絶縁膜２２を除去した後、図１４に示すように、層間膜２１の上、バリアメタル４０の上、金属配線４３及び４４の上に絶縁膜４５を形成するとともに、溝２９の上方を覆うように絶縁膜４５を形成する。図１４の（Ａ）は、半導体装置の製造工程の上面図であり、図１４の（Ｂ）は、図１４の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。絶縁膜４５は、例えば、酸化シリコン（ＳｉＯ）である。絶縁膜４５は、例えば、段差被覆性の悪い条件でのプラズマＣＶＤ法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜４５を形成してもよい。絶縁膜４５の膜厚は、例えば、３０ｎｍ以上５０ｎｍ以下程度である。

段差被覆性の悪い条件で絶縁膜４５を形成することによって、溝２９の上方を覆うように絶縁膜４５が形成される。そのため、図１５に示すように、溝２９の開口が絶縁膜４５によって塞がれ、絶縁膜４５が溝２９の内部まで入り込まなくなり、溝２９は、層間膜２１中にエアギャップ（空孔）として存在することになる。図１５は、溝２９の開口の周辺を拡大した半導体装置の断面図である。

実施例１に係る半導体装置及びその製造方法では、層間膜２１中にエアギャップ（空孔）として溝２９を形成することにより、半導体装置の配線間の容量を低減することができる。実施例１に係る半導体装置及びその製造方法では、層間膜２１に対する溝２８の形成と、層間膜２１に対する溝２９の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜２１中にエアギャップ（空孔）を存在させることが可能となる。

実施例１に係る半導体装置及びその製造方法では、金属配線４３及び４４を形成する工程の前に、層間膜２１に溝２９を形成する工程を行っている。そのため、層間膜２１に溝２９を形成する工程によって、金属配線４３及び４４にダメージを与える恐れが無い。例えば、金属配線４３及び４４を形成する工程の後に、層間膜２１に溝２９を形成する工程を行う場合、金属配線４３及び４４にダメージを与える可能性がある。

実施例１に係る半導体装置及びその製造方法では、レジスト膜２７に対する溝２９の開口パターンの露光と、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝３３と配線溝３４との間に溝２９を設ける場合であっても、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝３３と配線溝３４とが密ピッチであっても、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光工程に負荷がかからない。

実施例１では、レジスト膜２５及びレジスト膜２７を形成する例を示したが、これに限らず、レジスト膜２７を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜２１に溝２８及び２９を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜２５に開口パターンを露光し、レジスト膜２５をマスクとして、ドライエッチングを行うことにより、層間膜２１に溝２８及び２９を形成するようにしてもよい。

本実施形態に係る半導体装置及びその製造方法の第２の実施例を説明する。実施例１に係る半導体装置の製造方法においては、レジスト膜２７に点形状の開口２７Ｂを形成し、層間膜２１に点形状の開口を有する溝２９を形成した。実施例２に係る半導体装置の製造方法においては、レジスト膜２７に線形状の開口５０を形成し、層間膜２１に線形状の開口を有する溝５１を形成する例を説明する。なお、同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。

実施例２に係る半導体装置の製造方法は、実施例１の図１及び図２を用いて説明した工程と同様の工程を行った後、図１６に示すように、レジスト膜２７に、開口２７Ａ及び開口５０を形成する。図１６の（Ａ）は、半導体装置の製造工程の上面図であり、図１６の（Ｂ）は、図１６の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

開口２７Ａは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図１６では、例として、開口２７Ａを円形状にしている。開口２７Ａの直径は、例えば、６５ｎｍ以上７１ｎｍ以下程度である。これに限らず、開口２７Ａの直径は、他の値であってもよい。開口５０は、線形状である。開口５０の幅は、例えば、３６ｎｍ以上４０ｎｍ以下程度である。これに限らず、開口５０の幅は、他の値であってもよい。ただし、開口５０の幅は、開口２７Ａの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、１９０Ｊ／ｍ²以上２２０Ｊ／ｍ²以下程度である。

次に、レジスト膜２７をマスクとして、ドライエッチングを行うことにより、図１７に示すように、層間膜２１、絶縁膜２２、２３及び２４を貫通し、絶縁膜２０に達する溝２８と、絶縁膜２２、２３及び２４を貫通し、層間膜２１内で終端する溝５１とを形成する。図１７の（Ａ）は、半導体装置の製造工程の上面図であり、図１７の（Ｂ）は、図１７の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

ドライエッチングは、例えば、ＣＯ、Ａｒ及びＣ₄Ｆ₈を含むガスを用いたプラズマによるエッチング処理であってもよい。溝２８の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図１７では、例として、溝２８の開口を円形状にしている。溝２８の開口径は、例えば、６０ｎｍ以上６７ｎｍ以下程度である。これに限らず、溝２８の開口径は、他の値であってもよい。溝５１の開口は、線形状である。溝５１の開口幅は、例えば、３３ｎｍ以上３８ｎｍ以下程度である。これに限らず、溝５１の開口幅は、他の値であってもよい。ただし、溝５１の開口幅は、溝２８の開口径よりも小さい値である。溝２８と比較して、溝５１は、層間膜２１の深さ方向に対して浅く形成されている。これは、溝２８の開口径と比較して、溝５１の開口幅が小さく、ドライエッチングが層間膜２１に対して進みにくいためである。溝２８の開口径を６０ｎｍ以上６７ｎｍ以下とし、溝５１の開口幅を３３ｎｍ以上３８ｎｍ以下とする場合、溝２８が絶縁膜２０に達した時点でエッチングを終了すると、溝５１は、層間膜２１の深さ方向に対して、１７５ｎｍ以上１８５ｎｍ以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜２１に対する溝５１の深さを変更することは可能である。

実施例２に係る半導体装置及びその製造方法では、溝５１の開口幅が、溝２８の開口径よりも小さくなるように設定することで、溝５１を形成するための層間膜２１に対するドライエッチングを進みにくくすることができる。溝２８が、層間膜２１を貫通し、絶縁膜２０に達した時点でドライエッチングを終了すると、溝５１は、層間膜２１を貫通せず、層間膜２１の内部で終端するため、溝５１は、層間膜２１の下方の下層配線３まで到達しない。そのため、下層配線３の配置を変更せずに、層間膜２１に溝５１を形成することができる。

なお、レジスト膜２５、絶縁膜２６及びレジスト膜２７は、溝２８及び５１を形成する際のドライエッチングにより除去される。レジスト膜２５が残存している場合、レジスト膜２５をアッシング（灰化処理）により除去してもよい。

半導体装置の製造工程の説明に戻る。層間膜２１に溝２８及び５１を形成した後、絶縁膜２４の上にレジスト膜３０を形成する。レジスト膜３０は、例えば、有機ポリマーであ
る。レジスト膜３０は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜３０を形成してもよい。レジスト膜３０の膜厚は、例えば、２５２ｎｍ以上３０８ｎｍ以下程度である。絶縁膜２４の上にレジスト膜３０を形成することにより、溝２８及び２９には、レジスト膜３０が埋め込まれる。

次に、実施例１の図５及び図６を用いて説明した工程と同様の工程を行った後、レジスト膜３２をマスクとして、ドライエッチングを行うことにより、レジスト膜３２のパターンをレジスト膜３０に転写する。次いで、パターンが転写されたレジスト膜３０をマスクとして、ドライエッチングを行うことにより、図１８に示すように、層間膜２１の内部で終端する配線溝３３及び３４を層間膜２１に形成する。図１８の（Ａ）は、半導体装置の製造工程の上面図であり、図１８の（Ｂ）は、図１８の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。

ここでは、配線溝３３及び３４の長手方向と溝５１の長手方向とが平行となるように、配線溝３３、３４及び溝５１が、層間膜２１に形成されている。図１８に示すように、複数の溝５１のうち一部の溝５１は、配線溝３３と配線溝３４との間に設けられている。

溝２８が設けられている位置に対して、配線溝３３を設ける位置を部分的に重ねている。溝２８を設ける位置と配線溝３３を設ける位置とを部分的に重ねることにより、溝２８と配線溝３３とが部分的に重複し、溝２８と配線溝３３とが導通する。図１８に示す例では、配線溝３３の幅は、溝２８の開口径よりも大きいが、配線溝３３の幅と溝２８の開口径とが一致していてもよいし、配線溝３３の幅は、溝２８の開口径よりも小さくてもよい。

図１８に示す例では、層間膜２１に対する溝５１の深さと、層間膜２１に対する配線溝３４の深さとを一致させている。そのため、配線溝３４が設けられた位置と重なる位置に元々存在していた溝５１は、配線溝３４に取り込まれて消滅する。例えば、層間膜２１に溝５１をランダムに形成する場合、溝５１が設けられた位置と配線溝３４が設けられた位置とが重なることがある。一方、配線溝３４が設けられている位置と重ならない位置に存在する溝５１は、そのまま存在することになる。ここでは、配線溝３４が設けられた位置と重なる位置に一部の溝５１を設けたが、配線溝３４が設けられた位置と重なる位置に溝５１を設けないようにしてもよい。

配線溝３３及び３４の形成後、レジスト膜３０をアッシング（灰化処理）により除去する。そして、ドライエッチングを行うことにより、図１９に示すように、溝２８の底に存在している絶縁膜２０を除去するとともに、絶縁膜２３及び２４を除去し、絶縁膜２２の上部を除去する。図１９の（Ａ）は、半導体装置の製造工程の上面図であり、図１９の（Ｂ）は、図１９の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工
程の断面図である。溝２８の下方の絶縁膜２０を除去することにより、金属配線３の上部が露出する。

溝２８の下方の絶縁膜２０を除去した後、図２０に示すように、バリアメタル４０を絶縁膜２２の表面、溝２８の表面、配線溝３３及び３４の表面に形成するとともに、溝５１の上方を覆うようにバリアメタル４０を形成する。図２０の（Ａ）は、半導体装置の製造工程の上面図であり、図２０の（Ｂ）は、図２０の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。バリアメタル４０は、例えば、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ等の金属膜である。バリアメタル４０は、例えば、スパッタリング、ＣＶＤ法又はＡＬＤ法で形成してもよい。これに限らず、他の方法で、バリアメタル４０を形成してもよい。バリアメタル４０の膜厚は、例えば、１８ｎｍ以上２２ｎｍ以下程度である。

バリアメタル４０は、溝２８、配線溝３３及び３４の側壁及び底面に形成されている。金属配線３の上方の絶縁膜２０が除去されることによって金属配線３の上部が露出したため、金属配線３とバリアメタル４０とが接触している。溝５１の開口幅は小さいため、バリアメタル４０の形成時のオーバーハングによって、溝５１の上方を覆うようにバリアメタル４０が形成される。そのため、図２１に示すように、溝５１の開口がバリアメタル４０によって塞がれ、バリアメタル４０が溝５１の内部まで入り込まなくなり、溝５１は、層間膜２１中にエアギャップ（空孔）として存在することになる。図２１は、溝５１の開口の周辺を拡大した半導体装置の断面図である。

バリアメタル４０の形成後、図２２に示すように、溝２８、配線溝３３及び３４に金属膜４１を埋め込むとともに、バリアメタル４０の上に金属膜４１を形成する。図２２の（Ａ）は、半導体装置の製造工程の上面図であり、図２２の（Ｂ）は、図２２の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。金属膜４１は、例えば、Ａｌ又はＣｕ等である。金属膜４１は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜４１を形成してもよい。金属膜４１の膜厚は、例えば、６３０ｎｍ以上７７０ｎｍ以下程度である。

図２３に示すように、溝５１の開口がバリアメタル４０によって塞がれているため、金属膜４１は溝５１に埋め込まれない。図２３は、溝５１の開口の周辺を拡大した半導体装置の断面図である。

金属膜４１の形成後、ＣＭＰ法により、図２４に示すように、金属膜４１の上部、絶縁膜２２上のバリアメタル４０及び絶縁膜２２を除去する。図２４の（Ａ）は、半導体装置の製造工程の上面図であり、図２４の（Ｂ）は、図２４の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装置の製造工程の断面図である。ＣＭＰ法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜４１に押し当てながら研磨パッド及び半導体基板５をそれぞれ回転させる。絶縁膜２２を除去する際、層間膜２１の表層部分を１５ｎｍ以上２５以下程度削るようにしてもよい。絶縁膜２２上のバリアメタル４０を除去することにより、バリアメタル４０によって塞がれていた溝５１の開口が露出する。金属膜４１の上部を除去することにより、溝２８にビアプラグ４２が形成され、配線溝３３に金属配線４３が形成され、配線溝３４に金属配線４４が形成される。

絶縁膜２２を除去した後、図２５に示すように、層間膜２１の上、バリアメタル４０の上、金属配線４３及び４４の上に絶縁膜４５を形成するとともに、溝５１の上方を覆うように絶縁膜４５を形成する。図２５の（Ａ）は、半導体装置の製造工程の上面図であり、図２５の（Ｂ）は、図２５の（Ａ）の点線Ｃで示した位置を矢印方向Ｄから見た半導体装
置の製造工程の断面図である。絶縁膜４５は、例えば、酸化シリコン（ＳｉＯ）である。絶縁膜４５は、例えば、段差被覆性の悪い条件でのプラズマＣＶＤ法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜４５を形成してもよい。絶縁膜４５の膜厚は、例えば、３０ｎｍ以上５０ｎｍ以下程度である。

段差被覆性の悪い条件で絶縁膜４５を形成することによって、溝５１の上方を覆うように絶縁膜４５が形成される。そのため、図２６に示すように、溝５１の開口が絶縁膜４５によって塞がれ、絶縁膜４５が溝５１の内部まで入り込まなくなり、溝５１は、層間膜２１中にエアギャップとして存在することになる。図２６は、溝５１の開口の周辺を拡大した半導体装置の断面図である。

実施例２に係る半導体装置及びその製造方法では、層間膜２１中にエアギャップ（空孔）として溝５１を形成することにより、半導体装置の配線間の容量を低減することができる。実施例２に係る半導体装置及びその製造方法では、層間膜２１に対する溝２８の形成と、層間膜２１に対する溝５１の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜２１中にエアギャップ（空孔）を存在させることが可能となる。

実施例２に係る半導体装置及びその製造方法では、金属配線４３及び４４を形成する工程の前に、層間膜２１に溝５１を形成する工程を行っている。そのため、層間膜２１に溝５１を形成する工程によって、金属配線４３及び４４にダメージを与える恐れが無い。例えば、金属配線４３及び４４を形成する工程の後に、層間膜２１に溝５１を形成する工程を行う場合、金属配線４３及び４４にダメージを与える可能性がある。

実施例２に係る半導体装置及びその製造方法では、レジスト膜２７に対する溝５１の開口パターンの露光と、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝３３と配線溝３４との間に溝５１を設ける場合であっても、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝３３と配線溝３４とが密ピッチであっても、レジスト膜３２に対する配線溝３３及び３４の配線パターンの露光工程に負荷がかからない。

実施例２では、レジスト膜２５及びレジスト膜２７を形成する例を示したが、これに限らず、レジスト膜２７を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜２１に溝２８及び５１を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜２５に開口パターンを露光し、レジスト膜２５をマスクとして、ドライエッチングを行うことにより、層間膜２１に溝２８及び５１を形成するようにしてもよい。

実施例１及び実施例２では、トランジスタ４を備える半導体装置及びその製造方法について説明したが、これに限らず、実施例１及び実施例２に係る半導体装置は、コンデンサやダイオード等の素子を備えていてもよい。すなわち、実施例１及び実施例２に係る半導体装置及びその製造方法は、コンデンサやダイオード等の素子を備える半導体装置及びその製造方法に適用してもよい。また、実施例１及び実施例２に係る半導体装置及びその製造方法は、多層配線の半導体装置及びその製造方法を含むものである。

以上の実施形態に関し、更に以下の付記を開示する。

(付記１)
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第１の溝及び前記絶縁膜の内部で終端する第２の溝を前記絶縁膜
に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第１の溝の表面及び前記配線溝の表面に第１の金属膜を形成するともに、前記第２の溝の上方を覆うように前記第１の金属膜を形成する工程と、
前記第１の溝及び前記配線溝に第２の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。

(付記２)
前記第２の溝の開口は、前記第１の溝の開口より小さく、前記第１の溝の形成及び前記第２の溝の形成は、同一のエッチング工程によって行われることを特徴とする付記１に記載の半導体装置の製造方法。

(付記３)
前記配線溝を前記絶縁膜に形成する工程は、前記第１の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第３の溝と、前記第１の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第４の溝とを前記絶縁膜に形成することを含み、
前記第１の金属膜を形成する工程は、前記第１の溝の表面、前記第３の溝の表面及び前記第４の溝の表面に前記第１の金属膜を形成するともに、前記第２の溝の上方を覆うように前記第１の金属膜を形成することを含み、
前記第２の金属膜を埋め込む工程は、前記第１の溝、前記第３の溝及び前記第４の溝に前記第２の金属膜を埋め込むことを含むことを特徴する付記１又は２に記載の半導体装置の製造方法。

(付記４)
前記第２の溝は、前記第３の溝と前記第４の溝との間に設けられていることを特徴とする付記３に記載の半導体装置の製造方法。

（付記５）
前記第２の溝が設けられた位置と、前記第４の溝が設けられた位置とが重なることを特徴とする付記３に記載の半導体装置の製造方法。

（付記６）
前記第１の溝及び前記第２の溝の下方には金属配線が形成されており、前記第１の金属膜と前記金属配線とが接触していることを特徴とする付記１から５の何れか一項に記載の半導体装置の製造方法。

（付記７）
前記第２の溝の開口は、点形状又は線形状であることを特徴とする付記１から６の何れか一項に記載の半導体装置の製造方法。

１下層層間膜
２、４０バリアメタル
３下層配線
４トランジスタ
５半導体基板
６素子分離膜
７ゲート絶縁膜
８ゲート電極
９サイドウォール膜
１０ソース・ドレイン領域
１１層間絶縁膜
１２コンタクトプラグ
１３キャップ膜
２０、２２、２３、２４、２６、３１、４５絶縁膜
２１層間膜
２５、２７、３０、３２レジスト膜
２７Ａ、２７Ｂ、３２Ａ、３２Ｂ、５０開口
２８、２９、５１溝
３３、３４配線溝
４１金属膜
４２ビアプラグ
４３、４４金属配線

Claims

基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第１の溝及び前記絶縁膜の内部で終端する第２の溝を前記絶縁膜に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第１の溝の表面及び前記配線溝の表面に第１の金属膜を形成するともに、前記第２の溝の上方を覆うように前記第１の金属膜を形成する工程と、
前記第１の溝及び前記配線溝に第２の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
前記第２の溝の開口は、前記第１の溝の開口より小さく、前記第１の溝の形成及び前記第２の溝の形成は、同一のエッチング工程によって行われることを特徴とする請求項１に記載の半導体装置の製造方法。
前記配線溝を前記絶縁膜に形成する工程は、前記第１の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第３の溝と、前記第１の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第４の溝とを前記絶縁膜に形成することを含み、
前記第１の金属膜を形成する工程は、前記第１の溝の表面、前記第３の溝の表面及び前記第４の溝の表面に前記第１の金属膜を形成するともに、前記第２の溝の上方を覆うように前記第１の金属膜を形成することを含み、
前記第２の金属膜を埋め込む工程は、前記第１の溝、前記第３の溝及び前記第４の溝に前記第２の金属膜を埋め込むことを含むことを特徴する請求項１又は２に記載の半導体装置の製造方法。
前記第２の溝は、前記第３の溝と前記第４の溝との間に設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
前記第１の溝及び前記第２の溝の下方には金属配線が形成されており、前記第１の金属膜と前記金属配線とが接触していることを特徴とする請求項１から４の何れか一項に記載の半導体装置の製造方法。