[go: up one dir, main page]

JP2015177006A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015177006A
JP2015177006A JP2014052124A JP2014052124A JP2015177006A JP 2015177006 A JP2015177006 A JP 2015177006A JP 2014052124 A JP2014052124 A JP 2014052124A JP 2014052124 A JP2014052124 A JP 2014052124A JP 2015177006 A JP2015177006 A JP 2015177006A
Authority
JP
Japan
Prior art keywords
layer
insulating film
wiring
semiconductor device
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014052124A
Other languages
English (en)
Inventor
坂田　敦子
Atsuko Sakata
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052124A priority Critical patent/JP2015177006A/ja
Priority to US14/643,440 priority patent/US20150262939A1/en
Publication of JP2015177006A publication Critical patent/JP2015177006A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】プラグと配線部とを備えた配線構造において、低抵抗な配線部を得る。
【解決手段】実施形態の半導体装置１は、絶縁膜４の表面部に設けられた配線部７と、前記絶縁膜に形成された凹部内に埋め込まれ前記配線部に接続されるプラグ６とを備えた配線構造を、タングステン及びモリブデンの少なくともいずれかを用いて形成してなる。前記配線部は、第１層８と第２層９とを含む積層構造とされ、前記第２層は前記第１層よりも弗素及び塩素の少なくともいずれかの濃度が高い。前記プラグは、前記配線部のうち前記第２層に連なって一体的に形成されている。
【選択図】図２

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置の配線構造においては、一般に、配線や層間をつなぐプラグに、低抵抗金属である銅（Ｃｕ）が主に用いられている。最先端の半導体装置においては、配線やプラグの更なる微細化が進められており、それにつれ、電子の平均自由行程が長いＣｕ等の金属材料を用いたものでは、抵抗の増大など性能の低下を招いてしまう。そこで、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法を用いて、平均自由行程の短いタングステン（Ｗ）でホール内を埋め込む方法が考えられている。例えばシリコン酸化膜（ＳｉＯ２）等の絶縁膜に、下層電極を取出すためのホールを形成し、ホールの内側面にチタン／窒化チタン（Ｔｉ／ＴｉＮ）膜からなる密着層を形成し、六フッ化タングステン（ＷＦ６）や六塩化タングステン（ＷＣｌ６）をソースとしたＣＶＤ法により、ホール内をＷで埋め込んでプラグを形成する。
上記したようなＣＶＤ法によりホール内をＷで埋め込む工程では、絶縁膜上にも、Ｗ層が堆積する。絶縁膜上に堆積したＷ層を、エッチング等によりパターニングすれば、上層の配線部を上記プラグと連続して形成することが可能となる。しかし、ソースとしてＷＦ６やＷＣｌ６を用いたＣＶＤ法は、ホールの埋め込みには、高カバレジを得ることができて有効であるが、形成された層に不純物としてのＦやＣｌが含まれる濃度が比較的高くなる。そのため、それらＦやＣｌが水と作用して腐食を誘因する反応を加速させて欠陥の発生等を招く虞があり、必ずしも低抵抗な配線を得られないという事情がある。
特開２０００−５８６４３号公報
本発明の実施形態は、プラグと配線部とを備えた配線構造において、低抵抗な配線部を得ることが可能な半導体装置及びその製造方法を提供する。
実施形態の半導体装置は、絶縁膜の表面部に設けられた配線部と、前記絶縁膜に形成された凹部内に埋め込まれ前記配線部に接続されるプラグとを備えた配線構造を、タングステン及びモリブデンの少なくともいずれかを用いて形成してなる半導体装置であって、前記配線部は、第１層と第２層とを含む積層構造とされ、前記第２層は前記第１層よりも弗素及び塩素の少なくともいずれかの濃度が高く、前記プラグは、前記配線部のうち前記第２層に連なって一体的に形成されているところに特徴を有する。
実施形態の半導体装置の製造方法は、絶縁膜の表面部に設けられた配線部と、前記絶縁膜に形成された凹部内に埋め込まれ前記配線部に接続されるプラグとを備えた配線構造を、タングステン及びモリブデンの少なくともいずれかを用いて形成してなる半導体装置を製造する方法であって、前記配線部を形成する工程は、前記絶縁膜の表面部に対し、弗素及び塩素を含まないソースを用いた化学気相成長法により第１層を形成する工程と、弗素及び塩素の少なくともいずれかを含んだソースを用いた化学気相成長法により第２層を形成する工程とを含み、前記第１層と第２層とが積層形態で形成されると共に、前記プラグは、前記第２層を形成する際に、前記第２層と連なって形成されるところに特徴を有する。
第１の実施形態における、半導体装置の製造工程を説明するための途中工程の一例を（ａ）、（ｂ）、（ｃ）の順に示す縦断面図 半導体装置の要部の断面構造の一例を示す縦断面図 第２の実施形態に係る半導体装置の要部の断面構造の一例を示す縦断面図 第３の実施形態に係る半導体装置の要部の断面構造の一例を示す縦断面図 第４の実施形態における、半導体装置の製造工程を説明するための途中工程の一例を（ａ）、（ｂ）、（ｃ）の順に示す縦断面図 半導体装置の要部の断面構造の一例を示す縦断面図
（第１の実施形態）
以下、第１の実施形態に係る半導体装置について、図１及び図２を参照して説明する。尚、以下に述べる各実施形態において、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。
図２は、本実施形態に係る半導体装置１の要部の断面構造の一例を模式的に示している。ここで、図示しない半導体素子が形成された半導体基板２上には、例えばシリコン酸化膜（ＳｉＯ２）からなる絶縁膜４が形成されている。この絶縁膜４には、半導体基板２に設けられた電極（又は下層配線）３上に位置して、凹部としてのホール５が形成されている。
前記ホール５内には、前記電極３と上層の配線部７とを接続するための、金属例えばタングステン（Ｗ）からなるプラグ６が形成されている。そして、前記絶縁膜４上には、配線部７が形成されている。本実施形態では、配線部７は、絶縁膜４上の第１層８と、その第１層８上に設けられた第２層９との二層構造とされている。これら第１層８及び第２層９は、共にＷからなる。このとき、前記第２層９は、前記プラグ６と一体的に（連続して）形成されている。
次の製造工程の説明でも述べるように、前記第１層８及び第２層９は、化学気相成長法（ＣＶＤ法）により形成されるものであるが、そのうち、第１層８は、ソースとして、弗素（Ｆ）及び塩素（Ｃｌ）を含まない、例えばＷのカルボニルソース（Ｗ（ＣＯ）６）を用いたＣＶＤ法により形成される。また、第２層９は、Ｆ又はＣｌを含んだソース、この場合六弗化タングステン（ＷＦ６）、或いは六塩化タングステン（ＷＣｌ６）を用いたＣＶＤ法により、前記プラグ６と一体的に形成されている。これにより、第１層８は、不純物としてのＦやＣｌが含まれる濃度が比較的低く、炭素（Ｃ）や酸素（Ｏ）の濃度が高い層とされ、第２層９は、不純物としてのＦやＣｌが含まれる濃度が比較的高い層とされている。
次に、本実施形態の半導体装置１の製造方法について、図１も参照しながら述べる。図１（ａ）〜図１（ｃ）は、上記構成を備える半導体装置１の製造の過程を順に示している。まず、図１（ａ）に示すように、半導体基板２上に絶縁膜４を所定厚みで形成し、その絶縁膜４に対し、マスクパターンを用いたエッチング等の周知の方法で、電極３上で開口するホール５を形成する。
次いで、図１（ｂ）に示すように、ＣＶＤ法により第１層８を形成する第１のＣＶＤ工程が実行される。この第１のＣＶＤ工程は、上記ホール５が形成された半導体基板２を、図示しないＣＶＤチャンバー内に配置し、所定のチャンバー内圧力及び温度の条件で、タングステンカルボニル（Ｗ（ＣＯ）６）と水素（Ｈ２）ガスとを用いたＣＶＤにより行われる。これにより、絶縁膜４上にＷが堆積され、所定の膜厚例えば５０ｎｍの成膜が行われる。
この場合、カルボニルソースを用いたＣＶＤでは、一般にカバレジを得ることが難しく、ホール５の開口部近傍にはＷがさほど堆積されない。そのため、ホール５の開口部を塞いでしまうことなく第１層８が成膜される一方、絶縁膜４の表面部ではＳｉＯ２との密着性の良い膜が得られる。これにより、バリアメタルを設けずに酸化膜（ＳｉＯ２）上に第１層８を直接成膜することができ、また、下地の影響を受けにくく、Ｗの大粒径化が可能となる。第１層８が成膜され後に、チャンバー内のガスはパージされる。尚、Ｗ（ＣＯ）６ガスに代えて、ＦやＣｌを含まない他の有機化合物ソースを用いても良い。
引続き、図１（ｃ）に示すように、ＣＶＤ法によりプラグ６及び第２層９を形成する第２のＣＶＤ工程が実行される。本実施形態では、バリアメタルが設けられていないことから、Ｗの初期核層をより形成しやすくするために、プラグ６及び第２層９の形成にあたって、まず、ホール５内及び第１層８表面に、下地としてシリコン（Ｓｉ）膜を薄く形成することが行われる。図示はしないが、このＳｉ膜の形成は、例えば、チャンバー内圧力を５０００〜１５０００Ｐａとし、Ｂ２Ｈ６ガスを１０００ｓｃｃｍの流量でチャンバー内に導入し、その後、パージを行わずに、ＳｉＨ４ガスを７００ｓｃｃｍの流量、及び、Ｈ２ガスを５００ｓｃｃｍの流量でチャンバー内に導入することにより行われる。
これにより、ホール５の内部及び第１層８表面に、例えば、厚みが０．１〜１０ｎｍ程度のＳｉ膜がコンフォーマルに成膜される。Ｓｉ膜の形成後は、チャンバー内のガスはパージされる。そして、ソースとしてＷＦ６ガスを用いたＣＶＤ法により、下地のＳｉ膜を用いて還元反応を行って、Ｗのホール５内埋め込み、及び第１層８上への堆積が行われる。
図示及び詳しい説明は省略するが、第２層９の成膜は、初期核層の生成及びその後のＷの堆積の２段階で行うことができる。初期核層の生成のステップでは、例えば、所定のチャンバー内圧力及び温度（２００〜５００℃）の条件で、チャンバー内へのＷＦ６ガスの導入、パージ、還元ガスであるＳｉＨ４ガスの導入、パージのサイクルを複数回繰返すことにより、Ｓｉ膜をＷＦ６ガスと反応させて、ホール５の内面等にＷの初期核層を高密度に形成する。この場合、初期核層を構成するＷの粒径は、数ｎｍ〜十数ｎｍであり、埋め込み性に優れると共に、下地として形成された薄いＳｉ膜がライナーのような機能を果たすことができるため、ホール５の内面に高カバレジの層を形成することができる。また、このような初期の層では、膜中におけるＦの含有が比較的少なく、ホール５の寸法によっては初期核層の生成時にホール５内の殆どを埋め込むことにより、引き続いてＷＦ６ガス及びＨ２ガスを用いて堆積されるＷを薄膜化して第２層９全体としてのＦ濃度を低減し、形成される配線の腐食に対する耐性を高めることができる。
尚、初期核層の成膜にあたって、ＷＦ６ガスとＳｉＨ４ガスの各ガスの導入及びパージのサイクルを繰返すのではなく、ＷＦ６ガスとＳｉＨ４ガスとをチャンバー内に同時に導入しても良く、これらは埋め込まれるホール５のパターンによって適宜選択すれば良い。また、これらの場合還元ガスとして、ＳｉＨ４ガスに代えてＢ２Ｈ６ガスを用いることもできる。
次のＷの堆積のステップでは、チャンバー内へのＷＦ６ガス及びＨ２ガスの導入により、初期核層上にＷが堆積される。これにより、ホール５内がＷで埋め込まれてプラグ６が形成されると共に、プラグ６の形成と同時に、そのプラグ６に連続するように、第１層８上に第２層９が積層形態で形成される。また、ＳｉＨ４ガス或いはＢ２Ｈ６ガスを還元ガスとして用いた初期核層の形成により微細なホール５を埋め込んで第２層９の形成を終了し、ＷＦ６ガス及びＨ２ガスを用いたＷの堆積を省略しても良い。このとき、第２層９の上面を構成することになる初期核層の結晶粒径が小さいため高い表面平坦性が確保され、リソグラフィにより配線パターンを形成する際等に有利となる。
この後、必要に応じて、第２層９の上面を、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）或いはエッチバックにより削る。そして、図２に示すように、絶縁膜４上の二層の金属層８，９に対して、周知のエッチング等の方法により不要部を除去して配線部７を形成するパターニング工程が行われる。この配線部７は、共にＷからなる第１層８と第２層９との積層構造（２層構造）を備えている。
以上のように構成された本実施形態の半導体装置１によれば、Ｆを含んだソース（ＷＦ６）又はＣｌを含んだソース（ＷＣｌ６）を用いたＣＶＤ法により、ホール５の良好な埋め込みが可能となり、高カバレジのプラグ６を形成することができる。このプラグ６は、不純物としてのＦ、Ｃｌの含まれる濃度が比較的高いものとなる。そして、そのプラグ６に接続された配線部７は、第１層８と第２層９との積層構造となるが、そのうち第１層８は、Ｆ、Ｃｌを含まないソース（Ｗ（ＣＯ）６）を用いたＣＶＤ法により、不純物として含まれるＦの濃度が低く、ＣやＯの濃度が比較的高いものとなる。
従って、本実施形態によれば、プラグ６と配線部７とを備えた配線構造において、ホール５の埋め込みを良好に行いながらも、低抵抗の配線部７を得ることができるという優れた効果を奏する。また、第２層９はＦ、Ｃｌを含んでいるので、第１層８に比べて雰囲気中の水等との作用による腐食が懸念されるが、逆に水との作用をＦ、Ｃｌを含む第２層９側に集中させ第２層９がいわば犠牲層となることにより、Ｆ、Ｃｌを含まない第１層８側では水の影響を低減してその耐腐食性を高めることで、低抵抗な配線を長期に渡って維持することができる。尚、後の熱処理によって層間での不純物の多少の熱拡散はあるが、不純物濃度の構造順は保持される。さらに、第１層８に引き続いて薄いＳｉ膜及びＦ、Ｃｌの濃度が比較的低い初期核層を形成しているので、第１層８へのＦ、Ｃｌの拡散は抑制され、第２層９側の腐食から第１層８を保護することができる。この場合、ＷＦ６ガス及びＨ２ガスを用いて形成される上方側のＦ、Ｃｌを多く含む膜に対して、Ｆ、Ｃｌを含まない第１層８との間に形成される初期核層は結晶粒径が小さく、また、層中のＳｉがＦ、Ｃｌのゲッタリングの作用を有することにより、第１層８の保護層となる。
（第２、第３の実施形態）
図３は、第２の実施形態に係る半導体装置１１の断面構造の一例を模式的に示している。この第２の実施形態の半導体装置１１が、上記第１の実施形態の半導体装置１と異なる点は、絶縁膜４のうちホール５の開口部分に、予めラウンド１２を設けるようにしたところにある。この場合、ラウンド１２は、ケミカルドライエッチング等により設けることができる。
この第２の実施形態においても、ＦやＣｌを含まないソースを（Ｗ（ＣＯ）６）を用いたＣＶＤ法により第１層８を設ける第１のＣＶＤ工程と、Ｆ又はＣｌを含んだソース（ＷＦ６或いはＷＣｌ６）を用いたＣＶＤ法により第２層９を設ける第２のＣＶＤ工程とが順に実行される。このとき、第１層８を設ける工程の実行により、第１層８の堆積によってホール５の上端部の開口部が狭くなる虞があるが、ホール５の開口部部分に予めラウンド１２を設ける構成としたので、第１層８がラウンド１２部分に堆積することによってホール５の開口が必要以上に狭くなることを防止できる。この結果、ホール５の開口を確保することができ、次の第２のＣＶＤ工程において、ホール５のより良好な埋め込みを行うことが可能となる。
図４は、第３の実施形態に係る半導体装置２１の断面構造の一例を模式的に示している。この第３の実施形態の半導体装置２１では、上記第１の実施形態の半導体装置１と異なる点は、絶縁膜４の表面及びホール５の内面に、密着層２２を形成するようにしたところにある。前記密着層２２は、例えば窒化チタン（ＴｉＮ）膜からなり、絶縁膜４にホール５を形成した後に、物理気相成長（ＰＶＤ:Physical Vapor Deposition）法、ＣＶＤ法、或いは原子層堆積（ＡＬＤ:Atomic Layer Deposition）法等の通常の方法を用いて形成することができる。密着層２２の形成後、上記第１の実施形態と同様に、第１のＣＶＤ工程及び第２のＣＶＤ工程が順に実行される。この場合、絶縁膜４上においては、その後のパターニング工程で、配線部７以外の部位で密着層２２は除去される。
このような第３の実施形態によれば、密着層２２を設けたことにより、絶縁膜４上に対する第１層８の密着性をより高めることができると共に、ホール５内におけるプラグ６の密着性をより高めることができる。また、この密着層２２は、不純物の拡散を抑制するバリアメタルとしての機能も果たす。
尚、密着層２２としては、ＴｉＮ膜に限らず、チタン／窒化チタン（Ｔｉ／ＴiＮ）膜などであっても良い。また、密着層２２としては、絶縁膜４の上面及びホール５内のうち開口部近傍のみに形成しても良い。更に、上記第２の実施形態のように、ホール５の開口部分にラウンド１２を設けた上で、密着層２２を設けるようにしても良い。
（第４の実施形態）
次に、図５及び図６を参照して、第４の実施形態について説明する。尚、上記第１の実施形態と同一部分については、同一符号を付すと共に詳しい説明を省略し、以下、第１の実施形態と相違する点について述べる。図６は、本実施形態に係る半導体装置３１の断面構造の一例を模式的に示している。この半導体装置３１にあっても、半導体基板２上に、例えばシリコン酸化膜（ＳｉＯ２）からなる絶縁膜４が形成され、絶縁膜４には、電極３上に位置して、ホール５が形成されている。
そして、絶縁膜４の表面の配線形成部分及びホール５の内面には、例えばＴｉＮ膜（或いはＴｉ／ＴiＮ膜など）からなる密着層３２が形成されている。前記ホール５の内部には、前記電極３と上層の配線部３４とを接続するための、金属例えばＷからなるプラグ３３が形成されており、前記絶縁膜４上には、配線部３４が形成されている。本実施形態では、配線部３４は、絶縁膜４（密着層３２）上の第２層３６と、その第２層３６上に設けられた第１層３５との積層構造とされている。これら第２層３６及び第１層３５は、共にＷからなり、前記第２層３６は、前記プラグ３３と一体的に（連続して）形成されている。
このとき、前記第２層３６及び第１層３５は、ＣＶＤ法により形成されるのであるが、そのうち、第２層３６は、Ｆ又はＣｌを含んだソース、この場合ＷＦ６（或いはＷＣｌ６）を用いたＣＶＤ法により、前記プラグ３３と一体的に形成されている。また、第１層３５は、ソースとして、ＦやＣｌを含まない、例えばＷのカルボニルソース（Ｗ（ＣＯ）６）を用いたＣＶＤ法により形成される。これにより、第１層３５は、不純物としてのＦやＣｌが含まれる濃度が比較的低く、ＣやＯの濃度が高い層とされ、第２層３６は、不純物としてのＦやＣｌが含まれる濃度が比較的高い層とされている。
図５は、上記構成を備える半導体装置３１の製造の過程（ホール５の形成後）を順に示している。本実施形態では、図５（ａ）に示すように、絶縁膜４の表面及びホール５の内面に、例えばＴｉＮ膜からなる密着層３２が、ＰＶＤ、ＣＶＤ、ＡＬＤ等の通常の方法により形成される。この後、ＣＶＤチャンバー内で、第１の実施形態と同様の２種類のソースを用いたＣＶＤ工程が、第１の実施形態とは逆の順で実行される。尚、前記ホール５の底部には、コンタクトをとるための、Ｔｉ／ＴｉＮ膜を設けても良いし、上記第１の実施形態と同様に、下地としてＳｉ膜を薄く形成するようにしても良い。
まず、図５（ｂ）に示すように、Ｆ又はＣｌを含んだホール５への埋め込み性の良いソース（ＷＦ６ガス或いはＷＣｌ６ガス）を用いたＣＶＤ法により、前記密着層３２の表面部にＷからなる第２層３６が形成されると共に、前記ホール５内に第２層３６に連なるプラグ３３が形成される。この場合、第２層３６の成膜は、Ｆによる下地層へのダメージの少ない、ＳｉＨ４やＢ２Ｈ６を還元ガスとして行われ、粒径が数ｎｍ〜十数ｎｍのＷの初期核層が成膜される。微細なホール５は、その膜でほぼ埋め込まれ、絶縁膜４の表面部上にはＷの薄い膜が成膜される。このような初期の層では、Ｆが比較的少ない膜が形成される。
次いで、図示はしないが、成膜された初期核層の配向や粒径の影響を上部の膜に与えないように分断するために、初期核層（第２層３６）の表面に、アモルファス層を形成する工程が実行される。このアモルファス層としては、例えば、上記初期核層の形成に用いられたＳｉＨ４ガスにより成膜されたアモルファスＳｉ層や、Ｂ２Ｈ６ガスにより成膜されたアモルファスＢ層等が有効である。尚、上記した初期核層では、ホール５内の埋め込みが不十分な場合には、その後ホール５内を埋め込むまで、ＷＦ６ガスとＨ２ガスとを用いて成膜を行う。この場合、更に同様のアモルファス層をもう一度形成しても良い。
引き続き、図５（ｃ）に示すように、前記第２層３６（アモルファス層）の表面部に対し、Ｆ、Ｃｌを含まないソース、例えばタングステンカルボニル（Ｗ（ＣＯ）６）及びＨ２ガスを用いたＣＶＤ法により第１層３５を形成する。Ｗ（ＣＯ）６ガスに代えて、ＦやＣｌを含まない他の有機化合物ソースを用いても良い。この場合、第１層３５は、アモルファス層により第２層３６と分断されていることにより、下地の影響を受けにくく、大粒径化（例えば１０〜２００ｎｍ）が可能となる。
この後、図６に示すように、絶縁膜４上の二層の金属層３６，３５に対して、周知のエッチング等の方法により不要部を除去して配線部３４をパターン形成するパターニング工程が行われる。この配線部３４は、共にＷからなる第２層３６と第１層３５との積層構造（２層構造）を備えている。尚、加熱工程を行ってもＦ、Ｃｌの拡散は少ないので、十分な熱処理を行って低抵抗な配線部３４を形成することが可能となる。
以上のように構成された本実施形態の半導体装置３１によれば、Ｆを含んだソース（ＷＦ６）又はＣｌを含んだソース（ＷＣｌ６）を用いたＣＶＤ法により、ホール５の良好な埋め込みが可能となり、高カバレジのプラグ３３を形成することができる。上記のように、このプラグ３３は、Ｆが比較的少ない膜として埋め込むことができる。そして、そのプラグ３３に接続された配線部３４は、第２層３６と第１層３５との積層構造となるが、そのうち第１層３５は、Ｆ、Ｃｌを含まないソース（Ｗ（ＣＯ）６）を用いたＣＶＤ法により、不純物として含まれるＦの濃度が低く、ＣやＯの濃度が比較的高いものとなる。
従って、本実施形態においても、プラグ３３と配線部３４とを備えた配線構造において、ホール５の埋め込みを良好に行いながらも、低抵抗の配線部３４を得ることができるという優れた効果を奏する。
（他の実施形態）
上記各実施形態では、プラグ及び配線を構成する金属としてＷを採用したが、Ｗに代えてモリブデン（Ｍｏ）を採用することもできる。この場合、Ｍｏの方が、Ｗよりも低融点再結晶化温度が低いため、大粒径化しやすく、微小粒を形成しにくい傾向があり、より低抵抗な配線部を得ることが可能となる。また、Ｍｏの方が、Ｗよりも粒界の整合が良い膜が得られやすく、良好な膜特性を得ることができる。第１層と第２層とで、材料を変えて、Ｗ、Ｍｏを混在させても良い。第２のＣＶＤ工程で用いるソースとしては、Ｃｌが含まれるものであっても良い。さらに、上記実施形態では、ホールとしてのビアホール或いはコンタクトホールの埋め込みに適用したが、ホール以外の溝部等の凹部への埋め込みであっても良い。
上述のように、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、１、１１、２１、３１は半導体装置、４は絶縁膜、５はホール（凹部）、６、３３はプラグ、７、３４は配線部、８、３５は第１層、９、３６は第２層、２２、３２は密着層を示す。

Claims (5)

  1. 絶縁膜の表面部に設けられた配線部と、前記絶縁膜に形成された凹部内に埋め込まれ前記配線部に接続されるプラグとを備えた配線構造を、タングステン及びモリブデンの少なくともいずれかを用いて形成してなる半導体装置であって、
    前記配線部は、第１層と第２層とを含む積層構造とされ、前記第２層は前記第１層よりも弗素及び塩素の少なくともいずれかの濃度が高く、
    前記プラグは、前記配線部のうち前記第２層に連なって一体的に形成されていることを特徴とする半導体装置。
  2. 前記絶縁膜の表面部に、前記第１層が設けられ、前記第１層上に前記第２層が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 絶縁膜の表面部に設けられた配線部と、前記絶縁膜に形成された凹部内に埋め込まれ前記配線部に接続されるプラグとを備えた配線構造を、タングステン及びモリブデンの少なくともいずれかを用いて形成してなる半導体装置を製造する方法であって、
    前記配線部を形成する工程は、前記絶縁膜の表面部に対し、弗素及び塩素を含まないソースを用いた化学気相成長法により第１層を形成する工程と、弗素及び塩素の少なくともいずれかを含んだソースを用いた化学気相成長法により第２層を形成する工程とを含み、前記第１層と第２層とが積層形態で形成されると共に、
    前記プラグは、前記第２層を形成する際に、前記第２層と連なって形成されることを特徴とする半導体装置の製造方法。
  4. 前記配線部を形成する工程は、
    前記凹部の形成された前記絶縁膜の表面部に、前記凹部の開口部を塞ぐことなく弗素及び塩素を含まないソースを用いた化学気相成長法により前記第１層を形成する工程と、
    弗素及び塩素の少なくともいずれかを含んだソースを用いた化学気相成長法により、前記第１層の表面部に前記第２層を形成すると共に、前記凹部内に前記第２層に連なるプラグを形成する工程と、
    前記絶縁膜の表面上の、前記第１層及び第２層の不要部を除去して配線をパターン形成する工程とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記配線部を形成する工程は、
    前記凹部の形成された前記絶縁膜の表面部に、密着層を形成する工程と、
    弗素及び塩素の少なくともいずれかを含んだソースを用いた化学気相成長法により、前記密着層の表面部に前記第２層を形成すると共に、前記凹部内に前記第２層に連なるプラグを形成する工程と、
    前記第２層の表面部に対し、弗素及び塩素を含まないソースを用いた化学気相成長法により前記第１層を形成する工程と、
    前記絶縁膜の表面上の、前記密着層並びに第２層及び第１層の不要部を除去して配線をパターン形成する工程とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
JP2014052124A 2014-03-14 2014-03-14 半導体装置及びその製造方法 Abandoned JP2015177006A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014052124A JP2015177006A (ja) 2014-03-14 2014-03-14 半導体装置及びその製造方法
US14/643,440 US20150262939A1 (en) 2014-03-14 2015-03-10 Semiconductor Device and Method Of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052124A JP2015177006A (ja) 2014-03-14 2014-03-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015177006A true JP2015177006A (ja) 2015-10-05

Family

ID=54069705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052124A Abandoned JP2015177006A (ja) 2014-03-14 2014-03-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20150262939A1 (ja)
JP (1) JP2015177006A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020029616A (ja) * 2018-08-20 2020-02-27 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
US11990417B2 (en) 2021-08-16 2024-05-21 Kioxia Corporation Semiconductor memory device with different fluorine concentrations in sub conductive layers
EP4468840A1 (en) * 2023-05-24 2024-11-27 Samsung Electronics Co., Ltd. Semiconductor memory device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
WO2019213604A1 (en) 2018-05-03 2019-11-07 Lam Research Corporation Method of depositing tungsten and other metals in 3d nand structures
CN109065495B (zh) * 2018-07-13 2020-10-09 上海华力微电子有限公司 钨填充凹槽结构中形成不含氟钨金属层的方法
WO2020023790A1 (en) * 2018-07-26 2020-01-30 Lam Research Corporation Deposition of pure metal films
KR20210081436A (ko) 2018-11-19 2021-07-01 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
KR20210144776A (ko) * 2019-03-28 2021-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
WO2021046058A1 (en) 2019-09-03 2021-03-11 Lam Research Corporation Molybdenum deposition
CN114667600A (zh) 2019-10-15 2022-06-24 朗姆研究公司 钼填充
JP2023550331A (ja) * 2020-11-19 2023-12-01 ラム リサーチ コーポレーション 低抵抗率コンタクト及びインターコネクト
US20230008315A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Features of Semiconductor Devices and Methods of Forming the Same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020029616A (ja) * 2018-08-20 2020-02-27 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
JP7422971B2 (ja) 2018-08-20 2024-01-29 エーエスエム・アイピー・ホールディング・ベー・フェー 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
US11990417B2 (en) 2021-08-16 2024-05-21 Kioxia Corporation Semiconductor memory device with different fluorine concentrations in sub conductive layers
EP4468840A1 (en) * 2023-05-24 2024-11-27 Samsung Electronics Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
US20150262939A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP2015177006A (ja) 半導体装置及びその製造方法
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
TWI569313B (zh) 半導體裝置之製造方法
JP5637795B2 (ja) 装置
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
JP7137927B2 (ja) 半導体装置の製造方法
JP2012209287A (ja) 半導体装置および半導体装置の製造方法
US20170162511A1 (en) Dielectric/metal barrier integration to prevent copper diffusion
US10923423B2 (en) Interconnect structure for semiconductor devices
TW201929059A (zh) 用於可控制的金屬以及阻障物-襯墊凹部的方法
JP2019153694A (ja) 半導体装置およびその製造方法
TWI403235B (zh) 埋藏式電路結構之製作方法
JP2016174039A (ja) 半導体装置及び半導体装置の製造方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
JP2011029554A (ja) 半導体装置の製造方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP5917603B2 (ja) 半導体装置およびその製造方法
CN108231659B (zh) 互连结构及其制造方法
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
CN119340272A (zh) 半导体器件和形成半导体器件的方法
KR100753420B1 (ko) 반도체 소자의 제조방법
KR20090069494A (ko) 반도체 소자의 금속 제조 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160516