[go: up one dir, main page]

JP5637795B2 - 装置 - Google Patents

装置 Download PDF

Info

Publication number
JP5637795B2
JP5637795B2 JP2010226017A JP2010226017A JP5637795B2 JP 5637795 B2 JP5637795 B2 JP 5637795B2 JP 2010226017 A JP2010226017 A JP 2010226017A JP 2010226017 A JP2010226017 A JP 2010226017A JP 5637795 B2 JP5637795 B2 JP 5637795B2
Authority
JP
Japan
Prior art keywords
layer
damascene wiring
recess
wiring
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010226017A
Other languages
English (en)
Other versions
JP2012080014A (ja
Inventor
和田　真
真 和田
雄一 山崎
雄一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010226017A priority Critical patent/JP5637795B2/ja
Priority to TW100132869A priority patent/TWI501299B/zh
Priority to KR1020110092992A priority patent/KR101311032B1/ko
Priority to US13/233,312 priority patent/US8410608B2/en
Publication of JP2012080014A publication Critical patent/JP2012080014A/ja
Application granted granted Critical
Publication of JP5637795B2 publication Critical patent/JP5637795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

実施形態は、装置に関する。
装置の配線構造の一つとしてダマシン配線構造(damascene wiring structure)が知られている。この構造の問題点は、微細化により配線中にボイド(void)が発生することにある。ボイドが形成された部分では、配線が薄くなるため、それが、配線抵抗の上昇、ストレスマイグレーション及びエレクトロマイグレーションによる信頼性の低下、ジュール熱の発生による断線などの問題を引き起こし、配線の信頼性を低下させる。
Byung Jin Kang et al; Monolayer graphene growth on sputtered thin film platinum, J.Appl.Phys.106, 104309(2009).
実施形態は、ボイドが存在しても高い信頼性を確保可能な配線構造を提案する。
実施形態によれば、装置は、第１の溝を有する絶縁層と、前記第１の溝内に形成され、第１の領域における上部に凹部を有する銅を含む第１のダマシン配線層と、前記第１のダマシン配線層の前記凹部の内面上に形成される少なくとも１つのグラフェンシートとを備え、前記第１のダマシン配線層と前記少なくとも１つのグラフェンシートとで複合配線を構成する。
第１の実施形態の装置を示す斜視図。 図１のＩＩ−ＩＩ線に沿う断面図。 図１のＩＩＩ−ＩＩＩ線に沿う断面図。 グラフェン層の構造を示す図。 銅ダマシン配線層の凹部上のコンタクトプラグを示す図。 第２の実施形態の装置を示す斜視図。 図６のＶＩＩ−ＶＩＩ線に沿う断面図。 図６のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。 第２の実施形態の装置を示す斜視図。 図９のＸ−Ｘ線に沿う断面図。 図９のＸＩ−ＸＩ線に沿う断面図。 コンタクトプラグとグラフェン層との接触状態を示す図。 第３の実施形態の装置を示す斜視図。 図１３のＸＩＶ−ＸＩＶ線に沿う断面図。 図１３のＸＶ−ＸＶ線に沿う断面図。 第４の実施形態の装置を示す断面図。 第５の実施形態の装置を示す断面図。 第５の実施形態の装置を示す断面図。 第５の実施形態の装置を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 製造方法の例を示す断面図。 ＮＡＮＤフラッシュメモリへの適用例を示す図。
以下、図面を参照しながら実施形態を説明する。
実施形態に係わる装置は、ボイドを有する配線構造。そのような配線構造としては、ダマシン配線構造がある。ダマシン配線構造では、配線溝に導電材料を埋め込んで配線層を形成するため、微細化により配線溝の幅が狭くなると、配線溝の間口で導電材料がピンチオフ（Pinch-off）し、ボイドが形成される。
そこで、実施形態では、ボイドの内面を、安定かつ低抵抗なグラフェン(Graphene)層で被覆し、ボイドが形成された部分の電子伝導をグラフェン層によって担うことにより、ボイドに起因する配線抵抗の上昇、ストレスマイグレーション及びエレクトロマイグレーションによる信頼性の低下、ジュール熱の発生による断線などの問題を解消し、高い信頼性を確保する。
また、グラフェン層は、所定の触媒上に形成される。実施形態では、この触媒として銅（Ｃｕ）又は銅合金を使用可能である点を提案する。銅又は銅合金は、上述のダマシン配線構造の材料として使用されるため、銅／銅合金とグラフェン層とからなる複合配線を形成するには好ましい。
さらに、グラフェン層は、触媒上に形成される１つ又はそれ以上のグラフェンシートから構成される。グラフェンシートとは、量子化伝導（Ballistic伝導）を担う基本単位のことであり、１つのグラフェンシート内では非常に低抵抗であるという特徴を有する。
以下の実施形態において、グラフェン層と言ったときは、１つ又はそれ以上のグラフェンシートを備えているものとする。
図１は、第１の実施形態に係わる装置を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
図２は、ダマシン配線構造内のボイドが形成される領域を示し、図３は、ダマシン配線構造内の正常な領域（ボイドが形成されない領域）を示している。このように、１つの配線内において、ボイドが形成される領域とボイドが形成されない領域が発生するのは、配線が細くかつ長くなることにより、配線幅のゆらぎが発生するためである。即ち、配線幅の狭い領域では、ボイドが発生し易くなる。また、配線の端部では、先細りが発生するため、配線の端部においてもボイドが発生し易い。
ここで、本実施の形態を含めた以下の全ての説明において、このようなボイドを含む穴のことを凹部と称することにする。これは、以下の全ての実施形態が、ボイドの他、ウィスカー（whisker）状の溝などにも適用可能であるためである。
半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子は、絶縁層（例えば、酸化シリコンなど）１１により覆われる。絶縁層１１上には、エッチングストッパとしての絶縁層（例えば、窒化シリコン）１２が形成される。
絶縁層１２上には、配線溝１０を有する絶縁層１３が形成される。配線溝１０内には、その内面上を覆うバリアメタル層１４が形成され、バリアメタル層１４上には、上部に凹部１６を有する銅又は銅合金からなる配線層（以下、銅ダマシン配線層）１５が形成される。
バリアメタル層１４は、銅ダマシン配線層１５を構成する元素の拡散を防止する機能を有する材料、例えば、Ｔａ、Ｔｉなどから構成される。
銅ダマシン配線層１５は、配線溝１０の幅が狭くなることによりそれを完全に配線溝１０内に埋め込むことが難しくなってきている。例えば、フラッシュメモリなどの不揮発性半導体メモリでは、配線溝１０の幅は、１０ｎｍ又はそれよりも小さくなることもある。
銅ダマシン配線層１５は、例えば、まず、スパッタ法により銅シード(Cu-seed)層を配線溝１０内に堆積し、この銅シード層を銅メッキ液に浸し、銅シード層上に銅メッキを施すことにより形成される。しかし、配線溝１０の幅が狭くなることにより、銅シード層を形成するスパッタリングにおいて、銅シード層が配線溝１０の間口を塞いでしまったり、その間口が非常に小さくなったりする。
この場合、銅メッキ液は、その閉じたボイド内に十分に入ることができないため、ボイド内に銅メッキ層を十分な厚さで形成することができない。結果として、この後、例えば、ＣＭＰ（chemical mechanical etching）により、銅シード層及び銅メッキ層からなる銅ダマシン配線層１５を配線溝１０内に形成すると、銅ダマシン配線層１５の上部には、凹部１６が形成されることになる。
そこで、本実施形態では、銅ダマシン配線層１５の凹部１６の内面上に、安定かつ低抵抗なグラフェン層１７を被覆する。即ち、凹部１６が形成された部分の電子伝導をグラフェン層１７によって担うことにより、凹部１６に起因する配線抵抗の上昇、ストレスマイグレーション及びエレクトロマイグレーションによる信頼性の低下、ジュール熱の発生による断線などの問題を解消し、高い信頼性を確保する。
また、グラフェン層１７は、銅ダマシン配線層１５を触媒として成長させることが可能である。従って、銅又は銅合金からなる銅ダマシン配線層１５とグラフェン層１７とからなる複合配線を容易に形成することができる。
ここで、グラフェン層１７は、図４に示すように、１つ又はそれ以上のグラフェンシート１７−１，１７−２，…１７−ｎから構成される。グラフェンシート１７−１，１７−２，…１７−ｎは、既に述べたように、量子化伝導（電子伝導）を担う基本単位となり、非常に薄く（０．３４ｎｍ程度）、かつ、低抵抗である。即ち、本実施形態では、グラフェン層１７は、少なくとも１つのグラフェンシートから構成されていればよい。
グラフェン層１７は、銅ダマシン配線層１５を触媒として成長するため、凹部１６以外の銅ダマシン配線層１５上にも形成される。グラフェン層１７を構成する少なくとも１つのグラフェンシートは、凹部１６内の銅ダマシン配線層１５上から凹部１６外の銅ダマシン配線層１５まで連続している。
コンタクトプラグ１８は、半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子と銅ダマシン配線層１５とを接続する。
第１の実施形態によれば、銅ダマシン配線層１５の凹部１６の内面を被服するグラフェン層１７を形成することにより、凹部１６における配線抵抗の上昇を抑制することができる。また、グラフェン層１７が電子伝導パスとなることにより、凹部１６での電流密度の上昇を低減でき、エレクトロマイグレーションの抑制と、ジュール熱による断線不良の防止とを実現できる。さらに、グラフェン層１７は、それ自体の電流密度耐性が非常に高いため、グラフェン層１７を、凹部１６内から凹部１６外へ延びる連続した配線層（電子伝導経路）として利用することにより、更なる電流密度耐性の向上が可能である。
また、銅又は銅合金は、応力変形し易く、特に、銅ダマシン配線層１５の凹部１６において、銅ダマシン配線層１５のストレスマイグレーション耐性が低下する。本実施形態によれば、凹部１６の内面を、高い弾性率を持ち、安定した構造を有するグラフェン層で被覆するので、凹部１６におけるストレスマイグレーション不良を防止できる。
グラフェン層１７は、凹部１６以外の銅ダマシン配線層１５上にも形成される。グラフェン層１７は、凹部１６内から凹部１６外へ連続して延びるため、グラフェン層１７を、銅ダマシン配線層１５と同様に、配線層（電子伝導経路）として利用することにより、銅ダマシン配線層１５よりも配線抵抗を低減することができる。
凹部１６以外において、銅ダマシン配線層１５上にグラフェン層１７が形成されることは、銅ダマシン配線層１５の上面（銅ダマシン配線層と絶縁層との界面）において生じるエレクトロマイグレーションを防止するのに効果的である。グラフェン層１７は、耐熱性及び機械的強度が非常に高く、安定な材料であるからである。
また、グラフェン層１７は、銅ダマシン配線層１５の上面及び凹部１６の内面の全体を覆うため、銅ダマシン配線層１５の酸化を防止する保護層としても機能する。
図５は、銅ダマシン配線層とこれに接続されるコンタクトプラグを示している。
図１乃至図３の装置において、凹部１６上にコンタクトプラグ２２が接続されるとき、二つの問題が発生する。
一つは、同図（ａ）左側に示すように、凹部１６上にエッチングストッパとしての絶縁層１９及び層間絶縁層２０を形成し、これらにコンタクトホール２１を形成するときに、凹部１６の底面に存在するグラフェン層１７が除去されてしまう、という問題である。
これは、絶縁層１９及び層間絶縁層２０を形成するときに、凹部１６が空洞（cavity）として残ってしまうことに起因し、コンタクトホール２１を形成するためのエッチング（ＲＩＥ）において、この空洞を介してグラフェン層１７が除去される。この場合、銅ダマシン配線層１５の凹部１６の内面を覆うグラフェン層１７が少なくなることから、上述の第１の実施形態による効果が十分に得られなくなる可能性もある。
もう一つは、同図（ａ）右側に示すように、仮にこのエッチングによりグラフェン層１７が除去されなかったとしても、コンタクトホール２１の底部には、銅ダマシン配線層１５の凹部（空洞）１６が残っているため、この後、コンタクトプラグ２２を形成すると、新たな空洞(cavity)２３が形成される、という問題である。
この空洞２３は、コンタクトプラグ２２の埋め込み不良の原因となり、銅ダマシン配線層１５とコンタクトプラグ２２との間のコンタクト抵抗の増加や、両者の断線不良などを引き起こす可能性がある。
そこで、第２の実施形態では、同図（ｂ）に示すように、銅ダマシン配線層１５上にこれに接続されるコンタクトプラグ２２が形成されるときは、銅ダマシン配線層１５の凹部を、絶縁層２４により満たす構造を提案する。
凹部を絶縁層２４により埋め込んでしまえば、グラフェン層１７は、この絶縁層２４により保護されるため、コンタクトホールを形成するときのエッチングにおいてグラフェン層１７が除去されることはない。また、コンタクトホール２１の底部には、銅ダマシン配線層１５の凹部（空洞）が存在しないため、この後、コンタクトプラグ２２を形成するときに、新たな空洞(cavity)が形成されることもない。
このため、コンタクトプラグ２２の埋め込み不良が発生することがなく、銅ダマシン配線層１５とコンタクトプラグ２２との間のコンタクト抵抗の増加や、両者の断線不良などの問題は発生しない。
但し、この場合、コンタクトプラグ２２は、グラフェン層１７を構成する少なくとも１つのグラフェンシートのシート面内方向の端部に接触していることが必要である。なぜなら、グラフェンシートのシート面内方向の端部は、量子化伝導（電子伝導）の起点又は終点となるからである。
コンタクトプラグ２２をグラフェン層１７に必ず接触させるためには、例えば、コンタクトプラグ２２の下端の幅Ｗ１を、配線溝の上端の幅Ｗ２と同じ又はそれよりも大きくすればよい。また、コンタクトプラグ２２の下端の幅Ｗ１が配線溝の上端の幅Ｗ２よりも小さいときであっても、コンタクトプラグ２２がグラフェン層１７に接触していれば、本実施形態の効果を得ることができる。
また、コンタクトプラグ２２がグラフェン層１７に接触していれば、コンタクトプラグ２２は、それ以外、例えば、バリアメタル層１４、銅ダマシン配線層１５、絶縁層２４などに同時に接触していてもよい。
尚、絶縁層２４は、銅ダマシン配線層１５の凹部を満たすことができる埋め込み性の良い材料であれば、エッチングストッパとしての絶縁層１９と兼用してもよい。この場合、エッチングストッパとしての絶縁層１９が、絶縁層２４として銅ダマシン配線層の凹部内に満たされる。
また、絶縁層２４を構成する材料は、層間絶縁層２０を構成する材料と同じであっても、異なっていてもよい。例えば、絶縁層２４は、ＳｉＮ、ＳｉＣＮ、ＳｉＯＮなどから構成でき、層間絶縁層２０は、ＴＥＯＳなどから構成できる。
図６は、第２の実施形態に係わる装置を示している。図７は、図６のＶＩＩ−ＶＩＩ線に沿う断面図、図８は、図６のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。
図７は、ダマシン配線構造内のボイドが形成される領域を示し、図８は、ダマシン配線構造内の正常な領域（ボイドが形成されない領域）を示している。
半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子は、絶縁層（例えば、酸化シリコンなど）１１により覆われる。絶縁層１１上には、エッチングストッパとしての絶縁層（例えば、窒化シリコン）１２が形成される。
絶縁層１２上には、配線溝１０を有する絶縁層１３が形成される。配線溝１０内には、その内面上を覆うバリアメタル層１４が形成され、バリアメタル層１４上には、上部に凹部１６を有する銅又は銅合金からなる配線層（以下、銅ダマシン配線層）１５が形成される。
バリアメタル層１４は、銅ダマシン配線層１５を構成する元素の拡散を防止する機能を有する材料、例えば、Ｔａ、Ｔｉなどから構成される。また、銅ダマシン配線層１５は、その上部に凹部１６を有する。
そこで、本実施形態では、銅ダマシン配線層１５の凹部１６の内面上に、安定かつ低抵抗なグラフェン層１７を被覆する。即ち、凹部１６が形成された部分の電子伝導をグラフェン層１７によって担うことにより、凹部１６に起因する配線抵抗の上昇、ストレスマイグレーション及びエレクトロマイグレーションによる信頼性の低下、ジュール熱の発生による断線などの問題を解消し、高い信頼性を確保する。
また、グラフェン層１７は、銅ダマシン配線層１５の凹部１６を満たしていないため、グラフェン層１７上に、凹部１６を満たす絶縁層１９を形成する。本実施形態では、絶縁層１９は、エッチングストッパとしての機能も有する。
グラフェン層１７は、銅ダマシン配線層１５を触媒として成長するため、凹部１６以外の銅ダマシン配線層１５上にも形成される。グラフェン層１７を構成する少なくとも１つのグラフェンシートは、凹部１６内の銅ダマシン配線層１５上から凹部１６外の銅ダマシン配線層１５まで連続している。
コンタクトプラグ１８は、半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子と銅ダマシン配線層１５とを接続する。
図９は、図６の装置にコンタクトプラグを追加した構造を示している。図１０は、図９のＸ−Ｘ線に沿う断面図、図１１は、図９のＸＩ−ＸＩ線に沿う断面図である。
図１０は、図７に対応し、ダマシン配線構造内のボイドが形成される領域を示している。また、図１１は、図８に対応し、ダマシン配線構造内の正常な領域（ボイドが形成されない領域）を示している。
凹部を埋め込む絶縁層１９上には、層間絶縁層２０が形成される。層間絶縁層２０及び絶縁層１９には、コンタクトホール２１が形成され、コンタクトホール２１内にコンタクトプラグ２２が形成される。
ここで、重要な点は、コンタクトプラグ２２は、グラフェン層１７を構成する少なくとも１つのグラフェンシートのシート面内方向の端部に接触していることにある。
例えば、銅ダマシン配線層１５の凹部上においては、図１０から明らかなように、コンタクトプラグ２２は、凹部内のグラフェン層１７を構成する少なくとも１つのグラフェンシートのシート面内方向の端部に接触する。
図１０の領域Ａを詳細に示すと、図１２に示すようになる。グラフェン層１７は、例えば、１〜１０層程度のグラフェンシートから構成され、コンタクトプラグ２２は、グラフェンシートのシート面内方向の端部に接触する。
また、凹部以外の銅ダマシン配線層１５上においては、図１１から明らかなように、コンタクトプラグ２２は、銅ダマシン配線層１５上のグラフェン層１７を構成する少なくとも１つのグラフェンシートのシート面内方向の端部に接触する。
図１１の領域Ｂを詳細に示すと、図１２に示すようになる。グラフェン層１７を貫通するようにコンタクトホールを形成することにより、コンタクトプラグ２２は、グラフェンシートのシート面内方向の端部に接触する。
第２の実施形態によれば、第１の実施形態による効果に加え、以下の効果を得ることができる。
銅ダマシン配線層１５の凹部は、絶縁層１９により埋め込まれている。このため、グラフェン層１７は、絶縁層１９により保護されるため、コンタクトホールを形成するときのエッチングにおいてグラフェン層１７が除去されることはない。
また、コンタクトホール２１の底部には、銅ダマシン配線層１５の凹部（空洞）が存在しないため、この後、コンタクトプラグ２２を形成するときに、新たな空洞(cavity)が形成されることもない。
従って、コンタクトプラグ２２の埋め込み不良が発生することがなく、銅ダマシン配線層１５とコンタクトプラグ２２との間のコンタクト抵抗の増加や、両者の断線不良などの問題も発生しない。
図１３は、第３の実施形態に係わる装置を示している。図１４は、図１３のＸＩＶ−ＸＩＶ線に沿う断面図、図１５は、図１３のＸＶ−ＸＶ線に沿う断面図である。
図１４は、ダマシン配線構造内のボイドが形成される領域を示し、図１５は、ダマシン配線構造内の正常な領域（ボイドが形成されない領域）を示している。
第２の実施形態では、グラフェン層１７により銅ダマシン配線層１５の凹部が完全に満たされないため、グラフェン層１７上に、銅ダマシン配線層１５の凹部を完全に満たす埋め込み性の良好な絶縁層１９，２４を形成した。これに対し、本実施形態は、グラフェン層１７により銅ダマシン配線層１５の凹部を完全に満たし、第２の実施形態と同じ効果を得る構造について提案する。
半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子は、絶縁層（例えば、酸化シリコンなど）１１により覆われる。絶縁層１１上には、エッチングストッパとしての絶縁層（例えば、窒化シリコン）１２が形成される。
絶縁層１２上には、配線溝１０を有する絶縁層１３が形成される。配線溝１０内には、その内面上を覆うバリアメタル層１４が形成され、バリアメタル層１４上には、上部に凹部１６を有する銅又は銅合金からなる配線層（以下、銅ダマシン配線層）１５が形成される。
バリアメタル層１４は、銅ダマシン配線層１５を構成する元素の拡散を防止する機能を有する材料、例えば、Ｔａ、Ｔｉなどから構成される。また、銅ダマシン配線層１５は、その上部に凹部１６を有する。
そこで、本実施形態では、銅ダマシン配線層１５の凹部１６の内面上に、安定かつ低抵抗なグラフェン層１７を被覆する。即ち、凹部１６が形成された部分の電子伝導をグラフェン層１７によって担うことにより、凹部１６に起因する配線抵抗の上昇、ストレスマイグレーション及びエレクトロマイグレーションによる信頼性の低下、ジュール熱の発生による断線などの問題を解消し、高い信頼性を確保する。
また、グラフェン層１７は、銅ダマシン配線層１５の凹部１６を完全に満たしているため、銅ダマシン配線層１５上にコンタクトホールを形成するときのエッチングにおいて凹部１６内のグラフェン層１７が除去されることはない。また、銅ダマシン配線層１５の凹部（空洞）が存在しないため、この後、コンタクトプラグを形成するときに、新たな空洞(cavity)が形成されることもない。
グラフェン層１７は、銅ダマシン配線層１５を触媒として成長するため、凹部１６以外の銅ダマシン配線層１５上にも形成される。グラフェン層１７を構成する少なくとも１つのグラフェンシートは、凹部１６内の銅ダマシン配線層１５上から凹部１６外の銅ダマシン配線層１５まで連続している。
コンタクトプラグ１８は、半導体基板上に形成されるトランジスタやキャパシタなどの半導体素子と銅ダマシン配線層１５とを接続する。
第３の実施形態によれば、グラフェン層１７は、銅ダマシン配線層１５の凹部１６を完全に満たしているため、第２の実施形態と同様に、銅ダマシン配線層１５上にコンタクトホールを形成するときのエッチング時に凹部１６内のグラフェン層１７が除去されることはない。また、銅ダマシン配線層１５の凹部（空洞）が存在しないため、この後、コンタクトプラグを形成するときに、新たな空洞が形成されることもない。
従って、コンタクトプラグの埋め込み不良が発生することがなく、銅ダマシン配線層１５とそれに接続されるコンタクトプラグとの間のコンタクト抵抗の増加や、両者の断線不良などの問題も発生しない。
第３の実施形態は、第１又は第２の実施形態と組み合わせて使用することも可能である。微細化された装置に使用される配線層は、細くかつ長くなり、その配線幅は、ゆらぎによって変化する。これによって、配線層に形成される凹部のサイズもまちまちとなる。また、装置に使用される配線層には、幅の広いものや、幅の狭いものなど、様々な種類が存在する。これによっても、配線層に形成される凹部のサイズは、まちまちとなる。従って、小さなサイズの凹部は、グラフェン層により満たされ、大きなサイズの凹部は、グラフェン層のみによっては満たされない、といった構造もあり得る。
このような構造でも、本実施形態の基本効果（第１の実施形態による効果）は得ることができるため、有効といえる。但し、グラフェン層を構成するグラフェンシートの数を制御することにより、凹部のサイズによらず、全ての凹部をグラフェン層で満たすことは可能である。
図１６は、第４の実施形態に係わる装置を示している。
装置（ＬＳＩ）が微細化され、配線幅がさらに狭くなると、同図（ａ）に示すように、銅ダマシン配線層１５は、バリアメタル層１４の一部を被覆しなくなることがある。このような状態が発生すると、グラフェン層を銅ダマシン配線層１５の凹部１６の内面全体に形成することが難しくなる。なぜなら、グラフェン層は、銅ダマシン配線層１５を触媒として成長するためである。
そこで、第４の実施形態では、バリアメタル層１４をグラフェン層の触媒となり得る材料から構成する。但し、バリアメタル層１４は、銅ダマシン配線層１５を構成する元素の拡散を防止するという機能を有してなければならない。
銅ダマシン配線層（銅又は銅合金）１５を構成する元素の拡散を防止し、かつ、グラフェン層の触媒となり得る材料として、本実施形態ではコバルト（Ｃｏ）又はその合金を提案する。即ち、バリアメタル層１４は、コバルトを含む。
このような構造によれば、銅ダマシン配線層１５が凹部１６内においてバリアメタル層１４の一部を被覆しなくても、コバルトを含むバリアメタル層１４と銅ダマシン配線層１５とがグラフェン層の触媒となるため、同図（ｂ）に示すように、グラフェン層１７は、銅ダマシン配線層１５の凹部１６の内面全体に形成することができる。
尚、第４の実施形態は、第１乃至第３の実施形態のバリアメタル層に適用することが可能である。
図１７乃至図１９は、第５の実施形態に係わる装置を示している。
装置（ＬＳＩ）は、異なる配線幅の複数種類の銅ダマシン配線層を有するのが一般的である。即ち、狭い配線幅を持つ銅ダマシン配線層では、上述のような凹部が形成され、広い配線幅を持つ銅ダマシン配線層では、上述のような凹部が形成されない、といったこともあり得る。
図１７の例は、第１の実施形態の構造（図２及び図３）に関し、凹部を有する銅ダマシン配線層（左側）１５と配線溝を完全に満たす正常な銅ダマシン配線層（右側）１５とが１つの装置内に混在している様子を示している。
ここで、正常部において、グラフェン層（少なくとも１つのグラフェンシート）１７の下端は、配線溝の上端よりも上にある。
図１８の例は、第２の実施形態の構造（図７及び図８）に関し、凹部を有する銅ダマシン配線層（左側）１５と配線溝を完全に満たす正常な銅ダマシン配線層（右側）１５とが１つの装置内に混在している様子を示している。
本例でも、正常部において、グラフェン層（少なくとも１つのグラフェンシート）１７の下端は、配線溝の上端よりも上にある。
図１９の例は、第３の実施形態の構造（図１４及び図１５）に関し、凹部を有する銅ダマシン配線層（左側）１５と配線溝を完全に満たす正常な銅ダマシン配線層（右側）１５とが１つの装置内に混在している様子を示している。
本例でも、正常部において、グラフェン層（少なくとも１つのグラフェンシート）１７の下端は、配線溝の上端よりも上にある。
図２０乃至図２７は、それぞれ第２の実施形態に係わる装置を製造する方法を示している。ここでは、最も構成要素の多い第２の実施形態の構造を対象とする。第１、第３、第４及び第５の実施形態に係わる構造の製造方法は、以下に説明する第２の実施形態に係わる構造の製造方法を応用することにより容易に実現できる。
まず、図２０に示すように、トランジスタやキャパシタなどの半導体素子が形成された半導体基板上を絶縁層で覆い、この絶縁層上に下部配線層２５を形成する。この後、下部配線層２５上に層間絶縁層１１を形成し、層間絶縁層１１に下部配線層２５に達するコンタクトプラグ１８を形成する。
本例では、下部配線層２５上にコンタクトプラグ１８が接続される場合について説明するが、コンタクトプラグ１８は、半導体基板や、半導体基板上のトランジスタ又はキャパシタに直接接続されていてもよい。
層間絶縁層１１は、例えば、ＴＥＯＳなどのシリコンを含む酸化層、コンタクトプラグ１８は、例えば、Ｗ、Ｃｕ、Ａｌなどの単体金属層から構成される。また、コンタクトプラグ１８は、それを構成する金属元素の拡散を防止する目的で、その下地にバリアメタル層を設けてもよい。バリアメタル層は、例えば、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏなどの金属材料、又は、これらの窒化物若しくは酸化物から構成される。
本例では、コンタクトプラグ１８は、その上部に形成される後述する銅ダマシン配線層（シングルダマシン配線層）とは別に形成されるが、コンタクトプラグ１８は、その上部に形成される銅ダマシン配線層と同時に形成されてもよい（デュアルダマシン配線層）。
この後、例えば、ＣＶＤ法により、層間絶縁層１１上にエッチングストッパ層（例えば、窒化シリコン層）１２を形成する。続けて、ＣＶＤ法により、エッチングストッパ層１２上に層間絶縁層（例えば、ＴＥＯＳなどのシリコンを含む酸化層）１３を形成する。
エッチングストッパ層１２は、層間絶縁層１１，１３に対してエッチング選択比を大きくとれる材料から構成される。但し、層間絶縁層１１と層間絶縁層１３とが異なる材料から構成され、両者のエッチング選択比が大きくとれるときは、エッチングストッパ層１２を省略することも可能である。
次に、図２１に示すように、例えば、ＰＥＰ（photo engraving process）により、層間絶縁層１３上にレジストパターンを形成する。このレジストパターンをマスクにして、例えば、ＲＩＥ（reactive ion etching）により、層間絶縁層１３をエッチングすると、層間絶縁層１３には、コンタクトプラグ１８に達する配線溝１０が形成される。
ここで、このエッチングでは、まず、層間絶縁層１３がエッチングされ易い条件で層間絶縁層１３をエッチングした後、エッチングストッパ層１２がエッチングされ易い条件でエッチングストッパ層１２をエッチングするため、配線溝１０の深さは、均一に揃えることができる。
この後、レジストパターンは、除去される。
次に、図２２に示すように、層間絶縁層１３上及び配線溝１０の内面上に、バリアメタル層１４を形成する。バリアメタル層１４は、銅元素の拡散を防止する機能を有する金属材料、例えば、厚さ約５ｎｍのＴａから構成される。バリアメタル層１４は、例えば、ＰＶＤ法、ＣＶＤ法、ＡＬＤ（原子層気相成長）法などの方法を用いて形成することができる。また、バリアメタル層１４は、Ｔａ以外に、Ｔｉ、Ｒｕ、Ｃｏ、Ｍｎなどの金属材料、又は、これらの窒化物若しくは酸化物から構成されていてもよい。
この後、バリアメタル層１４上に、電界メッキのカソード極となる銅シード層１５Ａを形成する。銅シード層１５Ａは、一般的に、スパッタ法で形成される。銅層は、蒸気圧の関係からＣＶＤ法で形成することが困難なためである。
スパッタ法は、カバレッジ（成膜均一性）がＣＶＤ法よりも低いことが知られている。このため、配線溝１０の幅が狭く、例えば、１０ｎｍ以下になると、配線溝１０の間口において銅の成膜速度が速なり、配線溝１０の側面において銅の成膜速度が遅くなる。これにより、銅シード層１５Ａは、配線溝１０の間口においてピンチオフし、配線溝１０内には、上部が銅シード層１５Ａにより閉ざされたボイドが形成される。
また、ボイドが形成される要因には、配線溝１０を形成するときのリソグラフィやエッチングの加工ばらつきがある。例えば、配線溝１０にボイドが形成されない条件（配線幅や銅の堆積方法など）で銅シード層１５Ａを形成したとしても、上述の加工ばらつきにより配線溝１０の幅にはゆらぎが生じる。このゆらぎのため、同一配線溝１０内において、埋め込み不良が発生する部分と発生しない部分とが生じる。
図２２の左側は、配線溝１０内にボイドが形成された埋め込み不良の状態（カバレージが悪い状態）を示し、図２２の右側は、配線溝１０内に銅シード層１５Ａがカバレージ良く形成された状態を示している。
次に、図２３に示すように、電界メッキ法により、図２２の銅シード層１５Ａ上に銅層を上積みし、銅ダマシン配線層１５を形成する。ここで、上部が閉ざされたボイドを有する埋め込み不良の部分（同図左側）では、メッキ液がボイド内に進入することができないため、結果として、この部分は、ボイドが残ったままとなる。
仮に、ボイドの上部が開いていても、その開口部の幅が小さいときは、メッキ液が十分にボイド内に進入することができないため、ボイドを完全に埋め込む程度までメッキが行われず、ボイドが残ることがある。
これに対し、埋め込み不良が発生していない正常部分（同図右側）では、メッキ液が十分に配線溝１０内に満たされるため、結果として、この部分は、銅ダマシン配線層１５により埋め込まれる。
次に、図２４に示すように、例えば、ＣＭＰ（chemical mechanical etching）により、銅ダマシン配線層１５を研磨し、層間絶縁層１３上の余分な銅ダマシン配線層１５を除去する。その結果、同図左側に示すように、埋め込み不良の部分では、配線溝１０内に凹部１６が形成される。これに対し、同図右側に示すように、正常部分では、配線溝１０内にこれを完全に満たす銅ダマシン配線層１５が形成される。
次に、図２５に示すように、銅ダマシン配線層１５を触媒として、ＣＶＤ法により、少なくとも１つのグラフェンシートから構成されるグラフェン層１７を形成する。
その結果、同図左側に示すように、埋め込み不良の部分では、配線溝１０の凹部１６の内面上、即ち、銅ダマシン配線層１５上に、凹部１６を満たさないグラフェン層１７が形成される。ここで、グラフェン層１７は、凹部１６を完全に満たしてもよく、この場合、第３の実施形態の構造が得られる。
これに対し、同図右側に示すように、正常部分では、配線溝１０内の銅ダマシン配線層１５上にグラフェン層１７が形成される。
グラフェン層１７をＣＶＤ法により形成するときの炭素源としては、メタン、アセチレンなどの炭化水素系ガス又はその混合ガスを使用し、キャリアガスとしては、水素や希ガスを使用する。グラフェン層１７を構成するグラフェンシート数は、１〜１０の範囲内とするのが好ましい。グラフェンシート数は、シート相互間の干渉を防止する観点からできるだけ少ないほうが好ましく、１シートのみでも構わない。
次に、図２６に示すように、層間絶縁層１３上にエッチングストッパ層１９を形成する。本例では、このエッチングストッパ層１９を、埋め込み不良の部分に形成される凹部を満たす絶縁層として利用する。エッチングストッパ層１９は、凹部の埋め込み性を向上させるために、例えば、ＡＬＤ法や、熱ＣＶＤ法などの堆積方法により形成する。エッチングストッパ層１９は、例えば、緻密な構造を持つＳｉＮから構成される。
本例では、エッチングストッパ層１９を配線溝の凹部を満たす絶縁層として兼用しているが、エッチングストッパ層１９とは別に、配線溝の凹部を満たすためだけの絶縁層を別途形成しても構わない。
この後、エッチングストッパ層１９上に層間絶縁層２０を形成する。
最後に、図２７に示すように、ＰＥＰにより、層間絶縁層２０上にレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、銅ダマシン配線層１５に達するコンタクトホール２１を形成する。
コンタクトホール２１は、まず、層間絶縁層２０がエッチングされ易い条件で層間絶縁層２０をエッチングした後、エッチングストッパ層１９がエッチングされ易い条件でエッチングストッパ層１９をエッチングするため、コンタクトホール２１の深さは、均一に揃えることができる。
この後、レジストパターンは、除去される。
そして、コンタクトプラグ２２をコンタクトホール２１内に満たし、第２の実施形態の配線構造を完成させる。
コンタクトプラグ２２は、コンタクトプラグ１８と同様に、例えば、Ｗ、Ｃｕ、Ａｌなどの単体金属層から構成される。また、コンタクトプラグ２２は、それを構成する金属元素の拡散を防止する目的で、その下地にバリアメタル層を設けてもよい。バリアメタル層は、例えば、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏなどの金属材料、又は、これらの窒化物若しくは酸化物から構成される。
以上が上述の各実施形態の配線構造を実現するためのプロセスフローである。
図２８は、第１乃至第５の実施形態をＮＡＮＤフラッシュメモリに適用した場合について示している。
ＮＡＮＤフラッシュメモリの大きな構成要素は、メモリセルアレイと周辺回路（ロジック回路）である。メモリセルアレイは、大容量化のため、最小加工寸法で形成されることが多い。例えば、ワード線又はビット線は、狭くかつ長くなる傾向にある。ワード線又はビット線は、ゆらぎにより配線幅が異なることがある。このため、銅ダマシン配線構造を有するワード線又はビット線には、サイズがまちまちの凹部が形成され易い。また、ワード線又はビット線の端部は、先細りし易く、かつ、ワード線又はビット線に対するコンタクト部は、その端部に設けられる。即ち、銅ダマシン配線層の凹部上にコンタクトプラグが設けられるケースが発生し易い。そこで、第２及び第３の実施形態をＮＡＮＤフラッシュメモリのワード線又はビット線に適用することは、非常に有効である。
一方、周辺回路には、メモリセルアレイ内のワード線又はビット線よりも配線幅が広い銅ダマシン配線層１５が設けられる。このような銅ダマシン配線層１５に対しては、配線溝内に銅ダマシン配線層１５が完全に満たされるため、第１乃至第３の実施形態に示すように、コンタクトプラグ２２が銅ダマシン配線層１５上のグラフェン層１７を貫通するようにする。このようにすることで、コンタクトプラグ２２は、グラフェン層１７を構成する少なくとも１つのグラフェンシートのシート面内方向の端部に接触するため、周辺回路内の銅ダマシン配線層１５の低抵抗化及び信頼性の向上を図ることができる。
以上、説明したように、実施形態によれば、ボイドが存在しても高い信頼性を確保可能な配線構造を提案できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１，１３，２０，２４： 絶縁層、 １２，１９： エッチングストッパ層、 １４： バリアメタル層、 １５： 銅ダマシン配線層、 １６： 凹部、 １７： グラフェン層、 １８，２２： コンタクトプラグ、 ２１： コンタクトホール、 ２３： 空洞、 ２５： 下部配線層。

Claims (7)

  1. 第１の溝を有する絶縁層と、
    前記第１の溝内に形成され、第１の領域における上部に凹部を有する銅を含む第１のダマシン配線層と、
    前記第１のダマシン配線層の前記凹部の内面上に形成される少なくとも１つのグラフェンシートと
    を具備し、
    前記第１のダマシン配線層と前記少なくとも１つのグラフェンシートとで複合配線を構成する配線構造を有する装置。
  2. 第１の溝を有する絶縁層と、
    前記第１の溝内に形成され、第１の領域における上部に凹部を有する銅を含む第１のダマシン配線層と、
    前記第１のダマシン配線層の前記凹部の内面上及び前記凹部以外の前記第１のダマシン配線層上に形成され、前記凹部を満たさない少なくとも１つのグラフェンシートと、
    前記少なくとも１つのグラフェンシート上に形成され、前記凹部を満たす絶縁層と、
    前記少なくとも１つのグラフェンシートの上方に位置し、前記少なくとも１つのグラフェンシートのシート面内方向の端部に接触するコンタクトプラグと
    を具備し、
    前記第１のダマシン配線層と前記少なくとも１つのグラフェンシートとで複合配線を構成する配線構造を有する装置。
  3. 第１の溝を有する絶縁層と、
    前記第１の溝内に形成され、第１の領域における上部に凹部を有する銅を含む第１のダマシン配線層と、
    前記第１のダマシン配線層の前記凹部の内面上及び前記凹部以外の前記第１のダマシン配線層上に形成され、前記凹部を満たす少なくとも１つのグラフェンシートと、
    前記少なくとも１つのグラフェンシートの上方に位置し、前記少なくとも１つのグラフェンシートのシート面内方向の端部に接触するコンタクトプラグと
    を具備し、
    前記第１のダマシン配線層と前記少なくとも１つのグラフェンシートとで複合配線を構成する配線構造を有する装置。
  4. 第１の溝を有する絶縁層と、
    前記第１の溝の内面上に形成され、前記第１の溝を満たさないコバルトを含むバリアメタル層と、
    前記バリアメタル層上に形成され、第１の領域における上部に凹部を有し、前記凹部内の一部で前記バリアメタル層を被覆しない銅を含む第１のダマシン配線層と、
    前記第１のダマシン配線層の前記凹部の内面上に形成される少なくとも１つのグラフェンシートと
    を具備し、
    前記第１のダマシン配線層と前記少なくとも１つのグラフェンシートとで複合配線を構成する配線構造を有する装置。
  5. 請求項１乃至４のいずれか１項に記載の装置において、さらに、前記絶縁層の第２の溝内に形成される銅を含む第２のダマシン配線層と、前記第２のダマシン配線層上に形成され、下端が前記第２の溝の上端よりも上にある少なくとも１つのグラフェンシートとを具備することを特徴とする装置。
  6. 請求項１乃至４のいずれか１項に記載の装置において、前記第１のダマシン配線層は、第２の領域における上部に凹部を有さず、前記第１の領域において前記第２の領域よりも狭い幅を有することを特徴とする装置。
  7. 請求項２及び３のいずれか１項に記載の装置において、前記コンタクトプラグの下端の幅は、前記第１の溝の上端の幅と同じ又はそれよりも大きいことを特徴とする装置。
JP2010226017A 2010-10-05 2010-10-05 装置 Expired - Fee Related JP5637795B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010226017A JP5637795B2 (ja) 2010-10-05 2010-10-05 装置
TW100132869A TWI501299B (zh) 2010-10-05 2011-09-13 半導體裝置
KR1020110092992A KR101311032B1 (ko) 2010-10-05 2011-09-15 반도체 장치
US13/233,312 US8410608B2 (en) 2010-10-05 2011-09-15 Interconnect structure device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010226017A JP5637795B2 (ja) 2010-10-05 2010-10-05 装置

Publications (2)

Publication Number Publication Date
JP2012080014A JP2012080014A (ja) 2012-04-19
JP5637795B2 true JP5637795B2 (ja) 2014-12-10

Family

ID=45889096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226017A Expired - Fee Related JP5637795B2 (ja) 2010-10-05 2010-10-05 装置

Country Status (4)

Country Link
US (1) US8410608B2 (ja)
JP (1) JP5637795B2 (ja)
KR (1) KR101311032B1 (ja)
TW (1) TWI501299B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946903B2 (en) * 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
WO2013096273A1 (en) * 2011-12-20 2013-06-27 University Of Florida Research Foundation, Inc. Graphene-based metal diffusion barrier
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US8647978B1 (en) * 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
CN103632922A (zh) * 2012-08-20 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP5813678B2 (ja) * 2013-02-15 2015-11-17 株式会社東芝 半導体装置
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9257391B2 (en) * 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
JP2015138901A (ja) * 2014-01-23 2015-07-30 株式会社東芝 半導体装置及びその製造方法
JP6353308B2 (ja) * 2014-07-24 2018-07-04 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法
KR20160020870A (ko) * 2014-08-14 2016-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
US9252080B1 (en) * 2014-10-15 2016-02-02 Globalfoundries Inc. Dielectric cover for a through silicon via
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP2017050419A (ja) 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
JP6077076B1 (ja) 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
KR102310404B1 (ko) 2015-11-05 2021-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
WO2018063289A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Graphene nanoribbon interconnects and interconnect liners
WO2018063281A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Graphene nanoribbon interconnects and interconnect liners
US11233030B1 (en) * 2017-06-30 2022-01-25 Rockwell Collins, Inc. Microfluidic manufactured mesoscopic microelectronics interconnect
JP2023531617A (ja) * 2020-06-23 2023-07-25 ラム リサーチ コーポレーション 阻害剤としてグラフェンを使用する選択的堆積
KR102779204B1 (ko) 2020-08-07 2025-03-12 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160111A1 (en) * 2001-04-25 2002-10-31 Yi Sun Method for fabrication of field emission devices using carbon nanotube film as a cathode
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
WO2009126846A1 (en) * 2008-04-11 2009-10-15 Sandisk 3D, Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
JP5470779B2 (ja) * 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
JP2010212619A (ja) * 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5692794B2 (ja) * 2010-03-17 2015-04-01 独立行政法人産業技術総合研究所 透明導電性炭素膜の製造方法
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
JP5550515B2 (ja) 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012080005A (ja) 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法

Also Published As

Publication number Publication date
TWI501299B (zh) 2015-09-21
US20120080796A1 (en) 2012-04-05
KR20120035855A (ko) 2012-04-16
KR101311032B1 (ko) 2013-09-24
JP2012080014A (ja) 2012-04-19
US8410608B2 (en) 2013-04-02
TW201232637A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5637795B2 (ja) 装置
US8358008B2 (en) Semiconductor device
US7521358B2 (en) Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
KR20200035847A (ko) Mram mtj 상단 전극 접속을 위한 방법
CN113811988B (zh) 完全对准消去处理及来自此处理的电子装置
KR100827524B1 (ko) 반도체 소자의 제조 방법
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2018207110A (ja) 二重金属電力レールを有する集積回路の製造方法
US9299643B2 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
JP2005136217A (ja) 半導体装置およびその製造方法
US8810033B2 (en) Barrier layer for integrated circuit contacts
KR100744419B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100645207B1 (ko) 반도체 소자의 배선 형성 방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
US20170263562A1 (en) Semiconductor device and method of manufacturing the same
JP2012069659A (ja) 不揮発性記憶装置およびその製造方法
JP2008153407A (ja) 半導体装置及びその製造方法
JP2010503989A (ja) スケーラビリティの改善されたダマシン金属−絶縁物−金属（ｍｉｍ）デバイス
JP2009246178A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141021

LAPS Cancellation because of no payment of annual fees