JP2010068671A

JP2010068671A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2010068671A
Application number: JP2008234362A
Authority: JP
Inventors: Shinya Shimizu; 伸也清水; Yusuke Doge; 雄介道下
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-09-12
Filing date: 2008-09-12
Publication date: 2010-03-25
Anticipated expiration: 2028-09-12
Also published as: JP5211959B2; US20100066328A1; US8242764B2

Abstract

【課題】ＶＦＭモードとＰＷＭモードの切り換え時における出力電圧の変動を抑え、出力電流が少なくなるほどスイッチング周波数を低下させ、ＶＦＭモードでの効率を向上させること。
【解決手段】スイッチングトランジスタＭ１、出力電圧と基準電圧の差を入力し誤差電圧を出力する誤差増幅回路１１、発振回路３０、スイッチング周波数に応じたリファレンス電圧を出力するリファレンス電圧生成回路２０、誤差電圧とリファレンス電圧を比較する第１コンパレータ１２、インダクタ電流電圧変換回路６０、スロープ電圧生成回路７０、第２コンパレータ１３を備え、ＰＷＭモードとＶＦＭモードを出力電流に応じて自動的に切り換えるようにし、ＶＦＭモードで動作する際に、スイッチング素子Ｍ１のスイッチング周波数の低下に応じて１サイクル当たりの電力供給量を増加させるようにした。
【選択図】図１

Description

本発明は、ＰＷＭモードとＶＦＭモードの２つの動作モードを備え、負荷の状態に応じてＰＷＭモードとＶＦＭモードを切り換えるようにしたＤＣ−ＤＣコンバータに係り、特に、ＶＦＭモードでの効率を向上させることが可能なＤＣ−ＤＣコンバータに関する。

近年、環境問題や省エネルギー化に対する意識が全世界的に高まっており、その観点から電子機器の省電力化に対する要求も強くなっている。特に電池駆動による電子機器においてその傾向が顕著である。一般に電子機器の省電力化を図るには、電子機器で消費する電力自体を削減することと、電源回路自体の効率を向上し無駄な電力消費を抑えることが重要である。

小型の電子機器に用いられる高効率の電源回路方式としては、インダクタを用いた非絶縁型のスイッチングレギュレータが広く用いられている。

スイッチングレギュレータの制御方式には、大きく分けて２つの方式が知られている。１つは一定周波数のクロックパルスのデューティを変化させることにより出力電圧を一定に制御するＰＷＭ（Pulse Width Modulation；パルス幅変調）モードであり、もう１つはパルス幅が一定でクロックの周期を変化させる（すなわち周波数を変化させる）ことにより出力電圧を一定に制御するＶＦＭ（Variable Frequency Modulation；周波数変調）モードである。VFMモードは、PFM（Pulse Frequency Modulation）モードと呼ばれることもある。

なお、ＶＦＭモードには、周波数を無段階に変化させる方式と、ＰＷＭモードで用いている周波数のクロックを間引くことによって、擬似的に周波数を変化させる方式とがある。

ＤＣ−ＤＣコンバータ自体の電力消費量は、スイッチング周波数に比例して増加する。ＰＷＭモードは、軽負荷でも一定周期でスイチングトランジスタのオン／オフ制御を行なうため、軽負荷時における効率は悪化する。

一方、ＶＦＭモードは負荷に応じて周波数が変動するため、機器に対しノイズやリプルの影響が大きいものの、軽負荷に対してはスイッチング回数が少なくなるためＰＷＭモードより電力消費量が少なくなり効率が高くなるという利点がある。

そこで、従来、負荷条件に応じてＰＷＭモードとＶＦＭモードを切り換えることにより、すなわち、軽負荷時にはＶＦＭモードで動作させ、重負荷時にはＰＷＭモードで動作させるように切換制御することで、軽負荷から重負荷までの全体にわたって電源効率を高めるようにした電源回路が提案されている。

図５は、従来のＰＷＭモードとＶＦＭモードの２つの動作モードを備えた電流モード制御のＤＣ−ＤＣコンバータの回路図である。

（従来の回路構成例）
従来の電流モード制御のＤＣ−ＤＣコンバータは、同図に示すように、基準電圧Ｖref、誤差増幅回路（ＡＭＰ）１１、定電流源Ｉ１、抵抗Ｒ３、第１コンパレータ１２、第２コンパレータ１３、発振回路３０、ＲＳフリップフロップ回路４０、制御回路５０、インダクタ電流電圧変換回路６０、スロープ電圧生成回路７０、加算手段１４、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力コンデンサＣo、出力電圧検出抵抗Ｒ１とＲ２で構成されている。インダクタＬ１と出力コンデンサＣoとで平滑回路を構成している。

また、端子としては、電源入力端子ＩＮ、出力端子ＯＵＴ、接地端子ＧＮＤを備えている。電源入力端子ＩＮと接地端子ＧＮＤ間には入力電圧Ｖinが印加されている。出力端子ＯＵＴと接地端子間ＧＮＤ間に出力電圧Ｖoutが出力され、該出力電圧Ｖoutにより電力が供給され負荷１００に出力電流Ioutが流れる。

誤差増幅回路１１の非反転入力には基準電圧Ｖrefが接続されている。反転入力には出力電圧Ｖoutを抵抗Ｒ１とＲ２で分圧した電圧が印加されている。誤差増幅回路１１の出力opoutは第１コンパレータ１２の反転入力と、第２コンパレータ１３の反転入力に接続されている。

定電流源Ｉ１と抵抗Ｒ３は直列接続されて、電源入力端子ＩＮと接地端子ＧＮＤ間に接続されている。定電流源Ｉ１と抵抗Ｒ３の接続ノードからはリファレンス電圧Ｖrefmが出力されている。

第１コンパレータ１２の非反転入力にはリファレンス電圧Ｖrefmが接続されている。第２コンパレータ１３の非反転入力には後述する加算手段１４の出力Ｖcが接続されている。

第１コンパレータ１２の出力SKPOUTは発振回路３０のイネーブル入力に接続されている。発振回路３０の出力はＲＳフリップフロップ回路４０のセット入力端子Ｓに接続されている。第２コンパレータ１３の出力PWMOUTはＲＳフリップフロップ回路４０のリセット入力端子Ｒに接続されている。ＲＳフリップフロップ回路４０の出力端子Ｑは制御回路５０の入力端子Ｉnに接続されている。

制御回路５０の出力端子Ｐからの出力PHSはスイッチングトランジスタＭ１のゲートに接続されている。制御回路５０の出力端子Ｎからの出力NLSは同期整流トランジスタＭ２のゲートに接続されている。

スイッチングトランジスタＭ１にはＰＭＯＳトランジスタを、同期整流トランジスタＭ２にはＮＭＯＳトランジスタを用いている。スイッチングトランジスタＭ１のソースは電源入力端子ＩＮに接続され、ドレインは同期整流トランジスタＭ２のドレインに接続されている。同期整流トランジスタＭ２のソースは接地端子ＧＮＤに接続されている。

スイッチングトランジスタＭ１のドレインと同期整流トランジスタＭ２のドレインの接続ノードをノードＬＸとする。ノードＬＸは制御回路５０の入力端子Ｌｘとインダクタ電流電圧変換回路６０の入力端子に接続されている。

インダクタＬ１はノードＬＸと出力端子ＯＵＴ間に接続されている。出力端子ＯＵＴと接地端子ＧＮＤ間には出力コンデンサＣoが接続されている。

インダクタ電流電圧変換回路６０の出力端子は、加算手段１４の一方の入力端子に接続されている。また、加算手段１４の他方の入力端子には、スロープ電圧生成回路７０の出力端子が入力されている。

（回路基本動作）
次に、ＤＣ−ＤＣコンバータを構成している各回路の動作を説明する。
誤差増幅回路１１は、出力電圧Ｖoutを抵抗Ｒ１とＲ２で分圧した電圧と基準電圧Ｖrefの差を増幅して誤差電圧opoutを出力する。この誤差電圧opoutは、出力電圧Ｖoutが低下すると逆に上昇し、出力電圧Ｖoutが上昇すると逆に低下する電圧である。

第１コンパレータ１２は、リファレンス電圧Ｖrefmと誤差電圧opoutを比較し、誤差電圧opoutがリファレンス電圧Ｖrefmを超えると第１コンパレータ１２の出力信号であるイネーブル信号SKPOUTをローレベルにする。

発振回路３０は、イネーブル信号SKPOUTがローレベルになると所定のパルス幅を持ったハイレベルのパルス信号CLKを出力する。また、発振回路３０は、イネーブル信号SKPOUTがローレベルを継続すると所定の周波数で発振を行い、クロック信号CLKの出力を継続する。また、発振回路３０は、イネーブル信号SKPOUTがハイレベルになると発振を停止してローレベルを出力する。

第２コンパレータ１３は、後述するインダクタ電流ＩＬに比例した電圧Ｖcと誤差電圧opoutを比較し、電圧Ｖcが誤差電圧opoutを超えると第２コンパレータ１３の出力である出力信号ＰＷＭOUTをハイレベルにする。

ＲＳフィリップフロップ回路４０は、セット入力Ｓにハイレベルが印加されると出力Ｑをハイレベルにし、リセット入力Ｒにハイレベルが印加されると出力Ｑをローレベルに戻す。

制御回路５０は、入力Ｉn（ＲＳフィリップフロップ回路４０の出力Ｑ）がハイレベルになると出力信号ＰＨＳとＮＬＳをともにローレベルにする。すると、スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフとなる。

また、制御回路５０は、入力Ｉn（ＲＳフィリップフロップ回路４０の出力Ｑ）がローレベルになると出力信号ＰＨＳとＮＬＳをともにハイレベルにする。すると、スイッチングトランジスタＭ１がオフ、同期整流トランジスタＭ２がオンとなる。ただし、接続ノードＬＸの電圧が０Ｖ以上になると、出力信号ＮＬＳをローレベルにして同期整流トランジスタＭ２をオフにする。これによってインダクタ電流ＩＬの逆流を防止することができる。

インダクタ電流電圧変換回路６０は、スイッチングトランジスタＭ１のソース−ドレイン間電圧を増幅してインダクタ電圧Ｖsenseとして出力する。スイッチングトランジスタＭ１のオン抵抗はドレイン電流に関わらずほぼ一定であるから、スイッチングトランジスタＭ１のソース−ドレイン間電圧はスイッチングトランジスタＭ１のドレイン電流に比例する。また、ドレイン電流は全てインダクタ電流ＩＬとなるので、スイッチングトランジスタＭ１のソース−ドレイン間電圧はインダクタ電流ＩＬに比例した電圧である。

スロープ電圧生成回路７０は、サブハーモニック発振防止のために、インダクタ電圧Ｖsenseに加算するスロープ電圧Ｖslopeを生成している。インダクタ電圧Ｖsenseとスロープ電圧Ｖslopeは加算手段１４で加算され、電圧Ｖcとなって第２コンパレータ１３の非反転入力に印加される。

（ＶＦＭモードからＰＷＭモードへの切り換え動作）
次に、ＶＦＭモードからＰＷＭモードに動作が切り換わる時点の回路動作を説明する。

図６は、図５のＤＣ−ＤＣコンバータがＶＦＭモードからＰＷＭモードに切り換わる際の動作を説明するためのタイミングチャートである。

まず、ＶＦＭモードでの動作を、図５および図６に基づいて説明する。
出力コンデンサＣoに蓄積された電荷が出力端子ＯＵＴに接続された負荷１００を介して放電されると、出力電圧Ｖoutは次第に低下する。すると、誤差増幅回路１１からの誤差電圧opoutは逆に上昇する。誤差電圧opoutがリファレンス電圧Ｖrefmを超えると、第１コンパレータ１２の出力が反転し、イネーブル信号SKPOUTをローレベルにする。

イネーブル信号SKPOUTがローレベルになると、発振回路３０は直ちにハイレベルのパルス信号CLKを１つ出力する。このパルス信号CLKによりＲＳフリップフロップ回路４０がセットされ、出力Ｑがハイレベルとなる。すると、制御回路５０は、出力信号ＰＨＳとＮＬＳをともにローレベルにする。すると、スイッチングトランジスタＭ１はオン、同期整流トランジスタＭ２はオフとなる。

スイッチングトランジスタＭ１がオンになると、入力電圧ＶinがインダクタＬ１に接続されるので、インダクタＬ１にインダクタ電流ＩＬが流れる。インダクタ電流ＩＬは、入力電圧Ｖinと出力電圧Ｖoutの電圧差に比例した傾斜で増加する。

インダクタ電流ＩＬが出力電流Ｉoutを超えると、出力コンデンサＣoを充電するので出力電圧Ｖoutが上昇する。出力電圧Ｖoutが上昇すると誤差電圧opoutは低下する。誤差電圧opoutがリファレンス電圧Ｖrefmを下回ると、第１コンパレータ１２の出力であるイネーブル信号SKPOUTはハイレベルに戻る。そのため、発振回路３０はパルス信号CKLを１つだけ出力して発振動作を停止する。

インダクタ電流ＩＬの変化は、インダクタ電流電圧変換回路６０でインダクタ電圧Ｖsenseに変換される。このインダクタ電圧Ｖsenseにスロープ電圧生成回路から出力されるスロープ電圧Ｖslopeが加算されて電圧Ｖcとなり、第２コンパレータ１３の非反転入力に印加される。

電圧Ｖcは時間の経過にしたがって上昇する。電圧Ｖcが誤差電圧opoutを超えると、第２コンパレータ１３の出力が反転し出力信号ＰＷＭOUTをハイレベルにする。

第２コンパレータ１３の出力である出力信号ＰＷＭOUTがハイレベルになると、ＲＳフリップフロップ回路４０がリセットされ、出力Ｑがローレベルになる。すると、制御回路５０は、出力信号ＰＨＳとＮＬＳをともにハイレベルにする。すると、スイッチングトランジスタＭ１はオフ、同期整流トランジスタＭ２はオンとなる。

スイッチングトランジスタＭ１がオフすると、インダクタＬ１の逆起電力の影響で接続ノードＬＸの電位は負電圧となる。このため、インダクタ電流電圧変換回路６０の出力であるインダクタ電圧Ｖsenseは接地電位ＧNＤまで低下する。同時にスロープ電圧生成回路７０の動作を停止させてスロープ電圧Ｖslopeを接地電位ＧＮＤに下げる。この結果、電圧Ｖcは接地電圧ＧＮＤまで低下するので、第２コンパレータ１３の出力信号ＰＷＭOUTは直ぐにローレベルに戻る。

なお、スイッチングトランジスタＭ１がオフしても、同期整流トランジスタＭ２がオンするため、インダクタ電流ＩＬは接地端子ＧＮＤから同期整流トランジスタＭ２を介して流れ続ける。しかし、インダクタ電流ＩＬは出力電圧Ｖoutに比例した傾斜で減少する。

インダクタＬ１に蓄えられていたエネルギーが全て放出され、インダクタ電流ＩＬが０になると、出力端子ＯＵＴ側から逆に、インダクタＬ１と同期整流トランジスタＭ２を通して接地端子ＧＮＤに電流が流れる、所謂逆流が発生する。逆流が発生するとＤＣ−ＤＣコンバータの変換効率を大きく低下させる。そこで、逆流を防止するために制御回路５０は接続ノードＬＸの電位が正電圧になると、出力信号ＮＬＳをローレベルにして、同期整流トランジスタＭ２もオフにする。同期整流トランジスタＭ２をオフすることにより逆流の防止を可能にしている。このときスイッチングトランジスタＭ１と同期整流トランジスタＭ２は同時にオフの状態になっている。

インダクタ電流ＩＬの電流値が出力電流Ｉout以下まで低下すると、出力電圧Ｖoutは低下し始める。出力電圧Ｖoutが低下すると誤差電圧opoutが上昇する。誤差電圧opoutがリファレンス電圧Ｖrefmを超えると最初の説明に戻り以上の動作を繰り返す。

ＶＦＭモードで動作中は、出力電流Ｉoutが少ないほど、出力電圧Ｖoutの低下に時間がかかるため、スイッチングトランジスタＭ１がオンする間隔が長くなる。すなわちスイッチング周波数が低くなる（逆に、出力電流Ｉoutが大きいほどスイッチング周波数は高くなる）。

出力電流Ｉoutが少ないほど速く出力電圧Ｖoutが上昇するので、その分、誤差電圧opoutの低下速度が速くなり、スイッチングトランジスタＭ１がオンしている時間は短くなる。

出力電流Ｉoutが増加して、スイッチング周波数が高くなり、誤差電圧opoutが常にリファレンス電圧Ｖrefm以上になると、図６のタイムチャートに示すように自動的にＰＷＭモードに切り換わる。

次に、ＰＷＭモードの動作について説明する。
ＰＷＭモードにおいては、誤差電圧opoutが常にリファレンス電圧Ｖrefm以上になっているので、第１コンパレータ１２の出力であるイネーブル信号SKLOUTはローレベルになる。すると、発振回路３０は所定の周波数で発振を行い、クロック信号CLKを出力し、該クロック信号により以下の動作を繰り返す。

クロック信号CLKがハイレベルになると、ＲＳフリップフロップ回路４０がセットされ、出力Ｑがハイレベルとなる。すると、ＶＦＭモードで述べたように、制御回路５０の入力Ｉnがハイレベルとなり、出力信号ＰＨＳとＮＬＳはともにローレベルになる。すると、スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフとなる。

スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフになると、インダクタ電流ＩＬが流れる。インダクタ電流ＩＬはインダクタ電流電圧変換回路６０でインダクタ電圧Ｖsenseに変換され、さらにスロープ電圧Ｖslopeが加算され電圧Ｖcとなって第２コンパレータ１３の非反転入力に印加される。

電圧Ｖcが誤差電圧opoutを超えると、第２コンパレータ１３の出力信号ＰＷＭOUTがハイレベルとなり、ＲＳフリップフロップ回路４０をリセットする。すると、制御回路５０は出力信号ＰＳＨとＮＬＳをハイレベルにして、スイッチングトランジスタＭ１をオフ、同期整流トランジスタＭ２をオンにする。この結果、電圧Ｖcは接地電位ＧＮＤに低下し、出力信号ＰＷＭOUTはローレベルに戻る。また、インダクタ電流ＩＬは同期整流トランジスタＭ２を介して流れ続ける。

インダクタ電流ＩＬが０になる前に、次のクロック信号CLKが再びハイレベルとなり、上記動作を繰り返す。

ＰＷＭモードでは、出力電流Ｉoutが大きくなるほど、スイッチングトランジスタＭ１のオン時間が長くなる。

ＶＦＭモードからＰＷＭモードにスムースに移行するためには、ＶＦＭモードからＰＷＭモードに切り換わる臨界点におけるインダクタ電流ＩＬの値が重要である。

図７は、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電流Ｉoutの電流値を変えた場合に、ＶＦＭモードからＰＷＭモードに切り換わる際のインダクタ電流ＩＬの波形を示したものである。なお、図中の臨界電流とは、ＤＣ−ＤＣコンバータが不連続動作モード（インダクタ電流ＩＬが０の状態になる動作モード）から連続動作モード（インダクタ電流ＩＬが０にならない動作モード）に移行する臨界点における出力電流Ｉoutの電流値である。

図７（ａ）は、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電流Ｉoutの電流値が臨界電流より少ない場合を示している。
この場合は、不連続動作モードで動作している最中にＰＷＭモードに切り換わってしまう。すると、スイッチング周波数が急に高くなるためスイッチング回数が増え、インダクタＬ１に供給されるエネルギーが必要以上に増加するので出力電圧Ｖoutが急上昇する。その後、出力電流Ｉoutがさらに増加して臨界電流値を越えると、連続動作モードになり出力電圧Ｖoutは元に戻る。すなわち、ＰＷＭモードに切り換わってから、出力電流Ｉoutが臨界電流に達するまでは出力電圧Ｖoutが上昇するという問題が発生する。

図７（ｂ）は、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電流Ｉoutの電流値が臨界電流と等しい場合を示している。
この場合は、スムースにＰＷＭモードに移行し、出力電圧Ｖoutの変動は発生しない。

図７（ｃ）は、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電流Ｉoutの電流値が臨界電流より大きい場合を示している。
この場合は、連続動作モードになっても、まだＶＦＭモードで動作している。このため、前のインダクタ電流ＩＬが０に戻らないうちに、次のスイッチングサイクルに入ってしまうため、次のサイクルでは必要以上に大きなインダクタ電流ＩＬが供給される。すると、出力電圧Ｖoutは高くなり過ぎるので、その次のサイクルまでの時間が長くなる。すると、出力電圧Ｖoutは下がり過ぎてしまう。そのため出力電流Ｉoutが臨界電流付近では、出力電圧Ｖoutが大きく変動するという問題が発生する。

上述したことから明らかなように、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電圧Ｖoutの変動を少なくするためには、ＶＦＭモードからＰＷＭモードに切り換わるときの出力電流Ｉoutの電流値を臨界電流に設定するのが望ましい。

また、図５の回路では、ＶＦＭモードにおいて、出力電流Ｉoutが少なくなるほど１サイクル中にインダクタＬ１に供給する電力量が少なくなっているので、その分スイッチングサイクルが短くなり、スイッチング周波数が高くなってしまう。

ＶＦＭモードからＰＷＭモードに切り換える方法としては、他に下記特許文献１や特許文献２に示す方法がある。特許文献１には、出力電流検出用抵抗を用いないで、誤差増幅回路から出力される誤差電圧の電圧レベルを用いて間接的に負荷の状態を検出し、その誤差電圧でＶＦＭモードからＰＷＭモードへの切り換えを行う方法が開示されている。

また、特許文献２には、電圧制御発振器を用いることなく、負荷の状態を誤差増幅回路の出力電圧の変化によって検出しＦＭモードとＰＷＭモードの切り換えを行う方法が開示されている。

特許第３６４７８１１号公報特開２００８−７９３７８号公報

ＤＣ−ＤＣコンバータ自体の電力消費量は、スイッチング周波数に比例して増加するため、ＶＦＭモードにおいてはできるだけスイッチング周波数が低い方が効率を上げることができる。しかしながら、図５の従来回路では、出力電流Ｉoutが少なくなるほど１サイクル中にインダクタＬ１に供給する電力量が少なくなってしまい、スイッチング周波数はあまり下がらなくなってしまう。

また、特許文献１および特許文献２の場合も、ＶＦＭモード時におけるスイッチングトランジスタのオン時間は一定である。そのため、ＶＦＭモード時におけるスイッチング周波数は、スイッチングトランジスタが１サイクル中にオンする時間で決定されている。

しかし、図７で説明したように、ＶＦＭモードからＰＷＭモードに切り換えるときの出力電流Ｉoutは臨界電流値とするのが望ましいので、ＶＦＭモード中のスイッチングトランジスタのオン時間を任意の時間に設定することが難しい。

本発明は、上述した実情を考慮してなされたものであって、ＶＦＭモードとＰＷＭモードの切り換え時における出力電圧Ｖoutの変動を抑え、しかも出力電流Ｉoutが少なくなるほどスイッチング周期を今まで以上に長くさせる（すなわちスイッチング周波数を今まで以上に低下させる）ことができ、ＶＦＭモードでの効率を向上させることが可能なＤＣ−ＤＣコンバータを提供することを目的とする。

本発明は、上記の課題を解決するために、次のような構成を採用した。以下に請求項毎の構成とその作用を述べる。

ａ）請求項１では、ＰＷＭモードとＶＦＭモードの２つの動作モードを有し、該ＰＷＭモードと該ＶＦＭモードを出力電流に応じて自動的に切り換えるようにした、インダクタを備えた非絶縁型のＤＣ−ＤＣコンバータであって、前記ＶＦＭモードでの動作時に、前記インダクタを介して負荷に電力を供給するためのスイッチング素子のスイッチング周波数の低下に応じて１サイクル当たりの電力供給量を増加させるようにしたので、よりスイッチングサイクルが長くなり、同じ出力電流でもスイッチング回数が減るので、電力変換効率を上げることができるようになった。

ｂ）請求項２では、前記ＰＷＭモードと前記ＶＦＭモードが切り換わる臨界点における前記１サイクル当たりの電力供給量を、不連続動作モードから連続動作モードに切り換わる時点の電力供給量と同量に設定したので、前記ＰＷＭモードと前記ＶＦＭモードが切り換わる際に出力電圧の変動がなくスムースな切り換えが可能となった。

ｃ）請求項３では、前記ＶＦＭモード時における前記１サイクル当たりの電力供給量に上限を設定したので、出力電圧に重畳されるリプル電圧の上限が設定可能となった。

ｄ）請求項４では、前記ＤＣ−ＤＣコンバータは、前記インダクタを介して負荷に電力を供給するスイッチング素子として機能するスイッチングトランジスタと、出力電圧と基準電圧の差を増幅して誤差電圧を出力する誤差増幅回路と、イネーブル信号に応じて、発振および停止を行なう発振回路と、前記スイッチング周波数に応じたリファレンス電圧を出力するリファレンス電圧生成回路と、前記誤差電圧と前記リファレンス電圧を比較し、前記イネーブル信号を出力する第１コンパレータと、前記インダクタに流れる電流に比例した電流を電圧に変換したインダクタ電圧を出力するインダクタ電流電圧変換回路と、スロープ電圧を生成するスロープ電圧生成回路と、前記インダクタ電圧と前記スロープ電圧を加算する加算手段と、前記誤差電圧と、前記インダクタ電圧に前記スロープ電圧を加算した電圧を比較する第２コンパレータを備え、前記スイッチングトランジスタを、前記発振回路から出力されるクロック信号に応じてオンにし、前記第２コンパレータの出力に応じてオフに制御するようにした。

ｅ）請求項５では、前記リファレンス電圧は上限電圧と下限電圧を備え、下限電圧（または上限電圧）を前記１サイクル当たりの電力供給量が、不連続動作モードから連続動作モードに移行するときの電力供給量になる電圧とし、上限電圧（または下限電圧）を前記ＶＦＭモード時における前記１サイクル当たりの電力供給量の上限になる電圧に設定したので、前記ＰＷＭモードと前記ＶＦＭモードが切り換わる際に出力電圧の変動がなくスムースな切り換えが行なえ、しかも出力電圧に重畳されるリプル電圧の上限が設定可能となった。

ｆ）請求項６では、前記リファレンス電圧生成回路は、定電流源と、前記定電流源より電流供給を受ける直列接続された第１、第２抵抗と、直列接続された前記第１、第２抵抗に並列接続されたコンデンサと、前記第１抵抗に並列に接続されたスイッチ手段を備え、１サイクル当たりの、前記スイッチ手段のオフ時間の割合を、前記スイッチング周波数が低いほど大きくし、前記コンデンサの両端の電圧を前記リファレンス電圧とした。

ｇ）請求項７では、前記スイッチ手段のオフ時間を、前記不連続動作モード時において、前記インダクタ電流が０になっている時間とした。

本発明によれば、ＶＦＭモード時にスイッチング周波数の低下に応じて１サイクル当たりの電力供給量を増加させるようにしたので、スイッチングサイクルが長くなり、同じ出力電流でもスイッチング回数が減るので、電力変換効率を上げることができるようになった。

また、ＰＷＭモードとＶＦＭモードが切り換わる臨界点における１サイクル当たりの電力供給量を、不連続動作モードから連続動作モードに切り換わる時点の電力供給量と同じになるように設定したので、ＰＷＭモードとＶＦＭモードが切り換わる際に出力電圧の変動がなくスムースな切り換えが可能となった。

さらに、ＶＦＭモード時における１サイクル当たりの電力供給量に上限を設定したので、出力電圧に重畳されるリプル電圧の上限が設定可能となった。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の実施例を示すＰＷＭモードとＶＦＭモードを備えた電流モード制御のＤＣ−ＤＣコンバータの回路図である。

本実施例における回路と図５で説明した従来技術の回路との違いは、従来技術では固定電圧であったリファレンス電圧Ｖrefmをスイッチング周波数に応じて変更できるリファレンス電圧生成回路２０に置き換えた点である。図１において、図５と共通部分には同じ符号を付してある。

図１の動作については背景技術の項で詳しく述べたので、ここでは、本実施例で新たに付与した発明部分であるリファレンス電圧生成回路２０についてだけ説明する。

リファレンス電圧生成回路２０には、図１に示すように、制御回路５０の出力信号ＰＨＳとＮＬＳが入力されている。また、リファレンス電圧生成回路２０からはリファレンス電圧Ｖrefmが出力され、第１コンパレータ１２の非反転入力に印加されている。

図２はリファレンス電圧生成回路２０の内部回路例である。
リファレンス電圧生成回路２０は、同図に示すように、ナンド回路２１、インバータ回路２２、ＮＭＯＳトランジスタＭ２１、定電流源Ｉ２１、第１抵抗Ｒ２１、第２抵抗Ｒ２２、コンデンサＣ２１で構成されている。

第１抵抗Ｒ２１と第２抵抗Ｒ２２は直列接続されている。定電流源Ｉ２１の一端は入力端子ＩＮに接続され、他端は第１抵抗Ｒ２１と第２抵抗Ｒ２２からなる直列抵抗の一端（第２抵抗２２の一端）に接続されている。また、該直列抵抗の他端（第１抵抗２１の一端）は接地端子ＧＮＤに接続されている。コンデンサＣ２１は該直列抵抗に並列に接続されている。

ＮＭＯＳトランジスタＭ２１は、第１抵抗Ｒ２１に並列に接続されている。ＮＭＯＳトランジスタＭ２１のゲートはナンド回路２１の出力に接続されている。ナンド回路２１の第１入力には出力信号ＰＨＳが接続されている。ナンド回路２１の第２入力には出力信号ＮＬＳがインバータ回路２２で反転されて接続されている。リファレンス電圧Ｖrefmは定電流源Ｉ２１と直列抵抗の接続ノードから出力されている。

次に、図２に示したリファレンス電圧生成回路の動作を説明する。
ナンド回路２１の出力がローレベルの場合は、ＮＭＯＳトランジスタＭ２１はオフしているので、定電流源Ｉ２１の定電流は第１抵抗２２と第２抵抗Ｒ２２とＲ２１に供給される。定電流源Ｉ２１の定電流値を便宜的にＩ２１とする。このときのリファレンス電圧Ｖrefmは、
Ｖrefm＝（Ｒ２１＋Ｒ２２）×Ｉ２１・・・・・（式１）
で表される。

また、ナンド回路２１の出力がハイレベルの場合は、ＮＭＯＳトランジスタＭ２１はオンとなり、第１抵抗Ｒ２１をショートするので、定電流源Ｉ２１の電流は第２抵抗Ｒ２２だけに供給されるので、リファレンス電圧Ｖrefmは、
Ｖrefm＝Ｒ２２×Ｉ２１・・・・・（式２）
となる。

ナンド回路２１の出力は、出力信号ＰＨＳがハイレベルで、出力信号ＮＬＳがローレベルの場合だけローレベルとなる。

図６のタイミングチャートから、出力信号ＰＨＳがハイレベルで、出力信号ＮＬＳがローレベルの期間は、不連続動作モード中で、スイッチングトランジスタＭ１と同期整流トランジスタＭ２の両方ともオフしている期間であることが分かる。すなわち、不連続動作モード時で、スイッチング周波数が低くなればなるほどナンド回路２１の出力は、ローレベルの割合が増加する。

また、連続動作モードになると、スイッチングトランジスタＭ１と同期整流トランジスタＭ２の両方がともにオフする期間がなくなるため、ナンド回路２１の出力はハイレベルのままとなる。

すなわち、連続動作モード時のリファレンス電圧Ｖrefmは（式２）で表された電圧となる。また、不連続動作モード時のリファレンス電圧Ｖrefmは、（式１）と（式２）の電圧の中間であり、１サイクル中におけるナンド回路２１の出力のハイレベルとローレベルの比率で決定される。（コンデンサＣ２１がないと、不連続動作モード時のリファレンス電圧Ｖrefmは、（式１）と（式２）の電圧の間を往復するが、コンデンサＣ２１の積分効果で、１サイクル中におけるＮＭＯＳトランジスタのオンとオフの比率で決定される電圧になる。）

言い換えると、１サイクル中にインダクタ電流ＩＬが流れている時間と、流れていない時間の比率で決定されることになる。

インダクタ電流ＩＬが流れている時間をＴ１、流れていない時間をＴ２とすると、不連続動作モード時のリファレンス電圧Ｖrefmは、
Ｖrefm＝（Ｒ２１×（Ｔ２／（Ｔ１＋Ｔ２））＋Ｒ２２）×Ｉ２１・・・・・（式３）
となる。

（式３）において、Ｔ２が０になるとリファレンス電圧Ｖrefmは（式２）と等しくなり。また、Ｔ１の変化は小さいので、Ｔ２が長くなるほど（式１）の電圧値に近くなることが分かる。

図３は、出力電流Ｉoutと、リファレンス電圧Ｖrefmおよびインダクタ電流ＩＬのピーク値ＩＬpeakとの関係を示すグラフである。破線がリファレンス電圧Ｖrefm、実線がインダクタ電流ピーク値ＩＬpeakを示している。

この図から分かるように、リファレンス電圧Ｖrefmは、出力電流Ｉoutが小さいほど高くなり、出力電流Ｉoutが臨界電流値において、（式２）で示した下限値に達し、臨界電流値以上では、下限値を維持するようになっている。

リファレンス電圧Ｖrefmが高くなると、第１コンパレータ１２がハイレベルを出力する誤差電圧opoutが上昇する。その結果、誤差電圧opoutと比較を行なっている電圧Ｖcの判定レベルが上がることになり、インダクタ電流ピーク値ＩＬpeakがより大きくならないと第２コンパレータ１３はハイレベルを出力しなくなる。そのため、１サイクル当たりのインダクタＬ１への電力供給量が増加することになる。

すなわち、実線で示したように、インダクタ電流ピーク値ＩＬpeakも出力電流が臨界電流以下では、リファレンス電圧Ｖrefmと同様に出力電流Ｉoutが小さいほど増加する。ただし、臨界電流値を超えるとＰＷＭモードとなるため、出力電流Ｉoutの増加に従ってインダクタ電流ピーク値ＩＬpeakも増加する。

なお、ＶＦＭモードとＰＷＭモードが切り換わる出力電流Ｉout値を臨界電流値に設定するには、インダクタ電流ピーク値ＩＬpeakが出力電流Ｉoutの２倍になる時点で、第１コンパレータ１２の出力信号SKPOUTが常にローレベルになるように、リファレンス電圧Ｖrefmを設定すればよい。

なお、図１の回路構成において、極性を変えることも可能であり、その場合には上述した「上限電圧」と「下限電圧」が逆になる。

図４は、出力電流Ｉoutと１サイクル当たりのインダクタ電流ピーク値ＩＬpeakおよび１サイクルの時間の関係を示した図である。

図４において、（ａ）から（ｄ）に下がるほど出力電流Ｉoutが増加している。（ａ）から（ｃ）はＶＦＭモードで、（ｄ）はＰＷＭモードになっている。

ＶＦＭモードでは、出力電流Ｉoutが少ないほど１サイクル当たりのインダクタＬ１への電力供給量が多くなるので、インダクタ電流ピーク値ＩＬpeakは（ａ）から（ｃ）に下がるほど小さくなっている。一度にインダクタＬ１に供給する電力量が大きくなると、出力電圧のリプルは多少増加するが、１サイクルの時間が長くなるため、スイッチングに伴う電力消費が少なくなり、効率を改善することができる。

上記のように、本発明では、ＶＦＭモードとＰＷＭモードとの切り換え時における出力電流Ｉoutが、インダクタ電流ピーク値ＩＬpeakの１／２になるようにリファレンス電圧Ｖrefmを設定したので、ＶＦＭモードとＰＷＭモードとの切り換え時における出力電圧Ｖoutの変動を抑えることができるようになった。

しかもＶＦＭモードになってから、出力電流Ｉoutが少なくなるほど１サイクル当たりのインダクタＬ１に供給する電力を増やすようにしたので、その分スイッチング周波数が低くなり、スイッチングに伴う電力消費を少なくできるようになったので、出力電流Ｉoutの少ない動作状態における効率を大幅に改善することができるようになった。

本発明の実施例を示すＰＷＭモードとＶＦＭモードを備えた電流モード制御のＤＣ−ＤＣコンバータの回路図である。図１におけるリファレンス電圧生成回路の内部回路例である。出力電流Ｉoutと、リファレンス電圧Ｖrefmおよびインダクタ電流ＩＬピーク値ＩＬpeakとの関係を示すグラフである。出力電流Ｉoutと１サイクル当たりのインダクタ電流ピーク値ＩＬpeakおよび１サイクルの時間の関係を示した図である。従来のＰＷＭモードとＶＦＭモードを備えた電流モード制御のＤＣ−ＤＣコンバータの回路図である。従来のＤＣ−ＤＣコンバータがＶＦＭモードからＰＷＭモードに切り換わる際の動作を説明するためのタイミングチャートである。ＶＦＭモードからＰＷＭモードに切り換わるときのインダクタ電流の波形を示したものである。

符号の説明

１１：誤差増幅回路
１２：第１コンパレータ
１３：第２コンパレータ
１４：加算手段
２０：リファレンス電圧生成回路
３０：発振回路
４０：ＲＳフリップフロップ回路
５０：制御回路
６０：インダクタ電流電圧変換回路
７０：スロープ電圧生成回路
１００：負荷
ＩＮ：電源入力端子
ＯＵＴ：出力端子
ＧＮＤ：接地端子
Ｑ：出力
Ｒ１，Ｒ２：出力電圧検出抵抗
Ｖref：基準電圧
Ｖrefm：リファレンス電圧
Ｖin：入力電圧
Ｖout：出力電圧
Ｍ１：スイッチングトランジスタ
Ｍ２：同期整流トランジスタ
Ｌ１：インダクタ
Ｃo：出力コンデンサ
Ｒ２１：第１抵抗
Ｒ２２：第２抵抗
Ｉ２１：定電流源
Ｃ２１：コンデンサ

Claims

ＰＷＭモードとＶＦＭモードの２つの動作モードを有し、該ＰＷＭモードと該ＶＦＭモードを出力電流に応じて自動的に切り換えるようにした、インダクタを備えた非絶縁型のＤＣ−ＤＣコンバータであって、
前記ＶＦＭモードでの動作時に、前記インダクタを介して負荷に電力を供給するためのスイッチング素子のスイッチング周波数の低下に応じて１サイクル当たりの電力供給量を増加させるようにしたことを特徴とするＤＣ−ＤＣコンバータ。
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記ＰＷＭモードと前記ＶＦＭモードが切り換わる臨界点における前記１サイクル当たりの電力供給量を、不連続動作モードから連続動作モードに切り換わる時点の電力供給量と同量に設定したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１または２記載のＤＣ−ＤＣコンバータにおいて、
前記ＶＦＭモード時における前記１サイクル当たりの電力供給量に上限を設定したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１から３のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、
前記ＤＣ−ＤＣコンバータは、
前記インダクタを介して負荷に電力を供給するスイッチング素子として機能するスイッチングトランジスタと、
出力電圧と基準電圧の差を増幅して誤差電圧を出力する誤差増幅回路と、
イネーブル信号に応じて、発振および停止を行なう発振回路と、
前記スイッチング周波数に応じたリファレンス電圧を出力するリファレンス電圧生成回路と、
前記誤差電圧と前記リファレンス電圧を比較し、前記イネーブル信号を出力する第１コンパレータと、
前記インダクタに流れる電流に比例した電流を電圧に変換したインダクタ電圧を出力するインダクタ電流電圧変換回路と、
スロープ電圧を生成するスロープ電圧生成回路と、
前記インダクタ電圧と前記スロープ電圧を加算する加算手段と、
前記誤差電圧と、前記インダクタ電圧に前記スロープ電圧を加算した電圧を比較する第２コンパレータを備え、
前記スイッチングトランジスタを、前記発振回路から出力されるクロック信号に応じてオンにし、前記第２コンパレータの出力に応じてオフに制御するようにしたことを特徴とするＤＣ−ＤＣコンバータ。
請求項４記載のＤＣ−ＤＣコンバータにおいて、
前記リファレンス電圧は上限電圧と下限電圧を備え、
下限電圧（または上限電圧）を前記１サイクル当たりの電力供給量が、不連続動作モードから連続動作モードに移行するときの電力供給量になる電圧とし、
上限電圧（または下限電圧）を前記ＶＦＭモード時における前記１サイクル当たりの電力供給量の上限になる電圧に設定したことを特徴とするＤＣ−ＤＣコンバータ。
請求項４または５記載のＤＣ−ＤＣコンバータにおいて、
前記リファレンス電圧生成回路は、
定電流源と、
前記定電流源より電流供給を受ける直列接続された第１抵抗および第２抵抗と、
前記直列接続された前記第１抵抗および第２抵抗に並列接続されたコンデンサと、
前記第１抵抗に並列に接続されたスイッチ手段を備え、
１サイクル当たりの、前記スイッチ手段のオフ時間の割合を、前記スイッチング周波数が低いほど大きくし、
前記コンデンサの両端の電圧を前記リファレンス電圧としたことを特徴とするＤＣ−ＤＣコンバータ。
請求項６記載のＤＣ−ＤＣコンバータにおいて、
前記スイッチ手段のオフ時間を、前記不連続動作モード時において、前記インダクタ電流が０になっている時間としたことを特徴とするＤＣ−ＤＣコンバータ。