JP4997891B2

JP4997891B2 - Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法

Info

Publication number: JP4997891B2
Application number: JP2006251520A
Authority: JP
Inventors: 稔彦笠井; 政利國分; 兼士加藤
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2006-09-15
Filing date: 2006-09-15
Publication date: 2012-08-08
Anticipated expiration: 2026-09-15
Also published as: TW200822508A; TWI338995B; CN100585996C; US20080067989A1; JP2008072873A; US7696738B2; CN101145733A; KR100927882B1; KR20080025314A

Description

本発明は、同期整流ＤＣ−ＤＣコンバータの制御方法に関するものである。
近年、携帯型電子機器が多く利用されている。携帯機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。ＤＣ−ＤＣコンバータの負荷が変動した場合、その変動に応じて出力電圧を応答させる必要があり、この応答速度を改善することが求められている。

従来、携帯型電子機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。携帯型の電子機器には、小型で変換効率のよいスイッチング方式のＤＣ−ＤＣコンバータ（以下、スイッチングレギュレータという）が用いられている。スイッチングレギュレータはＰＷＭ（パルス幅変調：pulse width modulation）方式のレギュレータであり、メインスイッチングトランジスタと同期用トランジスタとを備え、両トランジスタを交互にオンオフ制御する。メインスイッチングトランジスタをオンして入力側から出力側にエネルギを供給し、同トランジスタをオフしてインダクタに蓄積したエネルギを放出する。そして、メインスイッチングトランジスタを駆動するパルス信号のパルス幅を、出力電圧又は出力電流に応じて制御することで、出力電圧をほぼ一定に保つ。

低負荷時、メインスイッチングトランジスタをオフすると負荷から同期用トランジスタを介してグランドに電流が流れ、エネルギの損失が発生する。このため、同期用トランジスタと並列に転流ダイオードを備え、負荷に応じて同期用トランジスタをオフにしてダイオード整流方式に切り替える方法が開示されている（例えば、特許文献１参照）。また、逆流する電流を検出して同期用トランジスタをオフするＤＣ−ＤＣコンバータが開示されている（例えば、特許文献２参照）。また、コイルに流れる電流を推定し、該電流に応じて同期用トランジスタをオフするＤＣ−ＤＣコンバータが開示されている（例えば、特許文献３参照）。
特開２００６−１６６６６７号公報特開２００２−２８１７４３号公報特開２００２−３５４７８７号公報

ところが、負荷の変化によって出力電流Ｉｏｕｔが急減する場合、図６に示すように、上記各特許文献１〜３に開示されたＤＣ−ＤＣコンバータでは、出力電圧Ｖｏが所望の電圧に安定するまでに時間がかかる。上記従来例の同期用トランジスタをオフしない（逆流を許容した）ＤＣ−ＤＣコンバータでは、出力電圧が短時間で安定化するものの、コイルに逆方向に流れる電流ＩＬＸが規定値以上に多くなってしまうという問題がある。

本発明は上記問題点を解決するためになされたものであって、その目的は、負荷が軽減したときの逆流電流が少なく出力電圧の応答速度が改善されたＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御方法を提供することにある。また、逆流電流を防止し、負荷が軽減したときの出力電圧の応答速度が改善されたＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御方法を提供することにある。

上記目的を達成するため、請求項１に記載の発明は、入力電圧を変換して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータであって、前記入力電圧が供給される第１トランジスタと、前記第１トランジスタと低電位電源との間に接続された第２トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の接続点に接続されたチョークコイルと、出力電圧又は該出力電圧の分圧電圧と、負荷に供給する出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記パルス信号に基づいて、前記第１トランジスタをオンオフ制御する第１駆動信号及び前記第２トランジスタをオンオフ制御する第２駆動信号を生成する出力回路と、所定の第２基準電圧と前記誤差信号とを比較して検出信号を生成する比較回路と、前記検出信号に基づいて、前記誤差信号の電圧が前記第２基準電圧よりも高い第１の状態の時には一定レベルの駆動制御信号を出力し、前記誤差信号の電圧が前記第２基準電圧よりも低い第２の状態の時には所定のパルス幅を有する駆動制御信号を出力する駆動信号生成回路と、を備え、前記出力回路は、前記第１の状態の時には、前記一定レベルの駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタが前記第１トランジスタと相補的にオンオフするように制御し、前記第２の状態の時には、前記所定のパルス幅を有する駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタのオン時間を前記第１の状態の時よりも短くするように制御する。

この構成によれば、出力電圧と第１基準電圧とを比較した結果の誤差信号により、負荷の状態が検出される。第１の状態では、第１トランジスタと第２トランジスタは相補的にオンオフされて出力電圧が安定化され、第２トランジスタに逆流電流が流れる。従って、逆流電流を流さないように第２トランジスタを制御するＤＣ−ＤＣコンバータと比べて、第２の状態の時に出力電圧が短時間で安定化される。そして、第２の状態の時に、第１の状態の時と比べて第２トランジスタのオン時間が短くなるため、第２の状態の時の逆流電流が制限され、その逆流電流が規定値を超えない。

請求項２に記載の発明は、請求項１記載のＤＣ−ＤＣコンバータにおいて、前記第１トランジスタと前記第２トランジスタとの間に接続され、その接続点の電圧に基づいて前記チョークコイルに流れる電流を検出する電流検出回路を備え、前記パルス信号生成回路は、前記電流検出回路の出力信号が非反転入力端子に入力され、前記誤差信号が反転入力端子に入力される電流比較器と、クロック信号と、所定のパルス幅を有する同期制御信号とを生成する発振器と、前記電流比較器の出力信号がセット端子に入力され、前記クロック信号がリセット端子に入力されるフリップフロップ回路と、から構成され、前記駆動信号生成回路は、前記検出信号と前記同期制御信号とに基づいて、前記負荷の急減時には前記同期制御信号を反転して前記駆動制御信号として出力する。

この構成によれば、１つの発振器にて生成されたクロック信号と同期制御信号とによりパルス信号と駆動制御信号とが生成され、第２トランジスタを駆動する第２駆動信号が精度よく生成される。

請求項３に記載の発明は、請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、前記第２トランジスタにおいて前記チョークコイルから前記低電位電源に向かって流れる逆流電流を検出する逆流検出回路と、逆流検出回路の検出結果と前記検出信号に基づいて、前記第１の状態の時には前記第２トランジスタにおける逆流を防止し、前記負荷の急減した時には前記第２トランジスタにおける逆流を許容する逆流制御回路と、を備えた。

この構成によれば、第１の状態の時に逆流電流が流れないため、第１トランジスタがオフしたときに、チョークコイルに蓄積したエネルギの損失が低減され、低出力電圧時における効率低下が防止される。更に、第２の状態の時には、逆流電流が許容されるとともにその逆流電流が制限されるため、出力電圧が短時間で安定化するとともに、その逆流電流が規定値を超えない。

請求項４に記載の発明は、請求項３記載のＤＣ−ＤＣコンバータにおいて、前記逆流検出回路は、前記第２トランジスタの両端子における電位差により前記第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成するコンパレータにより構成され、前記逆流制御回路は、前記コンパレータの検出信号と前記比較回路の検出信号とが入力され、該比較回路の検出信号に基づいて、第１の状態の時には前記コンパレータの検出信号に応じて駆動制御信号を出力し、第２の状態の時には前記駆動制御信号を一定レベルにて出力する論理回路により構成され、前記出力回路は、前記パルス信号と前記駆動制御信号とに基づいて、前記第２トランジスタに供給する第２駆動信号を生成するようにした。

この構成によれば、第２トランジスタと該第２トランジスタの両端子における電位差により該第２トランジスタに流れる電流を検出し第２トランジスタを制御するコンパレータは、理想ダイオードを構成する。理想ダイオードは、順方向において順方向電圧がゼロで電流が流れ、逆方向に無限大のインピーダンスを持ち電流が流れないものであり、理想的な整流特性が得られる。従って、理想ダイオードは、第２トランジスタにおける逆流電流（出力端子からグランドに向かって流れる電流）を防止し、順方向電圧降下がないため、第１トランジスタがオフしたときに、チョークコイルＬ１に蓄積したエネルギの損失が低減され、低出力電圧時における効率低下が防止される。

請求項５に記載の発明は、請求項１乃至４のうちの何れか一項に記載のＤＣ−ＤＣコンバータにおいて、前記チョークコイルには並列にスナバ回路が接続されてなる。
この構成によれば、第１トランジスタ及び第２トランジスタがオフしたときのした時の共振が抑えられる。

請求項６に記載の発明は、入力電圧を変換して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、前記入力電圧が供給される第１トランジスタと、
前記第１トランジスタと低電位電源との間に接続された第２トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の接続点に接続されたチョークコイルと、を備え、出力電圧又は該出力電圧の分圧電圧と、負荷に供給する出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成し、前記誤差信号に応じたパルス幅を持つパルス信号を生成し、前記パルス信号に基づいて、前記第１トランジスタをオンオフ制御する第１駆動信号及び前記第２トランジスタをオンオフ制御する第２駆動信号を生成し、所定の第２基準電圧と前記誤差信号とを比較して検出信号を生成し、前記検出信号に基づいて、前記誤差信号の電圧が前記第２基準電圧よりも高い第１の状態の時には一定レベルの駆動制御信号を出力し、前記誤差信号の電圧が前記第２基準電圧よりも低い第２の状態の時には所定のパルス幅を有する駆動制御信号を出力し、前記第１の状態の時には、前記一定レベルの前記駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタを前記第１トランジスタと相補的にオンオフするようにし、前記第２の状態の時には、前記所定のパルス幅を有する駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタのオン時間を前記第１の状態の時よりも短くするようにした。

この構成によれば、出力信号の電圧と第１基準電圧とを比較した結果の誤差信号により、負荷の状態が検出される。第１の状態では、第１トランジスタと第２トランジスタは相補的にオンオフされて出力電圧が安定化され、第２トランジスタに逆流電流が流れる。従って、逆流電流を流さないように第２トランジスタを制御するＤＣ−ＤＣコンバータと比べて、第２の状態の時に出力電圧が短時間で安定化される。そして、第２の状態の時に、第１の状態の時と比べて第２トランジスタのオン時間が短くなるため、第２の状態の時の逆流電流が制限され、その逆流電流が規定値を超えない。

請求項７に記載の発明は、請求項６記載のＤＣ−ＤＣコンバータの制御方法において、前記第２トランジスタにおいて前記チョークコイルから前記低電位電源に向かって流れる逆流電流を検出する逆流検出回路を備え、逆流検出回路の検出結果と前記検出信号に基づいて、前記第１の状態の時には前記第２トランジスタにおける逆流を防止し、前記負荷の急減した時には前記第２トランジスタにおける逆流を許容するようにした。

本発明によれば、負荷が軽減したときの逆流電流が少なく出力電圧の応答速度が改善されたＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御方法を提供することができる。また、逆流電流を防止し、負荷が軽減したときの出力電圧の応答速度が改善されたＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御方法を提供することができる。

（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図３に従って説明する。
図１は、ＤＣ−ＤＣコンバータのブロック回路図である。

ＤＣ−ＤＣコンバータ１０は、第１の電圧としての入力電圧ＶＤＤを降圧変換して出力電圧Ｖｏを生成する。
このＤＣ−ＤＣコンバータ１０は電流制御型ＤＣ−ＤＣコンバータであり、制御回路１１と、チョークコイルＬ１と、平滑用コンデンサＣ１と、スナバ回路１２とを備えている。ＤＣ−ＤＣコンバータ１０はカレントモード動作により出力電圧Ｖｏを安定化させるように構成されている。カレントモード動作は、基準電圧と出力電圧Ｖｏとの差を誤差増幅器により増幅し、その増幅電圧とチョークコイルＬ１に流れる電流に比例する電圧とを電流比較器により比較し、チョークコイルＬ１のピーク電流を制御して出力電圧Ｖｏを安定化させる。

制御回路１１の出力端子にはチョークコイルＬ１の第１端子が接続され、該チョークコイルＬ１の第２端子は負荷としての半導体集積回路装置（図示略）に接続されている。制御回路１１は、チョークコイルＬ１を介して負荷に出力電圧Ｖｏを供給する。チョークコイルＬ１の第２端子には平滑用コンデンサＣ１が接続され、該コンデンサＣ１は出力電圧Ｖｏを平滑化する。出力電圧Ｖｏは帰還信号ＦＢとして制御回路１１に入力される。

チョークコイルＬ１にはスナバ回路１２が並列に接続されている。スナバ回路１２は、例えば直列接続された抵抗及びコンデンサからなり、後述する第１トランジスタＴ１と第２トランジスタＴ２がともにオフした時の共振を抑える、つまりリンギング対策を実施することができる。

帰還信号ＦＢは、制御回路１１の抵抗Ｒ１の第１端子に入力され、その抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子はグランドに接続されている。従って、抵抗Ｒ１，Ｒ２は分圧回路を構成し、帰還信号ＦＢ、つまり出力電圧Ｖｏを抵抗Ｒ１，Ｒ２により分圧した分圧電圧Ｖ１を生成する。この分圧電圧Ｖ１は、誤差増幅回路としての誤差増幅器２１の反転入力端子に入力され、誤差増幅器２１の非反転入力端子には基準電源ｅ１の基準電圧Ｖｒ１が入力される。誤差増幅器２１は、分圧電圧Ｖ１、即ち出力電圧Ｖｏに比例した電圧と基準電圧Ｖｒ１との差電圧を増幅した誤差信号Ｓ１をパルス信号生成回路を構成する電流比較器２２に出力する。

電流比較器２２は、反転入力端子に誤差増幅器２１から出力される誤差信号Ｓ１が入力され、非反転入力端子に電流検出回路２３の出力信号Ｓ８が入力される。電流比較器２２は、信号Ｓ１，Ｓ８を比較した結果に応じてＨレベル又はＬレベルの信号Ｓ２をパルス信号生成回路を構成するフリップフロップ回路（ＦＦ回路）２４に出力する。

ＦＦ回路２４はＲＳ−フリップフロップ回路であり、セット端子Ｓに信号Ｓ２が入力され、リセット端子Ｒに発振器（ＯＳＣ）２５により生成されたクロック信号ＣＫが入力される。パルス信号発生回路を構成する発振器２５は、所定周波数であり、かつ所定期間Ｈレベルとなるクロック信号ＣＫを生成する。このクロック信号ＣＫがＨレベルとなる期間は、例えばＦＦ回路２４の出力信号をリセットするのに必要な時間に設定されている。

ＦＦ回路２４は、セット端子Ｓに入力されるＨレベルの信号Ｓ２に応答して信号Ｓ３をセット、つまりＨレベルの信号Ｓ３を出力端子Ｑから出力回路としての第１ドライバ回路２６及び第２ドライバ回路２７に出力し、リセット端子Ｒに入力されるＨレベルのクロック信号ＣＫに応答して信号Ｓ３をリセット、つまりＬレベルの信号Ｓ３を出力する。

上記の誤差増幅器２１から出力される誤差信号Ｓ１は、比較回路としてのコンパレータ２８に入力される。コンパレータ２８は、反転入力端子に誤差信号Ｓ１が入力され、非反転入力端子に基準電源ｅ２の基準電圧Ｖｒ２が入力される。この基準電圧Ｖｒ２は、負荷により変化する出力電圧Ｖｏ、つまり誤差増幅器２１から出力される誤差信号Ｓ１に応じて設定されている。

図３に示すように、負荷に供給する電流（負荷電流）が急増した場合、出力電圧Ｖｏは一時的に下降し、負荷電流が急減した軽負荷状態の場合、出力電圧Ｖｏは一時的に上昇する。制御回路１１は、分圧電圧Ｖ１と第１基準電圧Ｖｒ１とが一致するように、第１トランジスタＴ１及び第２トランジスタＴ２をオンオフ制御する。従って、出力電圧Ｖｏが安定しているとき、誤差信号Ｓ１は出力範囲の中間値で安定している。そして、誤差増幅器２１の誤差信号Ｓ１は、出力電圧Ｖｏが低下した場合に上昇し、出力電圧Ｖｏが上昇した場合に低下する。このため、第２基準電圧Ｖｒ２は、この低下する誤差信号Ｓ１を検出するように、出力電圧Ｖｏが安定しているときの最小値よりも低く設定され、本実施形態では０．１Ｖ（ボルト）に設定されている。

コンパレータ２８は、誤差信号Ｓ１の電圧が基準電圧Ｖｒ２よりも低い場合にＨレベルの検出信号Ｓ４を駆動信号生成回路としてのナンド回路２９に出力し、誤差信号Ｓ１の電圧が基準電圧Ｖｒ２よりも高い場合にＬレベルの検出信号Ｓ４をナンド回路２９に出力する。また、上記発振器２５は、クロック信号ＣＫと同期し、所定デューティ比（例えば、５０パーセント）の同期制御信号ＳＹＣを生成し、該同期制御信号ＳＹＣをナンド回路２９に出力する。

ナンド回路２９には、上記検出信号Ｓ４と同期制御信号ＳＹＣと制御許可信号ＥＮＢとが入力される。制御許可信号ＥＮＢは、後述する逆流時の制御を行うか否か制御するための信号である。ナンド回路２９は、検出信号Ｓ４及び制御許可信号ＥＮＢがＨレベルの場合に同期制御信号ＳＹＣを論理反転した波形の駆動制御信号Ｓ５を出力し、検出信号Ｓ４及び制御許可信号ＥＮＢの少なくとも一方がＬレベルの場合にＨレベルの駆動制御信号Ｓ５を出力する。

第１ドライバ回路２６はオア回路であり、ＦＦ回路２４の出力信号Ｓ３と第２ドライバ回路２７から出力される第２駆動信号ＤＬが入力される。第１ドライバ回路２６は、信号Ｓ３と第２駆動信号ＤＬとを論理和演算した結果による第１駆動信号ＤＨをメインスイッチングトランジスタとしての第１トランジスタＴ１に出力する。第２ドライバ回路２７はアンド回路であり、ＦＦ回路２４の出力信号Ｓ３と第１ドライバ回路２６から出力される第１駆動信号ＤＨと駆動制御信号Ｓ５とが入力される。第２ドライバ回路２７は、信号Ｓ３と第１駆動信号ＤＨと駆動制御信号Ｓ５とを論理積演算した結果に応じた第２駆動信号ＤＬを同期用トランジスタとしての第２トランジスタＴ２に出力する。

第１トランジスタＴ１は、本実施形態ではＰチャネルＭＯＳトランジスタであり、ゲート（制御端子）に第１駆動信号ＤＨが供給され、ソースに入力電圧ＶＤＤが供給され、ドレインが第２トランジスタＴ２に接続されている。第２トランジスタＴ２は、本実施形態ではＮチャネルＭＯＳトランジスタであり、ゲート（制御端子）に第２駆動信号ＤＬが供給され、ドレインが第１トランジスタＴ１に接続され、ソースが第２の電圧としてのグランドに接続されている。第１トランジスタＴ１は、Ｌレベルの第１駆動信号ＤＨに応答してオンし、Ｈレベルの第１駆動信号ＤＨに応答してオフする。第２トランジスタＴ２は、Ｌレベルの第２駆動信号ＤＬに応答してオフし、Ｈレベルの第２駆動信号ＤＬに応答してオンする。

第１トランジスタＴ１と第２トランジスタＴ２の間の接続点（ノードＮ１）はチョークコイルＬ１を介して出力端子に接続されている。また、第１トランジスタＴ１と第２トランジスタＴ２の間の接続点は電流検出回路２３に接続されている。電流検出回路２３は、出力ノードＮ１の電位に基づいてチョークコイルＬ１に流れる電流を検出し、該電流と比例する電圧を持つ信号Ｓ８を出力する。

次に、上記のように構成されたＤＣ−ＤＣコンバータ１０の動作を説明する。
先ず、第１の状態の時の動作について説明する。この第１の状態の時の動作において、誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高いため、コンパレータ２８はＬレベルの検出信号Ｓ４を出力し、ナンド回路２９はＨレベルの駆動制御信号Ｓ５を出力する。尚、制御許可信号ＥＮＢはＨレベルである。

今、制御回路１１はＬレベルの第１駆動信号ＤＨとＬレベルの第２駆動信号ＤＬを出力する。第１トランジスタＴ１は、Ｌレベルの第１駆動信号ＤＨに応答してオンし、第２トランジスタＴ２はＬレベルの第２駆動信号ＤＬに応答してオフする。

第１トランジスタＴ１がオンされると、チョークコイルＬ１に流れる電流が増大し電流検出回路２３の出力電圧が上昇する。そして、電流検出回路２３の出力信号Ｓ８が誤差増幅器２１から出力される誤差信号Ｓ１より高くなると、ＦＦ回路２４のセット端子ＳにＨレベルの信号Ｓ２が出力されてそのＦＦ回路２４の出力信号Ｓ３がＨレベルとなるため、第１トランジスタＴ１はＨレベルの第１駆動信号ＤＨが供給されてオフする。Ｈレベルの第１駆動信号ＤＨが第１ドライバ回路２６から出力されると、第２ドライバ回路２７はＨレベルの第２駆動信号ＤＬを出力し、その第２駆動信号ＤＬにより第２トランジスタＴ２がオンする。第１トランジスタＴ１がオフし第２トランジスタＴ２がオンすることにより、チョークコイルＬ１に蓄えられたエネルギが放出される。

発振器２５から出力されるクロック信号ＣＫによりＦＦ回路２４がリセットされると、該ＦＦ回路２４はＬレベルの信号Ｓ３を出力する。すると、第２ドライバ回路２７はＬレベルの第２駆動信号ＤＬを出力し、第２トランジスタＴ２はＬレベルの第２駆動信号ＤＬに応答してオフする。Ｌレベルの第２駆動信号ＤＬが第２ドライバ回路２７から出力されると、第１ドライバ回路２６はＬレベルの第１駆動信号ＤＨを出力し、その第１駆動信号ＤＨにより第１トランジスタＴ１がオンする。

即ち、第１トランジスタＴ１がオフした後に第２トランジスタＴ２がオンし、第２トランジスタＴ２がオフした後に第１トランジスタＴ１がオンする。つまり、図２に示すように、第１ドライバ回路２６及び第２ドライバ回路２７は、信号Ｓ３に基づいて、第１トランジスタＴ１と第２トランジスタＴ２とが同時にオンしないように第１トランジスタＴ１及び第２トランジスタＴ２を相補的にオンオフするよう第１駆動信号ＤＨ及び第２駆動信号ＤＬを生成する。

上記のような出力用の第１トランジスタＴ１のオンオフ動作時に、出力電圧Ｖｏが低くなると、誤差増幅器２１の出力電圧が高くなり、電流比較器２２の出力信号Ｓ２がＨレベルとなるまでの時間が長くなるため、出力用の第１トランジスタＴ１のオン時間が長くなる。また、出力電圧Ｖｏが高くなると、誤差増幅器２１の出力電圧が低くなり、電流比較器２２の出力信号がＨレベルとなるまでの時間が短くなるため、第１トランジスタＴ１のオン時間が短くなる。このような動作により、第１トランジスタＴ１は発振器２５の出力信号周波数に基づいて所定周期でオンされ、第１トランジスタＴ１がオフされるタイミングは、出力電流ＩＬに基づいて決定される。そして、出力電圧Ｖｏの高低に基づいてそのタイミングが変化して、出力電圧Ｖｏが一定に維持される。

次に、第２の状態のときの動作を説明する。
図３に示すように、負荷電流が急減すると、出力電圧Ｖｏが急激に上昇する。この出力電圧Ｖｏの上昇により、図１に示す誤差信号Ｓ１が第２基準電圧Ｖｒ２よりも低くなり、コンパレータ２８はＨレベルの検出信号Ｓ４を出力する。ナンド回路２９は、発振器２５から出力される同期制御信号ＳＹＣを論理反転した駆動制御信号Ｓ５を出力し、第２ドライバ回路２７は、その駆動制御信号Ｓ５とＦＦ回路２４から出力される信号Ｓ３とを合成（論理積演算）して第２駆動信号ＤＬを生成する。第２トランジスタＴ２は、この第２駆動信号ＤＬに応答してオンするため、チョークコイルＬ１に逆流電流が流れる。従って、第２トランジスタＴ２をオフして逆流電流を防止するＤＣ−ＤＣコンバータの出力電流（一点鎖線で示す）に比べて、短時間で安定する。

また、この時の第２駆動信号ＤＬは、同期制御信号ＳＹＣのデューティ比に応じて、第１の状態の時に比べて、Ｈレベルである期間、つまり第２トランジスタＴ２がオンする期間が短くなる。このため、チョークコイルＬ１に流れる電流ＩＬは、図３に示すように、従来の電流ＩＬ１に比べて逆流電流が少なくなり、規定値を越えない。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）コンパレータ２８は、負荷の急減に応じて設定された第２基準電圧Ｖｒ２と誤差信号Ｓ１とを比較して検出信号Ｓ４を生成する。ナンド回路２９は、検出信号Ｓ４に基づいて、第１の状態の時には一定レベルの駆動制御信号Ｓ５を出力し、第２の状態の時には所定のパルス幅を有する駆動制御信号Ｓ５を出力する。第２ドライバ回路２７は、駆動制御信号Ｓ５とＦＦ回路２４から出力される信号Ｓ３とに基づいて、駆動制御信号Ｓ５が一定レベルの場合には信号Ｓ３に基づいて第２駆動信号ＤＬを生成して第２トランジスタＴ２を第１トランジスタＴ１と相補的にオンオフし、駆動制御信号Ｓ５がパルス状の場合には該駆動制御信号Ｓ５と信号Ｓ３と合成して第２トランジスタＴ２のオン時間を第１の状態の時よりも短くするようにした。

この結果、出力電圧Ｖｏの分圧電圧Ｖ１と第１基準電圧とを比較した結果の誤差信号Ｓ１により、負荷の状態が検出される。第１トランジスタＴ１と第２トランジスタＴ２は相補的にオンオフされて出力電圧が安定化され、第１の状態の時において第２トランジスタＴ２に逆流電流が流れる。従って、逆流電流を流さないように第２トランジスタを制御するＤＣ−ＤＣコンバータと比べて、第２の状態の時に出力電圧を短時間で安定化することができる。そして、第２の状態の時に、第１の状態の時と比べて第２トランジスタＴ２のオン時間が短くなるため、第２の状態の時の逆流電流が制限され、その逆流電流が規定値を超えるのを防止することができる。

（第二実施形態）
以下、本発明を具体化した第二実施形態を図４及び図５に従って説明する。
尚、第一実施形態と同じ部分については同じ符号を付して説明の一部を省略する。

図４は、本実施形態のＤＣ−ＤＣコンバータのブロック回路図である。
このＤＣ−ＤＣコンバータ４０は、電流制御型ＤＣ−ＤＣコンバータであり、制御回路４１と、チョークコイルＬ１と、スナバ回路１２とを備えている。

制御回路４１の同期用トランジスタとしての第２トランジスタＴ２の両端子は逆流検出回路としてのコンパレータ５１に接続されている。詳しくは、コンパレータ５１の反転入力端子は第２トランジスタＴ２のドレインに接続され、コンパレータ５１の非反転入力端子は第２トランジスタＴ２のソースに接続されている。コンパレータ５１は、第２トランジスタＴ２のソースとドレインの電位に基づいて、チョークコイルＬ１に流れる電流を検出し、該検出結果に応じてＨレベル又はＬレベルの検出信号Ｓ１１を出力する。本実施形態において、コンパレータ５１は、グランドから出力端子（負荷）に向かって電流が流れるときにＨレベルの検出信号Ｓ１１を出力し、出力端子からグランドに向かって電流が流れるときにＬレベルの検出信号Ｓ１１を出力する。

コンパレータ５１から出力される検出信号Ｓ１１は、逆流制御回路としての論理回路５２に入力される。論理回路５２には、コンパレータ２８から出力される検出信号Ｓ４が入力される。論理回路５２は、Ｌレベルの検出信号Ｓ４に応答して検出信号Ｓ１１と実質的に同じレベルの駆動制御信号Ｓ１２を出力し、Ｈレベルの検出信号Ｓ４に応答してＨレベルの駆動制御信号Ｓ１２を出力するように構成されている。この駆動制御信号Ｓ１２は、第２ドライバ回路５３に入力される。例えば、論理回路５２は、検出信号Ｓ１１の反転レベルと検出信号Ｓ４の反転レベルとを論理積演算した結果の反転レベルを持つ駆動制御信号Ｓ１２を生成する。この論理回路５２は、検出信号Ｓ４と検出信号Ｓ１１とがそれぞれ入力される２つのインバータ回路と、それらインバータ回路の出力端子が接続されたアンド回路と、アンド回路の出力端子に接続されたインバータ回路とにより構成できる。

第２ドライバ回路５３には、アンド回路２７（第一実施形態において第２ドライバ回路）の出力信号Ｓ１３が入力される。第２ドライバ回路５３は、駆動制御信号Ｓ１２とアンド回路２７の出力信号Ｓ１３とを合成（論理積演算）して第２駆動信号ＤＬを生成する。この第２駆動信号ＤＬが第２トランジスタＴ２のゲート（制御端子）に供給される。第２トランジスタＴ２はＨレベルの第２駆動信号ＤＬに応答してオンし、Ｌレベルの第２駆動信号ＤＬに応答してオフする。

コンパレータ５１の検出信号Ｓ１１が入力される論理回路５２は、コンパレータ２８から出力される検出信号Ｓ４がＬレベルの時に該検出信号Ｓ１１と実質的に同じレベルの駆動制御信号Ｓ１２を出力し、検出信号Ｓ４がＨレベルの時にＨレベルの駆動制御信号Ｓ１２を出力する。コンパレータ２８は、負荷の変動が緩やかな通常動作においてＬレベルの検出信号Ｓ４を出力し、第２の状態の場合にＨレベルの検出信号Ｓ４を出力する。従って、論理回路５２は、通常動作において検出信号Ｓ１１に応じた（同相の）駆動制御信号Ｓ１２を出力し、第２の状態の場合にＨレベルの駆動制御信号Ｓ１２を出力する。

第２ドライバ回路５３は、Ｈレベルの駆動制御信号Ｓ１２に応答して信号Ｓ１３と実質的に同じレベルの第２駆動信号ＤＬを第２トランジスタＴ２に供給し、Ｌレベルの駆動制御信号Ｓ１２に応答してＬレベルの第２駆動信号ＤＬを第２トランジスタＴ２に供給する。

上記のように接続された第２トランジスタＴ２とコンパレータ５１は、コンパレータ５１の検出信号Ｓ１１に応じた第２駆動信号ＤＬが第２トランジスタＴ２に供給されることで理想ダイオードＩＤを構成する。理想ダイオードＩＤは、順方向において順方向電圧がゼロで電流が流れ、逆方向に無限大のインピーダンスを持ち電流が流れないものであり、理想的な整流特性が得られる。従って、理想ダイオードＩＤは、第２トランジスタＴ２における逆流電流（出力端子からグランドに向かって流れる電流）を防止し、順方向電圧降下がないため、第１トランジスタＴ１がオフしたときに、チョークコイルＬ１に蓄積したエネルギの損失が低減され、低出力電圧時における効率低下が防止される。

そして、論理回路５２は、Ｌレベルの検出信号Ｓ４が入力される通常動作において、第２トランジスタＴ２及びコンパレータ５１を理想ダイオードとして動作させて逆流を防止する。そして、論理回路５２は、Ｈレベルの検出信号Ｓ４が入力される軽負荷動作において、第２トランジスタＴ２及びコンパレータ５１を理想ダイオードとして動作させない、即ち逆流を許容する。

第２ドライバ回路５３には、アンド回路２７から出力される信号Ｓ１３と論理回路５２から出力される駆動制御信号Ｓ１２が入力される。この信号Ｓ１３は、第一実施形態において第２駆動信号ＤＬとして第２トランジスタＴ２に供給されているものである。上記したように、コンパレータ２８は、通常状態においてＬレベルの検出信号Ｓ４を出力し、第２の状態のときにＨレベルの検出信号Ｓ４を出力する。ナンド回路２９はＨレベルの検出信号Ｓ４に応答して発振器２５から出力される同期制御信号ＳＹＣを反転した信号Ｓ５を出力し、アンド回路２７はＦＦ回路２４から出力される信号Ｓ３と同期制御信号ＳＹＣを合成して第２トランジスタＴ２のオン期間を短くするように生成した信号Ｓ１３を出力する。論理回路５２は、Ｈレベルの検出信号Ｓ４に応答してＨレベルの駆動制御信号Ｓ１２を出力する。

そして、第２ドライバ回路５３は、Ｈレベルの駆動制御信号Ｓ１２に応答して信号Ｓ１３と実質的に同じレベルの第２駆動信号ＤＬを第２トランジスタＴ２に供給する。従って、本実施形態において、図５に示すように、第２の状態のとき、制御回路４１は、第２トランジスタＴ２における逆流を許容するとともに、その第２トランジスタＴ２のオン期間を短くして逆流電流を制限する。

その結果、逆流を許容しないＤＣ−ＤＣコンバータ（図５においてチョークコイルに流す電流をＩＬ２のように制御するＤＣ−ＤＣコンバータ）に比べて、チョークコイルＬ１に流す電流ＩＬを制御することで、速やかに出力電圧Ｖｏを所望の電圧に安定化することができる。また、同期用のトランジスタを制御しないＤＣ−ＤＣコンバータに比べ、第２トランジスタＴ２のオン期間を短くすることでチョークコイルＬ１に流れる電流ＩＬは、図５に示すように、従来の電流ＩＬ１に比べて逆流電流が少なくなり、規定値を越えない。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）コンパレータ５１は、第２トランジスタＴ２においてチョークコイルＬ１から低電位電源に向かって流れる逆流電流を検出する。論理回路５２は、コンパレータ５１の検出信号Ｓ１１と検出信号Ｓ４に基づいて、第１の状態の時には第２トランジスタＴ２における逆流を防止し、負荷の急減した時には第２トランジスタＴ２における逆流を許容するようにした。

その結果、第１の状態の時に逆流電流が流れないため、第１トランジスタＴ１がオフしたときに、チョークコイルＬ１に蓄積したエネルギの損失が低減され、低出力電圧時における効率低下が防止される。更に、第２の状態の時には、逆流電流が許容されるとともにその逆流電流が制限されるため、出力電圧Ｖｏを短時間で安定化させることができ、逆流電流が規定値を超えるのを防ぐことができる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態では、制御回路１１，４１に第１トランジスタＴ１及び第２トランジスタＴ２を備えたが、制御回路に対して第１トランジスタＴ１及び第２トランジスタＴ２を外付けしたＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、第１トランジスタＴ１をＰチャネルＭＯＳトランジスタとし、第２トランジスタＴ２をＮチャネルＭＯＳトランジスタとしたが、第１及び第２トランジスタをＮチャネルＭＯＳトランジスタとしてもよい。また、第１及び第２トランジスタをＰチャネルＭＯＳトランジスタとしてもよい。尚、トランジスタの導電型に応じて第１ドライバ回路２６と第２ドライバ回路２７（５３）の出力レベルの変更する必要がある。

・上記各実施形態において、発振器２５が生成する同期制御信号ＳＹＣのデューティ比を、出力電圧Ｖｏを安定させるまでの期間（応答速度）や逆流電流の許容値に応じて変更してもよい。同期制御信号ＳＹＣのデューティ比を変更することにより第２トランジスタＴ２がオンする期間が変更され、出力電圧Ｖｏを変化させる応答速度や逆流する電流量が変更される。

・上記各実施形態において、発振器２５は、クロック信号ＣＫと同期して、クロック信号ＣＫの各パルスに対応して同期制御信号ＳＹＣのパルスを生成するようにしたが、複数のパルス毎に同期制御信号ＳＹＣのパルスを生成しないようにしてもよい。

・上記第二実施形態では、第２トランジスタＴ２にコンパレータ５１を接続して理想ダイオードを構成して該第２トランジスタＴ２における逆流電流を防止したが、その他の構成により逆流電流を防止する構成としてもよい。例えば、第２トランジスタＴ２とグランドとの間に抵抗を接続し、該抵抗の両端子にコンパレータを接続し、抵抗の両端子間の電位差に基づいて逆流電流を検出して第２トランジスタＴ２をオフするようにしてもよい。そして、抵抗に接続したコンパレータの出力信号を図４の論理回路５２に入力し、通常動作においては逆流を防止し、軽負荷時逆流を許容するようにしてもよい。

・第二実施形態において、ナンド回路２９に制御許可信号ＥＮＢを入力するようにしてもよい。また、第一実施形態において、ナンド回路２９に制御許可信号ＥＮＢを入力しないようにしてもよい。

・上記各実施形態では、ＲＳ−フリップフロップ回路（ＦＦ回路）２４を用いたＤＣ−ＤＣコンバータに具体化したが、ＰＷＭ比較器を用いたＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、出力電圧Ｖｏ（帰還信号ＦＢ）を抵抗Ｒ１，Ｒ２により分圧した分圧電圧と基準電圧Ｖｒ１とを誤差増幅器２１により比較するようにしたが、出力電圧Ｖｏと基準電圧とを比較するようにしてもよい。

第一実施形態のＤＣ−ＤＣコンバータのブロック回路図である。（ａ）（ｂ）は第一実施形態のＤＣ−ＤＣコンバータの動作波形図である。第一実施形態のＤＣ−ＤＣコンバータの動作波形図である。第二実施形態のＤＣ−ＤＣコンバータのブロック回路図である。第二実施形態のＤＣ−ＤＣコンバータの動作波形図である。従来のＤＣ−ＤＣコンバータの動作波形図である。

符号の説明

１２スナバ回路
２１誤差増幅器
２２電流比較器
２３電流検出回路
２４フリップフロップ回路
２５発振器
２６第１ドライバ回路
２７第２ドライバ回路
２８コンパレータ
２９ナンド回路
５１コンパレータ
５２論理回路
ＣＫクロック信号
ＳＹＣ同期制御信号
Ｓ４検出信号
Ｓ５駆動制御信号
Ｓ１１検出信号
Ｌ１チョークコイル
Ｔ１第１トランジスタ
Ｔ２第２トランジスタ
ＤＨ第１駆動信号
ＤＬ第２駆動信号
Ｖｏ出力電圧

Claims

入力電圧を変換して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータであって、
前記入力電圧が供給される第１トランジスタと、
前記第１トランジスタと低電位電源との間に接続された第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとの間の接続点に接続されたチョークコイルと、
出力電圧又は該出力電圧の分圧電圧と、負荷に供給する出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記パルス信号に基づいて、前記第１トランジスタをオンオフ制御する第１駆動信号及び前記第２トランジスタをオンオフ制御する第２駆動信号を生成する出力回路と、
所定の第２基準電圧と前記誤差信号とを比較して検出信号を生成する比較回路と、
前記検出信号に基づいて、前記誤差信号の電圧が前記第２基準電圧よりも高い第１の状態の時には一定レベルの駆動制御信号を出力し、前記誤差信号の電圧が前記第２基準電圧よりも低い第２の状態の時には所定のパルス幅を有する駆動制御信号を出力する駆動信号生成回路と、を備え、
前記出力回路は、
前記第１の状態の時には、前記一定レベルの駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタが前記第１トランジスタと相補的にオンオフするように制御し、
前記第２の状態の時には、前記所定のパルス幅を有する駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタのオン時間を前記第１の状態の時よりも短くするように制御する、
ことを特徴とするＤＣ−ＤＣコンバータ。
前記第１トランジスタと前記第２トランジスタとの間に接続され、その接続点の電圧に基づいて前記チョークコイルに流れる電流を検出する電流検出回路を備え、
前記パルス信号生成回路は、
前記電流検出回路の出力信号が非反転入力端子に入力され、前記誤差信号が反転入力端子に入力される電流比較器と、
クロック信号と、所定のパルス幅を有する同期制御信号とを生成する発振器と、
前記電流比較器の出力信号がセット端子に入力され、前記クロック信号がリセット端子に入力されるフリップフロップ回路と、
から構成され、
前記駆動信号生成回路は、前記検出信号と前記同期制御信号とに基づいて、前記第２の状態の時には前記同期制御信号を反転して前記駆動制御信号として出力する、
ことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
前記第２トランジスタにおいて前記チョークコイルから前記低電位電源に向かって流れる逆流電流を検出する逆流検出回路と、
逆流検出回路の検出結果と前記検出信号に基づいて、前記第１の状態の時には前記第２トランジスタにおける逆流を防止し、前記第２の状態の時には前記第２トランジスタにおける逆流を許容する逆流制御回路と、
を備えたことを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
前記逆流検出回路は、前記第２トランジスタの両端子における電位差により前記第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成するコンパレータにより構成され、
前記逆流制御回路は、前記コンパレータの検出信号と前記比較回路の検出信号とが入力され、該比較回路の検出信号に基づいて、前記第１の状態の時には前記コンパレータの検出信号に応じて駆動制御信号を出力し、前記第２の状態の時には前記駆動制御信号を一定レベルにて出力する論理回路により構成され、
前記出力回路は、前記パルス信号と前記駆動制御信号とに基づいて、前記第２トランジスタに供給する第２駆動信号を生成する、
ことを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
前記チョークコイルには並列にスナバ回路が接続されたことを特徴とする請求項１乃至４のうちの何れか一項に記載のＤＣ−ＤＣコンバータ。
入力電圧を変換して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、
前記入力電圧が供給される第１トランジスタと、
前記第１トランジスタと低電位電源との間に接続された第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとの間の接続点に接続されたチョークコイルと、
を備え、
出力電圧又は該出力電圧の分圧電圧と、負荷に供給する出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成し、
前記誤差信号に応じたパルス幅を持つパルス信号を生成し、
前記パルス信号に基づいて、前記第１トランジスタをオンオフ制御する第１駆動信号及び前記第２トランジスタをオンオフ制御する第２駆動信号を生成し、
所定の第２基準電圧と前記誤差信号とを比較して検出信号を生成し、
前記検出信号に基づいて、前記誤差信号の電圧が前記第２基準電圧よりも高い第１の状態の時には一定レベルの駆動制御信号を出力し、前記誤差信号の電圧が前記第２基準電圧よりも低い第２の状態の時には所定のパルス幅を有する駆動制御信号を出力し、
前記第１の状態の時には、前記一定レベルの前記駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタを前記第１トランジスタと相補的にオンオフするようにし、
前記第２の状態の時には、前記所定のパルス幅を有する駆動制御信号と前記パルス信号とに基づいて前記第２駆動信号を生成し、当該第２駆動信号により前記第２トランジスタのオン時間を前記第１の状態の時よりも短くするようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
前記第２トランジスタにおいて前記チョークコイルから前記低電位電源に向かって流れる逆流電流を検出する逆流検出回路を備え、
逆流検出回路の検出結果と前記検出信号に基づいて、前記第１の状態の時には前記第２トランジスタにおける逆流を防止し、前記負荷の急減した時には前記第２トランジスタにおける逆流を許容する、
ことを特徴とする請求項６記載のＤＣ−ＤＣコンバータの制御方法。