JP2009124099A - 半導体チップの電極構造 - Google Patents
半導体チップの電極構造 Download PDFInfo
- Publication number
- JP2009124099A JP2009124099A JP2008150538A JP2008150538A JP2009124099A JP 2009124099 A JP2009124099 A JP 2009124099A JP 2008150538 A JP2008150538 A JP 2008150538A JP 2008150538 A JP2008150538 A JP 2008150538A JP 2009124099 A JP2009124099 A JP 2009124099A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor chip
- electrode structure
- dummy
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】電極パッド100は、シリコン101の最上層部において、パッド配線メタル102と配線メタル103との間にバリアメタル107のエッジ位置下部109にエッジ部分が一致しないようにダミーメタル111を配置する。ダミーメタル111と層間膜140とで多くの界面を構成することで、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制する。
【選択図】図1
Description
好ましいダミーパターンが形成される領域の上面は、樹脂保護膜で覆われない領域を有することを特徴とする。
好ましくは、半導体基板上においてバリアメタルが形成されない領域を覆う樹脂保護膜を、さらに備え、メタルパターンが形成される領域の上面は、樹脂保護膜で覆われない領域を有することを特徴とする。
さらに、好ましいメタルパターンは、等間隔に配置された複数のメタルと、隣接するメタル間に形成された層間膜とで形成されることを特徴とする。
さらに、好ましい一連続の面は、複数の正六角形のメタルで形成されることを特徴とする。
また、他の好ましいメタルパターンは、発生したクラックを進行させないためのパターンを含むことを特徴とする。
さらに、他の好ましいクラックを進行させないためのパターンは、不連続な複数のメタルによって成ることを特徴とする。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の電極パッド100を示す図である。図1において、電極パッド100は、シリコン101の最上層部にパッド配線メタル102が配置され、パッド配線メタル102と配線メタル103が配置されている。パッド配線メタル102の上部にはパッド接続メタル104が配置されている。シリコン101およびパッド接続メタル104の上面は、パッド接続メタル104を保護するように主に窒化膜で構成された窒化保護膜105で覆われている。ただし、パッド接続メタル104の上面の一部は、窒化保護膜105で覆われていない開口部108が存在する。パッド接続メタル104は、開口部108がバリアメタル107と接することによって、バリアメタル107の上部に形成される半田バンプ110と電気的に接続されている。樹脂材保護膜106は、窒化保護膜105の上面であって、バリアメタル107と接しない範囲に積層されている。パッド接続メタル104の上面であって窒化保護膜105に覆われていない部分、つまり、パッド接続メタル104がバリアメタル107と接する開口部108の位置は、窒化保護膜105の形成する範囲によって決められる。ここまで説明した電極パッド100の構造は、図15に示した従来技術における電極パッド1500の構造と変わらない。
本発明の第2の実施形態に係る半導体チップの電極構造は、上述した第1の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。図5は、本発明の第2の実施形態に係る半導体装置の電極パッド500を示す図である。図5において、図1に示した同様の構成要素については、同様の参照符号を付して説明を省略する。電極パッド500は、シリコン101の最上層部において、パッド配線メタル102と配線メタル103との間にダミーメタル150を構成している。
本発明の第3の実施形態に係る半導体チップの電極構造は、上述した第2の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。以下に第3の実施形態に係る電極パッドのダミーパターンについて説明する。図7は、第3の実施形態に係る電極パッドのダミーパターンを示す図である。第2の実施形態における図6に示したダミーパターンは、ダミーメタル150によって一連続の面が構成されていたが、図7に示すダミーパターンは、正六角形を一単位とする複数のダミーメタル170が連続して配置されることによりハニカムパターンが構成されている。
本発明の第4の実施形態に係る半導体チップの電極構造は、上述した第1〜3の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。以下に第4の実施形態に係る電極パッドのダミーパターンについて説明する。図8において、図4〜図7に示した同様の構成要素については、同様の参照符号を付して説明を省略する。図8は、第4の実施形態に係る電極パッドのダミーパターンを示す図である。図8において、パッド配線メタル102と配線メタル103との間には、複数のダミーメタル180が斜め状に配置されることにより、斜めラインパターンが構成されている。
本発明の第5の実施形態では、上述した第1〜4の実施形態に係る電極パッドの半導体チップ内の配置について説明する。図10Aは、電極パッドを半導体チップ1010の全面に配置したエリアパッドのレイアウトパターンを示す図である。図10Bは、電極パッドを半導体チップ1020の周辺部に配置したペリフェラルパッドのレイアウトパターンを示す図である。
101,1301 シリコン
102,1302 パッド配線メタル
103,1303 配線メタル
104,1304 パッド接続メタル
105,1305 窒化保護膜
106,1306,1506 樹脂材保護膜
107,1307,1507 バリアメタル
107a,1507a バリアメタルのエッジ
108,1308,1508 開口部
109,1309,1509 エッジ位置下部
110,1103 半田バンプ
111,111a,111b,160,170,180 ダミーメタル
120,130,1800 クラック
140 層間膜
900,1010,1020,1101 半導体チップ
1102 インターポーザ基板
1104 アンダーフィル樹脂
1700 パッド配線メタルと配線メタルとの間のエリア
A−A’ 断面
B1,B2 電極パッドの一部
O 半導体チップの中心点
P,Q 半導体チップの隅点
α 導電成分
Claims (23)
- 最上層部にパッドメタルと前記パッドメタルと異電位となる配線メタルとを有する半導体基板と、
前記半導体基板上に形成された電極パッドと、
前記半導体基板上を覆い、かつ前記電極パッドを露出するように開口部を有する樹脂保護膜と、
前記樹脂保護膜の前記開口部内であって、前記電極パッド上に形成されたバリアメタルと、
前記バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、
前記パッドメタルと前記配線メタルとの間に電位を有さないダミーパターンを備え、
前記ダミーパターンは、前記バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする、半導体チップの電極構造。 - 前記ダミーパターンが形成される領域の上面は、前記樹脂保護膜で覆われない領域を有することを特徴とする、請求項1に記載の半導体チップの電極構造。
- 前記ダミーパターンは、1つのダミーメタルで構成され、
前記ダミーメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項1〜2のいずれかに記載の半導体チップの電極構造。 - 前記ダミーパターンは、複数のダミーメタルで構成され、
前記複数のダミーメタルのうち、特定のダミーメタルは、前記バリアメタルのエッジ位置の鉛直方向に配置され、
前記特定のダミーメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項1〜2のいずれかに記載の半導体チップの電極構造。 - 前記ダミーパターンは、等間隔に配置された複数のダミーメタルと、隣接するダミーメタル間に形成された層間膜とで形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
- 前記ダミーパターンは、複数のダミーメタルにより一連続の面で形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
- 前記一連続の面は、複数の正六角形のダミーメタルで形成されることを特徴とする、請求項6に記載の半導体チップの電極構造。
- 前記ダミーパターンは、前記半導体チップの中心から放射線状方向に配置された前記ダミーメタルで形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
- 上面に複数の電極を有する半導体チップであって、
前記半導体チップの中心から最も離れた前記半導体チップの四隅周辺のみに請求項1に記載の電極構造を有することを特徴とする、半導体チップ。 - 最上層部に電極パッドを形成するパッドメタルと配線メタルとを有する半導体基板と、
前記電極パッド上に形成されたバリアメタルと、
前記バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、
前記電極パッドと前記配線メタルとの間にメタルパターンを備え、
前記メタルパターンは、前記バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする、半導体チップの電極構造。 - 前記半導体基板上において前記バリアメタルが形成されない領域を覆う樹脂保護膜を、さらに備え、
前記メタルパターンが形成される領域の上面は、前記樹脂保護膜で覆われない領域を有することを特徴とする、請求項10に記載の半導体チップの電極構造。 - 前記メタルパターンは、1つのメタルで構成され、
前記メタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項10〜11のいずれかに記載の半導体チップの電極構造。 - 前記メタルパターンは、複数のメタルで構成され、
前記複数のメタルのうち、特定のメタルは、前記バリアメタルのエッジ位置の鉛直方向に配置され、
前記特定のメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項10〜11のいずれかに記載の半導体チップの電極構造。 - 前記メタルパターンは、等間隔に配置された複数のメタルと、隣接するメタル間に形成された層間膜とで形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
- 前記メタルパターンは、複数のメタルにより一連続の面で形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
- 前記一連続の面は、複数の正六角形のメタルで形成されることを特徴とする、請求項15に記載の半導体チップの電極構造。
- 前記メタルパターンは、前記半導体チップの中心から放射線状方向に配置された前記メタルで形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
- 上面に複数の電極を有する半導体チップであって、
前記半導体チップの中心から最も離れた前記半導体チップの四隅周辺のみに請求項10に記載の電極構造を有することを特徴とする、半導体チップ。 - 前記メタルパターンは、クラック発生を抑制するためのパターンを含むことを特徴とする、請求項10に記載の半導体チップの電極構造。
- 前記メタルパターンは、発生したクラックを進行させないためのパターンを含むことを特徴とする、請求項10に記載の半導体チップの電極構造。
- 前記クラックを進行させないためのパターンは、不連続な複数のメタルによって成ることを特徴とする、請求項20に記載の半導体チップの電極構造。
- 前記メタルパターンは、電位を有さないダミーパターンであることを特徴とする、請求項10に記載の半導体チップの電極構造。
- 前記メタルパターンは、前記電極パッドと同電位であることを特徴とする、請求項10に記載の半導体チップの電極構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150538A JP2009124099A (ja) | 2007-10-24 | 2008-06-09 | 半導体チップの電極構造 |
US12/239,119 US8089156B2 (en) | 2007-10-24 | 2008-09-26 | Electrode structure for semiconductor chip with crack suppressing dummy metal patterns |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276727 | 2007-10-24 | ||
JP2008150538A JP2009124099A (ja) | 2007-10-24 | 2008-06-09 | 半導体チップの電極構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124099A true JP2009124099A (ja) | 2009-06-04 |
JP2009124099A5 JP2009124099A5 (ja) | 2011-05-19 |
Family
ID=40815894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150538A Pending JP2009124099A (ja) | 2007-10-24 | 2008-06-09 | 半導体チップの電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009124099A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171253A (ja) * | 2009-01-23 | 2010-08-05 | Toshiba Corp | 半導体装置およびその製造方法 |
WO2011083524A1 (ja) * | 2010-01-05 | 2011-07-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US10797032B2 (en) | 2018-04-25 | 2020-10-06 | Sharp Kabushiki Kaisha | Light-emitting element module |
JP2022537295A (ja) * | 2020-03-13 | 2022-08-25 | チップモア テクノロジー コーポレーション リミテッド | ボール植え付け構造および製造プロセス |
JP2023036718A (ja) * | 2017-05-30 | 2023-03-14 | ローム株式会社 | Mems素子およびmemsモジュール |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853837A (ja) * | 1981-09-25 | 1983-03-30 | Sharp Corp | 電子回路部品の接続方法 |
JPH01114055A (ja) * | 1987-10-28 | 1989-05-02 | Seiko Epson Corp | 半田付バンプ型電極 |
JPH10233398A (ja) * | 1997-02-20 | 1998-09-02 | Ricoh Co Ltd | 半導体装置 |
JP2003318177A (ja) * | 2002-04-19 | 2003-11-07 | Sharp Corp | 半導体集積回路装置 |
JP2004207509A (ja) * | 2002-12-25 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004214594A (ja) * | 2002-11-15 | 2004-07-29 | Sharp Corp | 半導体装置およびその製造方法 |
JP2005183641A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005260207A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006019550A (ja) * | 2004-07-02 | 2006-01-19 | Murata Mfg Co Ltd | 半田バンプ電極構造 |
JP2007036021A (ja) * | 2005-07-28 | 2007-02-08 | Seiko Epson Corp | 半導体装置 |
-
2008
- 2008-06-09 JP JP2008150538A patent/JP2009124099A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853837A (ja) * | 1981-09-25 | 1983-03-30 | Sharp Corp | 電子回路部品の接続方法 |
JPH01114055A (ja) * | 1987-10-28 | 1989-05-02 | Seiko Epson Corp | 半田付バンプ型電極 |
JPH10233398A (ja) * | 1997-02-20 | 1998-09-02 | Ricoh Co Ltd | 半導体装置 |
JP2003318177A (ja) * | 2002-04-19 | 2003-11-07 | Sharp Corp | 半導体集積回路装置 |
JP2004214594A (ja) * | 2002-11-15 | 2004-07-29 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004207509A (ja) * | 2002-12-25 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005183641A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005260207A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006019550A (ja) * | 2004-07-02 | 2006-01-19 | Murata Mfg Co Ltd | 半田バンプ電極構造 |
JP2007036021A (ja) * | 2005-07-28 | 2007-02-08 | Seiko Epson Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171253A (ja) * | 2009-01-23 | 2010-08-05 | Toshiba Corp | 半導体装置およびその製造方法 |
WO2011083524A1 (ja) * | 2010-01-05 | 2011-07-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2011142119A (ja) * | 2010-01-05 | 2011-07-21 | Panasonic Corp | 半導体装置及びその製造方法 |
US8575749B2 (en) | 2010-01-05 | 2013-11-05 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2023036718A (ja) * | 2017-05-30 | 2023-03-14 | ローム株式会社 | Mems素子およびmemsモジュール |
JP7408764B2 (ja) | 2017-05-30 | 2024-01-05 | ローム株式会社 | Mems素子およびmemsモジュール |
US10797032B2 (en) | 2018-04-25 | 2020-10-06 | Sharp Kabushiki Kaisha | Light-emitting element module |
JP2022537295A (ja) * | 2020-03-13 | 2022-08-25 | チップモア テクノロジー コーポレーション リミテッド | ボール植え付け構造および製造プロセス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4242336B2 (ja) | 半導体装置 | |
JP3880600B2 (ja) | 半導体装置およびその製造方法 | |
US8089156B2 (en) | Electrode structure for semiconductor chip with crack suppressing dummy metal patterns | |
TW201208005A (en) | Flip chip package and semiconductor die | |
WO2013187187A1 (ja) | 半導体装置 | |
JP2009124099A (ja) | 半導体チップの電極構造 | |
JP5677115B2 (ja) | 半導体装置 | |
JP4165460B2 (ja) | 半導体装置 | |
JP4625674B2 (ja) | プリント配線基板及びこの基板を搭載する情報処理装置 | |
JP5437553B2 (ja) | 半導体素子及び半導体装置 | |
JP2007142037A (ja) | 実装基板および半導体装置 | |
US9978723B2 (en) | Semiconductor device | |
JP4251164B2 (ja) | 半導体装置および半導体チップ | |
JP2007059867A (ja) | 半導体装置 | |
JP5243734B2 (ja) | 半導体装置 | |
JP2012151272A (ja) | 半導体チップ及び半導体装置 | |
JP4812673B2 (ja) | 半導体装置 | |
TWI467719B (zh) | 薄膜覆晶裝置 | |
TWI495052B (zh) | 基板結構與使用該基板結構之半導體封裝件 | |
KR101495713B1 (ko) | 칩온필름 장치 | |
JP2008311530A (ja) | 半導体装置 | |
TW202115846A (zh) | 接墊結構 | |
JP2004363224A (ja) | 半導体チップの接続構造 | |
JP5656301B2 (ja) | 半導体装置 | |
JP2007173388A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |