[go: up one dir, main page]

JP2009124099A - 半導体チップの電極構造 - Google Patents

半導体チップの電極構造 Download PDF

Info

Publication number
JP2009124099A
JP2009124099A JP2008150538A JP2008150538A JP2009124099A JP 2009124099 A JP2009124099 A JP 2009124099A JP 2008150538 A JP2008150538 A JP 2008150538A JP 2008150538 A JP2008150538 A JP 2008150538A JP 2009124099 A JP2009124099 A JP 2009124099A
Authority
JP
Japan
Prior art keywords
metal
semiconductor chip
electrode structure
dummy
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008150538A
Other languages
English (en)
Other versions
JP2009124099A5 (ja
Inventor
Noriyuki Nagai
紀行 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008150538A priority Critical patent/JP2009124099A/ja
Priority to US12/239,119 priority patent/US8089156B2/en
Publication of JP2009124099A publication Critical patent/JP2009124099A/ja
Publication of JP2009124099A5 publication Critical patent/JP2009124099A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】隣接する電極パッドの半田バンプが電気的にショートすることを防止しつつ、バリアメタルのエッジ位置下部に集中するバンプ応力によって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上する半導体チップの電極構造を提供する。
【解決手段】電極パッド100は、シリコン101の最上層部において、パッド配線メタル102と配線メタル103との間にバリアメタル107のエッジ位置下部109にエッジ部分が一致しないようにダミーメタル111を配置する。ダミーメタル111と層間膜140とで多くの界面を構成することで、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制する。
【選択図】図1

Description

本発明は、半導体チップの電極構造に関し、より特定的には、クラックの進行を抑制するフリップチップ接続を構成する半導体チップの電極構造に関する。
従来の半導体装置のフリップチップ接続における電極パッド構造について、図面を見ながら説明する。図11Aは、一般的なフリップチップ接続構成を示す図である。図11Aにおいて、半導体チップ1101とインターポーザ基板1102とは半田バンプを介して接続されている。図11Bは、図11Aに示すフリップチップ接続構成をA−A’面から見た断面図である。図11Bにおいて、半導体チップ1101とインターポーザ基板1102とは、半田バンプ1103を介して接続されており、半田バンプ1103の接続部周辺は、アンダーフィル樹脂1104で覆われている。このように、半導体チップ1101の内部に形成された回路は、半田バンプ1103を介してインターポーザ基板1102の裏面に接続されることで、実装面積が小さく、また、配線が短いために電気的特性が良い。また、半田バンプ1103の接続部周辺をアンダーフィル樹脂1104で固めることにより、半田バンプ1103の接続部の接続信頼性を向上させている。
半導体チップ1101の内部に形成されるフリップチップ接続パッドには、例えば、エリアパッドやペリフェラルパッド等がある。図12Aは、電極パッド1201を半導体チップ1101の全面に配置したエリアパッドのレイアウトパターンを示す図である。図12Bは、電極パッド1202を半導体チップ1101の周辺部に配置したペリフェラルパッドのレイアウトパターンを示す図である。なお、フリップチップ接続パッドは、電極パッドを半導体チップ1101の面内に一様なパターンで形成されることが多い。
図13は、図11A〜図12Bに示した半導体チップ1101に形成されている従来技術における電極パッド構造の断面図である。図13において、従来技術における電極パッド1300は、シリコン1301の最上層部にパッド配線メタル1302が配置され、パッド配線メタル1302と同一層に配線メタル1303が配置されている。パッド配線メタル1302の上部にはパッド接続メタル1304が配置されている。シリコン1301およびパッド接続メタル1304の上面は、パッド接続メタル1304を保護するように主に窒化膜で構成された窒化保護膜1305、さらにポリイミド等の樹脂材で構成された樹脂材保護膜1306で覆われている。ただし、パッド接続メタル1304の上面の一部は、窒化保護膜1305と樹脂材保護膜1306とのいずれによっても覆われていない開口部1308が存在する。パッド接続メタル1304は、開口部1308がバリアメタル1307と接することによって、バリアメタル1307の上部に形成される半田バンプ1103と電気的に接続される。
従来技術における電極パッド1300では、パッド接続メタル1304の上面であって窒化保護膜1305と樹脂材保護膜1306とのいずれによっても覆われない部分、つまり、パッド接続メタル1304がバリアメタル1307と接する開口部1308の位置は、樹脂材保護膜1306の形成する範囲によって決められていた。さらに、樹脂材保護膜1306は、バリアメタル1307のエッジ位置下部1309にも存在するため、バリアメタル1307のエッジ位置下部1309に集中するバンプ応力を緩和することができる。バリアメタル1307のエッジ位置下部1309に掛かるバンプ応力とは、半田バンプを形成する時にバリアメタルに掛かる応力、および半導体チップをインターポーザ基板へ実装する時に半田バンプに掛かる応力等をいう。
しかしながら、図13に示す従来技術における電極パッド1300の構成では、半田バンプを形成する主流技術であるメッキ法を用いる場合、互いに隣接する電極パッドの半田バンプが電気的にショートする不具合が発生しやすいという問題があった。図14は、互いに隣接する図13に示した電極パッド1300の半田バンプ1103が、電気的にショートしている状態を示す図である。図14において、樹脂材保護膜1306に導電成分αが付着し、互いに隣接する半田バンプ1103は、バリアメタル1307を介して電気的にショートしている。これは、メッキ法を用いて半田バンプ1103を形成する際、メッキ工程中に導電成分αが樹脂材保護膜1306に付着することが多いためである。
このような従来技術における電極パッド1300の不具合を解消するために、さらに以下に示す他の従来技術における電極パッドがある。図15は、従来技術における電極パッド1300の不具合を解消するための他の従来技術における電極パッド1500の断面図である。図15において、他の従来技術における電極パッド1500は、樹脂材保護膜1506が窒化保護膜1305の上面であって、バリアメタル1507と接しない範囲に積層される構成である。従って、パッド接続メタル1304の上面であって窒化保護膜1305に覆われていない部分、つまり、パッド接続メタル1304がバリアメタル1507と接する開口部1508の位置は、窒化保護膜1305の形成する範囲によって決められる。
このように他の従来技術における電極パッド1500の構成によれば、半田バンプを形成する主流技術であるメッキ法を用いる場合、互いに隣接する電極パッドの半田バンプが電気的にショートする不具合は発生しにくくなる。図16は、互いに隣接する図15に示した電極パッド1500の樹脂材保護膜1506に導電成分αが付着した場合を示す図である。図16において、導電成分αが樹脂材保護膜1506に付着していても、樹脂材保護膜1506とバリアメタル1507とが接していないため、互いに隣接する電極パッド1500の半田バンプ1103は電気的にショートしない。
特開平1−114055号公報 特開2006−19550号公報
しかしながら、図15に示す他の従来技術における電極パッド1500は、後述するような課題が存在する。図17は、図15に示した他の従来技術における電極パッド1500のパッド配線メタル1302および配線メタル1303を配置したシリコン1301の最上層部を示す図である。バリアメタル1507のエッジは、パッド配線メタル1302と配線メタル1303との間のエリア1700の上部に位置する(図17の破線1507aで示す)。図15に示す他の従来技術における電極パッド1500は、バリアメタル1507のエッジ位置下部1509には、樹脂材保護膜1506は存在していないため、図13に示した電極パッド1300のようにバリアメタル1507のエッジ位置下部1509に集中するバンプ応力を緩和することができない。
従って、バリアメタル1507のエッジ位置下部1509に集中するバンプ応力によって、窒化保護膜1305にクラックが発生するという問題がある。図18は、図15に示す電極パッド1500におけるB1部の拡大図である。図18において、バリアメタル1507のエッジ位置下部1509に集中するバンプ応力によって、窒化保護膜1305にクラック1800が発生している。
それ故に、本発明の目的は、隣接する電極パッドの半田バンプが電気的にショートすることを防止しつつ、バリアメタルのエッジ位置下部に集中するバンプ応力によって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上する半導体チップの電極構造を提供することである。
上記目的を達成させるために、本発明の第1の半導体チップの電極構造は、最上層部にパッドメタルと当該パッドメタルと異電位となる配線メタルとを有する半導体基板と、半導体基板上に形成された電極パッドと、半導体基板上を覆い、かつ電極パッドを露出するように開口部を有する樹脂保護膜と、樹脂保護膜の開口部内であって、電極パッド上に形成されたバリアメタルと、バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、パッドメタルと配線メタルとの間に電位を有さないダミーパターンを備え、ダミーパターンは、バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする。
好ましいダミーパターンが形成される領域の上面は、樹脂保護膜で覆われない領域を有することを特徴とする。
さらに、上記目的を達成させるために、本発明の第2の半導体チップの電極構造は、最上層部に電極パッドを形成するパッドメタルと配線メタルとを有する半導体基板と、電極パッド上に形成されたバリアメタルと、バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、電極パッドと配線メタルとの間にメタルパターンを備え、メタルパターンは、バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする。
好ましくは、半導体基板上においてバリアメタルが形成されない領域を覆う樹脂保護膜を、さらに備え、メタルパターンが形成される領域の上面は、樹脂保護膜で覆われない領域を有することを特徴とする。
さらに、好ましいメタルパターンは、1つのメタルで構成され、メタルのエッジは、バリアメタルのエッジと鉛直方向に一致しないことを特徴とするか、またはメタルパターンは、複数のメタルで構成され、複数のメタルのうち、特定のメタルは、バリアメタルのエッジ位置の鉛直方向に配置され、特定のメタルのエッジは、バリアメタルのエッジと鉛直方向に一致しないことを特徴とする。
さらに、好ましいメタルパターンは、等間隔に配置された複数のメタルと、隣接するメタル間に形成された層間膜とで形成されることを特徴とする。
また、他の好ましいメタルパターンは、複数のメタルにより一連続の面で形成されることを特徴とする。
さらに、好ましい一連続の面は、複数の正六角形のメタルで形成されることを特徴とする。
また、他の好ましいメタルパターンは、半導体チップの中心から放射線状方向に配置されたメタルで形成されることを特徴とする。
また、他の好ましいメタルパターンは、クラック発生を抑制するためのパターンを含むことを特徴とする。
また、他の好ましいメタルパターンは、発生したクラックを進行させないためのパターンを含むことを特徴とする。
さらに、他の好ましいクラックを進行させないためのパターンは、不連続な複数のメタルによって成ることを特徴とする。
また、好ましいメタルパターンは、電位を有さないダミーパターンであるか、または電極パッドと同電位であることを特徴とする。
また、上記目的を達成させるために、本発明の半導体チップは、上面に複数の電極を有する半導体チップであって、半導体チップの中心から最も離れた半導体チップの四隅周辺のみに上述した電極構造を有することを特徴とする。
上述のように、本発明の半導体チップの電極構造によれば、隣接する電極パッドの半田バンプが電気的にショートすることを防止しつつ、バリアメタルのエッジ位置下部に集中するバンプ応力によって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上する半導体チップの電極構造を実現することができる。また、本発明の半導体チップの電極構造によれば、バリアメタルのエッジ位置下部に集中するバンプ応力によるクラックの発生を誘発しにくく、クラックの発生を抑制する効果もある。
以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の電極パッド100を示す図である。図1において、電極パッド100は、シリコン101の最上層部にパッド配線メタル102が配置され、パッド配線メタル102と配線メタル103が配置されている。パッド配線メタル102の上部にはパッド接続メタル104が配置されている。シリコン101およびパッド接続メタル104の上面は、パッド接続メタル104を保護するように主に窒化膜で構成された窒化保護膜105で覆われている。ただし、パッド接続メタル104の上面の一部は、窒化保護膜105で覆われていない開口部108が存在する。パッド接続メタル104は、開口部108がバリアメタル107と接することによって、バリアメタル107の上部に形成される半田バンプ110と電気的に接続されている。樹脂材保護膜106は、窒化保護膜105の上面であって、バリアメタル107と接しない範囲に積層されている。パッド接続メタル104の上面であって窒化保護膜105に覆われていない部分、つまり、パッド接続メタル104がバリアメタル107と接する開口部108の位置は、窒化保護膜105の形成する範囲によって決められる。ここまで説明した電極パッド100の構造は、図15に示した従来技術における電極パッド1500の構造と変わらない。
なお、本実施形態では、シリコン表面保護層として窒化保護膜105を用いているが、この保護膜は窒化物に限らず、例えば、酸化膜等を用いても構わない。また、バリアメタル107は、ヤング率の比較的大きい物質である、例えば、チタン、タングステン、ニッケル等で構成される。
次に、本発明の第1の実施形態に係る電極パッド100が従来技術における電極パッド1500と異なる点について説明する。電極パッド100は、ダミーメタル111を備えている点で従来技術における電極パッド1500と異なる。さらに、ダミーメタル111は、シリコン101の最上層部において、パッド配線メタル102と配線メタル103との間に配置されていることが特徴である。図2は、図1に示す電極パッド100におけるB2部の拡大図である。ダミーメタル111は、第1のダミーメタル111aと第2のダミーメタル111bとで構成されている。
第1のダミーメタル111aおよび第2のダミーメタル111bの配置について、さらに詳しく説明する。第1のダミーメタル111aは、第1のダミーメタル111aのエッジがバリアメタル107のエッジと一致しないように配置される。バリアメタル107のエッジに第1のダミーメタル111aのエッジを一致させるような構成の場合、バリアメタル107のエッジ位置下部109に集中するバンプ応力によるクラックの発生を誘発することになるためである。このように、バリアメタル107のエッジ位置を鉛直方向に延ばした部分を含む領域に第1のダミーメタル111aを配置することにより、最もバンプ応力が集中するバリアメタル107のエッジ位置から鉛直方向に発生するクラック120の進行を抑制することができる。
第2のダミーメタル111bは、上述したように第1のダミーメタル111aが配置された以外の領域に、第1のダミーメタル111aと一定の間隔で配置される。上述したように第1のダミーメタル111aが配置されることにより、バリアメタル107のエッジ位置下部109において、バリアメタル107のエッジ位置から第1のダミーメタル111aのエッジ位置に向かう斜め方向のクラックが発生することが考えられる。図3は、窒化保護膜105に斜め方向のクラック130が発生した電極パッド100のB2部の拡大図である。第2のダミーメタル111bは、バリアメタル107のエッジ位置から鉛直方向に延ばした部分に配置されていないが、窒化保護膜105に発生した斜め方向のクラック130の進行を抑制するために、ダミーメタル111aと一定の間隔で配置されている。このように、ダミーメタル111bを配置することにより、窒化保護膜105の広範囲にわたって発生するクラックの進行を抑制することができる。
次に、ダミーメタル111で構成されるダミーパターンについて、詳しく説明する。図4は、第1の実施形態に係る電極パッド100のパッド配線メタル102および配線メタル103を配置したシリコン101の最上層部を示す図である。図4において、パッド配線メタル102と配線メタル103との間には、複数のダミーメタル111が等間隔に配置されることによりドットパターンが構成されている。各ダミーメタル111間には、テトラエトキシシラン等で構成された層間膜140が存在する。なお、バリアメタル107のエッジは、当該ドットパターンが形成された領域の上部に位置する(図4の破線107aで示す)。
このように、複数のダミーメタル111と層間膜140とで多くの界面を構成することで、バリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックが当該界面に接触し、クラックの進行を抑制することができる。
以上のように、本発明の第1の実施形態に係る半導体チップの電極構造によれば、バリアメタルのエッジ位置下部に集中するバンプ応力よって発生するクラックに関して、バリアメタルのエッジ位置から鉛直下方に発生するクラックの進行を抑制するだけでなく、広範囲にわたって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上することができる。
なお、本実施形態では、ダミーパターンとして、図4に示すようにパッド配線メタル102と配線メタル103との間に2つのダミーメタル111が配置されるドットパターンを示したが、これに限られるものではない。例えば、ダミーメタル111より小さいダミーメタルを3つ以上、パッド配線メタル102と配線メタル103との間に配置し、図4に示すドットパターンより細かいドットパターンを形成しても構わない。
(第2の実施形態)
本発明の第2の実施形態に係る半導体チップの電極構造は、上述した第1の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。図5は、本発明の第2の実施形態に係る半導体装置の電極パッド500を示す図である。図5において、図1に示した同様の構成要素については、同様の参照符号を付して説明を省略する。電極パッド500は、シリコン101の最上層部において、パッド配線メタル102と配線メタル103との間にダミーメタル150を構成している。
以下に第2の実施形態に係る電極パッドのダミーパターンについて詳しく説明する。図6は、第2の実施形態に係る電極パッドのダミーパターンを示す図である。図6において、パッド配線メタル102と配線メタル103との間には、一連続の面であるダミーメタル150が広範囲にわたって配置されることによりラインパターンが構成されている。
このように、ダミーメタル150で一連続の面を広範囲にわたって構成することで、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制することができる。なお、一般的にメタルの界面がないと、バンプ応力は集中しにくい。従って、第2の実施形態に係るラインパターンの構成は、上述した第1の実施形態に係るドットパターンの構成に比べて、さらに、バリアメタル107のエッジ位置下部109に集中するバンプ応力によるクラックの発生を誘発しにくく、クラックの発生を抑制する効果が期待できる。
以上のように、本発明の第2の実施形態に係る半導体チップの電極構造によれば、バリアメタルのエッジ位置下部に集中するバンプ応力によって広範囲にわたって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上することができる。さらには、バリアメタルのエッジ位置下部に集中するバンプ応力によるクラックの発生を誘発しにくく、クラックの発生を抑制することもできる。
(第3の実施形態)
本発明の第3の実施形態に係る半導体チップの電極構造は、上述した第2の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。以下に第3の実施形態に係る電極パッドのダミーパターンについて説明する。図7は、第3の実施形態に係る電極パッドのダミーパターンを示す図である。第2の実施形態における図6に示したダミーパターンは、ダミーメタル150によって一連続の面が構成されていたが、図7に示すダミーパターンは、正六角形を一単位とする複数のダミーメタル170が連続して配置されることによりハニカムパターンが構成されている。
このように、正六角形を一単位とする複数のダミーメタル170によって一連続の面を構成することで、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制することができる。なお、第3の実施形態に係るハニカムパターンの構成は、上述した第2の実施形態と同様に一連続の面で構成されているため、バリアメタル107のエッジ位置下部109に集中するバンプ応力によるクラックの発生を誘発しにくい構成と言える。
以上のように、本発明の第3の実施形態に係る半導体チップの電極構造によれば、バリアメタルのエッジ位置下部に集中するバンプ応力によって広範囲にわたって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上することができる。
なお、第3の実施形態に係る電極パッドのダミーパターンは、正六角形を一単位とする複数のダミーメタル170によってハニカムパターンを構成したが、これに限定されるものではない。均一性を有する多角形を一単位とする複数のダミーメタルによって、一連続の面を構成するパターン等であれば、同様の効果が得られる。
(第4の実施形態)
本発明の第4の実施形態に係る半導体チップの電極構造は、上述した第1〜3の実施形態に係る半導体チップの電極構造と、ダミーメタルで構成されるダミーパターンが異なる。以下に第4の実施形態に係る電極パッドのダミーパターンについて説明する。図8において、図4〜図7に示した同様の構成要素については、同様の参照符号を付して説明を省略する。図8は、第4の実施形態に係る電極パッドのダミーパターンを示す図である。図8において、パッド配線メタル102と配線メタル103との間には、複数のダミーメタル180が斜め状に配置されることにより、斜めラインパターンが構成されている。
次に、斜めラインパターンを構成する複数のダミーメタル180を配置する方向について、詳しく説明する。半田バンプを形成する時、および半導体チップをインターポーザ基板へ実装する時等は、半導体チップに配置されたそれぞれの電極パッドの配置される位置によって、電極パッドに掛かるバンプ応力の方向が異なる。一般的に、各電極パッドに掛かるバンプ応力の方向は、半導体チップの中心から放射線状方向である。従って、斜めラインパターンを構成する複数のダミーメタル180を配置する方向は、当該電極パッドが、半導体チップのどの位置に配置されるかによって決定される。
図9は、電極パッドが半導体チップの全面に配置された半導体チップ900を示す図である。図8に示した斜めラインパターンを有する電極パッドは、半導体チップ900の中心点Oから半導体チップ900の左上隅の点Pに向かう方向に配置されている電極パッド901〜904、および半導体チップ900の中心点Oから半導体チップ900の右下隅の点Qに向かう方向に配置されている電極パッド905〜908に適用されるものとする。この場合、当該電極パッドの斜めラインパターンを構成する複数のダミーメタル180は、半導体チップの中心から当該電極パッドに向かう方向に沿った方向で配置する。その他の位置に配置される電極パッドも同様に、当該電極パッドに配置するダミーメタルは、半導体チップの中心点から当該電極パッドに向かう方向に沿った方向で配置する必要がある。
このように、半導体チップの中心から当該電極パッドに向かう方向にダミーメタルを構成することで、上述した第1の実施形態と同様に、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制することができる。なお、各電極パッドに掛かるバンプ応力の方向に応じた斜めラインパターンの構成は、バリアメタル107のエッジ位置下部109に集中するバンプ応力によるクラックの発生を誘発しにくい構成と言える。
以上のように、本発明の第4の実施形態に係る半導体チップの電極構造によれば、バリアメタルのエッジ位置下部に集中するバンプ応力よって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上することができる。
なお、上述した第1〜4の実施形態に係る電極パッドにおいて、半導体基板の最上層部にパッド配線メタルと配線メタルとを構成していたが、配線メタルは、パッド配線メタルと異電位であっても構わない。
また、上述した第1〜4の実施形態に係る電極パッドにおいて、半導体基板上のバリアメタルが形成されていない領域を樹脂保護膜で覆う構成であったが、これに限定されるものではない。
また、本発明の半導体チップの電極構造におけるダミーパターンは、上述した第1〜4の実施形態において述べたものに限定されるものではなく、クラック発生を抑制するパターンまたは、発生したクラックを進行させないパターンであればよい。さらに、当該パターンを構成するダミーメタルは、1つであっても複数であっても構わない。
さらに、上述した第1〜4の実施形態に係る電極パッドにおいて、半導体基板の最上層部にパッド配線メタルと配線メタルとの間に電位を有さないダミーパターンを構成していたが、これに限定されるものではない。電位を有さないダミーパターンの代わりに、電極パッドと同電位を有するメタルパターンを備える構成であっても良い。例えば、メタルパターンは配線されたメタルで構成されつつ、さらに、上述した第1〜4の実施形態におけるダミーパターンと同様の効果を奏することができる。
(第5の実施形態)
本発明の第5の実施形態では、上述した第1〜4の実施形態に係る電極パッドの半導体チップ内の配置について説明する。図10Aは、電極パッドを半導体チップ1010の全面に配置したエリアパッドのレイアウトパターンを示す図である。図10Bは、電極パッドを半導体チップ1020の周辺部に配置したペリフェラルパッドのレイアウトパターンを示す図である。
図10Aに示した半導体チップ1010において、半導体チップ1010の中心点Oから最も離れた位置(半導体チップの四隅位置)の電極パッド1011〜1014のみに、上述した第1〜4の実施形態に係る電極パッドを適用する。図10Bに示した半導体チップ1020においても、同様に半導体チップ1020の中心点Oから最も離れた位置の電極パッド1021〜1028のみに、上述した第1〜4の実施形態に係る電極パッドを適用する。
一般的に、フリップチップ接続構成において、最も大きいバンプ応力が掛かりやすい位置は、半導体チップの中心から最も離れた位置に形成された電極パッドのバリアメタルエッジ位置下部である。これは、半導体チップがシリコン、インターポーザ基板が樹脂から構成されており、熱膨張係数のミスマッチから最もバンプひずみが発生するためである。
このように、半導体チップの中心から最も離れた位置の電極パッドのみに上述した第1〜4の実施形態に係る電極パッドを適用することで、最もバンプ応力の掛かりやすい電極パッドにおいて、パッド配線メタル102と配線メタル103との間に掛かるバリアメタル107のエッジ位置下部109に集中するバンプ応力によって発生するクラックの進行を抑制することができる。
以上のように、本発明の第5の実施形態に係る半導体チップの電極構造によれば、半導体チップ中心から離れて配置されている半導体チップ四隅付近の電極パッドに関して、バリアメタルのエッジ位置下部に集中するバンプ応力によって発生するクラックの進行を抑制し、電極パッドにおけるバンプ接続の信頼性を向上することができる。
なお、半導体チップの中心から最も離れた位置の電極パッドに上述した第1〜4の実施形態に係る電極パッドを適用する際、その他に配置された電極パッドは、上述した第1〜4の実施形態に係る電極パッドを配置しても構わない。
本発明の半導体チップの電極構造を適用した半導体装置は、バンプ応力によって発生するクラックの進行を抑制し、半田バンプの接続信頼性を向上させることをもたらすことにより、フリップチップ接続のより小径バンプによる狭パッドピッチ化が可能となり、半導体装置の高密度化等に有用である。
本発明の第1の実施形態に係る半導体装置の電極パッドを示す図 鉛直方向のクラック発生時における図1のB2部の拡大図 斜め方向のクラック発生時における図1のB2部の拡大図 本発明の第1の実施形態に係る電極パッドのダミーパターンを示す図 本発明の第2の実施形態に係る半導体装置の電極パッドを示す図 本発明の第2の実施形態に係る電極パッドのダミーパターンを示す図 本発明の第3の実施形態に係る電極パッドのダミーパターンを示す図 本発明の第4の実施形態に係る電極パッドのダミーパターンを示す図 本発明の第4の実施形態に係る半導体チップを示す図 本発明の第5の実施形態に係る半導体チップのエリアパッドを示す図 本発明の第5の実施形態に係る半導体チップのペリフェラルパッドを示す図 従来技術における半導体装置のフリップチップ接続構成を示す図 従来技術における半導体装置のフリップチップ接続構成を示す断面図 従来技術における半導体チップのエリアパッドを示す図 従来技術における半導体チップのペリフェラルパッドを示す図 従来技術における半導体装置の電極パッドを示す図 従来技術における半導体装置の隣接する電極パッドを示す図 他の従来技術における半導体装置の電極パッドを示す図 他の従来技術における半導体装置の隣接する電極パッドを示す図 従来技術における半導体チップの電極構造の最上層部を示す図 図15のB1部の拡大図
符号の説明
100,500,901〜908,1011〜1014,1021〜1028,1201,1202,1300,1500 電極パッド
101,1301 シリコン
102,1302 パッド配線メタル
103,1303 配線メタル
104,1304 パッド接続メタル
105,1305 窒化保護膜
106,1306,1506 樹脂材保護膜
107,1307,1507 バリアメタル
107a,1507a バリアメタルのエッジ
108,1308,1508 開口部
109,1309,1509 エッジ位置下部
110,1103 半田バンプ
111,111a,111b,160,170,180 ダミーメタル
120,130,1800 クラック
140 層間膜
900,1010,1020,1101 半導体チップ
1102 インターポーザ基板
1104 アンダーフィル樹脂
1700 パッド配線メタルと配線メタルとの間のエリア
A−A’ 断面
B1,B2 電極パッドの一部
O 半導体チップの中心点
P,Q 半導体チップの隅点
α 導電成分

Claims (23)

  1. 最上層部にパッドメタルと前記パッドメタルと異電位となる配線メタルとを有する半導体基板と、
    前記半導体基板上に形成された電極パッドと、
    前記半導体基板上を覆い、かつ前記電極パッドを露出するように開口部を有する樹脂保護膜と、
    前記樹脂保護膜の前記開口部内であって、前記電極パッド上に形成されたバリアメタルと、
    前記バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、
    前記パッドメタルと前記配線メタルとの間に電位を有さないダミーパターンを備え、
    前記ダミーパターンは、前記バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする、半導体チップの電極構造。
  2. 前記ダミーパターンが形成される領域の上面は、前記樹脂保護膜で覆われない領域を有することを特徴とする、請求項1に記載の半導体チップの電極構造。
  3. 前記ダミーパターンは、1つのダミーメタルで構成され、
    前記ダミーメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項1〜2のいずれかに記載の半導体チップの電極構造。
  4. 前記ダミーパターンは、複数のダミーメタルで構成され、
    前記複数のダミーメタルのうち、特定のダミーメタルは、前記バリアメタルのエッジ位置の鉛直方向に配置され、
    前記特定のダミーメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項1〜2のいずれかに記載の半導体チップの電極構造。
  5. 前記ダミーパターンは、等間隔に配置された複数のダミーメタルと、隣接するダミーメタル間に形成された層間膜とで形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
  6. 前記ダミーパターンは、複数のダミーメタルにより一連続の面で形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
  7. 前記一連続の面は、複数の正六角形のダミーメタルで形成されることを特徴とする、請求項6に記載の半導体チップの電極構造。
  8. 前記ダミーパターンは、前記半導体チップの中心から放射線状方向に配置された前記ダミーメタルで形成されることを特徴とする、請求項4に記載の半導体チップの電極構造。
  9. 上面に複数の電極を有する半導体チップであって、
    前記半導体チップの中心から最も離れた前記半導体チップの四隅周辺のみに請求項1に記載の電極構造を有することを特徴とする、半導体チップ。
  10. 最上層部に電極パッドを形成するパッドメタルと配線メタルとを有する半導体基板と、
    前記電極パッド上に形成されたバリアメタルと、
    前記バリアメタル上に形成されたバンプとからなる半導体チップの電極構造であって、
    前記電極パッドと前記配線メタルとの間にメタルパターンを備え、
    前記メタルパターンは、前記バリアメタルのエッジ位置を鉛直方向に延ばした部分を含む領域に形成されることを特徴とする、半導体チップの電極構造。
  11. 前記半導体基板上において前記バリアメタルが形成されない領域を覆う樹脂保護膜を、さらに備え、
    前記メタルパターンが形成される領域の上面は、前記樹脂保護膜で覆われない領域を有することを特徴とする、請求項10に記載の半導体チップの電極構造。
  12. 前記メタルパターンは、1つのメタルで構成され、
    前記メタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項10〜11のいずれかに記載の半導体チップの電極構造。
  13. 前記メタルパターンは、複数のメタルで構成され、
    前記複数のメタルのうち、特定のメタルは、前記バリアメタルのエッジ位置の鉛直方向に配置され、
    前記特定のメタルのエッジは、前記バリアメタルのエッジと鉛直方向に一致しないことを特徴とする、請求項10〜11のいずれかに記載の半導体チップの電極構造。
  14. 前記メタルパターンは、等間隔に配置された複数のメタルと、隣接するメタル間に形成された層間膜とで形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
  15. 前記メタルパターンは、複数のメタルにより一連続の面で形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
  16. 前記一連続の面は、複数の正六角形のメタルで形成されることを特徴とする、請求項15に記載の半導体チップの電極構造。
  17. 前記メタルパターンは、前記半導体チップの中心から放射線状方向に配置された前記メタルで形成されることを特徴とする、請求項13に記載の半導体チップの電極構造。
  18. 上面に複数の電極を有する半導体チップであって、
    前記半導体チップの中心から最も離れた前記半導体チップの四隅周辺のみに請求項10に記載の電極構造を有することを特徴とする、半導体チップ。
  19. 前記メタルパターンは、クラック発生を抑制するためのパターンを含むことを特徴とする、請求項10に記載の半導体チップの電極構造。
  20. 前記メタルパターンは、発生したクラックを進行させないためのパターンを含むことを特徴とする、請求項10に記載の半導体チップの電極構造。
  21. 前記クラックを進行させないためのパターンは、不連続な複数のメタルによって成ることを特徴とする、請求項20に記載の半導体チップの電極構造。
  22. 前記メタルパターンは、電位を有さないダミーパターンであることを特徴とする、請求項10に記載の半導体チップの電極構造。
  23. 前記メタルパターンは、前記電極パッドと同電位であることを特徴とする、請求項10に記載の半導体チップの電極構造。
JP2008150538A 2007-10-24 2008-06-09 半導体チップの電極構造 Pending JP2009124099A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008150538A JP2009124099A (ja) 2007-10-24 2008-06-09 半導体チップの電極構造
US12/239,119 US8089156B2 (en) 2007-10-24 2008-09-26 Electrode structure for semiconductor chip with crack suppressing dummy metal patterns

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007276727 2007-10-24
JP2008150538A JP2009124099A (ja) 2007-10-24 2008-06-09 半導体チップの電極構造

Publications (2)

Publication Number Publication Date
JP2009124099A true JP2009124099A (ja) 2009-06-04
JP2009124099A5 JP2009124099A5 (ja) 2011-05-19

Family

ID=40815894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008150538A Pending JP2009124099A (ja) 2007-10-24 2008-06-09 半導体チップの電極構造

Country Status (1)

Country Link
JP (1) JP2009124099A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171253A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置およびその製造方法
WO2011083524A1 (ja) * 2010-01-05 2011-07-14 パナソニック株式会社 半導体装置及びその製造方法
US10797032B2 (en) 2018-04-25 2020-10-06 Sharp Kabushiki Kaisha Light-emitting element module
JP2022537295A (ja) * 2020-03-13 2022-08-25 チップモア テクノロジー コーポレーション リミテッド ボール植え付け構造および製造プロセス
JP2023036718A (ja) * 2017-05-30 2023-03-14 ローム株式会社 Mems素子およびmemsモジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853837A (ja) * 1981-09-25 1983-03-30 Sharp Corp 電子回路部品の接続方法
JPH01114055A (ja) * 1987-10-28 1989-05-02 Seiko Epson Corp 半田付バンプ型電極
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2003318177A (ja) * 2002-04-19 2003-11-07 Sharp Corp 半導体集積回路装置
JP2004207509A (ja) * 2002-12-25 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP2005183641A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006019550A (ja) * 2004-07-02 2006-01-19 Murata Mfg Co Ltd 半田バンプ電極構造
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853837A (ja) * 1981-09-25 1983-03-30 Sharp Corp 電子回路部品の接続方法
JPH01114055A (ja) * 1987-10-28 1989-05-02 Seiko Epson Corp 半田付バンプ型電極
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2003318177A (ja) * 2002-04-19 2003-11-07 Sharp Corp 半導体集積回路装置
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP2004207509A (ja) * 2002-12-25 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005183641A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006019550A (ja) * 2004-07-02 2006-01-19 Murata Mfg Co Ltd 半田バンプ電極構造
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171253A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置およびその製造方法
WO2011083524A1 (ja) * 2010-01-05 2011-07-14 パナソニック株式会社 半導体装置及びその製造方法
JP2011142119A (ja) * 2010-01-05 2011-07-21 Panasonic Corp 半導体装置及びその製造方法
US8575749B2 (en) 2010-01-05 2013-11-05 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2023036718A (ja) * 2017-05-30 2023-03-14 ローム株式会社 Mems素子およびmemsモジュール
JP7408764B2 (ja) 2017-05-30 2024-01-05 ローム株式会社 Mems素子およびmemsモジュール
US10797032B2 (en) 2018-04-25 2020-10-06 Sharp Kabushiki Kaisha Light-emitting element module
JP2022537295A (ja) * 2020-03-13 2022-08-25 チップモア テクノロジー コーポレーション リミテッド ボール植え付け構造および製造プロセス

Similar Documents

Publication Publication Date Title
JP4242336B2 (ja) 半導体装置
JP3880600B2 (ja) 半導体装置およびその製造方法
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
TW201208005A (en) Flip chip package and semiconductor die
WO2013187187A1 (ja) 半導体装置
JP2009124099A (ja) 半導体チップの電極構造
JP5677115B2 (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
JP4625674B2 (ja) プリント配線基板及びこの基板を搭載する情報処理装置
JP5437553B2 (ja) 半導体素子及び半導体装置
JP2007142037A (ja) 実装基板および半導体装置
US9978723B2 (en) Semiconductor device
JP4251164B2 (ja) 半導体装置および半導体チップ
JP2007059867A (ja) 半導体装置
JP5243734B2 (ja) 半導体装置
JP2012151272A (ja) 半導体チップ及び半導体装置
JP4812673B2 (ja) 半導体装置
TWI467719B (zh) 薄膜覆晶裝置
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
KR101495713B1 (ko) 칩온필름 장치
JP2008311530A (ja) 半導体装置
TW202115846A (zh) 接墊結構
JP2004363224A (ja) 半導体チップの接続構造
JP5656301B2 (ja) 半導体装置
JP2007173388A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903