JP2004363224A - 半導体チップの接続構造 - Google Patents
半導体チップの接続構造 Download PDFInfo
- Publication number
- JP2004363224A JP2004363224A JP2003157853A JP2003157853A JP2004363224A JP 2004363224 A JP2004363224 A JP 2004363224A JP 2003157853 A JP2003157853 A JP 2003157853A JP 2003157853 A JP2003157853 A JP 2003157853A JP 2004363224 A JP2004363224 A JP 2004363224A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding pads
- bumps
- bonding
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】短冊状のボンディングパッドを狭い間隔で形成した場合でも、熱圧着で潰されたバンプが隣のバンプと接触し難くなるようにする。
【解決手段】バンプ３の形成位置を、ボンディングパッド２をなす長方形の長辺方向の一端または他端とし、隣り合うボンディングパッド２でバンプ３の形成位置を変える。
【選択図】 図１
【解決手段】バンプ３の形成位置を、ボンディングパッド２をなす長方形の長辺方向の一端または他端とし、隣り合うボンディングパッド２でバンプ３の形成位置を変える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ上に形成された複数のボンディングパッドと、基板側の複数の電極とが、それぞれ突起状電極で接続されている半導体チップの接続構造に関する。
【０００２】
【従来の技術】
半導体チップを基板上に取り付けて電気的に接続する方法として、従来より「バンプ」と称される突起状電極を用いた方法が行われている。この方法では、半導体チップ上に複数の電極（ボンディングパッド）を形成するとともに、これに対応する複数の電極を基板側（基板またはリード等）に形成する。そして、いずれかの電極上にバンプを形成した後、両電極間の位置を合わせてバンプを熱圧着する。これにより、両電極間がバンプにより接着固定されて、電気的に接続される。
【０００３】
近年の半導体素子の小型・高集積化に伴って、半導体チップ上に多数のボンディングパッドを高密度で形成することが要求されている。この要求に応えるために、例えば、ワイヤボンディング法では、正方形のボンディングパッドを半導体チップの周辺に沿って二重に配置し、外側に配置された複数のボンディングパッドの隙間の位置に内側のボンディングパッドが配置されるように（所謂「千鳥配置」に）している。
【０００４】
上記要求に応えるために、隣り合うボンディングパッドの間隔を狭くすると、バンプを用いた方法では、熱圧着で潰されたバンプが隣のバンプと接触し易くなる。この問題を解決するために、下記の特許文献１には、テープキャリア方式の接続構造で、ボンディングパッドを半導体チップの周辺に千鳥配置にすることが記載されている。この接続構造では、図７に示すように、ボンディングパッド２を半導体チップ１の周辺部に千鳥配置し、一つのボンディングパッド２上に、ボンディングパッド２とほぼ同じ大きさのバンプ３を形成している。
【０００５】
【特許文献１】
特開昭６２−１５２１５４号公報
【０００６】
【発明が解決しようとする課題】
一方、半導体素子の更なる小型・高集積化に対応する目的で、半導体チップ上に短冊状（細長い長方形、例えば長辺が短辺の２倍以上長い長方形）のボンディングパッドを形成することも行われているが、前記特許文献１には、このような場合にバンプを用いた接続を行う際の対策については記載されていない。
【０００７】
本発明は、半導体素子の更なる小型・高集積化に対応する目的で半導体チップ上に短冊状のボンディングパッドを形成する場合に、バンプを用いた接続方法が有する課題（隣り合うボンディングパッドの間隔が狭くなると、熱圧着で潰されたバンプが隣のバンプと接触し易くなる。）を解決するためになされたものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体チップ上に形成された複数のボンディングパッドと、基板側の複数の電極とが、それぞれ突起状電極で接続されている半導体チップの接続構造において、各ボンディングパッドは、長辺と短辺とからなる平行四辺形に形成され、隣り合うボンディングパッドをなす平行四辺形の長辺を揃えて並列に配置され、前記突起状電極は、隣り合うボンディングパッド間で、前記長辺方向の異なる位置に配置されていることを特徴とする半導体チップの接続構造を提供する。
【０００９】
前記平行四辺形には、四つの内角が直角である長方形と四つの内角が直角でない狭義の平行四辺形、およびこれらと略同じ形状（例えば、角部が丸くなっていたり、四辺のいずれかが厳密には非直線になっている形状）が含まれる。
本発明によれば、前記平行四辺形のボンディングパッドに対する突起状電極の配置を、「隣り合うボンディングパッド間で、ボンディングパッドをなす前記平行四辺形の長辺方向の異なる位置」とすることにより、狭い間隔で前記形状のボンディングパッドを形成した場合でも、熱圧着で潰されたバンプが隣のバンプと接触し難くなる。
【００１０】
その結果、半導体素子の更なる小型・高集積化に対応する目的で、半導体チップ上に短冊状のボンディングパッドを狭い間隔で形成し、このボンディングパッドと基板側をバンプを用いた方法で接続する実装工程を、容易に行うことができる。
【００１１】
【発明の実施の形態】
図１乃至４を用いて、本発明の一例（一実施形態）に相当する半導体チップの接続構造について説明する。
図１は、この接続構造を構成する半導体チップのパターン形成面の一部（ボンディングパッド形成部分）を示す平面図である。図１のＡ−Ａ線断面図を図２に示す。図３は、この接続構造を構成する基板の回路形成面の一部を示す平面図である。図４は、この接続構造を示す断面図である。
【００１２】
図１に示すように、この実施形態では、半導体チップ１のパターン形成面の周辺部に、複数個のボンディングパッド２が並列に配置されている。各ボンディングパッド２は、同じ大きさの長方形であって、その長辺は基準線Ｌと平行な直線である。この基準線Ｌは、半導体チップ１の縁を示す直線１１と垂直な直線である。各ボンディングパッド２は、隣り合うボンディングパッド２をなす長方形の長辺を揃えて並列に配置されている。
【００１３】
この半導体チップ１の各ボンディングパッド２（２ａ〜２ｄ）には、ボンディングパッド２をなす長方形の長辺の一端または他端に、バンプ（突起状電極）３が形成されている。前記長辺方向でのバンプ３の位置は、隣り合うボンディングパッド２で異なり、交互に同じ位置になっている。すなわち、図１の最も左側では縦長の長方形に形成されたボンディングパッド２ａの上端に、その一つ右では同じ形状のボンディングパッド２ｂの下端に、更に一つ右では同じ形状のボンディングパッド２ｃの上端に、更に一つ右では同じ形状のボンディングパッド２ｂの下端にバンプ３が形成されている。
【００１４】
その結果、この実施形態では、ボンディングパッド２をなす長方形の上端および下端でそれぞれ、バンプ３が、ボンディングパッド２の配置間隔の２倍の配置間隔で形成されている。
この半導体チップ１は図２に示す断面構造を有する。この実施形態では、各バンプ３を以下の方法で形成した。
【００１５】
先ず、半導体チップ１上にアルミニウム薄膜を形成した後に、この薄膜をパターニングすることで各ボンディングパッド２ａ〜２ｄを形成した。次に、絶縁層４を形成した後に、この絶縁層４をパターニングすることでバンプ３形成用の孔４１を形成した。この孔４１は、各ボンディングパッド２のバンプ３形成位置でボンディングパッド２が露出するように形成されている。次に、無電解ニッケルメッキ法により、絶縁層４の各孔４１にニッケル層を成長させて、ニッケルからなるバンプ３を形成した。なお、図１では絶縁層４が省略されている。
【００１６】
図３に示すように、基板５の回路形成面には、バンプ３によって半導体チップ１のボンディングパッド２と直接接続される位置に、電極６が形成されている。この基板５の上に、図１及び２に示す半導体チップ１を、バンプ３形成面を基板５側に向け、バンプ３と電極６の位置を合わせて配置した後に、バンプ３を熱圧着した。これにより、各ボンディングパッド２とこれに対応する電極６との間がそれぞれバンプ３により接着固定されて、電気的に接続された。図４はこの状態を示す。図４に示す基板５の断面は図３のＢ−Ｂ線断面に相当する。
【００１７】
この実施形態における半導体チップの接続構造によれば、隣り合うボンディングパッド２でバンプ３の形成位置が異なる（長方形の長辺方向一端と他端になっている）ため、ボンディングパッド２を狭い間隔で配置した場合でも、熱圧着で潰されたバンプ３が隣のバンプ３と接触し難くなる。
なお、この実施形態では、縦長の長方形に形成されたボンディングパッド２の上端または下端にバンプ３を配置しているが、前記長方形の長辺方向でのバンプ３の形成位置が隣同士で同じにならなければこれに限定されず、前記長辺方向での中間位置と上端または下端との組み合わせ等であってもよい。また、ボンディングパッド２の形状は狭義の平行四辺形であってもよい。
【００１８】
また、バンプの形成方法は上述のような無電解メッキ法に限定されず、例えば金線の先端を溶融して表面張力によりボール状にした後、この金ボールをボンディングパッドに超音波圧着する方法でもよい。その場合の一例について図５および図６を用いて説明する。
図５はこの場合の半導体チップのパターン形成面の一部（ボンディングパッド形成部分）を示す平面図である。図６はこの半導体チップを図３の基板と接続した状態を示す断面図であって、図４と同様の断面を示す。すなわち、図６における半導体チップ１の断面は、図５の半導体チップ１を左右を反対にして絶縁層４側を下に向けた状態での図５のＣ−Ｃ線断面を示す。
【００１９】
この例では、バンプ３形成用の孔４１を、バンディングパッド２ａ〜２ｄより少し小さい長方形とした。そして、この長方形の長辺の一端または他端に、ボール状の金製のバンプ３を形成した。前記長辺方向でのバンプ３の位置は、隣り合うボンディングパッド２で異なり、交互に同じ位置になっている。すなわち、この例では、ボンディングパッド２の上端よりも少し下の位置およびボンディングパッド２の下端よりも少し上の位置に金ボールからなるバンプ３が形成されている。
【図面の簡単な説明】
【図１】半導体チップのパターン形成面の一部を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】基板の回路形成面の一部を示す平面図である。
【図４】半導体チップが図１の場合の接続構造を示す断面図である。
【図５】半導体チップのパターン形成面の一部を示す平面図である。
【図６】半導体チップが図５の場合の接続構造を示す断面図である。
【図７】ボンディングパッドの従来例を示す平面図である。
【符号の説明】
１…半導体チップ、２（２ａ〜２ｄ）…ボンディングパッド、３…バンプ（突起状電極）、４…絶縁層、４１…孔、５…基板、６…基板側の電極。
【発明の属する技術分野】
本発明は、半導体チップ上に形成された複数のボンディングパッドと、基板側の複数の電極とが、それぞれ突起状電極で接続されている半導体チップの接続構造に関する。
【０００２】
【従来の技術】
半導体チップを基板上に取り付けて電気的に接続する方法として、従来より「バンプ」と称される突起状電極を用いた方法が行われている。この方法では、半導体チップ上に複数の電極（ボンディングパッド）を形成するとともに、これに対応する複数の電極を基板側（基板またはリード等）に形成する。そして、いずれかの電極上にバンプを形成した後、両電極間の位置を合わせてバンプを熱圧着する。これにより、両電極間がバンプにより接着固定されて、電気的に接続される。
【０００３】
近年の半導体素子の小型・高集積化に伴って、半導体チップ上に多数のボンディングパッドを高密度で形成することが要求されている。この要求に応えるために、例えば、ワイヤボンディング法では、正方形のボンディングパッドを半導体チップの周辺に沿って二重に配置し、外側に配置された複数のボンディングパッドの隙間の位置に内側のボンディングパッドが配置されるように（所謂「千鳥配置」に）している。
【０００４】
上記要求に応えるために、隣り合うボンディングパッドの間隔を狭くすると、バンプを用いた方法では、熱圧着で潰されたバンプが隣のバンプと接触し易くなる。この問題を解決するために、下記の特許文献１には、テープキャリア方式の接続構造で、ボンディングパッドを半導体チップの周辺に千鳥配置にすることが記載されている。この接続構造では、図７に示すように、ボンディングパッド２を半導体チップ１の周辺部に千鳥配置し、一つのボンディングパッド２上に、ボンディングパッド２とほぼ同じ大きさのバンプ３を形成している。
【０００５】
【特許文献１】
特開昭６２−１５２１５４号公報
【０００６】
【発明が解決しようとする課題】
一方、半導体素子の更なる小型・高集積化に対応する目的で、半導体チップ上に短冊状（細長い長方形、例えば長辺が短辺の２倍以上長い長方形）のボンディングパッドを形成することも行われているが、前記特許文献１には、このような場合にバンプを用いた接続を行う際の対策については記載されていない。
【０００７】
本発明は、半導体素子の更なる小型・高集積化に対応する目的で半導体チップ上に短冊状のボンディングパッドを形成する場合に、バンプを用いた接続方法が有する課題（隣り合うボンディングパッドの間隔が狭くなると、熱圧着で潰されたバンプが隣のバンプと接触し易くなる。）を解決するためになされたものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体チップ上に形成された複数のボンディングパッドと、基板側の複数の電極とが、それぞれ突起状電極で接続されている半導体チップの接続構造において、各ボンディングパッドは、長辺と短辺とからなる平行四辺形に形成され、隣り合うボンディングパッドをなす平行四辺形の長辺を揃えて並列に配置され、前記突起状電極は、隣り合うボンディングパッド間で、前記長辺方向の異なる位置に配置されていることを特徴とする半導体チップの接続構造を提供する。
【０００９】
前記平行四辺形には、四つの内角が直角である長方形と四つの内角が直角でない狭義の平行四辺形、およびこれらと略同じ形状（例えば、角部が丸くなっていたり、四辺のいずれかが厳密には非直線になっている形状）が含まれる。
本発明によれば、前記平行四辺形のボンディングパッドに対する突起状電極の配置を、「隣り合うボンディングパッド間で、ボンディングパッドをなす前記平行四辺形の長辺方向の異なる位置」とすることにより、狭い間隔で前記形状のボンディングパッドを形成した場合でも、熱圧着で潰されたバンプが隣のバンプと接触し難くなる。
【００１０】
その結果、半導体素子の更なる小型・高集積化に対応する目的で、半導体チップ上に短冊状のボンディングパッドを狭い間隔で形成し、このボンディングパッドと基板側をバンプを用いた方法で接続する実装工程を、容易に行うことができる。
【００１１】
【発明の実施の形態】
図１乃至４を用いて、本発明の一例（一実施形態）に相当する半導体チップの接続構造について説明する。
図１は、この接続構造を構成する半導体チップのパターン形成面の一部（ボンディングパッド形成部分）を示す平面図である。図１のＡ−Ａ線断面図を図２に示す。図３は、この接続構造を構成する基板の回路形成面の一部を示す平面図である。図４は、この接続構造を示す断面図である。
【００１２】
図１に示すように、この実施形態では、半導体チップ１のパターン形成面の周辺部に、複数個のボンディングパッド２が並列に配置されている。各ボンディングパッド２は、同じ大きさの長方形であって、その長辺は基準線Ｌと平行な直線である。この基準線Ｌは、半導体チップ１の縁を示す直線１１と垂直な直線である。各ボンディングパッド２は、隣り合うボンディングパッド２をなす長方形の長辺を揃えて並列に配置されている。
【００１３】
この半導体チップ１の各ボンディングパッド２（２ａ〜２ｄ）には、ボンディングパッド２をなす長方形の長辺の一端または他端に、バンプ（突起状電極）３が形成されている。前記長辺方向でのバンプ３の位置は、隣り合うボンディングパッド２で異なり、交互に同じ位置になっている。すなわち、図１の最も左側では縦長の長方形に形成されたボンディングパッド２ａの上端に、その一つ右では同じ形状のボンディングパッド２ｂの下端に、更に一つ右では同じ形状のボンディングパッド２ｃの上端に、更に一つ右では同じ形状のボンディングパッド２ｂの下端にバンプ３が形成されている。
【００１４】
その結果、この実施形態では、ボンディングパッド２をなす長方形の上端および下端でそれぞれ、バンプ３が、ボンディングパッド２の配置間隔の２倍の配置間隔で形成されている。
この半導体チップ１は図２に示す断面構造を有する。この実施形態では、各バンプ３を以下の方法で形成した。
【００１５】
先ず、半導体チップ１上にアルミニウム薄膜を形成した後に、この薄膜をパターニングすることで各ボンディングパッド２ａ〜２ｄを形成した。次に、絶縁層４を形成した後に、この絶縁層４をパターニングすることでバンプ３形成用の孔４１を形成した。この孔４１は、各ボンディングパッド２のバンプ３形成位置でボンディングパッド２が露出するように形成されている。次に、無電解ニッケルメッキ法により、絶縁層４の各孔４１にニッケル層を成長させて、ニッケルからなるバンプ３を形成した。なお、図１では絶縁層４が省略されている。
【００１６】
図３に示すように、基板５の回路形成面には、バンプ３によって半導体チップ１のボンディングパッド２と直接接続される位置に、電極６が形成されている。この基板５の上に、図１及び２に示す半導体チップ１を、バンプ３形成面を基板５側に向け、バンプ３と電極６の位置を合わせて配置した後に、バンプ３を熱圧着した。これにより、各ボンディングパッド２とこれに対応する電極６との間がそれぞれバンプ３により接着固定されて、電気的に接続された。図４はこの状態を示す。図４に示す基板５の断面は図３のＢ−Ｂ線断面に相当する。
【００１７】
この実施形態における半導体チップの接続構造によれば、隣り合うボンディングパッド２でバンプ３の形成位置が異なる（長方形の長辺方向一端と他端になっている）ため、ボンディングパッド２を狭い間隔で配置した場合でも、熱圧着で潰されたバンプ３が隣のバンプ３と接触し難くなる。
なお、この実施形態では、縦長の長方形に形成されたボンディングパッド２の上端または下端にバンプ３を配置しているが、前記長方形の長辺方向でのバンプ３の形成位置が隣同士で同じにならなければこれに限定されず、前記長辺方向での中間位置と上端または下端との組み合わせ等であってもよい。また、ボンディングパッド２の形状は狭義の平行四辺形であってもよい。
【００１８】
また、バンプの形成方法は上述のような無電解メッキ法に限定されず、例えば金線の先端を溶融して表面張力によりボール状にした後、この金ボールをボンディングパッドに超音波圧着する方法でもよい。その場合の一例について図５および図６を用いて説明する。
図５はこの場合の半導体チップのパターン形成面の一部（ボンディングパッド形成部分）を示す平面図である。図６はこの半導体チップを図３の基板と接続した状態を示す断面図であって、図４と同様の断面を示す。すなわち、図６における半導体チップ１の断面は、図５の半導体チップ１を左右を反対にして絶縁層４側を下に向けた状態での図５のＣ−Ｃ線断面を示す。
【００１９】
この例では、バンプ３形成用の孔４１を、バンディングパッド２ａ〜２ｄより少し小さい長方形とした。そして、この長方形の長辺の一端または他端に、ボール状の金製のバンプ３を形成した。前記長辺方向でのバンプ３の位置は、隣り合うボンディングパッド２で異なり、交互に同じ位置になっている。すなわち、この例では、ボンディングパッド２の上端よりも少し下の位置およびボンディングパッド２の下端よりも少し上の位置に金ボールからなるバンプ３が形成されている。
【図面の簡単な説明】
【図１】半導体チップのパターン形成面の一部を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】基板の回路形成面の一部を示す平面図である。
【図４】半導体チップが図１の場合の接続構造を示す断面図である。
【図５】半導体チップのパターン形成面の一部を示す平面図である。
【図６】半導体チップが図５の場合の接続構造を示す断面図である。
【図７】ボンディングパッドの従来例を示す平面図である。
【符号の説明】
１…半導体チップ、２（２ａ〜２ｄ）…ボンディングパッド、３…バンプ（突起状電極）、４…絶縁層、４１…孔、５…基板、６…基板側の電極。
Claims (1)
- 半導体チップ上に形成された複数のボンディングパッドと、基板側の複数の電極とが、それぞれ突起状電極で接続されている半導体チップの接続構造において、
各ボンディングパッドは、長辺と短辺とからなる平行四辺形に形成され、隣り合うボンディングパッドをなす平行四辺形の長辺を揃えて並列に配置され、
前記突起状電極は、隣り合うボンディングパッド間で、前記長辺方向の異なる位置に配置されていることを特徴とする半導体チップの接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157853A JP2004363224A (ja) | 2003-06-03 | 2003-06-03 | 半導体チップの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157853A JP2004363224A (ja) | 2003-06-03 | 2003-06-03 | 半導体チップの接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363224A true JP2004363224A (ja) | 2004-12-24 |
Family
ID=34051439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157853A Pending JP2004363224A (ja) | 2003-06-03 | 2003-06-03 | 半導体チップの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004363224A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027481A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | 半導体装置 |
| JP2007043071A (ja) * | 2005-07-06 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| JP2007165744A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器 |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
-
2003
- 2003-06-03 JP JP2003157853A patent/JP2004363224A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043071A (ja) * | 2005-07-06 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| JP2007027481A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | 半導体装置 |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| US8441125B2 (en) | 2005-07-19 | 2013-05-14 | Seiko Epson Corporation | Semiconductor device |
| JP2007165744A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004071947A (ja) | 半導体装置 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| CN100505224C (zh) | 半导体装置及半导体芯片 | |
| JPS61274333A (ja) | 半導体装置 | |
| KR100813623B1 (ko) | 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JPH0562978A (ja) | フリツプチツプ | |
| JP5000877B2 (ja) | 半導体装置 | |
| JP3625714B2 (ja) | 半導体装置 | |
| JP3627719B2 (ja) | 熱電モジュール | |
| JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH09223759A (ja) | 半導体装置およびその製造方法 | |
| JP2001298039A (ja) | 半導体装置 | |
| JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4523425B2 (ja) | 半導体素子搭載用基板 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| KR100808586B1 (ko) | 적층형 패키지 | |
| JP2003133506A (ja) | 半導体装置及びその製造方法 | |
| JP2005197496A (ja) | 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。 |