JP4625674B2 - プリント配線基板及びこの基板を搭載する情報処理装置 - Google Patents
プリント配線基板及びこの基板を搭載する情報処理装置 Download PDFInfo
- Publication number
- JP4625674B2 JP4625674B2 JP2004302000A JP2004302000A JP4625674B2 JP 4625674 B2 JP4625674 B2 JP 4625674B2 JP 2004302000 A JP2004302000 A JP 2004302000A JP 2004302000 A JP2004302000 A JP 2004302000A JP 4625674 B2 JP4625674 B2 JP 4625674B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- wiring board
- electrode
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 36
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 230000035882 stress Effects 0.000 description 9
- 230000003014 reinforcing effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
上記配線パターンが、上記各矩形配線基板上に設けられた複数のパッドからなる第1の電極と、上記パッドよりも基板内周側に配置され、上記各矩形配線基板間を電気的に接続する複数のスルーホールからなる第2の電極と、 上記第1の電極又は上記第2の電極のいずれか大きい方の幅又は径と略同じ線幅で該第1の電極と該第2の電極を直線的に繋ぎ、且つ上記矩形配線基板の角側を向くように一辺に対して、略45度傾いた方向に延びた引き出し線と、を具備し、上記矩形配線基板の外周列に配置される複数の第1の電極は、該外周列よりも内周側に配置される第1の電極よりも大きいパッド面積を有し、さらに上記外周列のうちの四隅に位置される第1の電極は、該四隅以外に位置される第1の電極よりも大きいパッド面積を大きくすることを特徴とするプリント配線基板を提供する。
図1は、本発明の第1の実施形態に係るプリント配線基板の配線パターンを示し、図2は、その配線パターンにおけるBGAパッケージを実装したプリント配線基板の断面構成を示し、図3(a)〜(c)は、引き出し線の形状の例を示す図である。
この例では、正方形の配線基板上に設ける配線パターンを4つのパターン群11a、11b、11c、11dに分割して形成した構成である。具体的には、スルーホール4は、中央エリアを除き(この例では4個分エリア)、均一に間隔をあけて配線基板上に配置されている。これらのスルーホール4に対して、配線基板の4つの各角側に略45度で向かうようにパッド3を設け、それぞれ引き出し線4で接続している。尚、基板中心を通るパッド列がある配置の場合には、その列は形成しない。
これらのエリアA,Bは、引き出し線のための表層配線スペースとして利用される。このように構成された場合に、本実施形態は、表層配線スペースが有ることにより、配線の引き廻しが容易になり、パターン設計に掛かる時間が短縮される。また、これらのエリアA,Bに設けられる配線は、基板中心に向かう方向又は、基板中心を通り抜けるため、基板の反りによる剥がれ等に高い耐久性を有する。
図5は、第2の実施形態におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す。尚、図4における構成部位において、前述した図1に示した構成部位と同等の部位には同じ参照符号を付してその説明は省略する。
図6は第2の実施形態の変形例におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す。本実施形態における引出し線31は、蛇行させて形成することにより、加わる応力を分散するように構成される。
Claims (6)
- 複数の電極が配置され、該電極間を電気的に接続する又は該電極から引き出される引き出し線を含む配線パターンが設けられる複数の矩形配線基板からなる積層構造のプリント配線基板であって、
上記配線パターンが、
上記各矩形配線基板上に設けられた複数のパッドからなる第1の電極と、
上記パッドよりも基板内周側に配置され、上記各矩形配線基板間を電気的に接続する複数のスルーホールからなる第2の電極と、
上記第1の電極又は上記第2の電極のいずれか大きい方の幅又は径と略同じ線幅で該第1の電極と該第2の電極を直線的に繋ぎ、且つ上記矩形配線基板の角側を向くように一辺に対して、略45度傾いた方向に延びた引き出し線と、
を具備し、
上記矩形配線基板の外周列に配置される複数の第1の電極は、該外周列よりも内周側に配置される第1の電極よりも大きいパッド面積を有し、さらに上記外周列のうちの四隅に位置される第1の電極は、該四隅以外に位置される第1の電極よりも大きいパッド面積を大きくすることを特徴とするプリント配線基板。 - 上記プリント配線基板において、
上記引き出し線は、上記プリント配線基板上に設けられる上記第1の電極と上記第2の電極のいずれか大きい方の幅又は直径から、他方の小さい方の幅又は径に向かい、線幅を徐々に狭めていく形状であることを特徴とする請求項1に記載のプリント配線基板。 - 上記プリント配線基板において、
上記パッドは、半田ボールを介在させてBGAパッケージを実装することを特徴とする請求項1に記載のプリント配線基板。 - 上記プリント配線基板において、
上記最外周に配置された上記第1の電極から外部に電気的接続を行うための蛇行する引き出し線を有し、
上記引き出し線は、上記第1の電極と上記外部との境を蛇行による湾曲した状態で通過することを特徴とする請求項1に記載のプリント配線基板。 - 筐体と、
上記筐体に収容された基板と、
上記基板に設けられた第1のスルーホールと、
上記第1のスルーホールよりも上記基板の外側に位置した第1のパッドと、
上記第1のスルーホールの径以上の幅を有し、上記基板の角から該基板内側に向かう方向に沿い、上記第1のスルーホールと第1のパッドとを接続した第1の引き出し線と、
上記基板に設けられた第2のスルーホールと、
上記第2のスルーホールよりも上記基板の外側に位置するとともに上記第1のパッドよりも上記基板の内側に位置し、上記第1のパッドよりも小さい面積を有した第2のパッドと、
上記第2のスルーホールの径以上の幅を有し、上記基板の角から該基板内側に向かう方向に沿い、上記第2のスルーホールと第2のパッドとを接続した第2の引き出し線と、
を有することを特徴とする情報処理装置。 - 筐体と、
上記筐体に収容された基板と、
上記基板に設けられた複数のスルーホールと、
上記スルーホールよりも上記基板の外側に其々位置した複数のパッドと、
上記スルーホールの径以上の幅を有し、上記基板の角から該基板内側に向かう方向に沿い、上記スルーホールと上記パッドとを其々接続した複数の引き出し線と、
を備え、
上記複数のパッドのうち、上記基板の外側に位置するパッドは、上記基板の内側に位置するパッドよりも大きい面積を有することを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302000A JP4625674B2 (ja) | 2004-10-15 | 2004-10-15 | プリント配線基板及びこの基板を搭載する情報処理装置 |
US11/241,925 US7659481B2 (en) | 2004-10-15 | 2005-10-04 | Printed wiring board and information processing device incorporating the board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302000A JP4625674B2 (ja) | 2004-10-15 | 2004-10-15 | プリント配線基板及びこの基板を搭載する情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114777A JP2006114777A (ja) | 2006-04-27 |
JP4625674B2 true JP4625674B2 (ja) | 2011-02-02 |
Family
ID=36179897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004302000A Expired - Fee Related JP4625674B2 (ja) | 2004-10-15 | 2004-10-15 | プリント配線基板及びこの基板を搭載する情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7659481B2 (ja) |
JP (1) | JP4625674B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222386A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | プリント配線板、プリント回路基板、電子機器 |
RS53668B1 (en) * | 2005-04-13 | 2015-04-30 | Astex Therapeutics Limited | HYDROXYBENZAMIDE DERIVATIVES AND THEIR APPLICATIONS AS HSP90 INHIBITORS |
TW200727422A (en) * | 2006-01-02 | 2007-07-16 | Advanced Semiconductor Eng | Package structure and manufacturing method thereof |
US20080151512A1 (en) * | 2006-12-22 | 2008-06-26 | Johnson Kenneth W | Enhanced Ball Grid Array Package |
JP4405562B2 (ja) | 2008-03-18 | 2010-01-27 | 株式会社東芝 | プリント配線板および電子機器 |
JP5649788B2 (ja) * | 2009-01-21 | 2015-01-07 | 富士通株式会社 | プリント板、プリント板実装構造、およびプリント板実装方法 |
JP2015038899A (ja) * | 2010-03-31 | 2015-02-26 | 株式会社東芝 | 回路板及び電子機器 |
JP5919558B2 (ja) | 2012-01-27 | 2016-05-18 | パナソニックIpマネジメント株式会社 | 多層プリント基板 |
US10497566B1 (en) * | 2018-06-19 | 2019-12-03 | Macronix International Co., Ltd. | Layout design for fanout patterns in self-aligned double patterning process |
US20200083155A1 (en) * | 2018-09-11 | 2020-03-12 | Intel Corporation | Electrical routing component layout for crosstalk reduction |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183652A (ja) * | 1993-10-28 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 基板の相互接続方法及びその接続構造 |
JPH08288658A (ja) * | 1995-04-18 | 1996-11-01 | Mitsubishi Electric Corp | Bgaパッケージ搭載用印刷配線基板 |
JPH1174637A (ja) * | 1997-08-29 | 1999-03-16 | Canon Inc | 電子回路基板 |
JPH11102990A (ja) * | 1997-09-29 | 1999-04-13 | Canon Inc | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
JP2000133678A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2000244106A (ja) * | 1998-12-25 | 2000-09-08 | Ibiden Co Ltd | 電子部品搭載用基板 |
JP2000261110A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線基板およびこれを用いた半導体実装装置 |
JP2002329812A (ja) * | 2001-04-26 | 2002-11-15 | Sharp Corp | 半導体パッケージ装置および半導体パッケージ装置実装用基板 |
JP2004006488A (ja) * | 2002-05-31 | 2004-01-08 | Nec Engineering Ltd | プリント配線基板およびそれを使用する実装装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991013533A1 (en) * | 1990-03-01 | 1991-09-05 | Motorola, Inc. | Selectively releasing conductive runner and substrate assembly |
JP2867313B2 (ja) * | 1993-12-10 | 1999-03-08 | 日本特殊陶業株式会社 | セラミック基板 |
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
JP2000512065A (ja) * | 1996-05-24 | 2000-09-12 | テセラ,インコーポレイテッド | 超小型電子素子のコネクタ |
JPH10150069A (ja) * | 1996-11-21 | 1998-06-02 | Sony Corp | 半導体パッケージ及びその製造方法 |
JP3645136B2 (ja) | 1999-06-22 | 2005-05-11 | 三菱電機株式会社 | 電子回路パッケージ及び実装ボード |
US6443739B1 (en) * | 2000-12-28 | 2002-09-03 | Unisys Corporation | LGA compression contact repair system |
TWI229426B (en) * | 2002-09-18 | 2005-03-11 | Mitsui Mining & Smelting Co | Film carrier tape for mounting electronic part and screen mask for solder resist coating |
-
2004
- 2004-10-15 JP JP2004302000A patent/JP4625674B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-04 US US11/241,925 patent/US7659481B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183652A (ja) * | 1993-10-28 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 基板の相互接続方法及びその接続構造 |
JPH08288658A (ja) * | 1995-04-18 | 1996-11-01 | Mitsubishi Electric Corp | Bgaパッケージ搭載用印刷配線基板 |
JPH1174637A (ja) * | 1997-08-29 | 1999-03-16 | Canon Inc | 電子回路基板 |
JPH11102990A (ja) * | 1997-09-29 | 1999-04-13 | Canon Inc | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
JP2000133678A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2000244106A (ja) * | 1998-12-25 | 2000-09-08 | Ibiden Co Ltd | 電子部品搭載用基板 |
JP2000261110A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線基板およびこれを用いた半導体実装装置 |
JP2002329812A (ja) * | 2001-04-26 | 2002-11-15 | Sharp Corp | 半導体パッケージ装置および半導体パッケージ装置実装用基板 |
JP2004006488A (ja) * | 2002-05-31 | 2004-01-08 | Nec Engineering Ltd | プリント配線基板およびそれを使用する実装装置 |
Also Published As
Publication number | Publication date |
---|---|
US7659481B2 (en) | 2010-02-09 |
US20060082001A1 (en) | 2006-04-20 |
JP2006114777A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240395724A1 (en) | Flexible circuit board and chip package including same | |
US6046909A (en) | Computer card with a printed circuit board with vias providing strength to the printed circuit board | |
JP3722209B2 (ja) | 半導体装置 | |
US10582615B2 (en) | Printed wiring board, printed circuit board, and electronic device | |
JP2008060526A (ja) | チップフィルムパッケージ、及びこれを含むディスプレイパネルアセンブリ | |
JP3351355B2 (ja) | 電子部品の実装構造 | |
JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
JP2010245455A (ja) | 基板および半導体装置 | |
JP4625674B2 (ja) | プリント配線基板及びこの基板を搭載する情報処理装置 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP4341552B2 (ja) | プリント配線板 | |
US10128588B2 (en) | Cable connecting structure | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
JP2009124099A (ja) | 半導体チップの電極構造 | |
JP2005321707A (ja) | 液晶表示装置 | |
JP2008227429A (ja) | 電子回路モジュールおよび多層配線板 | |
JP2007005452A (ja) | 半導体装置 | |
JP2018125370A (ja) | 電子装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
CN219513089U (zh) | 芯片封装 | |
TWI797049B (zh) | 軟性電路基板之線路結構 | |
JP5388081B2 (ja) | 半導体装置 | |
JP7423462B2 (ja) | 実装基板及び半導体装置 | |
JP3844079B2 (ja) | 半導体装置の製造方法 | |
JP2009266994A (ja) | 半導体装置およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4625674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |