JP2008124100A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008124100A JP2008124100A JP2006303562A JP2006303562A JP2008124100A JP 2008124100 A JP2008124100 A JP 2008124100A JP 2006303562 A JP2006303562 A JP 2006303562A JP 2006303562 A JP2006303562 A JP 2006303562A JP 2008124100 A JP2008124100 A JP 2008124100A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- oxide film
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 abstract description 18
- 238000005247 gettering Methods 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 38
- 239000010410 layer Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ＳＯＩ構造の半導体装置では、ゲッタリング能力が低いことから金属不純物による影響が大きかった。
【解決手段】第１の半導体基板、第２の半導体基板を用意し、第１の半導体基板表面に第１の絶縁膜を形成し、第２の半導体基板の第１の表面上に回路素子を形成し、第２の半導体基板の第２の表面を研磨し、第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を貼り合わせる。これにより、製造工程で混入する不純物を確実にゲッタリングして、ＳＯＩ構造の半導体装置を製造することが可能となる。
【選択図】 図１
【解決手段】第１の半導体基板、第２の半導体基板を用意し、第１の半導体基板表面に第１の絶縁膜を形成し、第２の半導体基板の第１の表面上に回路素子を形成し、第２の半導体基板の第２の表面を研磨し、第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を貼り合わせる。これにより、製造工程で混入する不純物を確実にゲッタリングして、ＳＯＩ構造の半導体装置を製造することが可能となる。
【選択図】 図１
Description
本発明は、ＳＯＩ構造を有する半導体装置の製造方法に関する。
ＳＯＩ構造の半導体装置として、２枚のウェハを貼り合わせた構造のＳＯＩ基板が知られている。この構造では、支持基板のウェハと活性層基板のウェハは、埋め込み酸化膜を介して貼り合わされている。
一方で、一般的な半導体装置では、その製造工程において重金属などの不純物がデバイスの特性に影響を与えるため、その不純物をゲッタリングするための技術が重要となっている。従来の単一のシリコン基板の半導体装置では、シリコン基板中に存在する内部欠陥が、金属不純物をゲッタリングするゲッタリングサイトとして機能する。しかしながら、上記のようなＳＯＩ構造の基板では、支持基板と活性層基板の間に埋め込み酸化膜が存在する。そのため、製造工程中に混入した不純物は埋め込み酸化膜下部に拡散せず、充分なゲッタリング能力を得ることが出来ないという問題があった。図２では、この模様を模式的に示している。
図２に示すように、通常のＳｉ基板の場合は、金属不純物はＳｉ内に存在するゲッタリングサイトで捕獲できる。これに対してＳＯＩ基板の場合、金属拡散係数の小さい埋込酸化膜がある。このため、活性層側から混入した金属不純物は支持基板側のゲッタリングサイトに捕獲されず薄い活性層領域に蓄積される。この蓄積された金属不純物がゲート酸化膜に到達すると接合リークやゲート酸化膜の耐圧劣化などのゲート酸化膜不良が発生する。この対策として、特許文献１では、活性層基板にゲッタリングサイトを形成するためのドーパントを注入することが開示されている。
特許文献１に記載の技術では、デバイスを形成する活性層中に、ゲッタリングサイトが存在する。このように埋め込み酸化膜上にゲッタリングサイトが存在する場合、埋め込み酸化膜まで空乏層が到達するような完全空乏型のＳＯＩ構造の素子では、素子耐圧が低下してしまうという問題があった。
また、シリコン単結晶層を薄くして、この単結晶層にトランジスタなどのデバイスを形成する技術としては、特許文献２に記載の技術がある。特許文献２に記載の技術では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などを形成する技術として、シリコンウェハ上にデバイスを形成し、シリコンウェハを薄層化した後に、ガラス基板に貼り合せる技術が開示されている。
しかしながら、特許文献２に記載の技術では、ガラス基板と単結晶シリコンの界面付近の単結晶シリコン層に欠陥が発生し、上述したゲッタリングサイトを形成した場合と同様に完全空乏型の素子ではリーク電流の増加や素子耐圧の低下が発生してしまう。
特開２００６−５３４１号公報
特開平５−３４６５９２号公報
ＳＯＩ構造の半導体装置を形成する場合に、埋め込み酸化膜の存在によって製造工程中に混入する不純物を充分にゲッタリングすることができず、素子特性に悪影響を及ぼしてしまう場合があった。
本発明の半導体装置の製造方法の１態様では、第１の半導体基板、第２の半導体基板を用意し、第１の半導体基板表面に第１の絶縁膜を形成し、第２の半導体基板の第１の表面上に回路素子を形成し、第２の半導体基板の第２の表面を研磨し、第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を貼り合わせることを特徴とする。
製造工程で混入する不純物を確実にゲッタリングして、ＳＯＩ構造の半導体装置を製造することが可能となる。
以下、図面を参照して本発明の実施の形態について、詳細に説明する。図１は、本実施の形態の製造工程を示す工程断面図である。図１に示すように、本実施の形態は支持基板１０となるシリコン基板と、デバイスが形成される活性層基板２０とを貼り合わせてＳＯＩ構造の半導体装置を製造する。以下、図１に示す各工程について、工程ごとに説明する。
本実施の形態では、支持基板１０となる半導体基板（シリコン基板）１と、活性層基板２０となる半導体基板（シリコン基板）２が用意される。ここで支持基板１０となる半導体基板１は例えば数百μｍの厚さを有している。また活性層基板２０となる半導体基板２も数百μｍの厚さを有している。
本実施の形態では、この時点で、活性層基板２０となる半導体基板２上に、トランジスタやキャパシタなどの様々な回路素子を形成する。つまり、ＳＯＩ構造をとらない従来の半導体装置と同様に、半導体基板２上にソースドレイン領域の不純物拡散３、ゲート酸化膜４、ゲート電極５の形成、層間絶縁膜６の形成などの半導体集積回路を形成するための各工程が実施される。
一方、支持基板１０となる半導体基板１には熱処理が施され、半導体基板１の表面には数μｍの熱酸化膜７が形成される。この熱酸化膜７は、活性層基板２０と貼り合わせてＳＯＩ構造の半導体装置とした時の埋め込み酸化膜となる。このように半導体基板１表面に埋め込み酸化膜となる酸化膜７を形成した状態の基板が支持基板１０となる。
その後、デバイスが形成された半導体基板２には、デバイスが形成されていない裏面側から研磨処理が行われる。この研磨によって、半導体基板２は数μｍ程度の厚さまで研磨される。
その後、数μｍの厚さまで研磨された活性層基板用の半導体基板２に対して熱処理を行い、その表面に酸化膜８を形成する。ここで、半導体基板２形成する酸化膜８は、支持基板１０との貼り合わせ時に、活性層基板２０となる半導体基板２の部分に結晶欠陥を発生させない程度の厚さであればよい。そのため、この熱処理は３００℃〜８５０℃程度の温度範囲で実施され、半導体基板２を研磨した裏面側に数Åの酸化膜が形成される。この表面に熱酸化膜が形成された基板が活性層基板２０とされる。
その後、支持基板１０と、活性層基板２０の裏面側を貼り合わせる。この支持基板１０と活性層基板２０を貼り合わせた状態で熱処理を行い、支持基板１０に対して活性層基板２０が固着された状態とする。この熱処理によって脱水反応によるＳｉ−Ｏ−Ｓｉ結合が形成されると考えられ、支持基板１０と活性層基板２０が固着されたＳＯＩ構造の半導体装置が形成される。なお、この貼り合わせ処理の為の熱処理は、回路素子の特性が劣化しない程度の低温条件、好ましくは５００℃〜８５０℃程度の温度条件で行われる。
このように、本実施の形態では、埋め込み酸化膜を持たない通常の半導体基板２上に回路素子を形成する。図２に示したように、この状態では金属不純物の拡散が埋め込み酸化膜によって邪魔されることはなく、不純物に対してのゲッタリングサイトが充分に存在する。そのため、この状態の半導体基板２に対して、デバイスを形成する各工程を実施しても充分な厚みを有する活性層基板２０用の半導体基板２のゲッタリングサイトにより、金属不純物は保持される。そのため、金属不純物によってゲート酸化膜不良は発生しない。また、本実施の形態では、デバイスを形成した半導体基板２を数μｍの厚さにまで研磨した後、熱処理によって、その裏面に酸化膜を形成している。そのため、支持基板１０と活性層基板２０を張り合わせたときに、活性層基板２０の半導体（シリコン）単結晶に欠陥が生じることはなく、活性層に生じた欠陥によってリーク電流の増加や素子耐圧の低下が発生することもない。
このように、本実施の形態によれば、十分な厚さを有する半導体基板に回路素子を形成し、その半導体基板を研磨、表面酸化して支持基板と貼り合わせる活性層基板とするため、金属不純物によるゲート酸化膜の劣化、デバイスが形成される活性層中の欠陥による耐圧低下を起こすことなくＳＯＩ構造の半導体装置を形成することが可能となる。
尚、上記の説明は、本発明の実施の形態を説明するものであり、本発明が上記の実施の形態に限定されるものではない。例えば、本実施の形態では埋め込み酸化膜として熱酸化膜を形成する例を示したが、ＳＯＩ構造の半導体装置としては絶縁膜であれば良く、ＣＶＤ酸化膜やＣＶＤ窒化膜としても良い。このように、当業者であれば、上記の実施の形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
１、２ 半導体基板
３ 不純物拡散
４ ゲート酸化膜
５ ゲート電極
６ 層間絶縁膜
７、８ 酸化膜
３ 不純物拡散
４ ゲート酸化膜
５ ゲート電極
６ 層間絶縁膜
７、８ 酸化膜
Claims (3)
- 第１の半導体基板、第２の半導体基板を用意し、
前記第１の半導体基板表面に第１の絶縁膜を形成し、
前記第２の半導体基板の第１の表面上に回路素子を形成し、
前記第２の半導体基板の第２の表面を研磨し、
前記第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、
前記第１の絶縁膜と前記第２の絶縁膜を貼り合わせることを特徴とする半導体装置の製造方法。 - 前記第１の絶縁膜と第２の絶縁膜を貼り合わせた後に、熱処理が行われることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記熱処理は前記第２の半導体基板の第１の表面上の回路素子の特性が劣化しない条件で行なわれることを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006303562A JP2008124100A (ja) | 2006-11-09 | 2006-11-09 | 半導体装置の製造方法 |
| US11/937,735 US7622362B2 (en) | 2006-11-09 | 2007-11-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006303562A JP2008124100A (ja) | 2006-11-09 | 2006-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008124100A true JP2008124100A (ja) | 2008-05-29 |
Family
ID=39369693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006303562A Pending JP2008124100A (ja) | 2006-11-09 | 2006-11-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7622362B2 (ja) |
| JP (1) | JP2008124100A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440544B2 (en) | 2010-10-06 | 2013-05-14 | International Business Machines Corporation | CMOS structure and method of manufacture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149146A (ja) * | 1983-12-14 | 1985-08-06 | Nec Corp | 半導体装置の製造方法 |
| JP2004288780A (ja) * | 2003-03-20 | 2004-10-14 | Sharp Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05346592A (ja) | 1992-06-16 | 1993-12-27 | Rohm Co Ltd | 平面型表示装置用の駆動素子基板およびその製法 |
| US6423613B1 (en) * | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| JP2006005341A (ja) | 2004-05-19 | 2006-01-05 | Sumco Corp | 貼り合わせｓｏｉ基板およびその製造方法 |
| CN101124657B (zh) * | 2005-02-28 | 2010-04-14 | 信越半导体股份有限公司 | 贴合晶圆的制造方法及贴合晶圆 |
-
2006
- 2006-11-09 JP JP2006303562A patent/JP2008124100A/ja active Pending
-
2007
- 2007-11-09 US US11/937,735 patent/US7622362B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149146A (ja) * | 1983-12-14 | 1985-08-06 | Nec Corp | 半導体装置の製造方法 |
| JP2004288780A (ja) * | 2003-03-20 | 2004-10-14 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080113490A1 (en) | 2008-05-15 |
| US7622362B2 (en) | 2009-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| JP2001237403A (ja) | 半導体装置の製法および超薄型半導体装置 | |
| US7285825B2 (en) | Element formation substrate for forming semiconductor device | |
| US20070290208A1 (en) | Semiconductor device and manufacturing method thereof | |
| GB2437995A (en) | Semiconductor processing | |
| JP2009536446A (ja) | 半導体基板の製造方法及び半導体デバイスの製造方法 | |
| JP2008124100A (ja) | 半導体装置の製造方法 | |
| JP2006093229A (ja) | 半導体装置およびその製造方法 | |
| JP5301091B2 (ja) | 半導体装置の製造方法 | |
| US7615823B2 (en) | SOI substrate and method of manufacturing the same | |
| JP3070501B2 (ja) | 半導体装置 | |
| JP2022077203A (ja) | 貼り合わせウェーハ及び貼り合わせウェーハの製造方法 | |
| JP4424277B2 (ja) | 半導体装置及び接合ウエハ | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| US20220122849A1 (en) | Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer | |
| JP2008091935A (ja) | 集積回路 | |
| JPH11214503A (ja) | 半導体装置の製造方法 | |
| WO2023045129A1 (zh) | 半导体结构的制作方法以及半导体结构 | |
| JPH0845943A (ja) | Ｓｏｉ半導体ウェーハのゲッタリング方法及びこれに用いられるｓｏｉ半導体ウェーハの製造方法 | |
| JP2002118262A (ja) | 半導体装置及びその製造方法 | |
| JP5245327B2 (ja) | 半導体装置の製造方法 | |
| JP2004296900A (ja) | 半導体基板及びその製造方法 | |
| JP2000307089A (ja) | ＳｉＣ層を有する基板の製造方法 | |
| KR20090039061A (ko) | 트랜지스터 소자 및 그 제조 방법 | |
| JPH03101248A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |