[go: up one dir, main page]

JP2006185962A - 半導体成長用基板および半導体膜の製造方法 - Google Patents

半導体成長用基板および半導体膜の製造方法 Download PDF

Info

Publication number
JP2006185962A
JP2006185962A JP2004374976A JP2004374976A JP2006185962A JP 2006185962 A JP2006185962 A JP 2006185962A JP 2004374976 A JP2004374976 A JP 2004374976A JP 2004374976 A JP2004374976 A JP 2004374976A JP 2006185962 A JP2006185962 A JP 2006185962A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
film
semiconductor growth
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004374976A
Other languages
English (en)
Inventor
Katsunobu Aoyanagi
克信 青柳
Michiichi Takeuchi
道一 武内
Koji Kawasaki
宏治 川崎
Toru Kinoshita
亨 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Tokyo Institute of Technology NUC
RIKEN
Original Assignee
Tokuyama Corp
Tokyo Institute of Technology NUC
RIKEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp, Tokyo Institute of Technology NUC, RIKEN filed Critical Tokuyama Corp
Priority to JP2004374976A priority Critical patent/JP2006185962A/ja
Publication of JP2006185962A publication Critical patent/JP2006185962A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 半導体成長用基板とIII族窒化物半導体膜は製造条件または製造装置が異なる等の理由により、半導体成長用基板が大気中の酸素雰囲気に晒されるような場合においても、成長用基板表面の汚染、酸化、表面欠陥の発生を効果的に防止するための基板表面保護方法ならびに該基板表面上へIII族窒化物成長方法を提供する。
【解決手段】 半導体基板表面に、基板より再蒸発温度が低いAlInGa1−X−YN(0≦X≦1、0≦Y≦1)からなる表面保護膜を形成し、半導体成長前に当該表面保護膜を取り除いて半導体を基板上に成長させる。
【選択図】 なし

Description

本発明は、発光ダイオード、レーザーダイオード、電子デバイス等の半導体デバイスの作製及びバルク結晶基板の作製に用いることの出来るIII族窒化物成長用基板並びにこれを用いた半導体膜の製造方法に関する。
窒化ガリウム(GaN)に代表されるIII族窒化物半導体は可視領域から紫外領域に相当するエネルギー帯の全領域で直接遷移型のバンド構造を持ち、高効率な発光デバイスの作製が可能である。そのため発光ダイオード及びレーザーダイオードの研究が活発に行われ、現在では、可視領域から近紫外領域までの発光ダイオード、青色レーザーダイオードなどが製品化されている。
一般的にIII族窒化物半導体デバイスは、有機金属化学気相堆積法(MOCVD法)、ハライド気相エピタキシー法(HVPE法)、もしくは分子線エピタキシー法(MBE法)などによって単結晶基板上にIII族窒化物半導体を成長させることにより製造される。従来、III族窒化物半導体は、III族窒化物半導体結晶と格子整合する基板の入手が困難であったため、格子定数の大きく異なるサファイア単結晶基板上に窒化アルミニウム(AlN)もしくはGaN低温緩衝を介して結晶成長が行われていた。
最近になって、HVPE法によって転位欠陥の少ないGaNバルク単結晶基板の製造が実現され、上記のサファイア単結晶基板に変わって、III族窒化物半導体成長用ホモエピタキシャル基板として用いることが可能になった。
しかしながら、上記III族窒化物の半導体薄膜がAlGa1−XN(0<X≦1)で表されるAlを含む系であった場合、特にAl組成が高い場合に、GaN単結晶基板との格子不整合もしくは熱膨張計数の違いなどにより、AlGaN薄膜層にクラックが発生し、目的とする機能が得られないなどの問題が生ずる。また発光波長が350nm以下の紫外発光デバイスを作製する場合においては、GaN基板が光吸収層になるため高効率の発光デバイスの作製が困難になる。
上記の問題を解決する手段として、特開2004−6587に挙げられるような転位欠陥の少ないAlを含むIII族窒化物膜を具備した成長用基板などが提案されている。これによりAlGaN薄膜層に圧縮応力を加える、もしくは格子整合した状態でのAlGaN薄膜の成長が可能となり、クラックの発生などを防ぐことができる。また、発光デバイス作製に用いる場合においてもAl組成をコントロールすることにより、光吸収による効率低下を防ぐことができる。
しかしながら、半導体成長用基板とIII族窒化物半導体膜は製造条件または製造装置が異なる等の理由により、半導体成長用基板は大気、つまり酸素雰囲気に晒されることになる。AlはGaに比べて酸素と結合しやすいため、上記AlGaN単結晶基板中のAl組成比が多くなるに伴って、大気中の酸素との反応による表面酸化の影響が大きくなる。その結果、成長初期段階に異常成長が起こり、目的とする性能の半導体デバイスの作製が困難になる等の問題が生じる。
この問題を解決する方法として、例えば特開2003−297755に挙げられるように、基板表面に形成された酸化膜を薬液により除去する方法が挙げられるが、この場合、成長基板の製造工程が煩雑になり、また表面処理後の基板を再び大気に晒すと再酸化してしまうので、基板の管理が非常に難しくなる。
上記の問題を解決する手段として、本発明におけるIII族窒化物膜成長用基板は、基板上に基板主成分よりも再蒸発温度の低い表面保護膜を積層させることを特徴とする。この表面保護膜によって、成長用基板を大気に晒した場合に於いても、成長用基板表面の汚染、酸化、表面欠陥の発生が抑制される。また表面保護膜は基板主成分に比べ再蒸発温度が低い材料から構成されるため、目的とするIII族窒化物結晶を成長させる前に熱的エッチングにより除去することが出来る。
即ち、本発明は、基板表面に、基板より再蒸発温度が低いAlInGa1−X−YN(0≦X≦1、0≦Y≦1)からなる表面保護膜を有することを特徴とする半導体成長用基板である。
他の発明は、半導体成長装置を用いて半導体成長用基板上に半導体膜を製造する方法において、上記半導体成長用基板の表面保護膜を半導体成長装置内で加熱エッチングして除去した後、当該基板上に半導体膜を成長させることを特徴とする半導体膜の製造方法である。
本発明では、成長用基板表面の汚染、酸化、表面欠陥の発生が効果的に防止でき、かつ成長用基板上にMOCVDもしくはHVPEなどの結晶成長装置によりIII族窒化物膜を結晶成長させる場合において、成長を開始する前に、上記結晶装置内などで熱的エッチングにより表面保護層を除去することによって、清浄な基板上への成長と同等な性能が得られる。本発明によれば、基板上にAlInGa1−X−YN(0≦X≦1、0≦Y≦1)からなる表面保護層を形成したことにより、大気中に晒した場合においても、基板表面が酸化などの影響を受けることがない。さらに、表面保護膜を、半導体製造装置内において熱エッチングにより除去できるため、基板上に連続的に半導体膜を形成した場合と同様の性能が得られ、高品質の半導体膜の製造が可能となる。
本発明の半導体成長用基板は、図1に示すように母材基板11上に表面保護膜2を有するものであり、当該基板は、それ自体がIII族窒化物から作製されているか、或いは図2に示すように所定の母材基板11およびこの母材基板11上に形成された下地膜であるIII族窒化物膜3からなるものである。
基板としては後段の成膜工程での温度履歴に耐える耐熱性材料、具体的には少なくとも1100℃以上の融点もしくは分解温度を持つ耐熱性材料から任意に選べばよいが、例えばサファイア、SiC、Si、GaN、AlN、AlGaN、ZnO、ZrBなどの材料を用いることができる。
本発明は、AlNやAlGaNなどの一般式AlInGa1−A−BN(0≦A≦1、0≦B≦1)で表される組成のアルミニウム系III族窒化物基板上に所定の半導体膜を成長させるとき、或いはサファイア、SiC、Si、GaN、ZnO、ZrB等の母材基板上に形成された一般にAlInGa1−A−BN(0≦A≦1、0≦B≦1)で表される下地膜の上に所定の半導体膜を成長させる際に好適に採用される発明である。
III族窒化物を耐熱性基板上に下地膜として使用する場合は、その組成に加えて、電
気伝導性の制御などの目的に応じてSi、O、Mg、Be、Cなどの添加物を含むこ
ともできる。
表面保護膜2は、Ga、Al、Inより選ばれる少なくとも1つの元素を含む窒化物である。一般に、AlInGa1−X−YN(0≦X≦1、0≦Y≦1)で表される窒化物であり、基板もしくは基板上に形成された下地膜に比べ再蒸発温度が低いことを特徴とする。表面保護膜2としてIII族窒化物或いはその膜3に比べ再蒸発温度が低くなるような材料を選択することによって、後の成長装置内での熱的エッチングにより表面保護層のみの除去が可能となる。具体的には、基板1もしくは基板1上に形成されたIII族窒化物下地膜がAlN(再蒸発温度>1200℃)の場合は、再蒸発温度を下げる目的で表面保護膜はGaもしくはInを含むAlInGa1−X−YN(0≦X≦1、0≦Y≦1)とする。即ち、GaもしくはInを含有させることによりAlNより再蒸発温度を低くすることができ、その再蒸発温度は各III族元素の組成比を調整することにより任意に設計できる。上記表面保護膜組成の一般式から明白なように、AlNの場合、表面保護膜をInN或いはGaNとすることもでき、これらの態様は低い再蒸発温度、エッチングの容易性並びに保護膜の作製の容易性の点で好適である。
本発明において再蒸発温度とは、760〜10Torrの範囲で、水素、窒素などの不活性ガス、アンモニア、もしくはそれらの混合ガス雰囲気において、熱によるエッチングが顕著に起こり始める温度である。
上記表面保護膜はその結晶状態を限定するものでは無く、アモルファス、多結晶、単結晶のいずれの状態であっても良い。記表面保護膜の厚さは、10nm以上、好ましくは50nm以上とすることにより、III族窒化物基板或いはその膜3の表面の汚染、酸化を十分に防止することが可能となる。
尚、後述の本発明のIII族窒化物半導体の製造方法は、実施例1および2に例示したような方法によって本発明の半導体成長用基板とした後、母材基板11を意図的にIII族窒化物下地膜2から取り外した、いわゆるフリースタンディングのIII族窒化物基板を使用した場合の製造方法を包含するものである。
次に、本発明の半導体成長用基板の製造方法を、図2に示すような母材基板11上にIII族窒化物下地膜3を有し、このIII族窒化物下地膜3上に表面保護膜2を形成する場合で説明する。
母材基板11上に公知の成膜方法によってIII族窒化物下地膜3を形成した後、大気に晒すことなく表面保護膜2を形成する。III族窒化物下地膜3、及び表面保護膜2の形成方法としてはスパッタリング法、HVPE法、MOCVD法、MBE法などが挙げられるが、MOCVD法によりIII族窒化物膜を形成した場合で以下詳述する。
一般に、母材基板11をMOCVD装置内に設置した後、トリメチルアルミニウム、トリメチルガリウムなどのIII族原料ガスと、アンモニアなどのV族原料ガス、および上記III、V族原料ガスのキャリアガスとして水素、窒素をMOCVD装置内に導入し、母材基板11を1050℃以上、さらに好ましくは1100℃以上に加熱して所定のIII族窒化物下地膜3を形成する。次いで、母材基板11の温度を400℃から1100℃まで下げた後、再びトリメチルアルミニウム、トリメチルガリウムなどのIII族原料ガスと、アンモニアなどのV族原料ガス、および上記III、V族原料ガスのキャリアガスとして水素、窒素をMOCVD装置内に導入し、同MOCVD装置内で連続的に表面保護膜2を形成する。
III族窒化物下地膜3は、通常大気に晒すことによって、その表面近傍は即座に酸化されるが、上記の通り、III族窒化物下地膜3と表面保護膜2を連続的に成膜し、かつ表面保護膜2の膜厚を適切に選択することによって、III族窒化物下地膜3と表面保護膜2の界面、即ちIII族窒化物下地膜3表面に酸化層が形成されることを実質的に防止できる。
尚、III族窒化物下地膜3を形成後に、大気に晒されないような状況下で基板の搬送などが可能な場合は、III族窒化物下地膜3とは異なる装置によって表面保護膜2の成膜を行っても良い。
次いで、本発明の成長用基板上への半導体薄膜の製造方法について、図2を参照にしながら説明する。半導体薄膜の製造方法については、前記半導体成長用基板の場合と同様、スパッタリング法、HVPE法、MOCVD法、MBE法などが挙げられるが、MOCVD法の場合で以下詳述する。
大気中もしくは窒素雰囲気などで保管しておいた本発明の半導体成長用基板を、必要に応じて、酸もしくは有機溶剤等により洗浄を行った後、MOCVD装置内に設置する。その後、水素、窒素、アンモニア、アルゴン、ヘリウムなどのガスもしくは混合ガスをMOCVD装置内に導入し、成長用基板を900℃以上、さらに好ましくは1100℃以上に加熱する。基板温度は表面保護膜2が完全に熱エッチングされるまでその状態で保持する。この際の温度、圧力および雰囲気はIII族窒化物下地膜3と表面保護膜2の熱分解条件を考慮し、表面保護膜2のみが熱エッチングされる温度を選択する。このような方法で熱エッチングを行うことにより、表面保護膜2のみが選択的にエッチングされ、その結果、清浄表面を有するIII族窒化物地膜3を露出させることが可能となる。
エッチングの際の雰囲気としては、水素、窒素、アンモニア雰囲気、およびそれらの混合ガス雰囲気で行うことができ、雰囲気圧力においても特に限定するものではなく、減圧状態から加圧状態まで、プロセスに適した圧力で行うことができる。
かかるエッチング処理を行なう際には、例えば反射率分光法などによって基板からの光学特性を同時に観察することで、安定して処理を行うことができる。即ち、基板に照射した光の反射光を分光し、膜厚の減少に伴って起こる強度の変異を読みとることにより、表面保護膜2のエッチングが完了したかどうかをリアルタイムに確認することができる。
表面保護膜2のエッチングが終了した後、引き続き所定の条件に設定して半導体膜を形成する。例えばIII族窒化物からなる半導体膜4形成させる場合には、トリメチルアルミニウム、トリメチルガリウムなどのIII族原料ガスと、アンモニアなどのV族原料ガス、および上記III、V族原料ガスのキャリアガスとして水素、窒素をMOCVD装置内に導入し、所望のIII族窒化物からなる半導体膜4を形成する。
以下、実施例により本発明の内容について具体的に説明する。本発明では、最終的にIII族窒化物膜成長用基板上に成長させたAlGaN膜のX線ロッキングカーブにおける(002)面の半値幅により評価を行った。
実施例1
結晶成長基板にはサファイアC面単結晶基板を用いた。これをMOCVD装置内のサセプター上に設置した後、水素を13slmの流量で流しながら、サファイア基板を1150℃まで加熱し、10分間保持することで表面クリーニングを行った。次いで、トリメチルアルミニウム流量が15μmol、アンモニア流量が1slm、全流量が10slm、圧力が5Torrの条件でAlN膜を厚さ0.45μm形成した。
次いで、各原料ガスの供給を停止し、基板温度を500℃まで降温した後、トリメチルガリウム流量が40μmol、アンモニア流量が3slm、全流量が6.5slm、圧力が10Torrの条件でアモルファス状のGaN表面保護膜を0.1μm形成し、III窒化物膜成長用基板を製造した。
このIII族窒化物膜成長用基板をMOCVD装置から取り出し、72時間大気中、即ち酸化雰囲気中で保管した。次いで、大気中に保管した前記III族窒化物膜成長用基板をMOCVD装置内のサセプター上に設置した後、水素を13slmの流量で流しながら、当該基板を1100℃まで加熱し、光学測定における光信号強度の変動から膜厚変化(エッチングによる膜厚減少)が確認できなくなるまで、20分間保持することで表面保護膜の除去を行った。
次いで、トリメチルアルミニウム流量が15μmol、トリメチルガリウム流量が20μmol、アンモニア流量が1slm、全流量が10slm、圧力が5Torrの条件でAl0.45Ga0.55N膜を厚さ0.5μm形成した。
このようにして得られたAlGaN膜の結晶性を調べた結果を表1に示す。
実施例2
実施例1の表面保護膜の形成温度を1100℃に変更した以外は、同様の条件でIII族窒化物成長用基板およびAlGaN膜の製造を行った。
得られたAlGaNの結晶性を調べた結果を表1に示す。
参考例1
表面保護膜の効果を検討するため、表面保護膜の形成および大気中で保管すること無しに、実施例1と同様の条件によって連続的にAlN膜上にAlGaN膜を形成した。このようにして得られたAlGaN膜の結晶性を調べた結果を表1に示す。
比較例1
AlN膜を形成した後、表面保護膜を形成することなく、所定時間大気中に保管した基板上に上記と同様の条件によって連続的にAlN膜上にAlGaN膜を形成した。このようにして得られたAlGaN膜の結晶性を調べた結果を表1に示す。
Figure 2006185962
表1の実施例、参考例及び比較例の結果から明らかなように、本発明における表面保護層を具備した半導体成長用基板及び、該基板上へのIII族窒化物膜の製造方法によって製造されたAlGaN膜の結晶性は、AlN膜上に連続的にAlGaNを形成した場合と同等な結晶性を示し、また、表面保護膜を有しない基板上へ成長したAlGaN膜に比べて、極めて結晶性が良いことが分かる。
本図は、本発明における半導体成長用基板の概略図である。 本図は、本発明における他の半導体成長用基板の概略図である。 本図は、本発明の半導体成長用基板上への半導体膜の製造フローを示す図である。
符号の説明
1 基板
11母材基板
2 表面保護膜
3 III族窒化物下地膜
4 半導体膜

Claims (8)

  1. 基板表面に、基板より再蒸発温度が低いAlInGa1−X−YN(0≦X≦1、0≦Y≦1)からなる表面保護膜を有することを特徴とする半導体成長用基板。
  2. 基板が、AlInGa1−A−BN(0≦A≦1、0≦B≦1)で表されるIII族窒化物であることを特徴とする請求項1記載の半導体成長用基板。
  3. 基板が、母材基板とこの基板上に形成されたAlInGa1−A−BN(0≦A≦1、0≦B≦1)で表される下地膜とからなる請求項1記載の半導体成長用基板。
  4. 母材基板または下地膜がAlNからなることを特徴とする請求項1〜3に記載の半導体成長用基板
  5. 表面保護膜および下地膜が、ハイドライド気相エピタキシー法、有機金属化学気相堆積法、分子線エピタキシー法またはスパッタリング法で作製された膜であることを特徴とする請求項1〜4記載の半導体成長用基板。
  6. 半導体成長装置を用いて半導体成長用基板上に半導体膜を製造する方法において、請求項1〜5記載の半導体成長用基板の表面保護膜を半導体成長装置内で加熱エッチングして除去した後、当該基板上に半導体膜を成長させることを特徴とする半導体膜の製造方法。
  7. 半導体成長装置が、ハイドライド気相エピタキシー法、有機金属化学気相堆積法または分子線エピタキシー法による半導体成長装置であることを特徴とする請求項6記載の製造方法。
  8. 加熱エッチングの制御を半導体成長用基板表面の光学的特性を測定することにより行うことを特徴とする請求項6または7記載の半導体膜の製造方法。
JP2004374976A 2004-12-24 2004-12-24 半導体成長用基板および半導体膜の製造方法 Pending JP2006185962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004374976A JP2006185962A (ja) 2004-12-24 2004-12-24 半導体成長用基板および半導体膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004374976A JP2006185962A (ja) 2004-12-24 2004-12-24 半導体成長用基板および半導体膜の製造方法

Publications (1)

Publication Number Publication Date
JP2006185962A true JP2006185962A (ja) 2006-07-13

Family

ID=36738874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004374976A Pending JP2006185962A (ja) 2004-12-24 2004-12-24 半導体成長用基板および半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP2006185962A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098603A (ja) * 2006-09-15 2008-04-24 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
JP2013222804A (ja) * 2012-04-16 2013-10-28 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2019140154A (ja) * 2018-02-06 2019-08-22 住友電気工業株式会社 窒化物半導体装置の製造方法
JP2019220536A (ja) * 2018-06-18 2019-12-26 国立研究開発法人情報通信研究機構 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098603A (ja) * 2006-09-15 2008-04-24 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
KR101359094B1 (ko) 2006-09-15 2014-02-05 스미또모 가가꾸 가부시키가이샤 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판
JP2013222804A (ja) * 2012-04-16 2013-10-28 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2019140154A (ja) * 2018-02-06 2019-08-22 住友電気工業株式会社 窒化物半導体装置の製造方法
JP2019220536A (ja) * 2018-06-18 2019-12-26 国立研究開発法人情報通信研究機構 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス

Similar Documents

Publication Publication Date Title
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
KR102192130B1 (ko) Iii-n 단결정
US7847313B2 (en) Group III-V nitride-based semiconductor substrate and group III-V nitride-based light emitting device
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP5079361B2 (ja) AlGaN結晶層の形成方法
JP4886711B2 (ja) Iii族窒化物単結晶の製造方法
CN103814160B (zh) 复合基板、其制造方法、13族元素氮化物构成的功能层的制造方法以及功能元件
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
KR20100138879A (ko) Al계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Al계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
JP6541229B2 (ja) 窒化ガリウムおよび金属酸化物の複合基板
JP4331906B2 (ja) Iii族窒化物膜の製造方法
CN103429800A (zh) 氮化镓层的制造方法及该方法中使用的晶种基板
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
JP2006319107A (ja) エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびiii族窒化物結晶における転位偏在化方法
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP4424497B2 (ja) 窒化物半導体結晶の製造方法
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
WO2003056073A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP4600146B2 (ja) 窒化物半導体基板の製造方法
JPH07240374A (ja) 3−5族化合物半導体結晶
JP4507810B2 (ja) 窒化物半導体基板の製造方法及び窒化物半導体基板
JP2006351641A (ja) Iii族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070620

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090601