[go: up one dir, main page]

JP2005347308A - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board Download PDF

Info

Publication number
JP2005347308A
JP2005347308A JP2004161707A JP2004161707A JP2005347308A JP 2005347308 A JP2005347308 A JP 2005347308A JP 2004161707 A JP2004161707 A JP 2004161707A JP 2004161707 A JP2004161707 A JP 2004161707A JP 2005347308 A JP2005347308 A JP 2005347308A
Authority
JP
Japan
Prior art keywords
connection
substrate
layer
plating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004161707A
Other languages
Japanese (ja)
Inventor
Hitoshi Motoyoshi
仁志 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2004161707A priority Critical patent/JP2005347308A/en
Publication of JP2005347308A publication Critical patent/JP2005347308A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To simplify a step or shorten a plating time, or to form a metal pad for connection which is superior in bondability. <P>SOLUTION: This method includes a step to form a wiring layer on a conductive supporting body, a step to form a solder resist layer having an opening as corresponding to a connection part on the wiring layer, a step to apply metallic plating in the opening of the solder resist by electrolytic plating and to form a metallic pad for connection, and a step to transfer the laminated body formed in every step on a substrate where a conductor for interlayer connection penetrates. After the laminated body transferred on the conductive supporting body is transferred onto a support film, the laminated body transferred onto the support film may be further transferred onto the substrate. The wiring layer or the metal pad for connection is formed by electrolytic plating while the conductive supporting body is used as an electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、多層配線基板の製造方法に関するものであり、特に、最外層を効率的に形成し得る新規な多層配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a novel method for manufacturing a multilayer wiring board capable of efficiently forming an outermost layer.

いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層し、各導体層を所定の配線パターンにパターニングするとともに、各導体層間の層間接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接続の実現が重要な技術となる。   In order to manufacture a so-called build-up multilayer wiring board, it is necessary to sequentially laminate an insulating layer and a conductor layer, pattern each conductor layer into a predetermined wiring pattern, and achieve interlayer connection between the conductor layers. The formation of fine patterns and the realization of efficient interlayer connection are important technologies.

従来、ビルドアップ多層配線基板の製造方法としては、いわゆるセミアディティブ法を利用した方法が多用されている。これは、セミアディティブ法がファインパターン形成という点で有利であるからである。また、層間接続に関しても、種々の技術が提案されている(例えば、特許文献1乃至特許文献4等を参照)。
特開2003−7768号公報 特公昭46−31566号公報 特開昭60−134495号公報 特開2000−332369号公報
Conventionally, a method using a so-called semi-additive method has been frequently used as a method for manufacturing a build-up multilayer wiring board. This is because the semi-additive method is advantageous in terms of fine pattern formation. Various techniques have also been proposed for interlayer connection (see, for example, Patent Document 1 to Patent Document 4).
JP 2003-7768 A Japanese Patent Publication No.46-31566 JP 60-134495 A JP 2000-332369 A

ところで、多層配線基板の製造においては、各層の積層や層間接続を終了後、最も外側の配線層を覆ってソルダーレジスト層を形成し、前記最外層の配線層を保護するとともに、外部接続部に対応して接続用金属パッドを形成する必要がある。   By the way, in the manufacture of the multilayer wiring board, after finishing the lamination of each layer and interlayer connection, a solder resist layer is formed to cover the outermost wiring layer, and the outermost wiring layer is protected, and the external connection portion is formed. Correspondingly, it is necessary to form a metal pad for connection.

通常、このソルダーレジスト層の形成及び外部接続用の接続用金属パッドの形成は、多層化が終了した後、最後に行われている。すなわち、全ての積層工程の終了の後、最外層の表面にソルダーレジスト層を形成し、外部接続部に対応して形成される開口部に接続用金属パッドをメッキにより形成する。この場合、メッキ方法としては、無電解メッキに限られる。   Usually, the formation of the solder resist layer and the formation of the connection metal pad for external connection are performed last after the multilayering is completed. That is, after completion of all the lamination processes, a solder resist layer is formed on the surface of the outermost layer, and a connection metal pad is formed by plating in an opening formed corresponding to the external connection portion. In this case, the plating method is limited to electroless plating.

しかしながら、無電解メッキにより前記接続用金属パッドを形成すると、メッキ工程に長時間を要することになるばかりか、ボンダビリティの点で不満が残り、ソルダーレジスト層のダメージも大きいという問題がある。また、接続用金属パッドには、耐蝕性に優れた金メッキが採用されるが、無電解金メッキは高コストであること、部分金メッキが困難であること等の問題もある。   However, when the connection metal pad is formed by electroless plating, not only does the plating process take a long time, but there is a problem that dissatisfaction remains in terms of bondability and the solder resist layer is also damaged greatly. In addition, gold plating having excellent corrosion resistance is adopted for the metal pad for connection, but there are problems such as high cost of electroless gold plating and difficulty in partial gold plating.

さらに、多層化終了後に接続用金属パッドを形成する場合、多層配線基板の表裏に対して一括して接続用金属パッドを形成する必要があり、柔軟な対応が難しいという問題もある。例えば、多層配線基板のボンディング面においては接続用金属パッドの厚さを厚くし、半田面においては接続用金属パッドの厚さを薄くすることが要求される場合があるが、従来の製造方法では、表裏で接続用金属パッドの膜厚を変えることは難しい。同様に、例えば、多層配線基板のボンディング面においては接続用金属パッドを金メッキとし、半田面においては接続用金属パッドを半田により形成するというように、表裏で異種金属をメッキすることが要求される場合もあるが、従来方法では、やはり対応は難しい。   Further, when the connection metal pads are formed after the multi-layering is completed, it is necessary to form the connection metal pads collectively on the front and back of the multilayer wiring board. For example, it may be required to increase the thickness of the connection metal pad on the bonding surface of the multilayer wiring board, and to decrease the thickness of the connection metal pad on the solder surface. It is difficult to change the thickness of the metal pad for connection between the front and back sides. Similarly, for example, a metal pad for connection is made of gold on the bonding surface of the multilayer wiring board and a metal pad for connection is formed of solder on the solder surface. In some cases, it is still difficult to cope with the conventional method.

本発明は、これら従来技術が抱える課題を解消するために提案されたものであり、工程の簡略化やメッキ時間の短縮を図ることができ、ボンダビリティに優れた接続用金属パッドの形成が可能で、ソルダーレジストに与えるダメージも軽減することが可能な多層配線基板の製造方法を提供することを目的とする。また、本発明は、表裏異なるメッキ形成が可能で、表裏で接続用金属パッドの膜厚や材質を変えることが可能な多層配線基板の製造方法を提供することを目的とする。   The present invention has been proposed to solve these problems of the prior art, and can simplify the process and shorten the plating time, and can form a metal pad for connection with excellent bondability. Thus, an object of the present invention is to provide a method for manufacturing a multilayer wiring board capable of reducing damage to a solder resist. Another object of the present invention is to provide a method for manufacturing a multilayer wiring board that can be formed with different plating on the front and back sides and can change the film thickness and material of the connecting metal pads on the front and back sides.

上述の目的を達成するために、本発明の多層配線基板の製造方法は、導電性支持体上に配線層を形成する工程と、接続部に対応して開口部を有するソルダーレジスト層を配線層上に形成する工程と、前記ソルダーレジスト層の開口部に電解メッキにより金属メッキを施し接続用金属パッドを形成する工程と、前記各工程により形成された積層体を層間接続用の導体が貫通形成された基板上に転写する工程とを有することを特徴とする。   In order to achieve the above-described object, a method for manufacturing a multilayer wiring board according to the present invention includes a step of forming a wiring layer on a conductive support, and a solder resist layer having an opening corresponding to the connection portion. Forming a metal pad for connection by electrolytic plating on the opening of the solder resist layer and forming a connection body pad through the layered body formed by the respective processes. And a step of transferring onto the substrate.

本発明の多層配線基板の製造方法では、多層化を終了した後にソルダーレジスト層や接続用金属パッドを形成するのではなく、導電性支持体上に最外層となる配線層と重ねてソルダーレジスト層及び接続用金属パッドを形成し、これを基板上に転写する。   In the method for producing a multilayer wiring board according to the present invention, the solder resist layer and the connection metal pad are not formed after the multilayering is completed, but the solder resist layer is superimposed on the outermost wiring layer on the conductive support. And a connecting metal pad is formed and transferred onto the substrate.

したがって、配線層や接続用金属パッドは、導電性支持体を電極とする電解メッキにより形成可能であり、メッキ時間が短縮される。また、接続用金属パッドにおいてはボンダビリティも確保され、ソルダーレジスト層へダメージを与えることもない。   Therefore, the wiring layer and the connecting metal pad can be formed by electrolytic plating using the conductive support as an electrode, and the plating time is shortened. In addition, bondability is ensured in the metal pad for connection, and the solder resist layer is not damaged.

さらに、本発明の多層配線基板の製造方法では、最外層と接続用金属パッド、ソルダーレジスト層を導電性支持体上に形成し、これを基板上に転写するようにしているので、片面毎に異なるメッキを行うことが可能である。したがって、表裏で接続用金属パッドの膜厚や材質を変えることが可能で、要求に応じた設計が可能である。   Furthermore, in the manufacturing method of the multilayer wiring board of the present invention, the outermost layer, the connecting metal pad, and the solder resist layer are formed on the conductive support, and this is transferred onto the substrate. Different plating can be performed. Therefore, it is possible to change the film thickness and material of the connecting metal pads on the front and back sides, and design according to requirements is possible.

本発明の多層配線基板の製造方法によれば、工程の簡略化やメッキ時間の短縮を図ることができ、ボンダビリティに優れた接続用金属パッドの形成が可能で、ソルダーレジストに与えるダメージも軽減することが可能である。また、本発明によれば、表裏で異なるメッキ形成が可能であり、表裏で接続用金属パッドの膜厚や材質を変えることが可能である。   According to the multilayer wiring board manufacturing method of the present invention, the process can be simplified and the plating time can be shortened, the metal pad for connection with excellent bondability can be formed, and the damage to the solder resist is also reduced. Is possible. Further, according to the present invention, different plating can be formed on the front and back sides, and the film thickness and material of the connection metal pad can be changed on the front and back sides.

以下、本発明を適用した多層配線基板の製造方法について、図面を参照して詳細に説明する。   Hereinafter, a method of manufacturing a multilayer wiring board to which the present invention is applied will be described in detail with reference to the drawings.

(第1の実施形態)
本実施形態は、導電性支持体上に最外層配線層及びソルダーレジスト層、さらには接続用金属パッドを形成し、これら各層により構成される積層体を導電性支持体から剥離して基板上に転写するようにした例である。
(First embodiment)
In the present embodiment, an outermost wiring layer and a solder resist layer, and further a connection metal pad are formed on a conductive support, and a laminate composed of these layers is peeled off from the conductive support and placed on the substrate. This is an example of transferring.

本実施形態においては、先ず、図1(a)に示すように、導電性支持体であるピーラブル金属板1を準備する。ピーラブル金属板1には、例えば十分な機械的強度を有する支持金属板2と、配線層を構成する銅に対してエッチング選択性を有する金属薄層3とから構成されるクラッド材等を用いる。銅に対してエッチング選択性を有する金属薄層3としては、例えばNi層である。勿論、導電性支持体はこれに限らず、導電性を有し、この上に形成される積層体から剥離することが可能な材質からなるものであれば如何なるものであってもよく、例えばクラッド材ではなく、単なる金属板であってもよい。   In this embodiment, first, as shown in FIG. 1A, a peelable metal plate 1 that is a conductive support is prepared. For the peelable metal plate 1, for example, a clad material composed of a support metal plate 2 having sufficient mechanical strength and a metal thin layer 3 having etching selectivity with respect to copper constituting the wiring layer is used. The thin metal layer 3 having etching selectivity with respect to copper is, for example, a Ni layer. Of course, the conductive support is not limited to this, and any conductive support may be used as long as it is made of a material that has conductivity and can be peeled off from the laminate formed thereon. A simple metal plate may be used instead of the material.

このピーラブル金属板1上に、先ず、パターンメッキを施し、配線層を形成する。具体的には、先ず、配線層のパターンを反転した反転パターンを有するレジストパターン4をピーラブル金属板1の表面に形成する。レジストパターン4のパターニングは、通常のフォトリソ技術等によればよい。そして、導電性を有するピーラブル金属板1を電極として利用し、電解メッキを行って配線層5を形成する。このとき、例えば無電解メッキは必要なく、配線層5は、例えば電気銅メッキのみにより形成される。レジストパターン4を形成して電解メッキを行えば、導電性支持体であるピーラブル金属板1が露出する部分にのみメッキ層が形成され、レジストパターン4上にはメッキ層は形成されない。したがって、レジストパターン4の反転パターンからなる配線層5が形成される。   First, pattern plating is performed on the peelable metal plate 1 to form a wiring layer. Specifically, first, a resist pattern 4 having an inverted pattern obtained by inverting the pattern of the wiring layer is formed on the surface of the peelable metal plate 1. The patterning of the resist pattern 4 may be performed by a normal photolithography technique or the like. Then, the conductive peelable metal plate 1 is used as an electrode, and electroplating is performed to form the wiring layer 5. At this time, for example, electroless plating is not required, and the wiring layer 5 is formed only by, for example, electrolytic copper plating. If the resist pattern 4 is formed and electroplating is performed, a plating layer is formed only on a portion where the peelable metal plate 1 which is a conductive support is exposed, and no plating layer is formed on the resist pattern 4. Therefore, the wiring layer 5 composed of the reverse pattern of the resist pattern 4 is formed.

次に、図1(b)に示すように、この配線層5及びレジストパターン4上にソルダーレジスト層6を形成し、さらに接続用金属パッド7を形成する。ソルダーレジスト層6は、公知のソルダーレジスト材料により形成することができ、例えば感光性のソルダーレジスト材料をフォトリソ技術等によりパターニングし、配線層5の端子部5aに対応して開口部6aを形成する。   Next, as shown in FIG. 1B, a solder resist layer 6 is formed on the wiring layer 5 and the resist pattern 4, and further a connection metal pad 7 is formed. The solder resist layer 6 can be formed of a known solder resist material. For example, a photosensitive solder resist material is patterned by a photolithography technique or the like to form the opening 6 a corresponding to the terminal portion 5 a of the wiring layer 5. .

そして、このソルダーレジスト層6の開口部6a内に接続用金属パッド7をメッキにより形成する。この接続用金属パッド7は、例えば金メッキ等により形成するが、この接続用金属パッド7の形成に際しても、無電解メッキは不要であり、電解メッキのみにより形成することができる。すなわち、ソルダーレジスト層6の開口部6aには、配線層5の端子部5aが臨んでいるが、この配線層5の端子部5aは、その裏面に配される導電性支持体(ピーラブル金属板1)と電気的に接続されており、電極として利用可能である。したがって、前記ソルダーレジスト層6が形成されたピーラブル金属板1に対して例えば電解Ni−Auメッキを行えば、前記端子部5a上に電解メッキ層が形成され、接続用金属パッド7が形成される。   Then, a connection metal pad 7 is formed in the opening 6a of the solder resist layer 6 by plating. The connection metal pad 7 is formed by, for example, gold plating. However, the formation of the connection metal pad 7 does not require electroless plating, and can be formed only by electrolytic plating. That is, the terminal portion 5a of the wiring layer 5 faces the opening 6a of the solder resist layer 6, and the terminal portion 5a of the wiring layer 5 is a conductive support (peelable metal plate) disposed on the back surface thereof. 1) and can be used as an electrode. Therefore, when, for example, electrolytic Ni-Au plating is performed on the peelable metal plate 1 on which the solder resist layer 6 is formed, an electrolytic plating layer is formed on the terminal portion 5a, and the connecting metal pad 7 is formed. .

次いで、図1(c)に示すように、以上により形成されたレジストパターン4、配線層5、ソルダーレジスト層6及び接続用金属パッド7から構成される積層体8を導電性支持体であるピーラブル金属板1から剥離する。剥離方法は、ピーラブル金属板1の構成に応じて最適な方法を採用すればよい。例えば、ピーラブル金属板1を構成する金属薄層3と積層体8との界面での剥離が容易な場合には、単純に機械的にピーラブル金属板1を積層体8から引き剥がせばよい。ピーラブル金属板1が単なる1枚の金属板である場合も同様である。これに対して、ピーラブル金属板1を構成する支持金属板2と金属薄層3との界面での剥離が容易な場合には、先ず、支持金属板2を引き剥がし、その後、金属薄層3をエッチングにより溶解除去する。したがって、この場合には、金属薄層3は配線層5に対してエッチング選択性を有することが必要である。   Next, as shown in FIG. 1C, the laminate 8 composed of the resist pattern 4, the wiring layer 5, the solder resist layer 6, and the connection metal pad 7 formed as described above is a peelable that is a conductive support. Peel from the metal plate 1. The peeling method should just employ | adopt the optimal method according to the structure of the peelable metal plate 1. FIG. For example, when peeling at the interface between the thin metal layer 3 constituting the peelable metal plate 1 and the laminate 8 is easy, the peelable metal plate 1 may be simply mechanically peeled off from the laminate 8. The same applies to the case where the peelable metal plate 1 is a single metal plate. On the other hand, when peeling at the interface between the support metal plate 2 and the metal thin layer 3 constituting the peelable metal plate 1 is easy, first, the support metal plate 2 is peeled off, and then the metal thin layer 3 is peeled off. Are removed by etching. Therefore, in this case, the thin metal layer 3 needs to have etching selectivity with respect to the wiring layer 5.

ピーラブル金属板1から剥離した積層体8は、例えば、層間接続用の導電ピン9が打ち込まれた基板10の最外層として重ね合わせ、接合一体化する。このとき、先の図1(a)〜図1(c)の工程によりそれぞれ準備された積層体8を、基板10の両面にそれぞれ接合する。積層状態を図1(d)に示す。各積層体8は、配線層5が導電ピン9と接するように接合され、最外面がソルダーレジスト層6により保護された形態とされている。また、接続用金属パッド7が、外部接続用の接続パッドとして外部に臨んでおり、この接続用金属パッド7においてボンディングや半田付けによる接続が行われる。   The laminated body 8 peeled off from the peelable metal plate 1 is superimposed and joined and integrated as the outermost layer of the substrate 10 on which the conductive pins 9 for interlayer connection are driven, for example. At this time, the laminates 8 respectively prepared by the steps of FIG. 1A to FIG. 1C are bonded to both surfaces of the substrate 10, respectively. The laminated state is shown in FIG. Each laminated body 8 is joined such that the wiring layer 5 is in contact with the conductive pin 9 and the outermost surface is protected by the solder resist layer 6. Further, the connection metal pad 7 faces the outside as a connection pad for external connection, and the connection metal pad 7 is connected by bonding or soldering.

基板10は、ここでは構成の簡略化のために、単に層間接続用の導電ピン9を打ち込んだだけの構成の基板を示してあるが、勿論、これに限らず、それ自体が例えば内層に配線層を有する多層基板であってもよい。また、基板10は、リジッド基板、フレキシブル基板のいずれでもよく、さらにはリジッドフレックス基板等でもよい。その材質も、熱硬化ポリイミド、熱可塑ポリイミド、プリプレグ、LCP、硬化材+NCP等、任意である。層間接続は、前記のように導電ピン9を利用するものであってもよいし、スルーホールやバンプ、導電ペーストを充填したビアホール等であってもよい。   Here, for the sake of simplification of the configuration, the substrate 10 is simply a substrate having a configuration in which the conductive pins 9 for interlayer connection are driven. It may be a multilayer substrate having layers. The substrate 10 may be a rigid substrate or a flexible substrate, and may be a rigid flex substrate or the like. The material is also arbitrary, such as thermosetting polyimide, thermoplastic polyimide, prepreg, LCP, and curing material + NCP. The interlayer connection may use the conductive pins 9 as described above, or may be through holes, bumps, via holes filled with a conductive paste, or the like.

前述のように導電ピン9を打ち込んだ基板10を採用する場合、公知のインプラント法(特開2003−197692号公報等を参照)によって、円柱状の接続用ピン(導電ピン9)を基板10の厚さ方向に貫通させ、導電ピン9の両端が基板10の表面から突出するようにする。   When the substrate 10 with the conductive pins 9 driven in is used as described above, the cylindrical connection pins (conductive pins 9) are attached to the substrate 10 by a known implant method (see Japanese Patent Application Laid-Open No. 2003-197692). The conductive pins 9 are penetrated in the thickness direction so that both ends of the conductive pins 9 protrude from the surface of the substrate 10.

導電ピン9の材料は、特に限定されることはないが、導通信頼性確保の観点からは、前記配線層5を構成する例えば電解銅箔より軟らかい材料を用いることが好ましく、特に好ましい材料としては、無酸素圧延銅(圧延によって加工した無酸素銅)等を挙げることができる。無酸素銅とは、日本工業規格JIS C1011、JIS C1020において規定されるものの他、JIS C1100において規定されるタフピッチ銅(TPC、化学成分→Cu:99.95wt% O:0.035wt%)も含まれるものとする。ただし、導通信頼性を向上させる観点からは、JIS C1011、JIS C1020に規定されるものを使用することが好ましい。 The material of the conductive pin 9 is not particularly limited, but from the viewpoint of ensuring conduction reliability, it is preferable to use a material that is softer than, for example, the electrolytic copper foil that constitutes the wiring layer 5, and as a particularly preferable material, And oxygen-free rolled copper (oxygen-free copper processed by rolling). Oxygen-free copper is not only those specified in Japanese Industrial Standards JIS C1011 and JIS C1020, but also tough pitch copper (TPC, chemical component → Cu: 99.95 wt% O 2 : 0.035 wt%) specified in JIS C1100. Shall be included. However, from the viewpoint of improving the conduction reliability, it is preferable to use those specified in JIS C1011 and JIS C1020.

導電ピン9の両端が基板10の表面から突出する高さについては、特に限定されることはないが、導通信頼性確保の観点からは、あまり突出しすぎても好ましくないし、逆に突出量が不足しても好ましくない。これらを考慮すると、具体的には、前記突出する高さは、3μm〜10μm程度とすることが好ましい。   The height at which both ends of the conductive pin 9 protrude from the surface of the substrate 10 is not particularly limited. However, from the viewpoint of ensuring conduction reliability, it is not preferable to protrude too much, and conversely, the amount of protrusion is insufficient. Even if it is not preferable. In consideration of these, specifically, the protruding height is preferably about 3 μm to 10 μm.

前記基板10の両面にそれぞれ積層体8を貼り合わせるが、貼り合わせには、例えば異方導電性接着剤(ACF)11等を用いる。層間接続用の導電ピン9と積層体8の配線層5とを電気的に接続する必要があるが、異方導電性接着剤11を介在させると、導電ピン9により押圧された部分でのみ厚さ方向で導通が図られる。層間接続用の導電ピン9と積層体8の配線層5とを電気的に接続する方法は、これに限らず、半田付け、金接合、Sn−Agによる接合等、如何なる方法であってもよい。   The laminates 8 are bonded to both surfaces of the substrate 10, respectively. For the bonding, for example, anisotropic conductive adhesive (ACF) 11 or the like is used. It is necessary to electrically connect the conductive pin 9 for interlayer connection and the wiring layer 5 of the laminate 8, but when the anisotropic conductive adhesive 11 is interposed, only the portion pressed by the conductive pin 9 is thick. Conduction is achieved in the vertical direction. The method of electrically connecting the conductive pins 9 for interlayer connection and the wiring layer 5 of the laminated body 8 is not limited to this, and any method such as soldering, gold bonding, or Sn-Ag bonding may be used. .

基板10の表裏に接合される積層体8は、図1(a)〜図1(c)に示す工程によりそれぞれ別工程により形成される。したがって、例えば基板10の表面(図中、上面)に積層する積層体8と、基板10の裏面(図中、下面)に積層する積層体8とで、接続用金属パッド7の構成を変更することが可能である。例えば、基板10の表裏に接合される積層体8において、接続用金属パッド7の膜厚を任意に設定することができる。具体的には、ボンディング面側の接続用金属パッド7の膜厚を厚く設定し、半田面の接続用金属パッド7の膜厚を薄く設定することができる。あるいは、基板10の表裏に接合される積層体8において、接続用金属パッド7の材質を任意に設定することもできる。具体的には、異種金属メッキにより、ボンディング面側の接続用金属パッド7の材質を金とし、半田面の接続用金属パッド7の材質を半田とすることができる。前述のように、基板10の表裏に接合される積層体8は別工程で形成されるので、異種金属メッキも容易である。   The laminated body 8 joined to the front and back of the substrate 10 is formed in separate steps by the steps shown in FIGS. 1 (a) to 1 (c). Therefore, for example, the configuration of the connection metal pad 7 is changed between the stacked body 8 stacked on the front surface (upper surface in the drawing) of the substrate 10 and the stacked body 8 stacked on the back surface (lower surface in the drawing) of the substrate 10. It is possible. For example, in the laminate 8 bonded to the front and back of the substrate 10, the thickness of the connection metal pad 7 can be arbitrarily set. Specifically, the film thickness of the connection metal pad 7 on the bonding surface side can be set thick, and the film thickness of the connection metal pad 7 on the solder surface can be set thin. Alternatively, the material of the connection metal pad 7 can be arbitrarily set in the laminate 8 bonded to the front and back of the substrate 10. Specifically, the material of the connection metal pad 7 on the bonding surface side can be gold and the material of the connection metal pad 7 on the solder surface can be solder by different metal plating. As described above, since the laminate 8 bonded to the front and back of the substrate 10 is formed in a separate process, dissimilar metal plating is easy.

以上説明したように、本実施形態の製造方法においては、導電性支持体であるピーラブル金属板1上に配線層5や接続用金属パッド7を形成するようにしているので、これら配線層5や接続用金属パッド7を電解メッキのみにより形成することができ、無電解メッキ等の工程が不要である。したがって、メッキ工程を簡略化することができ、且つメッキに要する時間を大幅に短縮することができる。   As described above, in the manufacturing method of the present embodiment, the wiring layer 5 and the connection metal pad 7 are formed on the peelable metal plate 1 which is a conductive support. The connection metal pad 7 can be formed only by electrolytic plating, and a process such as electroless plating is unnecessary. Therefore, the plating process can be simplified and the time required for plating can be greatly shortened.

また、特に接続用金属パッド7に関しては、通常、無電解金メッキにより形成されるのを、電解金メッキのみにより形成するようにしているので、従来の課題を全て改善することができる。すなわち、接続用金属パッド7のボンダビリティを良好なものとすることができ、その形成に際してソルダーレジスト層6にダメージを与えることもない。部分メッキも容易である。   In particular, since the connection metal pad 7 is usually formed by electroless gold plating only by electrolytic gold plating, all the conventional problems can be improved. That is, the bondability of the connecting metal pad 7 can be improved, and the solder resist layer 6 is not damaged during the formation. Partial plating is also easy.

さらに、本実施形態の製造方法によれば、基板10の表裏で接続用金属パッド7の膜厚、材質を変更することが可能であり、それぞれの面に適した構成とすることが可能である。その結果、例えばボンディング面においてはボンディングに適した構成とし、半田面においては半田付けに適した構成とすることが可能である。   Furthermore, according to the manufacturing method of the present embodiment, it is possible to change the film thickness and material of the connection metal pad 7 between the front and back of the substrate 10, and it is possible to have a configuration suitable for each surface. . As a result, for example, it is possible to have a configuration suitable for bonding on the bonding surface and a configuration suitable for soldering on the solder surface.

(第2の実施形態)
本実施形態では、ピーラブル金属板1から積層体8を剥離するに際して、サポートフィルムを貼り合わせ、その取り扱いを容易なものとした例である。他の工程は、基本的には先の第1の実施形態と同様である。本実施形態の製造プロセスを図2に示す。
(Second Embodiment)
In this embodiment, when peeling the laminated body 8 from the peelable metal plate 1, it is an example which bonded the support film and made the handling easy. Other steps are basically the same as those in the first embodiment. The manufacturing process of this embodiment is shown in FIG.

すなわち、本実施形態の製造方法においても、図2(a)に示すように、ピーラブル金属板1を用意し、この上にレジストパターン4及び配線層5を形成する。さらに、図2(b)に示すように、この上にソルダーレジスト層6を形成し、ソルダーレジスト層6の開口部6aに接続用金属パッド7を形成する。   That is, also in the manufacturing method of this embodiment, as shown in FIG. 2A, the peelable metal plate 1 is prepared, and the resist pattern 4 and the wiring layer 5 are formed thereon. Further, as shown in FIG. 2B, a solder resist layer 6 is formed thereon, and a connection metal pad 7 is formed in the opening 6 a of the solder resist layer 6.

これにより積層体8が形成され、この積層体8を基板10上に転写するが、このとき、本実施形態においては、サポートフィルム12を利用し、積層体8を一旦サポートフィルム12上に転写してから基板10に転写する。すなわち、図2(c)に示すように、前記積層体8の形成の後、積層体8上にサポートフィルム12を重ね、貼り合わせる。サポートフィルム12は、ある程度機械的強度を有するフィルムであれば如何なるものであってもよく、プラスチックフィルムや金属シート等、任意の材質のフィルムやシートを使用することができる。なお、サポートフィルム12には、積層体8と接する面に粘着層等を形成しておき、転写状態を安定なものとすることが好ましい。   Thereby, a laminate 8 is formed, and this laminate 8 is transferred onto the substrate 10. At this time, in this embodiment, the support 8 is used to transfer the laminate 8 once onto the support film 12. Then, the image is transferred to the substrate 10. That is, as shown in FIG. 2C, after the formation of the laminate 8, the support film 12 is overlaid on the laminate 8 and bonded together. The support film 12 may be any film as long as it has a certain degree of mechanical strength, and a film or sheet of any material such as a plastic film or a metal sheet can be used. The support film 12 is preferably formed with an adhesive layer or the like on the surface in contact with the laminate 8 so that the transfer state is stable.

次に、図2(d)に示すように、積層体8からピーラブル金属板1を剥離し、積層体8をサポートフィルム12上に転写する。これにより、積層体8の表裏が反転された状態になる。この状態で、図2(e)に示すように、基板10の両面にサポートフィルム12に支持された積層体8を重ね合わせ、これを接合する。最後に、図2(f)に示すように、サポートフィルム12を積層体8から剥離する。   Next, as shown in FIG. 2 (d), the peelable metal plate 1 is peeled from the laminate 8, and the laminate 8 is transferred onto the support film 12. As a result, the front and back of the laminate 8 are reversed. In this state, as shown in FIG. 2 (e), the laminated body 8 supported by the support film 12 is superposed on both surfaces of the substrate 10 and bonded together. Finally, as shown in FIG. 2 (f), the support film 12 is peeled from the laminate 8.

積層体8を構成する配線層5やソルダーレジスト層6、接続用金属パッド7は、その厚さが薄く、積層体8全体の強度が十分でない場合がある。このような場合、第1の実施形態のようにピーラブル金属板1から剥離した積層体8を単独で取り扱うのは困難である。本実施形態では、積層体8をサポートフィルム12によって支持するようにしているので、その取り扱いが容易なものとなり、基板10上に良好な状態で確実に転写することが可能である。   The wiring layer 5, the solder resist layer 6, and the connection metal pad 7 constituting the stacked body 8 are thin and the strength of the entire stacked body 8 may not be sufficient. In such a case, it is difficult to handle the laminated body 8 peeled from the peelable metal plate 1 alone as in the first embodiment. In this embodiment, since the laminated body 8 is supported by the support film 12, it becomes easy to handle and can be reliably transferred onto the substrate 10 in a good state.

第1の実施形態における製造プロセスを示すものであり、(a)は配線層形成工程を示す概略断面図、(b)はソルダーレジスト層及び接続用金属パッドの形成工程を示す概略断面図、(c)は積層体の剥離工程を示す概略断面図、(d)は積層体の基板への接合工程を示す概略断面図である。The manufacturing process in 1st Embodiment is shown, (a) is schematic sectional drawing which shows a wiring layer formation process, (b) is schematic sectional drawing which shows the formation process of a soldering resist layer and the metal pad for connection, ( c) is a schematic cross-sectional view showing the step of peeling the laminate, and (d) is a schematic cross-sectional view showing the step of joining the laminate to the substrate. 第2の実施形態における製造プロセスを示すものであり、(a)は配線層形成工程を示す概略断面図、(b)はソルダーレジスト層及び接続用金属パッドの形成工程を示す概略断面図、(c)はサポートフィルム貼り合わせ工程を示す概略断面図、(d)はピーラブル金属板の剥離工程を示す概略断面図、(e)は積層体の基板への接合工程を示す概略断面図、(f)はサポートフィルムの剥離工程を示す概略断面図である。The manufacturing process in 2nd Embodiment is shown, (a) is a schematic sectional drawing which shows a wiring layer formation process, (b) is a schematic sectional drawing which shows the formation process of a soldering resist layer and the metal pad for connection, ( c) is a schematic cross-sectional view showing a support film laminating step, (d) is a schematic cross-sectional view showing a peelable metal plate peeling step, (e) is a schematic cross-sectional view showing a step of bonding a laminate to a substrate, (f) ) Is a schematic cross-sectional view showing a support film peeling step.

符号の説明Explanation of symbols

1 ピーラブル金属板、2 支持金属板、3 金属薄層、4 レジストパターン、5 配線層、6 ソルダーレジスト層、7 接続用金属パッド、8 積層体、9 導電ピン、10 基板、11 異方導電性接着剤、12 サポートフィルム
DESCRIPTION OF SYMBOLS 1 Peelable metal plate, 2 Support metal plate, 3 Metal thin layer, 4 Resist pattern, 5 Wiring layer, 6 Solder resist layer, 7 Metal pad for connection, 8 Laminated body, 9 Conductive pin, 10 Substrate, 11 Anisotropic conductivity Adhesive, 12 Support film

Claims (6)

導電性支持体上に配線層を形成する工程と、
接続部に対応して開口部を有するソルダーレジスト層を配線層上に形成する工程と、
前記ソルダーレジスト層の開口部に電解メッキにより金属メッキを施し接続用金属パッドを形成する工程と、
前記各工程により形成された積層体を層間接続用の導体が貫通形成された基板上に転写する工程とを有することを特徴とする多層配線基板の製造方法。
Forming a wiring layer on the conductive support;
Forming a solder resist layer having an opening corresponding to the connecting portion on the wiring layer;
Forming a metal pad for connection by applying metal plating to the opening of the solder resist layer by electrolytic plating;
A method of manufacturing a multilayer wiring board, comprising: transferring the laminated body formed in each of the above steps onto a substrate through which an interlayer connection conductor is formed.
導電性支持体上にレジストパターンを形成し、電解メッキによりパターンメッキを行い前記配線層を形成することを特徴とする請求項1記載の多層配線基板の製造方法。   2. The method of manufacturing a multilayer wiring board according to claim 1, wherein a resist pattern is formed on a conductive support, and the wiring layer is formed by pattern plating by electrolytic plating. 前記積層体を導電性支持体から剥離し、前記ソルダーレジスト層側が最外面になるように基板上に貼り合わせることを特徴とする請求項1記載の多層配線基板の製造方法。   2. The method of manufacturing a multilayer wiring board according to claim 1, wherein the laminate is peeled off from the conductive support and bonded onto the substrate so that the solder resist layer side is the outermost surface. 前記導電性支持体上の積層体をサポートフィルム上に転写した後、さらにサポートフィルムに転写された積層体を前記基板上に転写することを特徴とする請求項1記載の多層配線基板の製造方法。   2. The method for manufacturing a multilayer wiring board according to claim 1, wherein after the laminate on the conductive support is transferred onto a support film, the laminate transferred onto the support film is further transferred onto the substrate. . 前記導電性支持体は、支持基板と、当該支持基板の配線層形成面に形成される金属薄膜とから構成されることを特徴とする請求項1記載の多層配線基板の製造方法。   2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the conductive support is composed of a supporting substrate and a metal thin film formed on a wiring layer forming surface of the supporting substrate. 前記層間接続用の導体は導電ピンであり、当該導電ピンが前記基板を貫通するように打ち込まれていることを特徴とする請求項1記載の多層配線基板の製造方法。
2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the conductor for interlayer connection is a conductive pin, and the conductive pin is driven so as to penetrate the substrate.
JP2004161707A 2004-05-31 2004-05-31 Method for manufacturing multilayer wiring board Withdrawn JP2005347308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004161707A JP2005347308A (en) 2004-05-31 2004-05-31 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004161707A JP2005347308A (en) 2004-05-31 2004-05-31 Method for manufacturing multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2005347308A true JP2005347308A (en) 2005-12-15

Family

ID=35499439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161707A Withdrawn JP2005347308A (en) 2004-05-31 2004-05-31 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2005347308A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006761A1 (en) * 2007-07-12 2009-01-15 Princo Corp. Multi-layer baseboard and manufacturing method thereof
JP2009038363A (en) * 2007-07-09 2009-02-19 Panasonic Corp Rigid flexible printed wiring board and manufacturing method thereof
JP2009135398A (en) * 2007-11-29 2009-06-18 Ibiden Co Ltd Combination substrate
US7656679B2 (en) 2007-06-20 2010-02-02 Princo Corp. Multi-layer substrate and manufacture method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656679B2 (en) 2007-06-20 2010-02-02 Princo Corp. Multi-layer substrate and manufacture method thereof
JP2009038363A (en) * 2007-07-09 2009-02-19 Panasonic Corp Rigid flexible printed wiring board and manufacturing method thereof
WO2009006761A1 (en) * 2007-07-12 2009-01-15 Princo Corp. Multi-layer baseboard and manufacturing method thereof
EP2190273A1 (en) * 2007-07-12 2010-05-26 Princo Corp. Multi-layer baseboard and manufacturing method thereof
EP2190273A4 (en) * 2007-07-12 2011-02-16 Princo Corp Multi-layer baseboard and manufacturing method thereof
JP2009135398A (en) * 2007-11-29 2009-06-18 Ibiden Co Ltd Combination substrate

Similar Documents

Publication Publication Date Title
JP4533449B2 (en) Wiring board manufacturing method
JP5109662B2 (en) Method for manufacturing laminated circuit board and method for manufacturing circuit board
JP4935139B2 (en) Multilayer printed wiring board
JP4546581B2 (en) Wiring board manufacturing method
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
TWI333250B (en)
JP4183708B2 (en) Manufacturing method of component-embedded substrate
JP2006135277A (en) Wiring board and its manufacturing method
JP4460013B2 (en) Wiring board manufacturing method
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
WO2004017689A1 (en) Multilayer printed wiring board and production method therefor
JP2005347308A (en) Method for manufacturing multilayer wiring board
JPH11204943A (en) Electronic circuit board and method of manufacturing the same
JP2014063981A (en) Wiring board and manufacturing method of the same
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2010278379A (en) Wiring board and method of manufacturing the same
JP2007208229A (en) Manufacturing method of multilayer wiring board
JP4389756B2 (en) Manufacturing method of multilayer flexible printed wiring board
JP2006049536A (en) Multilayer circuit board
JP2005159074A (en) Electrode for connection of via-hole having projected part at internal layer side
JP3608559B2 (en) Method for manufacturing element-embedded substrate
JPH07312468A (en) Flexible circuit board
KR100796981B1 (en) Printed Circuit Board Manufacturing Method
JP5245756B2 (en) Circuit board, multilayer circuit board, and method for manufacturing multilayer circuit board
JP5483921B2 (en) Method for manufacturing printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Effective date: 20090616

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090820