JP5483921B2 - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- JP5483921B2 JP5483921B2 JP2009104033A JP2009104033A JP5483921B2 JP 5483921 B2 JP5483921 B2 JP 5483921B2 JP 2009104033 A JP2009104033 A JP 2009104033A JP 2009104033 A JP2009104033 A JP 2009104033A JP 5483921 B2 JP5483921 B2 JP 5483921B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- insulating base
- circuit
- base material
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
本発明は、プリント基板の製造方法に係り、詳しくは、いわゆる単板プレス法(転写法)により形成される両面又は多層薄型プリント基板の製造方法に関する。 The present invention relates to a method for manufacturing a printed circuit board, and more particularly to a method for manufacturing a double-sided or multilayer thin printed circuit board formed by a so-called single plate pressing method (transfer method).
最近、各種の電気・電子機器の小型化、薄型化、軽量化、多機能化が急速に進んでおり、これらの傾向は、このような電気・電子機器に組み込まれる回路基板についても多層化、薄型化、基板に形成される回路の微細化等が要求される。
そこで、両面基板の層間接続を確保する方法として、導電材料からなる接続粒子を絶縁基材に形成した貫通穴(ビア)に配置し、この絶縁材料の両面に導電部材を重ね合わせて加熱、加圧して導電部材間を電気的に接続して両面プリント基板用材料を形成し、次いで導電部材に回路パターンを形成した両面プリント基板が知られている。(特許文献1)。
Recently, various electric and electronic devices are rapidly becoming smaller, thinner, lighter, and multifunctional, and these trends are also increasing in the number of circuit boards incorporated in such electric and electronic devices. Thinning and miniaturization of circuits formed on a substrate are required.
Therefore, as a method for ensuring interlayer connection between the double-sided substrates, connecting particles made of a conductive material are placed in through holes (vias) formed in an insulating base material, and a conductive member is superimposed on both sides of the insulating material and heated and heated. There is known a double-sided printed circuit board in which a material for a double-sided printed circuit board is formed by electrically connecting the conductive members to form a circuit pattern on the conductive member. (Patent Document 1).
しかしながら、上記特許文献1に開示されたプリント基板の製造方法では、絶縁基材に予め形成させる貫通穴位置のそれぞれに50〜200μm程度の微細接続粒子を配置する必要があり、粒子配置の実現に高度な技術を必要とする。また、接続粒子を用いて薄型の両面プリント基板用材料を形成しても、その後に導電部材に回路パターンを形成するので、回路パターンの高さ分だけプリント基板全体として厚みが増すことになる。
However, in the method for producing a printed circuit board disclosed in
また、上述のように両面プリント基板用材料に回路パターンを形成した後に貫通穴を形成することは難しく、それ故、両面板の作製は可能でも同様の方法で更に多層化したプリント基板を製造することができない。
更に、プリント基板用材料の両面が平坦であっても、その後に形成される回路の高さ分だけプリント基板の両面に凹凸ができることとなり、即ち、プリント基板両面の平坦化は困難であった。
In addition, as described above, it is difficult to form a through hole after forming a circuit pattern on a double-sided printed board material. Therefore, even if a double-sided board can be produced, a multilayered printed board is manufactured by the same method. I can't.
Furthermore, even if both surfaces of the printed circuit board material are flat, unevenness is formed on both surfaces of the printed circuit board by the height of the circuit to be formed thereafter, that is, it is difficult to flatten both surfaces of the printed circuit board.
本発明は、上述の事情に基づいてなされたもので、その目的とするところは、回路パターンが形成された基板の薄型化と平坦化とを同時に実現しつつ、高密度微細化パターンの形成を可能にし、層間接続の信頼性の向上を図ることができる両面又は多層プリント基板の製造方法を提供することにある。 The present invention has been made based on the above-described circumstances, and its object is to form a high-density micropattern while simultaneously realizing thinning and flattening of a substrate on which a circuit pattern is formed. It is an object of the present invention to provide a method for manufacturing a double-sided or multilayer printed circuit board that enables the improvement of interlayer connection reliability.
上述の目的を達成すべく、請求項1記載に係る発明によれば、第1及び第2支持部材とこれらの第1及び第2支持部材のそれぞれに剥離可能に積層された第1及び第2導電層とからなる第1及び第2板状体を準備する工程1と、前記第1及び第2板状体の各導電層上のそれぞれに所要パターンの第1及び第2導体回路を形成するための回路形成予定領域を提供するレジスト層を形成し、前記レジスト層により提供された前記回路形成予定領域に前記第1及び第2導体回路をそれぞれ形成する工程2と、前記レジスト層を除去した後、第2導体回路上にバンプを形成する工程3と、第1板状体に形成された第1導体回路と第2板状体に形成された第2導体回路及びバンプとを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4と、加熱及び加圧して、絶縁基材の第1面側に第1導体回路を、絶縁基材の第2面側に第2導体回路をそれぞれ埋め込ませると共に、絶縁基材を貫通させたバンプにより第1導体回路と第2導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5と、第1板状体から第1支持部材を除去する工程6と、第2板状体から第2支持部材を除去する工程7と、第1及び第2導電層をエッチングにより除去して、絶縁基材の第1面及び第2面にこれらと同一面内で平坦化された第1及び第2導体回路の各回路面を露出させる工程8とを備えることを特徴とするプリント基板の製造方法が提供される。
In order to achieve the above-described object, according to the first aspect of the present invention, the first and second support members and the first and second layers that are detachably stacked on the first and second support members, respectively.
工程1で準備する板状体は、この上で工程2での導体回路の形成、工程5での転写に重要な役割を備えるもので、工程5において導体回路の転写が終わり、絶縁基材の硬化を終了すれば不要となるものである。なお、後述する多層化のための積層工程では、必要な側の板状体を残し、残した板状体は、積層工程を終えてから除去すればよい。
板状体の導電層は、この層上の微細孔によって、メッキにより形成する導体回路を固定するアンカー効果が得られ、形成させる導体回路が微細であってもバンプの形成時や絶縁基材への埋め込み転写時にも導体回路を保持して回路ずれや剥がれを防止する。
The plate-like body prepared in the
The conductive layer of the plate-like body has an anchor effect for fixing the conductive circuit formed by plating by the fine holes on this layer. Even if the conductive circuit to be formed is fine, it is suitable for forming the bump or to the insulating substrate. The conductor circuit is held even during the embedding transfer of the circuit to prevent circuit displacement and peeling.
バンプは、その基端が第1導体回路にメッキにて接合され、他端は絶縁基材を貫通して接合相手側である第2導体回路に、加熱と加圧により接合し、電気的接続が確保される。
更に、加熱及び加圧により導体回路が絶縁基材に埋め込まれ、プリント基板の両面が平坦化されているので、回路の多層化が容易であり、それ故、請求項2に係る発明によれば、前記絶縁基材の第1面及び第2面の少なくとも一方側に多重化導体回路層を積層して多層化する工程を備えることを特徴とするプリント基板の製造方法が提供される。
The bump has its base end joined to the first conductor circuit by plating, and the other end penetrates the insulating base material and is joined to the second conductor circuit, which is the other side of the joint, by heating and pressurizing to make electrical connection Is secured.
Furthermore, since the conductor circuit is embedded in the insulating base material by heating and pressurizing and both sides of the printed circuit board are flattened, the circuit can be easily multi-layered. Therefore, according to the invention of claim 2 There is provided a method for producing a printed circuit board comprising a step of laminating a multilayer conductor circuit layer on at least one side of the first surface and the second surface of the insulating base material to form a multilayer.
更に、請求項3に係る発明によれば、第3支持部材とこれに剥離可能に積層された第3導電層とからなる第3板状体を準備する工程1aと、第3導電層上に所要パターンの第3導体回路を形成する工程2aと、第3導体回路上にバンプを形成する工程3aと、第3板状体に形成された第3導体回路及びバンプと前記絶縁基材の第1面及び第2面の少なくとも一方側に露出した導体回路とを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4aと、加熱及び加圧して、第3導体回路を絶縁基材の積層後外面側に埋め込ませると共に、絶縁基材を貫通させたバンプにより前記一方側に露出した導体回路と第3導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5aと、
を備えることを特徴とするプリント基板の製造方法が提供される。
Furthermore, according to the invention which concerns on Claim 3, the process 1a which prepares the 3rd plate-shaped body which consists of a 3rd support member and the 3rd electroconductive layer laminated | stacked on this so that peeling is possible on a 3rd electroconductive
A printed circuit board manufacturing method is provided.
基板両面の積層状態の異なりから、従来、特に奇数層の積層の際に基板のそりや変形、寸法変形が生じたが、本発明方法によれば、板状体で押圧して基材を加熱と加圧の状態に保持し、その後絶縁基材の硬化終了まで板状体を押圧状態に保持することにより、この様なそりや変形などが防止される。 Due to the difference in the state of lamination on both sides of the substrate, the substrate has been warped, deformed, or deformed in the past, especially when the odd layers were laminated. And holding the plate-like body in a pressed state until the insulating base material is cured, such warpage and deformation can be prevented.
請求項1〜3記載のプリント基板の製造方法は、回路パターンが形成された基板の薄型化と平坦化とを同時に実現でき、かつ、高密度微細化パターンの形成を可能にし、層間接続の信頼性の向上を図ることができる。
The method for manufacturing a printed circuit board according to any one of
以下、本発明に係るプリント基板の製造方法の一実施例として、リジット両面プリント基板の製造方法について図面を参照して説明する。
先ず、本発明に係るプリント基板の製造方法により得られるリジット両面プリント基板A0について図1を参照して説明する。
両面プリント基板A0は、絶縁層である1枚の絶縁基材1と、その下面(第1面)1aと上面(第2面)1bにそれぞれ所要パターンが形成された導体回路2a、2bと、導体回路2a、2bを電気的に接続するバンプ3aにより構成されている。
Hereinafter, as an example of a method for manufacturing a printed circuit board according to the present invention, a method for manufacturing a rigid double-sided printed circuit board will be described with reference to the drawings.
First, the rigid double-sided printed circuit board A 0 obtained by the manufacturing method of the printed circuit board according to the present invention will be described with reference to FIG.
The double-sided printed circuit board A0 includes one
絶縁基材1の材料としては、特に限定しないが、リジッド基板、フレキシブル基板等に応じ、エポキシ樹脂、ポリイミド樹脂等、好適な材料を選択する。また、ガラス繊維、アラミド繊維などを補強材として、エポキシ樹脂、フェノール樹脂、不飽和ポリエステルのような絶縁樹脂を含浸した絶縁シート、或いは含浸した樹脂を半硬化させたプリプレグ材であってもよい。
The material of the
導体回路2a、2bが埋め込まれた状態での積層硬化後の基材厚みは、使用態様に応じて所望の厚みに成形できるが、リジット基板の代表的な実施態様からすると、60μm(両面間厚み)を代表事例としてあげることができる。
本発明のバンプ3aは、後述するように、導体回路2aの所定位置にスクリーン印刷法により導電性ペーストを印刷し、乾燥させて形成される。このバンプ3aは後述する絶縁基材1を貫通することが容易なように先端が尖った円錐形状に形成され、図6に示される中間体A4が得られる。この時に用いる導電性ペーストとしては、例えばXH9626−7(商品名、ナミックス社製のはんだ代替用導電性接着剤)などをあげることができる。従って、バンプ3aの基端は導体回路2aに接合がなされ、先端は導体回路2bに加熱・加圧による接合がなされており、バンプ3aは、導体回路2a、2b間を電気的に確実に接続している。
The thickness of the base material after lamination and curing in the state where the
As will be described later, the
また、導体回路2a、2bは、絶縁基材1の下面1a及び上面1bにそれぞれ埋め込まれて絶縁基材1の下面1a及び上面1bと同一面内で平坦化されており、導体回路2a、2bの回路面が絶縁基材1の外表上に露出している。
導体回路2a、2bの露出回路面は、用途に応じ種々の形状をしてそれぞれ回路パターンの一部をなしており、例えば表面実装される部品の端子形状に合致させたパッド形状、バンプと接合されるランド形状、パッドやランド間を接続する配線形状等に形成されている。
The
The exposed circuit surfaces of the
次に、本発明に係るリジット両面プリント基板A0を製造する手順を図2〜図8を参照して説明する。
本発明方法は、いわゆる単板プレス法(転写法)と呼ばれるもので、図2は、単板としての役割を担う板状体4の断面図を示す。
この板状体4は、導電材料から成る導電層4Aとこの導電層4Aよりも厚い支持部材4Bを剥離可能に積層した2層構造となっており、工程1により準備される。この導電層4Aは、回路パターンを形成して積層した後に支持部材4B及び回路パターンから剥がすので、支持部材4B及び回路パターンから剥がし易い素材であればよく、又、最終製品であるプリント基板A0から選択エッチングで除去することになるので、回路パターンの形成に支障がない程度の厚みであればよい。導電層4Aとしては、特に限定されないが、例えばニッケルなどが好適である。導電層4Aは、ニッケル等を支持部材4Bにめっきして形成してもよいし、ニッケル箔を支持部材4Bに貼着するようにしてもよい。また、この支持部材4Bは導電層4Aを支持するための支持材であって、必ずしも導電材料である必要はないが、例えばSUS板などが好適である。
Next, a procedure of manufacturing a rigid double-sided printed circuit board A 0 according to the present invention with reference to FIGS. 2-8.
The method of the present invention is called a so-called single plate pressing method (transfer method), and FIG. 2 shows a cross-sectional view of the plate-
The plate-
導電層4Aと支持部材4B間の各表面は、適宜な剥離強度が得られるように表面研磨がなされている。又、導体回路2aが形成される導電層4A表面は、転写時あるいは多層化層の積層工程においてパターンずれや変形、剥離が生じないように、適宜粗面化処理を行う。
工程2。この工程は、図3〜5に示されるように、板状体4の導電層4Aの上に、アディティブ法のパターンメッキ技術により導体回路2aのパターンAを形成するフォトリソグラフィ工程である。導体回路2aは、前述したパッド、後述するバンプ3a(図6参照)と接合させるランド、これらのパッドやランドを接続する配線部等から構成されている。
Each surface between the
Step 2. As shown in FIGS. 3 to 5, this process is a photolithography process for forming the pattern A of the
板状体4の導電層4Aの上面に形成すべき導体回路2aの高さと略等しい厚みでドライフィルムレジストを貼布又は塗布し、露光してレジスト層5を形成し、図3に示される中間体A1を作製する。
更に、このレジスト層5により形成された領域に導体回路2aを銅めっきでパターン形成し、図4に示される中間体A2を作製し、その後、レジスト層5を除去し、図5に示される第1導体回路2aを備えた中間体A3が得られる。
A dry film resist is applied or coated with a thickness substantially equal to the height of the
Further, this resist
なお、レジスト層5の形成は、スクリーン印刷によっても可能である。
ついで、中間体A3は工程3に移送される。
工程3。この工程は、図6に示されるように、工程2で得られた中間体A3の第1導体回路2aの一部にバンプ3aを形成する工程である。
バンプ3aは、導体回路2aの所定位置にスクリーン印刷法により導電性ペーストを印刷し、乾燥させて形成させる。このバンプ3aは後述する絶縁基材1を貫通するように先端が尖った略円錐形状に形成され、図6に示される中間体A4が得られる。この時に用いる導電性ペーストとしては、例えばXH9626−7(商品名、ナミックス社製のはんだ代替用導電性接着剤)などをあげることができる。
The resist
Then, Intermediate A 3 is transferred to step 3.
Step 3. This step, as shown in FIG. 6, a portion of the
The
同様にして、第2導体回路2bが作製される。この導体回路2bは、第1導体回路2aのパターンAとは異なるパターンBを形成するようにパターンメッキにて作製される。そして、導体回路2bには、バンプ3は不要であるから、上述した図2乃至図5に示す工程と類似の工程で作製することができるので、その工程の説明は省略する。
工程4。この工程は、第1及び第2導体回路2a、2bを備える中間体A4、A5を、絶縁基材1を介在させた状態で所要位置に対向して配置させる。
Similarly, the
この絶縁基材1は、半硬化状態の樹脂材料からなり、支持部材4B及び導電層4Aの幅と略等しい長さを有している。
絶縁基材1の材料としては、バンプ3aが容易に貫通できるものでなければならず、含浸した樹脂を半硬化させたプリプレグ材や、前駆体の液状樹脂を塗布したり、未硬化の樹脂、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、不飽和ポリエステルのような絶縁樹脂からなる絶縁シートであってもよい。
The insulating
As a material of the insulating
工程5。工程4のように配置された中間体A4、中間体A5及び絶縁基材1を加熱、加圧して、絶縁基材1の下面(第1面)1a側に導体回路2aを、上面(第2面)1b側に導体回路2bをそれぞれ埋め込ませる工程である。この時、導電層4A及び板状体4Bと共に中間体A4、A5を150℃〜350℃程度で加熱し、10〜100kg/cm2程の範囲で加圧することが好ましい。
加熱温度、加圧力は、絶縁基材1として使用する樹脂材料、形成するファインパターンの回路形状等に応じて適宜選択する。
このようにして、導体回路2a上に形成したバンプ3aと導体回路2bとを、加熱加圧下で両者を接合し、これらを電気的に接続させる。その後、絶縁基材1を硬化させ中間体A6を作製する。
The heating temperature and the applied pressure are appropriately selected according to the resin material used as the insulating
In this manner, the
工程6及び工程7。これらの工程は、中間体A6の両外面から支持部材4Bを剥離する工程である。
上述のように、導電層4Aと支持部材4Bとは剥離可能に貼着されているので、中間体A6から支持部材4Bを物理的に剥離除去することができる。この剥離時には、導電層4Aが導体回路2a、2bの剥離を防ぐ。なお、支持部材4Bを剥離するこの工程は、多層化層を積層する場合には、中間体A6の外面片側のみ行うことができる。
Step 6 and Step 7. These step is a step of peeling off the
As described above, since the
工程8。この工程は、工程6及び工程7で表出された導電層4Aをエッチングにより除去する工程である。
導電層4Aのニッケルを銅と異なるエッチングレートでエッチングすることにより絶縁基材1及び導体回路2a、2bから導電層4Aを除去することができ、その結果、絶縁基材1の下面1a及び上面1bにこれらと同一面内で平坦化された導体回路2a及び2b面が露出され、図1に示されるように、導体回路2a及び2bが絶縁基材1に埋め込まれ、バンプ3aを介して層間接続される両面板のプリント基板A0が得られる。
Step 8. This step is a step of removing the
The
このように、図1に示されるように、導体回路2a及び2bは絶縁基材1に埋め込まれ、導体回路2aに形成されたバンプ3aにより導体回路2aと導体回路2bとが接続されるので、プリント基板A0の厚さは、絶縁基材1の厚みによってほぼ決定され、導体回路2a、2bを埋め込んだ分両面板プリント基板A0の薄型化が容易となる。
また、導体回路2a及び2bは、絶縁基材1に埋め込まれ、絶縁基材1の上面1a及び下面1bと同一面内に露出されることから、両面板プリント基板A0の両外面は絶縁材料1の上面1a及び下面1bと一致し、両面板プリント基板A0の両外面の平坦化が実現される。それ故、両面板プリント基板A0に更に積層した多層プリント基板も容易に得ることができる。
Thus, as shown in FIG. 1, the
The
これにより、両面板プリント基板A0の薄型化と平坦化とを同時に実現することができる。
また、この両面プリント基板A0の製造方法は、導体回路2の形成から加熱、加圧による積層工程の間、支持部材4B及び導電層4Aが貼着されているので、導体回路2は高密度微細化パターンの形成が可能であるとともに、層間接続においても位置づれを起こしにくくし、両面プリント基板A0の信頼性向上を図ることができる。
Thus, it is possible to realize a thinner and planarization of a double-sided board PCB A 0 at the same time.
A method of manufacturing a double-sided printed circuit board A 0 is heated from the formation of the conductor circuit 2 during the lamination process by pressurization, since the
次に、本発明に係る両面板プリント基板A0に更に多層化層A8を積層する方法について図9(a)及び(b)を参照して説明する。
多層化層A8を両面基板A0に積層するにあたり、以下の準備を行う。先ず、図8に示す中間体A6から一方の板状体、図9(a)に示す実施例では、図において下部に位置する第1板状体(4A,4B)だけを除去して中間体A7を準備する。この中間体A7は、図から明らかなように、下面(第1面)1aと同一面に平坦化された導体回路2aの回路面が露出しており、この露出回路面のランド部に後述する多層化層A8のバンプ3cが電気的に接合される。
Will now be described with reference to FIGS. 9 (a) and (b) the method of laminating the double-sided board PCB A 0 to further multi layer A 8 according to the present invention.
Upon laminating the multilayer layer A 8 on both sides substrate A 0, to prepare the following. First, one plate-like body from Intermediate A 6 shown in FIG. 8, in the embodiment shown in FIG. 9 (a), to remove only the first plate member located below the FIG (4A, 4B) Intermediate Preparing the body a 7. This intermediate A 7, as is clear from the figure, the lower surface and the circuit surface of the (first surface) 1a flattened flush with the
次いで、上述した図2乃至図6に示す工程と同様の工程1a乃至工程3aによって、中間体A4と類似する中間体A8を準備する。この中間体A8には、中間体A4や中間体A5とは異なる回路パターンCを有する第3の導体回路2cが形成されており、接続すべき導体回路2aのランド位置に対応してバンプ3cが形成されている。
次に、工程4aにおいて、図9(a)に示すように、導体回路2aが露出している中間体A7と、バンプ3cを備えた中間体A8とを対向させ、絶縁基材1を介在させた状態でこれらを所要の位置に配置させる。
Next, an intermediate A 8 similar to the intermediate A 4 is prepared by steps 1a to 3a similar to the steps shown in FIGS. 2 to 6 described above. The intermediate A 8, and Intermediate A 4 and Intermediate A 5 corresponding to the land position of the
Next, in step 4a, as shown in FIG. 9A, the intermediate body A 7 from which the
工程5a。この工程は、図9(b)に示すように、上述の工程5と同様に加熱、加圧をして、絶縁部材1にバンプ3c及び導体回路2cを埋め込み、導体回路2aと導体回路2cとをバンプ3cを介して接続させて中間体A9を作製する工程である。
中間体A9の両面から支持部材4B及び導電層4Aを剥離することで、3層のプリント基板A9′(図示せず)を得ることができるが、この場合、導体回路2cは絶縁基材1に埋め込まれているので、プリント基板A9′の厚さは、導体回路2cの高さによらず、絶縁基材1の厚さのみで決まることとなり、3層プリント基板A9′の薄型化が容易となる。
Step 5a. In this step, as shown in FIG. 9B, heating and pressurization are performed in the same manner as in the above-described
By separating the intermediate support from both sides of the A 9 member 4B and the
3層プリント基板は、いわゆる奇数層基板であり、通常コアとなる基板(中間体A7)の片側に多層化基板が積層されるので熱歪などで基板にそりや変形が生じることが多いが、単板プレス法では2つの板状体4Bで両側から挟んで加熱加圧し、絶縁基材の硬化が完了するまでその状態が保持されるので、そりや変形の心配はない。
また、中間体A7は支持部材4Bで支持されると共に絶縁基材1は硬化しており、また、中間体A8も支持部材4Bに支持されていることから、3層プリント基板A9′においても両外面が平坦化されることになる。それ故、更に積層して多層化することも可能である。
The three-layer printed circuit board is a so-called odd-numbered circuit board, and since a multilayer board is usually laminated on one side of a core board (intermediate body A 7 ), the board is often warped or deformed due to thermal strain or the like. In the single plate pressing method, the two plate-
Further, the intermediate A 7 has cured insulating
図9(c)に示されるように、中間体A9の上面1b側の支持部材4B及び導電層4Aを剥離して導体回路2bが露出された中間体A10と、この導体回路2bと接続させるバンプ3d及び導体回路2dを備えた中間体A11とを対向させ、絶縁基材1を介在して接続するように配置する。
上述した工程5と同様に加熱、加圧して導体回路2d及びバンプ3dを絶縁基材1に埋め込み、導体回路2bと導体回路2dとをバンプ3dを介して接続させて中間体A12を作製し(図10)、両外面から支持部材4B及び導電層4Aを剥離することで、図11に示される4層プリント基板A13を得る。
As shown in FIG. 9 (c) connection, an intermediate A 10 conductor circuit 2b is peeled off the support of the
Heating in the same manner as in
この場合にも、導体回路2dは絶縁基材1に埋め込まれているので、4層プリント基板A13の厚さは、導体回路2dの高さによらず、絶縁基材1の厚さのみで決まることとなり、4層プリント基板A13の薄型化が容易となる。
また、4層プリント基板A13の両外面も平坦化されていることから、更に積層することもできる。
In this case, since the
Further, since also been flattened both outer surfaces of the four-layer printed board A 13, it can be further laminated.
以上で本発明の一実施形態についての説明を終えるが、本発明は上記実施形態に限定されるものではなく、本発明の実施形態を逸脱しない範囲で種々の変更ができるものである。
例えば、工程2における導体回路2の形成は、上述の方法に限定されることはなく、例えば、サブトラクティブ法により導体回路2を形成してもよい。
The description of one embodiment of the present invention is finished above, but the present invention is not limited to the above embodiment, and various modifications can be made without departing from the embodiment of the present invention.
For example, the formation of the conductor circuit 2 in the step 2 is not limited to the above-described method. For example, the conductor circuit 2 may be formed by a subtractive method.
また、工程4a及び5aにおいてプリント基板A0の両側面に積層したが、片面に順次積層することも可能である。
また、3層プリント基板A9′や、4層プリント基板A13においてバンプ3aとバンプ3cとは導体回路2aの同じ水平位置で上下貫通するように接続するようにしたが(この場合、アース線や電力源として好適)、バンプ3aとバンプ3cとはそれぞれ異なる導体回路2aの位置に接続されてもよく、バンプ3aとバンプ3dとの位置関係についても同様のことが言える。
Although laminated in step 4a and 5a on both sides of the printed board A 0, it is also possible to sequentially laminated on one side.
Further, in the three-layer printed circuit board A 9 ′ and the four-layer printed circuit board A 13 , the
更に、コア基材となる基板A7に積層する多層化層は、上述した製造方法で作製したものに限ることなく、従来公知の製造方法で作成された種々の表面実装基板や部品内蔵基板を積層することも可能である。この場合も、本発明で作製されたコア基板は外表面が平坦化されているので積層化が容易である。 Furthermore, multi-layered layer stacked substrate A 7 Core substrate is not limited to those manufactured in the manufacturing method described above, a variety of surface mount board or component-embedded substrate that is created by a conventionally known production method It is also possible to laminate. Also in this case, the core substrate manufactured according to the present invention is easily laminated because the outer surface is flattened.
1 絶縁基材
1a 絶縁基材の上面
1b 絶縁基材の下面
2a、2b、2c、2d 導体回路
3a、3c、3d バンプ
4 板状体
4A 導電層
4B 支持部材
5 レジスト層
DESCRIPTION OF
Claims (3)
前記第1及び第2板状体の各導電層上のそれぞれに所要パターンの第1及び第2導体回路を形成するための回路形成予定領域を提供するレジスト層を形成し、前記レジスト層により提供された前記回路形成予定領域に前記第1及び第2導体回路をそれぞれ形成する工程2と、
前記レジスト層を除去した後、第2導体回路上にバンプを形成する工程3と、
第1板状体に形成された第1導体回路と第2板状体に形成された第2導体回路及びバンプとを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4と、
加熱及び加圧して、絶縁基材の第1面側に第1導体回路を、絶縁基材の第2面側に第2導体回路をそれぞれ埋め込ませると共に、絶縁基材を貫通させたバンプにより第1導体回路と第2導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5と、
第1板状体から第1支持部材を除去する工程6と、
第2板状体から第2支持部材を除去する工程7と、
第1及び第2導電層をエッチングにより除去して、絶縁基材の第1面及び第2面にこれらと同一面内で平坦化された第1及び第2導体回路の各回路面を露出させる工程8と、
を備えることを特徴とするプリント基板の製造方法。 Step 1 for preparing first and second plate-like bodies comprising first and second support members and first and second conductive layers that are detachably stacked on each of the first and second support members; ,
A resist layer is provided on each conductive layer of the first and second plate-like bodies to provide a circuit formation scheduled area for forming first and second conductor circuits of a required pattern, and is provided by the resist layer. Forming each of the first and second conductor circuits in the circuit formation scheduled region, and
Forming a bump on the second conductor circuit after removing the resist layer; and
The first conductor circuit formed on the first plate-like body and the second conductor circuit and bump formed on the second plate-like body are opposed to a required position with a semi-cured insulating base interposed therebetween. And positioning step 4;
The first conductor circuit is embedded on the first surface side of the insulating base material and the second conductor circuit is embedded on the second surface side of the insulating base material by heating and pressurizing, and the first conductive circuit is formed by a bump penetrating the insulating base material. Step 5 of curing the insulating base material after electrically connecting the layers of the first conductor circuit and the second conductor circuit;
Removing the first support member from the first plate-like body;
Removing the second support member from the second plate-like body ,
The first and second conductive layers are removed by etching, and the first and second conductive circuits planarized in the same plane as the first and second surfaces of the insulating base are exposed. Step 8;
A printed circuit board manufacturing method comprising:
第3導電層上に所要パターンの第3導体回路を形成する工程2aと、
第3導体回路上にバンプを形成する工程3aと、
第3板状体に形成された第3導体回路及びバンプと前記絶縁基材の第1面及び第2面の少なくとも一方側に露出した導体回路とを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程4aと、
加熱及び加圧して、第3導体回路を絶縁基材の積層後外面側に埋め込ませると共に、絶縁基材を貫通させたバンプにより前記一方側に露出した導体回路と第3導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程5aと、
を備えることを特徴とする、請求項2に記載のプリント基板の製造方法。 Preparing a third plate-like body comprising a third support member and a third conductive layer peelably laminated thereon;
Forming a second conductor circuit of a required pattern on the third conductive layer;
Forming a bump on the third conductor circuit 3a;
A semi-cured insulating base material is interposed between the third conductive circuit and the bump formed on the third plate-like body and the conductive circuit exposed on at least one side of the first surface and the second surface of the insulating base material. A step 4a positioned opposite to the required position in the
Heat and pressure are applied to embed the third conductor circuit on the outer surface side after the lamination of the insulating base material, and between the conductor circuit exposed on the one side and the third conductor circuit is electrically connected by a bump penetrating the insulating base material. After the connection, the step 5a of curing the insulating substrate;
The manufacturing method of the printed circuit board of Claim 2 characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104033A JP5483921B2 (en) | 2009-04-22 | 2009-04-22 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104033A JP5483921B2 (en) | 2009-04-22 | 2009-04-22 | Method for manufacturing printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258081A JP2010258081A (en) | 2010-11-11 |
JP5483921B2 true JP5483921B2 (en) | 2014-05-07 |
Family
ID=43318688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009104033A Expired - Fee Related JP5483921B2 (en) | 2009-04-22 | 2009-04-22 | Method for manufacturing printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5483921B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021477A1 (en) * | 2011-08-10 | 2013-02-14 | 株式会社メイコー | Circuit substrate manufacturing method |
WO2020084981A1 (en) * | 2018-10-22 | 2020-04-30 | 東洋紡株式会社 | Method for manufacturing device connected body, and device connected body |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139450A (en) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | Manufacturing method of printed-wiring board |
JP2006318964A (en) * | 2005-05-10 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | Wiring board, manufacturing method thereof, and electrooptical device |
JP4906462B2 (en) * | 2006-10-11 | 2012-03-28 | 新光電気工業株式会社 | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate |
JP2009060076A (en) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | Method of manufacturing multilayer printed circuit board |
-
2009
- 2009-04-22 JP JP2009104033A patent/JP5483921B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010258081A (en) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005045150A (en) | Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof | |
JP2011159855A (en) | Partially multilayer printed circuit board, and method of manufacturing the same | |
JP5172404B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board intermediate product | |
JP4994988B2 (en) | Wiring board manufacturing method | |
JP2010157664A (en) | Circuit substrate with electric and electronic component incorporated therein, and method of manufacturing the same | |
JP4195619B2 (en) | Multilayer wiring board and manufacturing method thereof | |
TW201501600A (en) | Printed circuit board and method for manufacturing same | |
JP2006165496A (en) | Parallel multi-layer printed board having inter-layer conductivity through via post | |
JP5047906B2 (en) | Wiring board manufacturing method | |
JP2004079773A (en) | Multilayer printed wiring substrate and its production method | |
JP5483921B2 (en) | Method for manufacturing printed circuit board | |
JP2007005815A (en) | Multilayer printed-circuit support and method for manufacturing it | |
JP4161604B2 (en) | Printed wiring board and manufacturing method thereof | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
TW202339570A (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
JP5293692B2 (en) | Flex-rigid wiring board and manufacturing method thereof | |
JP4538513B2 (en) | Manufacturing method of multilayer wiring board | |
JP5483920B2 (en) | Method for manufacturing printed circuit board | |
JP2001237550A (en) | Multilayered printed board and its manufacturing method | |
JP4824972B2 (en) | Circuit wiring board and manufacturing method thereof | |
JP2001308521A (en) | Method for manufacturing multilayered circuit board | |
JP2007115952A (en) | Interposer substrate and manufacturing method thereof | |
JP2007116188A (en) | Multi-layer printed wiring board and method of manufacturing same | |
KR101075478B1 (en) | A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same | |
TW202147931A (en) | Circuit board, method for manufacturing circuit board and electronic apparatus without using an adhesive and having a short manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |