[go: up one dir, main page]

JP3608559B2 - Method for manufacturing element-embedded substrate - Google Patents

Method for manufacturing element-embedded substrate Download PDF

Info

Publication number
JP3608559B2
JP3608559B2 JP2002223846A JP2002223846A JP3608559B2 JP 3608559 B2 JP3608559 B2 JP 3608559B2 JP 2002223846 A JP2002223846 A JP 2002223846A JP 2002223846 A JP2002223846 A JP 2002223846A JP 3608559 B2 JP3608559 B2 JP 3608559B2
Authority
JP
Japan
Prior art keywords
transfer sheet
conductor pattern
layer
pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002223846A
Other languages
Japanese (ja)
Other versions
JP2004006572A (en
Inventor
浅見  博
研 大類
英俊 草野
冊人 日渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002223846A priority Critical patent/JP3608559B2/en
Priority to PCT/JP2003/007872 priority patent/WO2004014114A1/en
Priority to EP03766619A priority patent/EP1542519A4/en
Priority to US10/523,331 priority patent/US7874066B2/en
Priority to CNB038183455A priority patent/CN100452342C/en
Publication of JP2004006572A publication Critical patent/JP2004006572A/en
Application granted granted Critical
Publication of JP3608559B2 publication Critical patent/JP3608559B2/en
Priority to US12/435,185 priority patent/US8146243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、導体パターンの形成を転写シートを用いた転写法によって行う素子内蔵基板の製造方法に関し、更に詳しくは、寸法安定性に優れ、ファインピッチな導体パターンを形成可能な素子内蔵基板の製造方法に関する
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistant)、ノート型パソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装されるプリント配線板上の導体パターンの微細化等によって対応している。
【0003】
また、近年においては、プリント配線板を積層することによって三次元的な配線の引き回しを可能とする多層プリント配線板の開発が進められ、更には、この多層プリント配線板に対し、チップ抵抗やチップコンデンサ等の電子部品あるいは半導体チップ等の電気素子(以下、これらを総称して「電気素子」という。)を内蔵して、実装効率の更なる向上を図った素子内蔵基板の開発も進められている。
【0004】
さて、プリント配線板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法によるプリント配線板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを介して転写シートを絶縁層へ貼り合わせた後、転写シートを除去するパターン転写工程とを有している。
【0005】
転写法によって製造されるプリント配線板は、絶縁層の任意の場所に層間接続用のビアを形成することによって容易に多層化が図られる。
【0006】
この種の従来技術として、例えば特許第3051700号公報には、転写法を用いた素子内蔵基板の製造方法が開示されている。以下、図11を参照して従来の素子内蔵基板の製造方法について説明する。
【0007】
図11(A)〜(F)は、従来の素子内蔵基板の製造方法を示す工程断面図である。絶縁基材31には、半導体チップ36を収容するための空隙部32と、スルーホールに導電ペーストを充填して構成される層間接続用のビア貫通体33とがそれぞれ形成される(図11(A))。一方、転写シート34の一表面には、絶縁基材31の上に転写すべき導体パターン35が形成される(図11(B))。
【0008】
ここで、絶縁基材31は、半硬化状態の熱硬化性樹脂からなり、転写シート34は、ポリエチレンテレフタレート(PET)等の樹脂製フィルムで構成される。また、導体パターン35は、転写シート34にあらかじめ貼着された銅箔等の導体箔をパターンエッチングして形成される。
【0009】
次に、転写シート34の上に形成された導体パターン35の所定部位に対し、半導体チップ36を接合する(図11(C))。そして、絶縁基材31の上面と、転写シート34の導体パターン35側とを圧着し、半導体チップ36を空隙部32内へ収容するとともに、導体パターン35をビア貫通体33に接続する(図11(D))。導体パターン35は、半硬化状態の絶縁基材31の上面に埋没され、その後、転写シート34のみが絶縁基材31から除去される。そして、絶縁基材31を熱処理して完全硬化させることにより、素子内蔵基板30が完成する(図11(E))。
【0010】
また、図11(F)に示すように、上記と同様な手法で導体パターン37,38をそれぞれ形成した絶縁基材39,40を上記素子内蔵基板30に積層することによって、多層配線基板41が得られる。
【0011】
【発明が解決しようとする課題】
しかしながら、この従来の素子内蔵基板の製造方法においては、転写シート34が樹脂フィルムを主体として構成されているので、ハンドリング時において生じる転写シート34の伸縮や反りによって、転写される導体パターン34のパターン形状に狂いが生じ易いという問題がある。したがって、この従来の素子内蔵基板の製造方法では、今後益々進展する導体パターンの微細化(ファインピッチ化)に対応することが、非常に困難となる。
【0012】
また、転写シート34の上に形成される導体パターン35は、例えば特開平9−270578号公報に開示されているように転写シート34上に接着した金属箔をパターンエッチングすることによって形成されるか、あるいは、例えば特開平10−335787号公報に開示されているように転写シート34上にスパッタリング法等で直接形成した金属層をパターンエッチングすることによって形成される。エッチング法としては、ウェットエッチング法が適用される。
【0013】
すなわち、従来の素子内蔵基板の製造方法においては、導体パターン35の形成にウェットエッチング法を用いているので、ファインピッチパターンを高精度に形成することが、将来的に困難となるという問題がある。
【0014】
一方、転写シートをステンレス等の金属材料で構成することも考えられる。この場合、樹脂フィルムで転写シートを構成する場合に比べて剛性が高いので、導体パターンの寸法安定性が向上する。しかしながら、この場合、転写先である絶縁基材のリジッド性が強いと、転写シートの絶縁基材からの除去が困難となり、導体パターンの転写作用を適正に行えなくなるという問題がある。
【0015】
本発明は上述の問題に鑑みてなされ、導体パターンの寸法安定性を確保して絶縁層の上にファインピッチな導体パターンを高精度に形成することができ、転写シートの除去も適正に行うことができる素子内蔵基板の製造方法を提供することを課題とする。
【0016】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明では、転写シートを金属製とし、転写シートに導電性をもたせることにより、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを高精度に形成することを可能とする。
形成した導体パターンを絶縁層へ転写する際には、転写シートと絶縁層とを互いに貼り合わせた後、転写シートを絶縁層から除去する。本発明では、転写シートを金属材料を主体として構成しているので、ハンドリング時における寸法変化は殆どなく、これにより転写される導体パターンの寸法安定性が確保される。
【0017】
また、本発明では、絶縁層からの転写シートの除去を、転写シートの溶解除去を主眼としている。これにより、転写先である絶縁層のリジッド性が強い場合であっても、導体パターンの適正な転写作用を確保することができる。
【0018】
特に、本発明では、絶縁層上の導体パターンと、当該導体パターンに接合され絶縁層の空隙部に収容された電気素子との間に、封止樹脂層を形成した後、転写シートの除去工程を行うことを特徴としている。これにより、素子接合後の導体パターンが、転写シート及び封止樹脂層の双方に支持される結果、ファインピッチな導体パターンの高精度な形成が確保される。
【0019】
ここで、転写シートを、金属ベース材と、導体パターンが形成されるとともに金属ベース材に対して分離可能に積層される被溶解金属層とを含む構成とすることができる。金属ベース材は、転写シートの全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。このような構成の金属ベース材を被溶解金属層から分離除去すると、絶縁層上に転写した導体パターンの上に転写シートの一部である被溶解金属層が残留する。そこで、当該被溶解金属層を溶解除去することによって、絶縁層から転写シートを完全に除去する。この場合、転写シートの溶解除去に要する時間を短縮できるので、転写シートの除去処理が簡易化される。
【0020】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【0021】
(第1の実施の形態)
図1から図5は、本発明の第1の実施の形態による素子内蔵基板50の構成を示している。絶縁層を構成する絶縁基材51には、電気素子として半導体チップ56を収容するための空隙部52と、絶縁基材51の表裏面を連絡するための貫通孔(スルーホール)53,53が形成されている。貫通孔53,53内には、はんだ等の導電材料59が充填されている。
【0022】
本実施の形態では、絶縁基材51としては熱可塑性樹脂材料を主体とする樹脂基材で構成されるが、これに限らず、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂を含浸させたものや、ガラス繊維にポリイミド樹脂を含浸させたもの、あるいは、紙にフェノール樹脂を含浸させたものが等が用いられる。また、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
【0023】
貫通孔53に充填されるはんだ59は、有鉛・無鉛いずれのはんだ材料を用いてもよいが、環境対応への観点から無鉛はんだ材料を用いるのが好ましい。無鉛はんだ材料としては、Sn−Ag系にBi,In,Cu,Sb等を添加した合金が代表的である。また、はんだ材料以外の他の導電材料として、例えば、樹脂中に銀粉末や銅粉末等の導電粒子を混入させてなる導電ペースト等を用いることができる。
【0024】
さて、絶縁基材51の表面には、非導電性の接着剤からなる接着材料層54が設けられ、この接着材料層54上に所定形状にパターニングされた導体パターン55が接着されている。導体パターン55は、例えば銅からなる電気めっき膜で構成されており、空隙部52に収容された半導体チップ56と電気的に接合されるとともに、貫通孔53内のはんだ59と電気的に接続されている。本発明では、後述するように、転写法によって絶縁基材51上に導体パターン55が形成される。
【0025】
本実施の形態における半導体チップ56はベアチップからなり、その接合面(能動面)に設けられるアルミニウム製の電極パッド部には、金または表面に金めっきを施したバンプ(金属突起電極)57が形成されている。なお、バンプ57としては図示するボールバンプに限らず、スタッドバンプやめっきバンプであってもよい。また、半導体ベアチップに限らず、BGA/CSP等のように実装面に列状あるいはエリア状にバンプが形成される半導体パッケージ部品等も、本発明は適用可能である。
【0026】
空隙部52の内部において、導体パターン55と半導体チップ56との間には、例えばエポキシ樹脂等の熱硬化型接着性樹脂からなるアンダーフィル樹脂層58が形成されている。半導体チップ56は、アンダーフィル樹脂層58により導体パターン55との接合状態が保持される。なお、同じ樹脂材料で空隙部52内の半導体チップ56を完全に封止するようにしてもよい。
【0027】
導体パターン55の表面側はソルダレジスト60によって被覆されるが、貫通孔53に対応する部位には開口60a,60aが形成され、導体パターン55を外部へ露出させている。
【0028】
本実施の形態の素子内蔵基板50によれば、導体パターン55が電気めっき層から構成されているので、導体パターン55をファインピッチ化することが可能となり、これにより、実装密度の更なる向上を図ることができる。
【0029】
次に、図2は、以上のように構成される素子内蔵基板50を複数積層した素子内蔵多層基板65を示している。本例では、上記構成の素子内蔵基板50を3枚積層してベース基板66上に搭載した形態を示している。素子内蔵多層基板65の層間の電気的、機械的な接続は、ソルダレジスト60の開口60aを介して導体パターン55の表面に接合される、はんだ59によって行われている。
【0030】
なお、層間の接続を上記のようにはんだ59で行うことにより、導電ペーストを用いる場合に比べて短時間で接続でき、かつ、低抵抗とすることができる。
【0031】
ベース基板66は、絶縁基材67とその表裏面にパターニング形成された上部配線層70および下部配線層71と、これらの配線層70,71を層間接続するためのスルーホールめっき68が形成されている。なお、当該スルーホールの内部には、導電材料あるいは非導電材料からなる充填体69が充填されており、これにより、いわゆるポップコーン現象を防止したり、放熱効率を向上させるようにしている。
【0032】
以上のように構成される素子内蔵多層基板65は、ランドグリッドアレイ(LGA)の形態を呈しており、マザー基板実装時には、ソルダレジスト73の開口部73a,73aを介して外部へ露出する下部配線層71に対してボールバンプ等の外部電極が設けられる。また、最上層に位置する素子内蔵基板50の配線層(導体パターン)55に対して、更に他の電気素子あるいは電子部品が実装されてもよい。
【0033】
次に、本発明に係る素子内蔵基板50の製造方法について図3〜図6を参照して説明する。
【0034】
まず、図3(A)に示すように、上述した構成の絶縁基材51を用意し、この表面に接着材料層を形成するための接着剤54を塗布する(図3(B))。
接着剤54は、後に転写される導体パターン55を絶縁基材51へ接着するためのもので、非導電性であることが必要である。また、導体パターン55の転写時に空隙部52および貫通孔53への接着剤の流出を防ぐために、接着剤54を構成する材料は、フロー性が少なく、形状維持性の高いものが用いられる。このような材料として、例えば、日立化成社製「AS−3000」が挙げられる。
【0035】
次いで、図3(C)に示すように、絶縁基材51に対して素子収容用の空隙部52および層間接続用の貫通孔53を形成する空隙部形成工程が行われる(ステップS1)。これら空隙部52および貫通孔53の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部52は、収容する半導体チップ56の外形よりも大きい内寸が必要とされる。
【0036】
以上説明した絶縁基材51の準備工程と並行して、図3(D)〜(G)に示すように導体パターン55の形成工程が行われる(ステップS2)。本実施の形態では、導体パターン55を形成するに当たり、図5(A)に示す構成の転写シート61が用いられる。
【0037】
転写シート61は、厚さが例えば100μm程度の銅からなる金属ベース材62と、導電性接着樹脂層63と、厚さが例えば5μm以下のクロム(Cr)でなる被溶解金属層64との3層構造を呈している。金属ベース材62と被溶解金属層64とは、導電性接着樹脂層63を介して互いに分離(剥離)可能に積層されている。
【0038】
金属ベース材62は、転写シート61の全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。
導電性接着樹脂層63としては、金属ベース材62と被溶解金属層64との間の導通を確保でき、かつ、両者の分離除去が可能な材料によって構成され、例えば層状に形成したベンゾトリアゾール樹脂が適用される。
被溶解金属層64は金属箔や金属めっき層で構成されるとともに、導体パターン55に対して選択的にエッチングされ得るように、導体パターン55とは異種の金属材料で構成される。
【0039】
なお、金属ベース材62と被溶解金属層64とを互いに分離除去するための構成例は上記に限らず、他の構成例を採用することも可能であるが、その詳細については、後述する。
【0040】
さて、図3(D)を参照して、上記構成の転写シート61の被溶解金属層64側表面に、フォトレジスト膜72を形成する。フォトレジスト72は、ドライフィルムレジストおよび液状レジストの何れでもよい。そして、形成したフォトレジスト膜72に対し露光および現像の各処理を施してフォトレジスト膜72を所定形状にパターニングし、めっきレジスト72Aを形成する(図3(E))。
【0041】
続いて、転写シート61をめっきレジスト72Aとともに、例えば銅の電解浴中に浸漬し、図示しないカソード電極に接続して被溶解金属層64上に銅の電気めっき層55Aを析出させる(図3(F))。そして、電気めっき層55Aの形成後、めっきレジスト72Aを除去する(図3(G))。以上により、転写シート61の表面に電気めっき層55Aからなる導体パターン55が形成される。
なお、電気めっき層55Aは、転写シート61の被溶解金属層64上だけでなく金属ベース材62上にも形成されるが、その図示は省略している。
【0042】
一般に、ウェットエッチング法によって導体層の不要部分を除去し導体パターンを形成する方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部位のみ導体層を析出させ導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施の形態によれば、L/Sが例えば10μm/10μmといったファインピッチな導体パターンを高精度に形成することができる。
【0043】
なお、ファインピッチな導体パターンが要求されない場合には、被溶解金属層64の上に更に、導体層を電気めっき等の手法により形成し、当該導体層をパターンエッチングすることによって、導体パターンを形成することも可能である。
【0044】
次に、図3(H)に示すように、形成した導体パターン55を介して、転写シート61と絶縁基材51とを互いに貼り合わせ、導体パターン55を絶縁層51上の接着材料層54上へ貼り付ける(ステップS3)。
【0045】
このとき、転写シート61は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート61のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン55を高い寸法安定性でもって適正に絶縁基材51上へ接着することができる。
【0046】
また、転写シート61に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【0047】
続いて、図4(I)に示すように、絶縁基材51の空隙部52の内部へ半導体チップ56を収容し、その能動面に形成されたバンプ57を導体パターン55へ接合する工程が行われる(ステップS4)。導体パターン55に対する半導体チップ56の実装は、例えば公知のマウンタ装置を用いて行われる。
【0048】
なお、本実施の形態ではバンプ57が金で、又は表面に金めっきが施されて形成されているので、そのまま導体パターン(銅)55へ接合すれば、Au−Cu間の接合となる。そこで、転写シート61上に形成した導体パターン55の表面に更に、すず(Sn)系金属膜を電気めっき等により形成するようにすれば、当該接合工程がAu−Sn間の接合となるので、Au−Cu間の接合に比べて低温度、低荷重での半導体チップ56の接合が可能となる。Sn系金属としては、Sn、Sn系合金(SnAg、SnBi、SnCu等)が挙げられる。また、Sn系金属以外にも、NiP/Au膜を形成することによっても同様な効果を得ることができる。
【0049】
一方、半導体チップ56のバンプ57をAuで形成する代わりに、Sn系金属で形成するようにしてもよい。この場合、Sn系金属のみでバンプを形成したり、また、他金属ボールや樹脂ボールの表面にSn系金属をめっきしたものでもよい。Sn系金属としては、Sn、SnAg、SnBi、SnCu、SnAgCu、SnAgBi、SnAgBiCu等が挙げられる。
【0050】
さて、半導体チップ56を導体パターン55へ接合した後、空隙部52の内部にエポキシ等の熱硬化性樹脂を注入し、導体パターン55と半導体チップ56との間にアンダーフィル樹脂層58を形成する工程が行われる(図4(I)、ステップS5)。これにより、導体パターン55は、転写シート61およびアンダーフィル樹脂層58の双方によって支持される。
【0051】
以上、半導体チップ56を導体パターン55へ接合する工程と、接合した半導体チップ56を空隙部52の内部で封止するためのアンダーフィル樹脂層58の形成工程とにより、本発明に係る「素子収容工程」が構成される。
【0052】
なお、半導体チップ56の接合工程は上記に限らず、あらかじめ半導体チップ56を転写シート61上の導体パターン55に接合し、絶縁基材51と転写シート61との貼り合わせ時に、接合した半導体チップ56を空隙部52内へ収容するようにしてもよい。この場合、転写シート61が金属製であるので、半導体チップ56の自重による転写シート61の変形等を抑制できる。
【0053】
このとき、めっきレジスト72Aに接着性のあるものが用いられると、例えば図10に示すように、当該めっきレジスト72Aを半導体チップ56に対してのアンダーフィル樹脂層として利用することが可能である。この場合、導体パターン55の厚さは、半導体チップ56のバンプ57が到達し得る大きさにすればよい。
【0054】
次に、転写シート61を除去する工程が行われる。本実施の形態においては、転写シート61の除去は、金属ベース材62を被溶解金属層64から分離除去する工程(図4(J))と、被溶解金属層64を溶解除去する工程(図4(K))とで構成される。
【0055】
図4(J)を参照して、金属ベース材62を被溶解金属層64から分離除去する工程は、導電性接着樹脂層63を介して金属ベース材62を被溶解金属層64から剥がすことにより行われる(ステップS6)。
なお、導電性接着樹脂層63は、金属ベース材62とともに被溶解金属層64から分離されるようにするべく、その被溶解金属層64側の表面所定部位に離型剤を塗布しておいてもよい。
【0056】
金属ベース材62の剥離処理は、転写シート61のエッジ部分における金属ベース材62と被溶解金属層64との間の境界部に、剥離開始の切れ込みを入れることによって容易に行うことができる。また、金属ベース材62の剥離処理中、被溶解金属層64は導体パターン55を介して接着材料層54およびアンダーフィル樹脂層58によって支持されているので、金属ベース材62と被溶解金属層64との分離除去を適正に行うことができる(図4(K))。
【0057】
一方、被溶解金属層64を溶解除去する工程では、被溶解金属層64は溶解させるが導体パターン55は溶解させないエッチング液を用いて、被溶解金属層64のみを選択的に除去する(図4(L)、ステップS7)。本実施の形態では、導体パターン55を銅、被溶解金属層64をクロムで形成しているので、例えば塩酸系のエッチング液を用いることによって、導体パターン55を残して被溶解金属層64のみを溶解除去することができる。
【0058】
以上、絶縁基材51と転写シート61との貼り合わせ工程(ステップS3)から被溶解金属層64の溶解除去工程(ステップS7)までの各工程によって、本発明の実施の形態における「パターン転写工程」が構成される。
【0059】
転写シート61の除去が完了した後は、図1に示したように、絶縁基材51の貫通孔53内に導電材料としてはんだ59をスクリーン印刷法やディスペンス法を用いて充填する導電体充填工程が行われるとともに、貫通孔53の形成部位に対応する部分を除く導体パターン55の表面をソルダレジスト60で覆う工程が行われる(ステップS8)。なお、図2に示した素子内蔵多層基板65を得る場合には、所定の多層化工程が行われる(ステップS9)。
【0060】
以上のようにして、本実施の形態の素子内蔵基板50が製造される。
本実施の形態によれば、転写シート61を金属製としているので、電気めっき法によるパターンめっき技術を用いてファインピッチな導体パターン55を高精度に形成することができる。また、転写シート61が所定の機械的強度および耐熱性を有しているので、ハンドリング時や加熱時における寸法変化を殆どなくして、転写される導体パターン55の寸法安定性を確保することができる。
【0061】
さらに、パターン転写工程における転写シート61の除去を、導体パターン55と半導体チップ56との間にアンダーフィル樹脂層58を形成した後、最終的に、エッチングによる溶解で行っているので、絶縁基材51のリジッド性が強い場合であっても、導体パターン55の適正な転写作用を確保することができる。
【0062】
また、本実施の形態によれば、転写シート61を、金属ベース材62と、この金属ベース材62に対して分離可能に積層される被溶解金属層64とを含む構成とし、転写シート61の除去を、金属ベース材62を被溶解金属層64から分離除去する工程と、被溶解金属層64を溶解除去する工程とで構成したので、転写シート61の除去が容易となり、これにより、生産性の向上が図られる。
【0063
第2の実施の形態)
図7および図8は、本発明の第2の実施の形態を示している。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【0064
まず、図7(A)に示すように、絶縁基材51を用意し、この表面に接着材料層54を形成するための接着剤を塗布する(図7(B))。
次いで、図7(C)に示すように、絶縁基材51に対して素子収容用の空隙部52および層間接続用の貫通孔53を形成する空隙部形成工程が行われる。
【0065
絶縁基材51の準備工程と並行して、図7(D)〜(G)に示すように導体パターン55の形成工程が行われる。
本実施の形態では、導体パターン55を形成するに当たり、図5(A)に示す構成の転写シート61が用いられる。すなわち、銅からなる金属ベース材62と、クロムからなる被溶解金属層64と、これらの間に介在される導電性接着樹脂層とから構成される(図9(D))。
【0066
図7(E)に示す導体パターン55は、上述の第1の実施の形態と同様、転写シート61の被溶解金属層64側表面に形成した電気めっき層で構成される。
本実施の形態では、この後、形成した導体パターン間に絶縁膜を埋め込み、転写シート61の被溶解金属層64側表面を平坦化する工程が行われる。
【0067
この工程は、先ず、図7(F)に示すように、形成した導体パターン55の上から、転写シート61の被溶解金属層64側表面全面に、例えばエポキシ樹脂等の絶縁性樹脂からなる絶縁膜87を例えばスクリーン印刷法で塗布し、硬化させる。
そして、図7(G)に示すように、硬化させた絶縁膜87を研磨し、導体パターン55の表面を外部へ露出させる。
これにより、導体パターン55間に絶縁膜87が埋め込まれ、転写シート61の被溶解金属層64側表面が平坦化される。
【0068
次に、図7(H)に示すように、形成した導体パターン55を介して、転写シート61と絶縁基材51とを互いに貼り合わせ、導体パターン55を絶縁層51上の接着材料層54上へ貼り付ける。
【0069
このとき、転写シート91は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート61のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン55を高い寸法安定性でもって適正に絶縁基材51上へ接着することができる。
【0070
また、転写シート61に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【0071
さらに、導体パターン55間に絶縁膜87が埋め込まれることによって転写シート61の被溶解金属層64側表面が平坦化されているので、絶縁基材51上の接着材料層54との密着力を大きくして、接着強度を高めることができる。
【0072
続いて、図8(I)に示すように、絶縁基材51の空隙部52の内部へ半導体チップ56を収容し、その能動面に形成されたバンプ57を導体パターン55へ接合する工程が行われる。
半導体チップ56を導体パターン55へ接合した後、空隙部52の内部に例えばエポキシ樹脂を注入し、導体パターン55と半導体チップ56との間にアンダーフィル樹脂層58を形成する。これにより、導体パターン55は、転写シート61およびアンダーフィル樹脂層58の双方によって支持される。
【0073
なお、半導体チップ56のバンプが金で、又は表面に金めっきが施されて形成されているので、銅からなる導体パターン55の表面にSn系金属やNi/Au系の金属めっきを形成することによって、低温・低荷重環境下でのチップマウントが実現できる。
【0074
この場合、本実施の形態では、導体パターン55と導体パターン55との間に絶縁膜87を埋め込んでいるので、金属めっきの等方成長によるパターン間のブリッジ現象を回避することができる。
なお、金属めっきの形成に先だって、導体パターン55上のチップ接続ランドに対応する領域をソフトエッチするようにすれば、金属めっきの形成によって転写面の平坦度が損なわれることはなく効果的である。
【0075
次に、転写シート61が除去される。転写シート61の除去は、金属ベース材62を被溶解金属層64から分離除去する工程(図8(J))と、被溶解金属層64を溶解除去する工程(図8(K))とで構成される。
なお、この転写シート61の除去工程は、上述の第1の実施の形態で説明した方法と同様な方法で行われるので、ここではその説明は省略する。
【0076
転写シート61の除去が完了した後は、図8(L)に示すように、絶縁基材51の貫通孔53内に導電材料としてはんだ59をスクリーン印刷法やディスペンス法を用いて充填するとともに、貫通孔53の形成部位に対応する部分を除く導体パターン55の表面をソルダレジスト60で覆う工程が行われる。
【0077
以上のようにして、本実施の形態の素子内蔵基板50’が製造される。
本実施の形態によれば、上述の第1の実施の形態と同様な効果を得ることができる。
特に、本実施の形態によれば、絶縁基材51に対して導体パターン55を密着力高く接着することができるので、耐久性に優れた素子内蔵基板50’を得ることができる。
また、導体パターン55のチップマウント領域に金属めっきを形成する場合には、パターン間のショートを防止することができるので、狭パッドピッチな半導体チップのマウントにも対応することができる。
【0078
第3の実施の形態)
続いて、図9は本発明の第3の実施の形態を示している。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【0079
本実施の形態では、図9(A)に示す転写シート61の被溶解金属層64側表面に導体パターン55を析出させる際に形成する電気めっき用のめっきレジスト72A(図9(B))を、上述の第2の実施の形態で説明した平坦化用の絶縁膜87として構成している。
めっきレジスト72Aは、導体パターン55の形成時、図9(C)に示すように導体パターン55の間を埋める形態になっている。
【0080
したがって、導体パターン55の形成後、別途平坦化用の絶縁膜を形成することなく、図9(D)に示すように絶縁基材51上に貼り合わせることが可能となり、これにより上述の第2の実施の形態と同様な効果を得ることができる。
また、めっきレジスト72Aに接着性を有する材料を用いれば、より高い接着力で導体パターン55を絶縁基材51上へ貼り付けることができる。
なお、この場合、導体パターン55の配線密度が比較的低い場合には、絶縁基材51上の接着材料層54を不要とすることも可能となる。
【0081
なお、導体パターン55の貼付後のチップマウント工程(図9(E))および転写シート除去工程(図9(F))は上述の第1の実施の形態と同様であるので、ここではそれらの説明は省略する。
【0082
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0083
例えば以上の各実施の形態では、転写シート61として、図5(A)に示したように金属ベース材61と被溶解金属層64との間に導電性接着樹脂層63を介在させて、金属ベース材61と被溶解金属層64とを互いに分離可能に構成したが、転写シート61の構成はこれに限らず、金属ベース材と被溶解金属層とを互いに分離できる構成であれば、何れの構成であってもよい。
【0084
例えば、図5(B)にその断面構造を示す転写シート101は、銅でなる金属ベース材102と、ニッケルめっきでなる被溶解金属層104との間に、クロムめっきでなる中間層103を介在させ、被溶解金属層(Ni)104と中間層(Cr)103とをめっき応力差を利用して界面で剥離するように構成されている。金属ベース材102および中間層103の除去後における被溶解金属層(Ni)104の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水系エッチング液を用いればよい。
【0085
また、図5(B)において、中間層103をクロムめっきで、被溶解金属層104をニッケル−コバルト合金めっきでそれぞれ形成すれば、各層103,104をその界面において容易に分離させることができる。この場合、被溶解金属層(Ni/Co)104の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水をベースにしたソフトエッチング剤が適用可能である。
【0086
また、以上の各実施の形態では、転写シート61の除去を、金属ベース材62の剥離除去工程と、被溶解金属層64の溶解除去工程とで構成した例について説明したが、これに代えて、転写シート全体を溶解除去するようにしてもよい。この場合、転写シートを同種金属で構成する場合はもちろん、異種金属の積層体で構成してもよい。特に、後者の場合は、異なるエッチング液を用いて各金属層を選択エッチングすればよい。
【0087
例えば図5(C)は、互いに異なる第1,第2の金属層112,114からなる転写シート111の構成を示している。ここで、第1の金属層112を銅、第2の金属層114をニッケルとした場合、アルカリエッチャントを用いれば第1の金属層(Cu)112のみをエッチングすることができる。同様に、第1の金属層112を銅、第2の金属層114をアルミニウムとした場合、エッチング液として硫酸温水を用いれば第1の金属層(Cu)112のみをエッチングすることができる。その他、第1,第2の金属層112,114の組み合わせ例としては、ニッケルと金、銅とクロムなどがある。
【0088
また、これら異種金属の組み合わせ例は、被溶解金属層(64)の構成金属と導体パターン(55)の構成金属との間の組み合わせ例としても、適用することができる。
【0089
さらに、転写シートを金属ベース材と被溶解金属層の2層で構成し、これら各層を各層の熱膨張率の差によって分離するようにしてもよい。または図5(D)に示す転写シート121のように、金属ベース材122と被溶解金属層124との間に熱発泡層123を介在させ、所定温度への加熱処理により熱発泡層123を発泡させて、金属ベース材122と被溶解金属層124とを分離させるようにしてもよい。
【0090
【発明の効果】
以上述べたように、本発明の素子内蔵基板の製造方法によれば、転写シートに金属製シートを用いているので、ファインピッチな導体パターンを高精度に形成することができるとともに、形成した導体パターンの寸法安定性を確保して絶縁層へ転写することができる。また、転写シートの除去を、導体パターンと電気素子との間に封止樹脂層を形成した後、最終的に転写シートの溶解除去によって行っているので、導体パターンの適正な転写作用を確保することができる。
【0091
また、転写シートが、金属ベース材と、金属ベース材に対して分離可能に積層される被溶解金属層とを含み、当該転写シートの除去が、金属ベース材を被溶解金属層から分離除去する工程と、被溶解金属層を溶解除去する工程とで構成することにより、転写シートの除去工程に要する時間的コストを削減し、生産性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による素子内蔵基板の構成を模式的に示す断面図である。
【図2】図1に示す素子内蔵基板を多層化した状態を示す断面図である。
【図3】(A)〜(H)ともに、本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、(A)〜(C)は空隙部形成工程、(D)〜(G)はパターン形成工程、(H)はパターン転写工程の一部をそれぞれ示す。
【図4】(I)〜(L)ともに、本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、(I)は素子収容工程、(J)〜(L)は転写シートの除去工程をそれぞれ示す。
【図5】(A)は本発明の第1の実施の形態に適用される転写シートの構成を模式的に示す断面図であり、(B)〜(D)は、その変形例を説明する断面図である。
【図6】本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程フロー図である。
図7】(A)〜(H)ともに、本発明の第2の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
図8】(I)〜(L)ともに、本発明の第2の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
図9】(A)〜(F)ともに、本発明の第3の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
図10】本発明の第1の実施の形態におけるチップマウント工程の変形例を説明する要部断面図である。
【図11】(A)〜(F)ともに、従来の素子内蔵基板の製造方法を説明する工程断面図である。
【符号の説明】
50,50’…素子内蔵基板、51…絶縁基材、53…貫通孔、54…接着材料層、 5…導体パターン、55A…電気めっき層、56…半導体チップ(電気素子)、58…アンダーフィル樹脂層(封止樹脂層)、59…はんだ(導電材料)、61…転写シート、62…金属ベース材、63…導電性接着樹脂層、64…被溶解金属層、65…素子内蔵多層基板、72A…めっきレジスト、80…プリント配線板、87…絶縁膜。
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a device-embedded substrate in which a conductor pattern is formed by a transfer method using a transfer sheetAbout methodMore specifically, manufacture of device-embedded substrates that have excellent dimensional stability and can form fine-pitch conductor patternsAbout the method.
[0002]
[Prior art]
In recent years, as electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and notebook personal computers have become smaller and more sophisticated, it is indispensable to support high-density mounting of electronic components constituting them. Conventionally, high-density mounting of electronic components has been supported by making finer pitches of component terminals by miniaturizing electronic components, miniaturizing conductor patterns on printed wiring boards on which electronic components are mounted, and the like.
[0003]
In recent years, multilayer printed wiring boards that enable three-dimensional wiring by stacking printed wiring boards have been developed. Development of a device-embedded substrate that incorporates electronic components such as capacitors or electrical elements such as semiconductor chips (hereinafter collectively referred to as “electrical elements”) to further improve mounting efficiency has been promoted. Yes.
[0004]
As a method for forming a conductor pattern of a printed wiring board, a transfer method using a transfer sheet is conventionally known. The printed wiring board manufacturing process using this transfer method mainly consists of a pattern formation process that forms a conductor pattern on one surface of the transfer sheet, and the transfer sheet is bonded to the insulating layer via the formed conductor pattern.AfterAnd a pattern transfer process for removing the transfer sheet.
[0005]
A printed wiring board manufactured by the transfer method can be easily multi-layered by forming vias for interlayer connection at any place of the insulating layer.
[0006]
As this type of prior art, for example, Japanese Patent No. 3051700 discloses a method for manufacturing an element-embedded substrate using a transfer method. Less than,FIG.A conventional method for manufacturing a device-embedded substrate will be described with reference to FIG.
[0007]
FIG.(A)-(F) are process sectional drawings which show the manufacturing method of the conventional element built-in board | substrate. The insulating base 31 is formed with a gap 32 for accommodating the semiconductor chip 36 and an interlayer connection via through-hole 33 configured by filling a through hole with a conductive paste (see FIG.FIG.(A)). On the other hand, a conductor pattern 35 to be transferred onto the insulating substrate 31 is formed on one surface of the transfer sheet 34 (FIG.(B)).
[0008]
Here, the insulating substrate 31 is made of a semi-cured thermosetting resin, and the transfer sheet 34 is made of a resin film such as polyethylene terephthalate (PET). In addition, the conductor pattern 35 is formed by pattern etching a conductor foil such as a copper foil previously attached to the transfer sheet 34.
[0009]
Next, the semiconductor chip 36 is bonded to a predetermined portion of the conductor pattern 35 formed on the transfer sheet 34 (FIG.(C)). Then, the upper surface of the insulating base 31 and the conductor pattern 35 side of the transfer sheet 34 are pressure-bonded to accommodate the semiconductor chip 36 in the gap portion 32 and connect the conductor pattern 35 to the via penetrating body 33 (FIG.(D)). The conductor pattern 35 is buried in the upper surface of the semi-cured insulating base 31, and then only the transfer sheet 34 is removed from the insulating base 31. Then, the element-embedded substrate 30 is completed by heat-treating the insulating base 31 and completely curing it (FIG.(E)).
[0010]
Also,FIG.As shown in (F), a multilayer wiring board 41 is obtained by laminating insulating bases 39 and 40, on which conductor patterns 37 and 38 are formed, respectively, on the element-embedded board 30 by the same method as described above.
[0011]
[Problems to be solved by the invention]
However, in this conventional method for manufacturing an element-embedded substrate, since the transfer sheet 34 is mainly composed of a resin film, the pattern of the conductor pattern 34 to be transferred due to expansion and contraction or warpage of the transfer sheet 34 that occurs during handling. There is a problem that the shape tends to be distorted. Therefore, with this conventional method for manufacturing an element-embedded substrate, it is very difficult to cope with the finer (fine pitch) conductor patterns that will be developed in the future.
[0012]
Also, is the conductor pattern 35 formed on the transfer sheet 34 formed by pattern etching a metal foil adhered on the transfer sheet 34 as disclosed in, for example, JP-A-9-270578? Alternatively, for example, as disclosed in Japanese Patent Laid-Open No. 10-335787, the metal layer formed directly on the transfer sheet 34 by a sputtering method or the like is formed by pattern etching. A wet etching method is applied as the etching method.
[0013]
That is, in the conventional method for manufacturing an element-embedded substrate, since the wet etching method is used for forming the conductor pattern 35, it is difficult to form a fine pitch pattern with high accuracy in the future. .
[0014]
On the other hand, it is also conceivable that the transfer sheet is made of a metal material such as stainless steel. In this case, since the rigidity is higher than that in the case where the transfer sheet is formed of a resin film, the dimensional stability of the conductor pattern is improved. However, in this case, if the insulating substrate that is the transfer destination is strong, it is difficult to remove the transfer sheet from the insulating substrate, and there is a problem that the transfer action of the conductor pattern cannot be performed properly.
[0015]
The present invention has been made in view of the above-mentioned problems, and can ensure the dimensional stability of the conductor pattern, form a fine-pitch conductor pattern on the insulating layer with high accuracy, and also appropriately remove the transfer sheet. Of element-embedded substrates that can be usedmethodThe issue is to provide.
[0016]
[Means for Solving the Problems]
In solving the above problems, in the present invention, the transfer sheet is made of metal, and the transfer sheet is made conductive, thereby forming a fine pitch conductor pattern with high accuracy using a pattern plating technique based on the additive method. Is possible.
When transferring the formed conductor pattern to the insulating layer, the transfer sheet and the insulating layer are bonded together, and then the transfer sheet is removed from the insulating layer. In the present invention, since the transfer sheet is mainly composed of a metal material, there is almost no dimensional change during handling, thereby ensuring the dimensional stability of the transferred conductor pattern.
[0017]
In the present invention, the transfer sheet is removed from the insulating layer mainly by dissolving and removing the transfer sheet. Thereby, even when the rigid property of the insulating layer as the transfer destination is strong, it is possible to ensure an appropriate transfer action of the conductor pattern.
[0018]
In particular, in the present invention, after forming the sealing resin layer between the conductor pattern on the insulating layer and the electric element bonded to the conductor pattern and accommodated in the gap of the insulating layer, the transfer sheet removing step It is characterized by performing. Thereby, as a result of the conductor pattern after element joining being supported by both the transfer sheet and the sealing resin layer, highly accurate formation of a fine pitch conductor pattern is ensured.
[0019]
Here, the transfer sheet can be configured to include a metal base material and a melted metal layer on which a conductor pattern is formed and which is laminated so as to be separable from the metal base material. The metal base material occupies a major part of the total thickness of the transfer sheet and is mainly configured to have mechanical or material properties required for handling. When the metal base material having such a configuration is separated and removed from the metal layer to be dissolved, the metal layer to be dissolved which is a part of the transfer sheet remains on the conductor pattern transferred onto the insulating layer. Therefore, by dissolving and removing the dissolved metal layer, the insulating layerTranscript fromRemove the sheet completely. In this case, since the time required for dissolving and removing the transfer sheet can be shortened, the transfer sheet removing process is simplified.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0021]
(First embodiment)
1 to 5 show the configuration of the element-embedded substrate 50 according to the first embodiment of the present invention. The insulating base 51 constituting the insulating layer has a gap 52 for accommodating the semiconductor chip 56 as an electric element, and through holes (through holes) 53, 53 for connecting the front and back surfaces of the insulating base 51. Is formed. The through holes 53 are filled with a conductive material 59 such as solder.
[0022]
In the present embodiment, the insulating base material 51 is composed of a resin base material mainly composed of a thermoplastic resin material, but is not limited to this, and is appropriately selected according to the application object, application, and the like. For example, a glass fiber impregnated with an epoxy resin, a glass fiber impregnated with a polyimide resin, or a paper impregnated with a phenol resin is used. Further, bismaleimide triazine resin, benzocyclobutene resin, liquid crystal polymer, and the like are also applicable.
[0023]
The lead 59 or the lead-free solder material may be used as the solder 59 filled in the through hole 53, but it is preferable to use a lead-free solder material from the viewpoint of environmental friendliness. A typical lead-free solder material is an alloy obtained by adding Bi, In, Cu, Sb or the like to a Sn—Ag system. In addition, as a conductive material other than the solder material, for example, a conductive paste in which conductive particles such as silver powder and copper powder are mixed in a resin can be used.
[0024]
Now, an adhesive material layer 54 made of a non-conductive adhesive is provided on the surface of the insulating substrate 51, and a conductor pattern 55 patterned in a predetermined shape is bonded onto the adhesive material layer 54. The conductor pattern 55 is made of, for example, an electroplated film made of copper, and is electrically connected to the semiconductor chip 56 accommodated in the gap 52 and electrically connected to the solder 59 in the through hole 53. ing. In the present invention, as will be described later, the conductor pattern 55 is formed on the insulating substrate 51 by a transfer method.
[0025]
The semiconductor chip 56 in the present embodiment is a bare chip, and gold or bumps (metal protrusion electrodes) 57 whose surfaces are plated with gold are formed on the aluminum electrode pad portion provided on the bonding surface (active surface). Has been. The bumps 57 are not limited to the ball bumps shown, but may be stud bumps or plated bumps. Further, the present invention is not limited to a semiconductor bare chip, but can be applied to a semiconductor package component or the like in which bumps are formed in rows or areas on a mounting surface such as BGA / CSP.
[0026]
In the gap 52, an underfill resin layer 58 made of a thermosetting adhesive resin such as an epoxy resin is formed between the conductor pattern 55 and the semiconductor chip 56. The semiconductor chip 56 is held in a bonded state with the conductor pattern 55 by the underfill resin layer 58. The semiconductor chip 56 in the gap 52 may be completely sealed with the same resin material.
[0027]
The surface side of the conductor pattern 55 is covered with the solder resist 60, but openings 60a and 60a are formed at portions corresponding to the through holes 53, and the conductor pattern 55 is exposed to the outside.
[0028]
According to the element-embedded substrate 50 of the present embodiment, since the conductor pattern 55 is composed of the electroplating layer, the conductor pattern 55 can be fine pitched, thereby further improving the mounting density. Can be planned.
[0029]
Next, FIG. 2 shows an element-embedded multilayer substrate 65 in which a plurality of element-embedded substrates 50 configured as described above are stacked. In this example, a configuration in which three element-embedded substrates 50 having the above-described configuration are stacked and mounted on a base substrate 66 is shown. Electrical and mechanical connection between the layers of the element-embedded multilayer substrate 65 is performed by solder 59 bonded to the surface of the conductor pattern 55 through the opening 60a of the solder resist 60.
[0030]
By connecting the layers with the solder 59 as described above, the connection can be made in a shorter time and the resistance can be reduced as compared with the case where the conductive paste is used.
[0031]
The base substrate 66 has an insulating base 67, an upper wiring layer 70 and a lower wiring layer 71 patterned on the front and back surfaces thereof, and through-hole plating 68 for connecting these wiring layers 70 and 71 to each other. Yes. The through hole is filled with a filler 69 made of a conductive material or a non-conductive material, thereby preventing the so-called popcorn phenomenon and improving the heat dissipation efficiency.
[0032]
The element-embedded multilayer substrate 65 configured as described above is in the form of a land grid array (LGA), and the lower wiring exposed to the outside through the openings 73a and 73a of the solder resist 73 when the mother substrate is mounted. External electrodes such as ball bumps are provided on the layer 71. Further, another electric element or electronic component may be mounted on the wiring layer (conductor pattern) 55 of the element-embedded substrate 50 located in the uppermost layer.
[0033]
Next, a method for manufacturing the element-embedded substrate 50 according to the present invention will be described with reference to FIGS.
[0034]
First, as shown in FIG. 3A, the insulating base 51 having the above-described configuration is prepared, and an adhesive 54 for forming an adhesive material layer is applied to the surface (FIG. 3B).
The adhesive 54 is for adhering the conductor pattern 55 to be transferred later to the insulating substrate 51 and needs to be non-conductive. Further, in order to prevent the adhesive from flowing out to the gap 52 and the through-hole 53 during the transfer of the conductor pattern 55, the material constituting the adhesive 54 is a material having a low flow property and a high shape maintaining property. An example of such a material is “AS-3000” manufactured by Hitachi Chemical Co., Ltd.
[0035]
Next, as shown in FIG. 3C, a gap forming step is performed in which a gap 52 for element accommodation and a through hole 53 for interlayer connection are formed in the insulating base 51 (step S1). For the formation of the gap 52 and the through-hole 53, for example, a known drilling technique such as machining using a drill or a router, die punching, laser machining or the like can be applied. Also good. The gap 52 needs to have an inner dimension larger than the outer shape of the semiconductor chip 56 to be accommodated.
[0036]
In parallel with the preparation process of the insulating base material 51 described above, the process of forming the conductor pattern 55 is performed as shown in FIGS. 3D to 3G (step S2). In the present embodiment, the transfer sheet 61 having the configuration shown in FIG. 5A is used to form the conductor pattern 55.
[0037]
The transfer sheet 61 includes a metal base material 62 made of copper having a thickness of, for example, about 100 μm, a conductive adhesive resin layer 63, and a melted metal layer 64 made of chromium (Cr), for example, having a thickness of 5 μm or less. It has a layered structure. The metal base material 62 and the to-be-dissolved metal layer 64 are laminated so as to be separable (peelable) from each other via the conductive adhesive resin layer 63.
[0038]
The metal base material 62 occupies a major portion of the entire thickness of the transfer sheet 61 and is mainly configured to have mechanical properties or material properties required for handling.
The conductive adhesive resin layer 63 is made of a material that can ensure electrical conduction between the metal base material 62 and the metal layer 64 to be dissolved and can be separated and removed, for example, a benzotriazole resin formed in a layer shape. Applies.
The melted metal layer 64 is composed of a metal foil or a metal plating layer, and is composed of a metal material different from the conductor pattern 55 so that it can be selectively etched with respect to the conductor pattern 55.
[0039]
Note that the configuration example for separating and removing the metal base material 62 and the melted metal layer 64 is not limited to the above, and other configuration examples can be adopted, and details thereof will be described later.
[0040]
Now, referring to FIG. 3D, a photoresist film 72 is formed on the surface of the transfer sheet 61 having the above structure on the side of the metal layer 64 to be dissolved. The photoresist 72 may be either a dry film resist or a liquid resist. Then, the formed photoresist film 72 is exposed and developed to pattern the photoresist film 72 into a predetermined shape, thereby forming a plating resist 72A (FIG. 3E).
[0041]
Subsequently, the transfer sheet 61 is immersed in a copper electrolytic bath together with the plating resist 72A, for example, and connected to a cathode electrode (not shown) to deposit a copper electroplating layer 55A on the melted metal layer 64 (FIG. 3 ( F)). Then, after the electroplating layer 55A is formed, the plating resist 72A is removed (FIG. 3G). As a result, the conductor pattern 55 made of the electroplating layer 55 </ b> A is formed on the surface of the transfer sheet 61.
The electroplating layer 55A is formed not only on the melted metal layer 64 of the transfer sheet 61 but also on the metal base material 62, but the illustration thereof is omitted.
[0042]
In general, compared to a method of removing a conductive layer by removing unnecessary portions of a conductive layer by a wet etching method (subtractive method), a method of forming a conductive pattern by depositing a conductive layer only at a necessary portion by an electroplating method (additive) According to the present embodiment, a fine pitch conductor pattern having an L / S of, for example, 10 μm / 10 μm can be formed with high accuracy.
[0043]
If a fine pitch conductor pattern is not required, a conductor layer is further formed on the melted metal layer 64 by a method such as electroplating, and the conductor layer is pattern-etched to form a conductor pattern. It is also possible to do.
[0044]
Next, as shown in FIG. 3 (H), the transfer sheet 61 and the insulating base material 51 are bonded to each other through the formed conductor pattern 55, and the conductor pattern 55 is placed on the adhesive material layer 54 on the insulating layer 51. (Step S3).
[0045]
At this time, since the transfer sheet 61 is made of metal, the strength thereof is higher than that of a transfer sheet made of a conventional resin film. Therefore, the transfer sheet 61 is prevented from expanding and contracting and warping during handling, and a fine pitch conductor. The pattern 55 can be appropriately bonded onto the insulating substrate 51 with high dimensional stability.
[0046]
In addition, since the transfer sheet 61 can have sufficient strength, pattern transfer with a higher load than before can be performed, and restrictions on the transfer process can be reduced. In particular, since local deformation of the transfer sheet is suppressed during transfer, deformation and breakage of the conductor pattern can be avoided.
[0047]
Subsequently, as shown in FIG. 4 (I), a process of accommodating the semiconductor chip 56 in the gap 52 of the insulating base 51 and bonding the bumps 57 formed on the active surface thereof to the conductor pattern 55 is performed. (Step S4). The semiconductor chip 56 is mounted on the conductor pattern 55 using, for example, a known mounter device.
[0048]
In this embodiment, since the bump 57 is made of gold or the surface thereof is plated with gold, if bonding to the conductor pattern (copper) 55 as it is, bonding between Au and Cu is performed. Therefore, if a tin (Sn) -based metal film is further formed on the surface of the conductor pattern 55 formed on the transfer sheet 61 by electroplating or the like, the bonding step becomes bonding between Au and Sn. Compared to the bonding between Au and Cu, the semiconductor chip 56 can be bonded at a low temperature and a low load. Examples of Sn-based metals include Sn and Sn-based alloys (SnAg, SnBi, SnCu, etc.). In addition to the Sn-based metal, the same effect can be obtained by forming a NiP / Au film.
[0049]
On the other hand, the bumps 57 of the semiconductor chip 56 may be formed of Sn-based metal instead of Au. In this case, bumps may be formed only with Sn-based metal, or the surface of other metal balls or resin balls may be plated with Sn-based metal. Examples of the Sn-based metal include Sn, SnAg, SnBi, SnCu, SnAgCu, SnAgBi, and SnAgBiCu.
[0050]
Now, after joining the semiconductor chip 56 to the conductor pattern 55, a thermosetting resin such as epoxy is injected into the gap 52, and an underfill resin layer 58 is formed between the conductor pattern 55 and the semiconductor chip 56. A process is performed (FIG. 4I, step S5). Thereby, the conductor pattern 55 is supported by both the transfer sheet 61 and the underfill resin layer 58.
[0051]
As described above, the “element housing” according to the present invention includes the step of bonding the semiconductor chip 56 to the conductor pattern 55 and the step of forming the underfill resin layer 58 for sealing the bonded semiconductor chip 56 inside the gap 52. Process "is configured.
[0052]
The bonding process of the semiconductor chip 56 is not limited to the above, and the semiconductor chip 56 is bonded to the conductor pattern 55 on the transfer sheet 61 in advance, and the bonded semiconductor chip 56 is bonded when the insulating base 51 and the transfer sheet 61 are bonded. May be accommodated in the gap 52. In this case, since the transfer sheet 61 is made of metal, deformation of the transfer sheet 61 due to the weight of the semiconductor chip 56 can be suppressed.
[0053]
At this time, if an adhesive is used for the plating resist 72A, for example,FIG.As shown in FIG. 5, the plating resist 72A can be used as an underfill resin layer for the semiconductor chip 56. In this case, the thickness of the conductor pattern 55 may be set to a size that the bump 57 of the semiconductor chip 56 can reach.
[0054]
Next, a step of removing the transfer sheet 61 is performed. In the present embodiment, the transfer sheet 61 is removed by separating and removing the metal base material 62 from the dissolved metal layer 64 (FIG. 4J) and dissolving and removing the dissolved metal layer 64 (FIG. 4). 4 (K)).
[0055]
Referring to FIG. 4J, the step of separating and removing the metal base material 62 from the melted metal layer 64 is performed by peeling the metal base material 62 from the melted metal layer 64 via the conductive adhesive resin layer 63. Performed (step S6).
The conductive adhesive resin layer 63 is coated with a release agent on a predetermined portion of the surface on the side of the metal layer 64 to be melted so as to be separated from the metal layer 64 to be melted together with the metal base material 62. Also good.
[0056]
The peeling process of the metal base material 62 can be easily performed by making a notch at the start of peeling at the boundary between the metal base material 62 and the melted metal layer 64 at the edge portion of the transfer sheet 61. Further, during the peeling process of the metal base material 62, the melted metal layer 64 is supported by the adhesive material layer 54 and the underfill resin layer 58 via the conductor pattern 55, and thus the metal base material 62 and the melted metal layer 64. Can be appropriately removed (FIG. 4K).
[0057]
On the other hand, in the step of dissolving and removing the metal layer 64 to be melted, only the metal layer 64 to be melted is selectively removed using an etching solution that dissolves the metal layer 64 to be melted but does not dissolve the conductor pattern 55 (FIG. 4). (L), step S7). In the present embodiment, since the conductor pattern 55 is made of copper and the metal layer 64 to be dissolved is made of chromium, for example, by using a hydrochloric acid-based etching solution, only the metal layer 64 to be dissolved is left leaving the conductor pattern 55. It can be dissolved and removed.
[0058]
As described above, the “pattern transfer process” according to the embodiment of the present invention is performed by each process from the bonding process (step S3) of the insulating substrate 51 and the transfer sheet 61 to the dissolution removal process (step S7) of the metal layer 64 to be dissolved. Is configured.
[0059]
After the removal of the transfer sheet 61 is completed, as shown in FIG. 1, a conductor filling step of filling the solder 59 as a conductive material into the through hole 53 of the insulating base 51 using a screen printing method or a dispensing method. And a step of covering the surface of the conductor pattern 55 excluding the portion corresponding to the formation site of the through hole 53 with the solder resist 60 is performed (step S8). When obtaining the element-embedded multilayer substrate 65 shown in FIG. 2, a predetermined multilayering process is performed (step S9).
[0060]
As described above, the element-embedded substrate 50 of the present embodiment is manufactured.
According to the present embodiment, since the transfer sheet 61 is made of metal, the fine pitch conductor pattern 55 can be formed with high accuracy using a pattern plating technique by electroplating. Further, since the transfer sheet 61 has predetermined mechanical strength and heat resistance, the dimensional stability of the transferred conductor pattern 55 can be ensured with almost no dimensional change during handling or heating. .
[0061]
Furthermore, the removal of the transfer sheet 61 in the pattern transfer process,After forming the underfill resin layer 58 between the conductor pattern 55 and the semiconductor chip 56,Finally, since the melting is performed by etching, an appropriate transfer action of the conductor pattern 55 can be ensured even when the insulating base 51 is rigid.
[0062]
In addition, according to the present embodiment, the transfer sheet 61 includes the metal base material 62 and the melted metal layer 64 that is detachably stacked on the metal base material 62. Since the removal is composed of a step of separating and removing the metal base material 62 from the metal layer 64 to be dissolved and a step of dissolving and removing the metal layer 64 to be dissolved, the transfer sheet 61 can be easily removed. Is improved.
0063]
(SecondEmbodiment)
FIG.andFIG.Of the present inventionSecondShows an embodiment of. In additionIn the figure, parts corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
0064]
First,FIG.As shown to (A), the insulating base material 51 is prepared and the adhesive agent for forming the adhesive material layer 54 is apply | coated to this surface (FIG.(B)).
ThenFIG.As shown in (C), a void portion forming step for forming a gap portion 52 for element accommodation and a through hole 53 for interlayer connection with respect to the insulating base 51 is performed.
0065]
In parallel with the preparation process of the insulating substrate 51,FIG.As shown in (D) to (G), the process of forming the conductor pattern 55 is performed.
In the present embodiment, the transfer sheet 61 having the configuration shown in FIG. 5A is used to form the conductor pattern 55. That is, it is comprised from the metal base material 62 which consists of copper, the to-be-dissolved metal layer 64 which consists of chromium, and the electroconductive adhesive resin layer interposed between these (FIG.9 (D)).
0066]
FIG.The conductor pattern 55 shown in (E) is composed of an electroplated layer formed on the surface of the transfer sheet 61 on the side of the metal layer 64 to be dissolved, as in the first embodiment.
In the present embodiment, thereafter, an insulating film is embedded between the formed conductor patterns, and the surface of the transfer sheet 61 on the metal layer 64 side is flattened.
0067]
This process starts withFIG.As shown in (F), an insulating film 87 made of an insulating resin such as an epoxy resin is applied to the entire surface of the transfer sheet 61 on the side of the metal layer 64 to be dissolved by, for example, a screen printing method. Apply and cure.
AndFIG.As shown in (G), the hardened insulating film 87 is polished to expose the surface of the conductor pattern 55 to the outside.
Thereby, the insulating film 87 is embedded between the conductor patterns 55, and the surface of the transfer sheet 61 on the side of the metal layer 64 to be melted is flattened.
0068]
next,FIG.As shown in (H), the transfer sheet 61 and the insulating substrate 51 are bonded to each other through the formed conductor pattern 55, and the conductor pattern 55 is bonded onto the adhesive material layer 54 on the insulating layer 51.
0069]
At this time, since the transfer sheet 91 is made of metal, the strength thereof is higher than that of a transfer sheet made of a conventional resin film. Therefore, the transfer sheet 61 is restrained from expanding and contracting and warping during handling, and a fine pitch conductor The pattern 55 can be appropriately bonded onto the insulating substrate 51 with high dimensional stability.
0070]
In addition, since the transfer sheet 61 can have sufficient strength, pattern transfer with a higher load than before can be performed, and restrictions on the transfer process can be reduced. In particular, since local deformation of the transfer sheet is suppressed during transfer, deformation and breakage of the conductor pattern can be avoided.
0071]
Further, since the surface of the transfer sheet 61 on the side of the metal layer 64 to be melted is flattened by embedding the insulating film 87 between the conductor patterns 55, the adhesive force with the adhesive material layer 54 on the insulating base material 51 is increased. Thus, the adhesive strength can be increased.
0072]
continue,FIG.As shown in (I), the process of accommodating the semiconductor chip 56 in the gap 52 of the insulating base 51 and bonding the bumps 57 formed on the active surface thereof to the conductor pattern 55 is performed.
After joining the semiconductor chip 56 to the conductor pattern 55, for example, epoxy resin is injected into the gap 52, and an underfill resin layer 58 is formed between the conductor pattern 55 and the semiconductor chip 56. Thereby, the conductor pattern 55 is supported by both the transfer sheet 61 and the underfill resin layer 58.
0073]
Since the bumps of the semiconductor chip 56 are made of gold or the surface thereof is plated with gold, Sn-based metal or Ni / Au-based metal plating is formed on the surface of the conductor pattern 55 made of copper. This makes it possible to realize chip mounting in a low temperature and low load environment.
0074]
In this case, in this embodiment, since the insulating film 87 is embedded between the conductor patterns 55, the bridge phenomenon between patterns due to isotropic growth of metal plating can be avoided.
If the region corresponding to the chip connection land on the conductor pattern 55 is soft-etched prior to the formation of the metal plating, it is effective that the flatness of the transfer surface is not impaired by the formation of the metal plating. .
0075]
Next, the transfer sheet 61 is removed. The transfer sheet 61 is removed by separating and removing the metal base material 62 from the metal layer 64 to be dissolved (FIG.(J)) and the step of dissolving and removing the to-be-dissolved metal layer 64 (FIG.(K)).
Since the transfer sheet 61 is removed by the same method as that described in the first embodiment, the description thereof is omitted here.
0076]
After removal of the transfer sheet 61 is completed,FIG.As shown in (L), the solder 59 is filled in the through hole 53 of the insulating base material 51 as a conductive material by using a screen printing method or a dispense method, and the conductor excluding the portion corresponding to the site where the through hole 53 is formed. A step of covering the surface of the pattern 55 with the solder resist 60 is performed.
0077]
As described above, the element-embedded substrate 50 'according to the present embodiment is manufactured.
According to the present embodiment, it is possible to obtain the same effect as that of the first embodiment described above.
In particular, according to the present embodiment, since the conductor pattern 55 can be adhered to the insulating base material 51 with high adhesion, an element-embedded substrate 50 ′ having excellent durability can be obtained.
Further, when metal plating is formed in the chip mount region of the conductor pattern 55, a short circuit between the patterns can be prevented, so that it is possible to cope with mounting of a semiconductor chip with a narrow pad pitch.
0078]
(ThirdEmbodiment)
continue,FIG.Of the present inventionThirdShows an embodiment of. In additionIn the figure, portions corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
0079]
In this embodiment,FIG.A plating resist 72A for electroplating formed when the conductor pattern 55 is deposited on the surface of the transfer sheet 61 shown in FIG.FIG.(B)) aboveSecondThe insulating film 87 for planarization described in the embodiment is configured.
The plating resist 72A is formed when the conductor pattern 55 is formed.FIG.As shown in (C), the space between the conductor patterns 55 is filled.
0080]
Therefore, after forming the conductor pattern 55, without separately forming an insulating film for planarization,FIG.As shown in (D), it becomes possible to bond on the insulating base material 51, therebySecondThe same effect as the embodiment can be obtained.
Moreover, if the material which has adhesiveness is used for the plating resist 72A, the conductor pattern 55 can be affixed on the insulating base material 51 with higher adhesive force.
In this case, when the wiring density of the conductor pattern 55 is relatively low, the adhesive material layer 54 on the insulating base material 51 can be omitted.
0081]
It should be noted that the chip mounting step after the conductor pattern 55 is attached (FIG.(E)) and transfer sheet removal step (FIG.(F)) is the same as that in the first embodiment described above, and a description thereof will be omitted here.
0082]
The embodiment of the present invention has been described above. Of course, the present invention is not limited to this, and various modifications can be made based on the technical idea of the present invention.
0083]
For example, in each of the above embodiments, the transfer sheet61 andAs shown in FIG. 5 (A), the metal base material61 andMelted metal layer64 andA metal base material with a conductive adhesive resin layer 63 interposed therebetween61 andMelted metal layer64 andThe transfer sheet is configured to be separable from each other.61'sThe configuration is not limited to this, and any configuration may be used as long as the metal base material and the metal layer to be dissolved can be separated from each other.
0084]
For example, in the transfer sheet 101 whose sectional structure is shown in FIG. 5B, an intermediate layer 103 made of chromium plating is interposed between a metal base material 102 made of copper and a melted metal layer 104 made of nickel plating. The melted metal layer (Ni) 104 and the intermediate layer (Cr) 103 are peeled off at the interface using the plating stress difference. In the step of dissolving and removing the to-be-dissolved metal layer (Ni) 104 after removing the metal base material 102 and the intermediate layer 103, when the conductor pattern to be transferred is copper, for example, a sulfated hydrogen peroxide aqueous etching solution may be used. .
0085]
5B, if the intermediate layer 103 is formed by chromium plating and the melted metal layer 104 is formed by nickel-cobalt alloy plating, the layers 103 and 104 can be easily separated at the interface. In this case, in the process of dissolving and removing the to-be-dissolved metal layer (Ni / Co) 104, when the conductor pattern to be transferred is copper, for example, a soft etching agent based on sulfated hydrogen peroxide can be applied.
0086]
In each of the above embodiments, the transfer sheet61'sRemoving the metal base material62'sStripping removal process and metal layer to be dissolved64Although the example comprised with the melt | dissolution removal process was demonstrated, instead of this, you may make it melt-remove the whole transfer sheet. In this case, the transfer sheet may be composed of a laminate of different metals as well as the same metal. Particularly in the latter case, each metal layer may be selectively etched using a different etching solution.
0087]
For example, FIG. 5C shows a configuration of the transfer sheet 111 including the first and second metal layers 112 and 114 which are different from each other. Here, when the first metal layer 112 is made of copper and the second metal layer 114 is made of nickel, only the first metal layer (Cu) 112 can be etched by using an alkali etchant. Similarly, when the first metal layer 112 is made of copper and the second metal layer 114 is made of aluminum, only the first metal layer (Cu) 112 can be etched by using sulfuric acid warm water as an etchant. Other examples of the combination of the first and second metal layers 112 and 114 include nickel and gold, copper and chromium.
0088]
Examples of combinations of these dissimilar metals include the metal layer to be dissolved(64)Composition of metal and conductor pattern(55)The present invention can also be applied as an example of a combination with other constituent metals.
0089]
Furthermore, the transfer sheet may be composed of two layers, a metal base material and a metal layer to be dissolved, and these layers may be separated by the difference in thermal expansion coefficient between the layers. Alternatively, as in the transfer sheet 121 shown in FIG. 5D, a thermal foam layer 123 is interposed between the metal base material 122 and the melted metal layer 124, and the thermal foam layer 123 is foamed by heat treatment to a predetermined temperature. Thus, the metal base material 122 and the metal layer 124 to be melted may be separated.
0090]
【The invention's effect】
As described above, the manufacture of the element-embedded substrate of the present inventionOn the wayAccording to the present invention, since a metal sheet is used for the transfer sheet, a fine pitch conductor pattern can be formed with high accuracy, and the dimensional stability of the formed conductor pattern can be secured and transferred to the insulating layer. it can. Also remove the transfer sheetAfter forming the sealing resin layer between the conductor pattern and the electric element,Since the transfer sheet is finally dissolved and removed, an appropriate transfer action of the conductor pattern can be ensured.
[0091]
Further, the transfer sheet includes a metal base material and a melted metal layer that is separably stacked on the metal base material, and the removal of the transfer sheet separates and removes the metal base material from the melted metal layer. By comprising the process and the process of dissolving and removing the metal layer to be dissolved, the time cost required for the transfer sheet removing process can be reduced, and the productivity can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a configuration of an element-embedded substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a state in which the element-embedded substrate shown in FIG. 1 is multilayered.
FIGS. 3A to 3H are process cross-sectional views for explaining a method for manufacturing an element-embedded substrate according to the first embodiment of the present invention, and FIGS. , (D) to (G) show a pattern formation step, and (H) shows a part of the pattern transfer step.
FIGS. 4A to 4L are process cross-sectional views illustrating a method for manufacturing an element-embedded substrate according to the first embodiment of the present invention, wherein FIG. 4I is an element housing process, and FIGS. (L) shows the transfer sheet removal step.
FIG. 5A is a cross-sectional view schematically showing a configuration of a transfer sheet applied to the first embodiment of the present invention, and FIGS. 5B to 5D illustrate modifications thereof. It is sectional drawing.
FIG. 6 is a process flow diagram illustrating a method for manufacturing an element-embedded substrate according to the first embodiment of the invention.
[FIG.Both (A) to (H) of the present inventionSecondIt is process sectional drawing explaining the manufacturing method of the element built-in board | substrate by embodiment of this.
[FIG.Both (I) to (L) of the present inventionSecondIt is process sectional drawing explaining the manufacturing method of the element built-in board | substrate by embodiment of this.
[FIG.Both (A) to (F) of the present inventionThirdIt is process sectional drawing explaining the manufacturing method of the element built-in board | substrate by embodiment of this.
[FIG.FIG. 10 is a cross-sectional view of the main part for explaining a modification of the chip mounting process in the first embodiment of the present invention.
[Figure11(A) to (F) are process sectional views for explaining a conventional method for manufacturing a device-embedded substrate.
[Explanation of symbols]
50, 50 '... substrate with built-in element,51 ...Insulating substrate, 53 ... through hole,54 ...Adhesive material layer,5 5 ...Conductor pattern,55A ...Electroplating layer, 56 ... Semiconductor chip (electric element), 58 ... Underfill resin layer(Sealing resin layer)59 ... solder (conductive material),61 ...Transfer sheet,62 ...Metal base material, 63 ... conductive adhesive resin layer,64 ...Metal layer to be dissolved, 65... Multi-layer substrate with built-in element, 72 A... Plating resist, 80.

Claims (9)

絶縁層上の導体パターンに電気的に接合される電気素子が、前記絶縁層に形成された空隙部に収容されてなる素子内蔵基板の製造方法において、
前記絶縁層に対して前記空隙部を形成する空隙部形成工程と、
金属製の転写シートの一表面に前記導体パターンを形成するパターン形成工程と、
前記形成した導体パターンを介して前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記転写シートを除去するパターン転写工程と、
前記形成した導電パターンに接合される電気素子を前記空隙部へ収容する素子収容工程とを有し、
前記転写シートの除去が、前記転写シートの少なくとも一部を溶解除去する工程を含むと共に、
当該転写シートの除去工程を、前記導体パターンと前記電気素子との間に封止樹脂層を形成した後に行う
ことを特徴とする素子内蔵基板の製造方法。
In the method of manufacturing an element-embedded substrate in which an electrical element that is electrically joined to the conductor pattern on the insulating layer is accommodated in a gap formed in the insulating layer,
A void forming step of forming the void with respect to the insulating layer;
A pattern forming step of forming the conductor pattern on one surface of a metal transfer sheet;
A pattern transfer step of removing the transfer sheet after bonding the transfer sheet and the insulating layer to each other through the formed conductor pattern;
An element housing step of housing an electrical element bonded to the formed conductive pattern in the gap,
Removing the transfer sheet includes dissolving and removing at least a part of the transfer sheet ;
The method for manufacturing an element-embedded substrate , wherein the transfer sheet removing step is performed after forming a sealing resin layer between the conductor pattern and the electric element .
前記転写シートが、金属ベース材と、前記導体パターンが形成されるとともに前記金属ベース材に対して分離可能に積層される被溶解金属層とを含んでなり、
前記転写シートの除去が、前記金属ベース材を前記被溶解金属層から分離除去する工程と、前記被溶解金属層を溶解除去する工程とでなる
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
The transfer sheet comprises a metal base material, and a melted metal layer that is formed so as to be separable from the metal base material while the conductor pattern is formed,
2. The element built-in according to claim 1, wherein the removal of the transfer sheet includes a step of separating and removing the metal base material from the metal layer to be dissolved and a step of dissolving and removing the metal layer to be dissolved. A method for manufacturing a substrate.
前記パターン形成工程が、電気めっき法によって行われる
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
The method for manufacturing an element-embedded substrate according to claim 1, wherein the pattern forming step is performed by an electroplating method.
前記パターン形成工程が、前記転写シートの一表面に導体パターンを形成する工程と、前記形成した導体パターン間に絶縁材料を埋め込んで前記転写シートの一表面を平坦化する工程とを有する
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
The pattern forming step includes a step of forming a conductor pattern on one surface of the transfer sheet, and a step of flattening one surface of the transfer sheet by embedding an insulating material between the formed conductor patterns. The manufacturing method of the element built-in substrate according to claim 1.
前記パターン転写工程では、あらかじめ、前記絶縁層の上面に接着剤が塗布される
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
The method for manufacturing an element-embedded substrate according to claim 1, wherein an adhesive is applied in advance to the upper surface of the insulating layer in the pattern transfer step.
前記素子収容工程が、前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記空隙部に前記電気素子を収容し前記導体パターンに接合する
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
The element containing step includes: housing the electrical element in the gap and bonding the conductor pattern to the conductor pattern after the transfer sheet and the insulating layer are bonded to each other. The manufacturing method of the element-embedded substrate as described.
前記被溶解金属層と前記導体パターンとが互いに異種の金属材料でなり、前記被溶解金属層を溶解除去する工程が、前記被溶解金属層は溶解させるが前記導体パターンは溶解させないエッチング液を用いて行われる
ことを特徴とする請求項2に記載の素子内蔵基板の製造方法。
The melted metal layer and the conductor pattern are made of different metal materials, and the step of dissolving and removing the melted metal layer uses an etching solution that dissolves the melted metal layer but does not dissolve the conductor pattern. The method for manufacturing a device-embedded substrate according to claim 2, wherein the method is performed.
前記空隙部形成工程では、前記空隙部とともに前記絶縁層の表裏面を連絡するための貫通孔が形成されるとともに、
前記貫通孔へ導電材料を充填する導電体充填工程を有する
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。
In the void portion forming step, a through hole for connecting the front and back surfaces of the insulating layer together with the void portion is formed,
The method for manufacturing an element-embedded substrate according to claim 1, further comprising a conductor filling step of filling the through hole with a conductive material.
前記導電体充填工程の後、前記製造した素子内蔵基板を、前記貫通孔における電気的接続を伴って多層に積層する積層工程を有する
ことを特徴とする請求項に記載の素子内蔵基板の製造方法。
9. The device-embedded substrate manufacturing method according to claim 8 , further comprising a stacking step of stacking the manufactured device-embedded substrate in multiple layers with electrical connection in the through hole after the conductor filling step. Method.
JP2002223846A 2002-03-26 2002-07-31 Method for manufacturing element-embedded substrate Expired - Fee Related JP3608559B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002223846A JP3608559B2 (en) 2002-03-26 2002-07-31 Method for manufacturing element-embedded substrate
PCT/JP2003/007872 WO2004014114A1 (en) 2002-07-31 2003-06-20 Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board
EP03766619A EP1542519A4 (en) 2002-07-31 2003-06-20 Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board
US10/523,331 US7874066B2 (en) 2002-07-31 2003-06-20 Method of manufacturing a device-incorporated substrate
CNB038183455A CN100452342C (en) 2002-07-31 2003-06-20 Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board
US12/435,185 US8146243B2 (en) 2002-07-31 2009-05-04 Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002085649 2002-03-26
JP2002223846A JP3608559B2 (en) 2002-03-26 2002-07-31 Method for manufacturing element-embedded substrate

Publications (2)

Publication Number Publication Date
JP2004006572A JP2004006572A (en) 2004-01-08
JP3608559B2 true JP3608559B2 (en) 2005-01-12

Family

ID=30445996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002223846A Expired - Fee Related JP3608559B2 (en) 2002-03-26 2002-07-31 Method for manufacturing element-embedded substrate

Country Status (1)

Country Link
JP (1) JP3608559B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066148A (en) * 2004-08-25 2006-03-09 Dainippon Screen Mfg Co Ltd Panel for planar display device
FI119714B (en) * 2005-06-16 2009-02-13 Imbera Electronics Oy PCB design and method of manufacturing PCB design
KR100719035B1 (en) * 2005-07-01 2007-05-16 엘지전자 주식회사 Plasma display panel
JP2007266379A (en) * 2006-03-29 2007-10-11 Toshiba Corp Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment
KR101701380B1 (en) * 2010-08-17 2017-02-01 해성디에스 주식회사 Device embedded flexible printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2004006572A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
US6297553B1 (en) Semiconductor device and process for producing the same
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
TWI436717B (en) Wiring board capable of having built-in functional element and method for manufacturing the same
JP2010153863A (en) Printed wiring board and method of manufacturing the same
US7754598B2 (en) Method for manufacturing coreless packaging substrate
WO2007077735A1 (en) Semiconductor mounting wiring board and method for manufacturing same, and semiconductor package
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
JPH07283538A (en) Manufacture of multilayered printed wiring board
US20200105651A1 (en) Wiring board
TWI461118B (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2012164965A (en) Wiring board and manufacturing method of the same
JP2002111205A (en) Multilayered wiring board and method of manufacturing the same
JP3608559B2 (en) Method for manufacturing element-embedded substrate
JP2008270633A (en) Semiconductor device embedded substrate
JP2008177619A (en) Chip carrier, semiconductor device and method of manufacturing the chip carrier
JP2009272435A (en) Circuit board including built-in component and method for manufacturing the same
JP2004095854A (en) Multilayer interconnection board
JP2003229513A (en) Substrate incorporating element and method of manufacturing the same
JP5419583B2 (en) Wiring board manufacturing method
JP2006049536A (en) Multilayer circuit board
JP3863534B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP2002043745A (en) Wiring board and semiconductor device using the same
JP2005005435A (en) Mounting substrate and its manufacturing method
TWI420989B (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees