[go: up one dir, main page]

JP2003163337A - 剥離方法および半導体装置の作製方法 - Google Patents

剥離方法および半導体装置の作製方法

Info

Publication number
JP2003163337A
JP2003163337A JP2002233745A JP2002233745A JP2003163337A JP 2003163337 A JP2003163337 A JP 2003163337A JP 2002233745 A JP2002233745 A JP 2002233745A JP 2002233745 A JP2002233745 A JP 2002233745A JP 2003163337 A JP2003163337 A JP 2003163337A
Authority
JP
Japan
Prior art keywords
layer
material layer
substrate
peeling
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002233745A
Other languages
English (en)
Other versions
JP4472238B2 (ja
JP2003163337A5 (ja
Inventor
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002233745A priority Critical patent/JP4472238B2/ja
Publication of JP2003163337A publication Critical patent/JP2003163337A/ja
Publication of JP2003163337A5 publication Critical patent/JP2003163337A5/ja
Application granted granted Critical
Publication of JP4472238B2 publication Critical patent/JP4472238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 本発明は、被剥離層に損傷を与えない剥離方
法を提供し、小さな面積を有する被剥離層の剥離だけで
なく、大きな面積を有する被剥離層を全面に渡って歩留
まりよく剥離することを可能とすることを目的としてい
る。また、本発明は、様々な基材に被剥離層を貼りつ
け、軽量された半導体装置およびその作製方法を提供す
ることを課題とする。特に、フレキシブルなフィルムに
TFTを代表とする様々な素子を貼りつけ、軽量された
半導体装置およびその作製方法を提供することを課題と
する。 【解決手段】 基板上に第1の材料層11を設け、前記
第1の材料層11に接して第2の材料層12を設け、さ
らに積層成膜または500℃以上の熱処理やレーザー光
の照射処理を行っても、剥離前の第1の材料層が引張応
力を有し、且つ第2の材料層が圧縮応力であれば、物理
的手段で容易に第2の材料層12の層内または界面にお
いて、きれいに分離することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、被剥離層の剥離方
法、特に様々な素子を含む被剥離層の剥離方法に関す
る。加えて、本発明は、剥離した被剥離層を基材に貼り
つけて転写させた薄膜トランジスタ(以下、TFTとい
う)で構成された回路を有する半導体装置およびその作
製方法に関する。例えば、液晶モジュールに代表される
電気光学装置やELモジュールに代表される発光装置、
およびその様な装置を部品として搭載した電子機器に関
する。
【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、発光装置、半導体回路および電子
機器は全て半導体装置である。
【0003】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
【0004】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。現在、ガラス基板や石
英基板が多く使用されているが、割れやすく、重いとい
う欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。その
ため、可撓性を有する基板、代表的にはフレキシブルな
プラスチックフィルムの上にTFT素子を形成すること
が試みられている。
【0005】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のTFTを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置や発光素子は実現されていない。
【0006】また、基板上に分離層を介して存在する被
剥離層を前記基板から剥離する剥離方法が既に提案され
ている。例えば、特開平10−125929号公報、特
開平10−125931号公報に記載された技術は、非
晶質シリコン(またはポリシリコン)からなる分離層を
設け、基板を通過させてレーザー光を照射して非晶質シ
リコンに含まれる水素を放出させることにより、空隙を
生じさせて基板を分離させるというものである。加え
て、この技術を用いて特開平10−125930号公報
には被剥離層(公報では被転写層と呼んでいる)をプラ
スチックフィルムに貼りつけて液晶表示装置を完成させ
るという記載もある。
【0007】しかしながら、上記方法では、透光性の高
い基板を使用することが必須であり、基板を通過させ、
さらに非晶質シリコンに含まれる水素を放出させるに十
分なエネルギーを与えるため、比較的大きなレーザー光
の照射が必要とされ、被剥離層に損傷を与えてしまうと
いう問題がある。また、上記方法では、分離層上に素子
を作製した場合、素子作製プロセスで高温の熱処理等を
行えば、分離層に含まれる水素が拡散して低減してしま
い、レーザー光を分離層に照射しても剥離が十分に行わ
れない恐れがある。従って、分離層に含まれる水素量を
維持するため、分離層形成後のプロセスが制限されてし
まう問題がある。また、上記公報には、被剥離層への損
傷を防ぐため、遮光層または反射層を設ける記載もある
が、その場合、透過型液晶表示装置を作製することが困
難である。加えて、上記方法では、大きな面積を有する
被剥離層を剥離するのは困難である。
【0008】
【発明が解決しようとする課題】本発明は、上記問題点
を鑑みてなされたものであり、本発明は、被剥離層に損
傷を与えない剥離方法を提供し、小さな面積を有する被
剥離層の剥離だけでなく、大きな面積を有する被剥離層
を全面に渡って剥離することを可能とすることを課題と
している。
【0009】また、本発明は、被剥離層の形成におい
て、基板の種類等の限定を受けない剥離方法を提供する
ことを課題としている。
【0010】また、本発明は、様々な基材に被剥離層を
貼りつけ、軽量された半導体装置およびその作製方法を
提供することを課題とする。特に、フレキシブルなフィ
ルムにTFTを代表とする様々な素子(薄膜ダイオー
ド、シリコンのPIN接合からなる光電変換素子(太陽
電池、センサ等)やシリコン抵抗素子)を貼りつけ、軽
量化された半導体装置およびその作製方法を提供するこ
とを課題とする。
【0011】
【課題を解決するための手段】本発明者らは、数多くの
実験、検討を重ねているうちに、基板上に設けた第1の
材料層を設け、さらに前記第1の材料層に接して第2の
材料層を設け、さらに第2の材料層上に成膜または50
0℃以上の熱処理を行い、各膜の内部応力を測定したと
ころ、前記第1の材料層は引張応力を有し、前記第2の
材料層は圧縮応力を有していた。この第1の材料層と第
2の材料層との積層は、膜剥がれ(ピーリング)などの
プロセス上の異常は生じない一方、物理的手段、代表的
には機械的な力を加えること、例えば人間の手で引き剥
がすことで容易に第2の材料層の層内または界面におい
て、きれいに分離できる。
【0012】即ち、第1の材料層と第2の材料層との結
合力は、熱エネルギーには耐え得る強さを有している一
方、剥離する直前において、引張応力を有する第1の材
料層と圧縮応力を有する第2の材料層との間には応力歪
みを有しているため、力学的エネルギーに弱く、剥離す
る。本発明者らは、剥離現象は膜の内部応力と深い関連
があることを見出し、このように膜の内部応力を利用し
て剥離を行う剥離工程をストレスピールオフプロセスと
呼ぶ。
【0013】本明細書で開示する剥離方法に関する発明
の構成1は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成し
た後、該被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法である。
【0014】また、上記構成1において、前記第1の材
料層は、1〜1×1010(Dyne/cm2)の範囲で引張応力
を有することを特徴としている。前記第1の材料層とし
ては、上記範囲の引張応力を有する材料であれば、特に
限定されず、金属材料(Ti、Al、Ta、W、Mo、
Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
u、Rh、Pd、Os、Ir、Ptなど)、半導体材料
(例えばSi、Geなど)、絶縁体材料、有機材料のい
ずれか一層、またはこれらの積層を用いることができ
る。なお、1〜1×1010(Dyne/cm2)よりも大きな引
張応力を有する膜は、熱処理を加えた場合、ピーリング
を起しやすい。
【0015】また、上記構成1において、前記第2の材
料層は、−1〜−1×1010(Dyne/cm2)の範囲で圧縮
応力を有することを特徴としている。前記第2の材料層
としては、上記範囲の圧縮応力を有する材料であれば、
特に限定されず、金属材料(Ti、Al、Ta、W、M
o、Cu、Cr、Nd、Fe、Ni、Co、Zr、Z
n、Ru、Rh、Pd、Os、Ir、Ptなど)、半導
体材料(例えばSi、Geなど)、絶縁体材料、有機材
料のいずれか一層、またはこれらの積層を用いることが
できる。なお、−1×1010(Dyne/cm2)よりも大きな
圧縮応力を有する膜は、熱処理を加えた場合、ピーリン
グを起しやすい。
【0016】また、第1の材料層は、形成直後で圧縮応
力を示しても、剥離する直前において引張応力を有する
材料を使用することもでき、本明細書で開示する剥離方
法に関する発明の構成2は、被剥離層を基板から剥離す
る剥離方法であって、前記基板上に第1の材料層が設け
られており、前記第1の材料層が設けられた基板上に少
なくとも前記第1の材料層と接し、且つ圧縮応力を有す
る第2の材料層を含む積層からなる被剥離層を形成した
後、該被剥離層を前記第1の材料層が設けられた基板か
ら物理的手段により前記第2の材料層の層内または界面
において剥離することを特徴とする剥離方法である。
【0017】また、上記構成2において、前記第1の材
料層は、剥離する直前において、1〜1×1010(Dyne
/cm2)の範囲で引張応力を有することを特徴としてい
る。
【0018】また、上記構成2において、剥離する前に
加熱処理またはレーザー光の照射を行う処理を施すこと
を特徴としている。
【0019】また、上記構成2においても、前記第2の
材料層は、−1〜−1×1010(Dyne/cm2)の範囲で圧
縮応力を有することを特徴としている。
【0020】また、支持体を接着剤で接着した後に剥離
してもよく、本明細書で開示する剥離方法に関する発明
の構成3は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成
し、該被剥離層に支持体を接着した後、前記支持体に接
着された被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法である。
【0021】また、第1の材料層として、形成直後で圧
縮応力を示しても、剥離する直前において引張応力を有
する材料を用いる場合、本明細書で開示する剥離方法に
関する発明の構成4は、被剥離層を基板から剥離する剥
離方法であって、前記基板上に第1の材料層が設けられ
ており、前記第1の材料層が設けられた基板上に少なく
とも前記第1の材料層と接し、且つ圧縮応力を有する第
2の材料層を含む積層からなる被剥離層を形成し、該被
剥離層に支持体を接着した後、前記支持体に接着された
被剥離層を前記第1の材料層が設けられた基板から物理
的手段により前記第2の材料層の層内または界面におい
て剥離することを特徴とする剥離方法である。
【0022】また、上記構成3または上記構成4におい
て、さらに剥離を助長させるため、前記支持体を接着す
る前に、加熱処理またはレーザー光を照射してもよい。
この場合、第1の材料層にはレーザー光を吸収する材料
を選択し、第1の材料層を加熱させることによって、膜
の内部応力を変化させて剥がれやすくしてもよい。ただ
し、レーザー光を用いる場合は、基板として透光性のも
のを用いる。
【0023】また、上記各構成において、基板と第1の
材料層の間に他の層、例えば絶縁層や金属層等を設けて
密着性を向上させてもよいが、プロセスを簡略化するた
めには、基板上に接して第1の材料層を形成することが
好ましい。
【0024】なお、本明細書中、物理的手段とは、化学
ではなく、物理学により認識される手段であり、具体的
には、力学の法則に還元できる過程を有する力学的手段
または機械的手段を指し、何らかの力学的エネルギー
(機械的エネルギー)を変化させる手段を指している。
【0025】ただし、上記構成3または上記構成4にお
いても、物理的手段により剥離する際、支持体との結合
力より、第1の材料層と第2の材料層との結合力が小さ
くなるようにすることが必要である。
【0026】また、上記本発明において、透光性を有す
る基板に限らず、あらゆる基板、例えば、ガラス基板、
石英基板、半導体基板、セラミックス基板、金属基板を
用いることができ、基板上に設けた被剥離層を剥離する
ことができる。
【0027】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を転写体に貼りつけて(転写し
て)半導体装置を作製することも可能であり、半導体装
置の作製方法に関する発明の構成は、基板上に引張応力
を有する第1の材料層を形成する工程と、前記第1の材
料層上に圧縮応力を有する第2の材料層を形成する工程
と、前記第2の材料層上に絶縁層を形成する工程と、前
記絶縁層上に素子を形成する工程と、前記素子に支持体
を接着した後、該支持体を基板から物理的手段により前
記第2の材料層の層内または界面において剥離する工程
と、前記絶縁層または前記第2の材料層に転写体を接着
し、前記支持体と前記転写体との間に前記素子を挟む工
程とを有することを特徴とする半導体装置の作製方法で
ある。
【0028】また、第1の材料層として、形成直後で圧
縮応力を示しても、剥離する直前において引張応力を有
する材料を用いる場合、本明細書で開示する半導体装置
の作製方法に関する発明の構成は、基板上に第1の材料
層を形成する工程と、前記第1の材料層上に圧縮応力を
有する第2の材料層を形成する工程と、前記第2の材料
層上に絶縁層を形成する工程と、前記絶縁層上に素子を
形成する工程と、前記素子に支持体を接着した後、該支
持体を基板から物理的手段により前記第2の材料層の層
内または界面において剥離する工程と、前記絶縁層また
は前記第2の材料層に転写体を接着し、前記支持体と前
記転写体との間に前記素子を挟む工程とを有することを
特徴とする半導体装置の作製方法である。
【0029】また、剥離を助長させるため、第1の材料
層上に粒状の酸化物を設け、該粒状の酸化物を覆う第2
の材料層を設けることによって、剥がれやすくしてもよ
い。
【0030】また、上記構成において、さらに剥離を助
長させるため、前記支持体を接着する前に、加熱処理ま
たはレーザー光を照射してもよい。この場合、第1の材
料層にはレーザー光を吸収する材料を選択し、第1の材
料層を加熱させることによって、膜の内部応力を変化さ
せて剥がれやすくしてもよい。ただし、レーザー光を用
いる場合は、基板として透光性のものを用いる。
【0031】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を剥離した後、第1の転写体や第
2の転写体に貼りつけて半導体装置を作製することも可
能である。
【0032】また、上記半導体装置の作製方法に関する
上記各構成において、前記素子は、半導体層を活性層と
する薄膜トランジスタであり、前記半導体層を形成する
工程は、非晶質構造を有する半導体層を加熱処理または
レーザー光の照射を行う処理によって結晶化させ、結晶
構造を有する半導体層とすることを特徴としている。
【0033】なお、本明細書中において、転写体とは、
剥離された後、被剥離層と接着させるものであり、特に
限定されず、プラスチック、ガラス、金属、セラミック
ス等、いかなる組成の基材でもよい。また、本明細書中
において、支持体とは、物理的手段により剥離する際に
被剥離層と接着するためのものであり、特に限定され
ず、プラスチック、ガラス、金属、セラミックス等、い
かなる組成の基材でもよい。また、転写体の形状および
支持体の形状も特に限定されず、平面を有するもの、曲
面を有するもの、可曲性を有するもの、フィルム状のも
のであってもよい。また、軽量化を最優先するのであれ
ば、フィルム状のプラスチック基板、例えば、ポリエチ
レンテレフタレート(PET)、ポリエーテルスルホン
(PES)、ポリエチレンナフタレート(PEN)、ポ
リカーボネート(PC)、ナイロン、ポリエーテルエー
テルケトン(PEEK)、ポリスルホン(PSF)、ポ
リエーテルイミド(PEI)、ポリアリレート(PA
R)、ポリブチレンテレフタレート(PBT)などのプ
ラスチック基板が好ましい。
【0034】上記半導体装置の作製方法に関する上記各
構成において、液晶表示装置を作製する場合は、支持体
を対向基板とし、シール材を接着材として用いて支持体
を被剥離層に接着すればよい。この場合、前記剥離層に
設けられた素子は画素電極を有しており、該画素電極
と、前記対向基板との間には液晶材料が充填されるよう
にする。
【0035】また、上記半導体装置の作製方法に関する
上記各構成において、EL発光装置として代表される発
光装置を作製する場合は、支持体を封止材として、外部
から水分や酸素といった有機化合物層の劣化を促す物質
が侵入することを防ぐように発光素子を外部から完全に
遮断することが好ましい。また、軽量化を最優先するの
であれば、フィルム状のプラスチック基板が好ましい
が、外部から水分や酸素といった有機化合物層の劣化を
促す物質が侵入することを防ぐ効果は弱いため、例え
ば、支持体上に第1の絶縁膜と第2の絶縁膜と第3の絶
縁膜とを設けて、十分に外部から水分や酸素といった有
機化合物層の劣化を促す物質が侵入することを防ぐ構成
とすればよい。ただし、前記第1の絶縁膜(バリア膜)
と前記第3の絶縁膜(バリア膜)との間に挟まれる前記
第2の絶縁膜(応力緩和膜)は、前記第1の絶縁膜およ
び前記第3の絶縁膜より膜応力が小さくなるようにす
る。
【0036】また、EL発光装置として代表される発光
装置を作製する場合は、支持体だけでなく、転写体も同
様に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設
け、十分に外部から水分や酸素といった有機化合物層の
劣化を促す物質が侵入することを防ぐことが好ましい。
【0037】なお、本明細書中において、膜の内部応力
とは、基板上に形成された膜の内部に任意の断面を考え
たとき、断面の一方の側が他方の側に及ぼしている単位
断面積当りの力のことである。内部応力は、真空蒸着や
スパッタリングや気相成長などで成膜された薄膜には多
かれ少なかれ必ず存在するといってよい。その値は最大
で109N/m2に達する。薄膜の材料、基板の物質、薄
膜の形成条件などによって内部応力値は変化する。ま
た、熱処理を施すことによっても内部応力値は変化す
る。
【0038】また、基板面に垂直な単位断面積を通して
相手に及ぼす力が引っ張る方向である状態を引っ張り状
態といい、そのときの内部応力を引張応力、押す方向で
ある状態を圧縮状態といい、そのときの内部応力を圧縮
応力と呼ぶ。なお、本明細書では、グラフや表に示すと
き引張応力を正(+)、圧縮応力を負(−)にとる。
【0039】(実験1)ここで、第1の材料層として窒
化チタン、第2の材料層として酸化シリコンを用い、第
1の材料層に接して第2の材料層を設け、該第2の材料
層上に設けた被剥離層を基板から剥離できるかどうかを
確認するため、以下の実験を行った。
【0040】まず、基板上に図3(A)示すような積層
を形成する。
【0041】基板30としては、ガラス基板(#173
7)を用いた。また、基板30上には、スパッタ法によ
りアルミニウム−シリコン合金層31を300nmの膜
厚で成膜した。次いで、アルミニウム−シリコン合金層
31上にスパッタ法により窒化チタン層32を100n
mの膜厚で成膜した。
【0042】次いで、スパッタ法により酸化シリコン層
33を200nmの膜厚で成膜した。酸化シリコン層3
3の成膜条件は、RF方式のスパッタ装置を用い、酸化
シリコンターゲット(直径30.5cm)を用い、基板
温度150℃、成膜圧力0.4Pa、成膜電力3kW、
アルゴン流量/酸素流量=35sccm/15sccmとした。
【0043】次いで、酸化シリコン層33上にプラズマ
CVD法により下地絶縁層を形成する。下地絶縁層とし
ては、プラズマCVD法で成膜温度300℃、原料ガス
SiH4、NH3、N2Oから作製される酸化窒化シリコ
ン膜34a(組成比Si=32%、O=27%、N=2
4%、H=17%)を50nm形成した。次いで、表面を
オゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/
100希釈)で除去する。次いでプラズマCVD法で成
膜温度300℃、原料ガスSiH4、N2Oから作製され
る酸化窒化シリコン膜34b(組成比Si=32%、O
=59%、N=7%、H=2%)を100nmの厚さに
積層形成し、さらに大気解放せずにプラズマCVD法で
成膜温度300℃、成膜ガスSiH4で非晶質構造を有
する半導体層(ここでは非晶質シリコン層35)を54
nmの厚さで形成した。(図3(A))
【0044】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。次いで、加熱処理を行い結晶化させて
結晶構造を有する半導体膜(ここではポリシリコン層3
6)を形成する。(図3(B))ここでは脱水素化のた
めの熱処理(500℃、1時間)の後、結晶化のための
熱処理(550℃、4時間)を行って結晶構造を有する
シリコン膜を得る。なお、ここではシリコンの結晶化を
助長する金属元素としてニッケルを用いた結晶化技術を
用いたが、他の公知の結晶化技術、例えば固相成長法や
レーザー結晶化法を用いてもよい。
【0045】次いで、接着層37としてエポキシ樹脂を
用い、フィルム基板38(ここではポリエチレンテレフ
タレート(PET))をポリシリコン層36に貼り付け
た。(図3(C))
【0046】図3(C)の状態を得た後、人間の手によ
ってフィルム基板38と基板30とが分離するように引
っ張った。引き剥がした基板30には、少なくとも窒化
チタン及びアルミニウム−シリコン合金層が残っている
ことが確認できた。この実験により、酸化シリコン33
の層内または界面において剥離していると予想される。
【0047】このように、第1の材料層に接して第2の
材料層を設け、該第2の材料層上に設けた被剥離層を引
き剥がすことで、基板30から被剥離層を全面に渡って
剥離することができる。
【0048】(実験2)ここで、第1の材料層の材料を
TiN、W、WN、Ta、TaNとした場合、、第1の
材料層に接して第2の材料層(酸化シリコン:膜厚20
0nm)を設け、該第2の材料層上に設けた被剥離層を
基板から剥離できるかどうかを確認するため、以下の実
験を行った。
【0049】サンプル1として、ガラス基板上にスパッ
タ法を用い、100nmの膜厚でTiNを形成した後、
スパッタ法を用い、200nmの膜厚の酸化シリコン膜
を形成した。酸化シリコン膜の形成以降は、実験1と同
様に積層および結晶化を行った。
【0050】サンプル2として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWを形成した後、スパッ
タ法を用い、200nmの膜厚の酸化シリコン膜を形成
した。酸化シリコン膜の形成以降は、実験1と同様に積
層および結晶化を行った。
【0051】サンプル3として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWNを形成した後、スパ
ッタ法を用い、200nmの膜厚の酸化シリコン膜を形
成した。酸化シリコン膜の形成以降は、実験1と同様に
積層および結晶化を行った。
【0052】サンプル4として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTiNを形成した後、ス
パッタ法を用い、200nmの膜厚の酸化シリコン膜を
形成した。酸化シリコン膜の形成以降は、実験1と同様
に積層および結晶化を行った。
【0053】サンプル5として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTaを形成した後、スパ
ッタ法を用い、200nmの膜厚の酸化シリコン膜を形
成した。酸化シリコン膜の形成以降は、実験1と同様に
積層および結晶化を行った。
【0054】サンプル6として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTaNを形成した後、ス
パッタ法を用い、200nmの膜厚の酸化シリコン膜を
形成した。酸化シリコン膜の形成以降は、実験1と同様
に積層および結晶化を行った。
【0055】このようにサンプル1〜6を形成し、被剥
離層に粘着テープを接着して剥離するかどうか実験し
た。その結果を表1に示す。
【0056】
【表1】
【0057】また、酸化シリコン膜、TiN膜、W膜、
Ta膜のそれぞれについて、熱処理(550℃、4時
間)前後での内部応力を測定した。その結果を表2に示
す。
【0058】
【表2】
【0059】なお、酸化シリコン膜は、シリコン基板上
にスパッタ法で400nmの膜厚で成膜したものを測定
しており、TiN膜、W膜、及びTa膜においては、ガ
ラス基板上にスパッタ法で400nmの膜厚で成膜した
後、内部応力を測定し、その後、キャップ膜として酸化
シリコン膜を積層し、熱処理を行った後でキャップ膜を
エッチングで除去して再度、内部応力を測定した。ま
た、それぞれサンプルは2つ作製し、測定を行った。
【0060】W膜においては、成膜直後では圧縮応力
(約−7×109(Dyne/cm2))を有しているが、熱処
理によって引張応力(約8×109〜9×109(Dyne/c
m2))を有する膜になっており、剥離状態は良好であっ
た。TiN膜に関しては熱処理前後で応力はほとんど変
わらず、引張応力(約3.9×109〜4.5×10
9(Dyne/cm2))を有したままであったが、膜厚が50
nm以下であると剥離不良となった。また、Ta膜に関
しては、成膜直後では引張応力(約5.1×109
9.2×109(Dyne/cm2))を有しているが、熱処理
によって圧縮応力(約−2×109〜−7.8×10
9(Dyne/cm2))を有する膜となっており、テープ試験
では剥離されなかった。また、酸化シリコン膜に関して
は熱処理前後で応力はほとんど変わらず、圧縮応力(約
−9.4×108〜−1.3×109(Dyne/cm2))を有
したままであった。
【0061】これらの結果から、剥離現象は、様々な要
因による密着性と関係するが、特に内部応力と深い関係
があり、圧縮応力を有する第2の材料層を用い、熱処理
後に引張応力を有する膜を第1の材料層として用いた場
合、基板から被剥離層を全面に渡って剥離することがで
きることが読み取れる。また、第1の材料層としては、
熱処理やレーザー光の照射によって変化する場合、熱処
理前やレーザー光の照射前と比べて引張応力の値が大き
くなる材料を用いることが望ましい。
【0062】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【0063】(実施の形態1)以下に本発明を用いた代
表的な剥離手順を簡略に図1を用いて示す。
【0064】図1(A)中、10は基板、11は引張応
力を有する第1の材料層、12は圧縮応力を有する材料
層、13は被剥離層である。
【0065】図1(A)において、基板10はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
【0066】まず、図1(A)に示すように基板10上
に第1の材料層11を形成する。第1の材料層11とし
ては、成膜直後において圧縮応力を有していても引張応
力を有していてもよいが、被剥離層形成における熱処理
やレーザー光の照射によりピーリング等の異常が生じ
ず、且つ、被剥離層形成後で1〜1×1010(Dyne/c
m2)の範囲で引張応力を有する材料を用いることが重要
である。代表的な一例はW、WN、TiN、TiWから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積層
が挙げられる。
【0067】次いで、第1の材料層11上に第2の材料
層12を形成する。第2の材料層12としては、被剥離
層形成における熱処理やレーザー光の照射によりピーリ
ング等の異常が生じず、且つ、被剥離層形成後で1〜1
×1010(Dyne/cm2)の範囲で圧縮応力を有する材料を
用いることが重要である。第2の材料層12として、代
表的な一例は酸化シリコン、酸化窒化シリコン、酸化金
属材料、またはこれらの積層が挙げられる。なお、第2
の材料層12は、スパッタ法、プラズマCVD法、塗布
法などのいずれの成膜方法を用いてもよい。
【0068】本発明においては、この第2の材料層12
を圧縮応力とし、第1の材料層11を引張応力とするこ
とが重要である。各々の膜厚は、1nm〜1000nm
の範囲で適宜設定し、第1の材料層11における内部応
力および第2の材料層12における内部応力を調節すれ
ばよい。また、加熱処理やレーザー光の照射を行って第
1の材料層11における内部応力および第2の材料層1
2における内部応力を調節してもよい。
【0069】また、図1では、プロセスの簡略化を図る
ため、基板10に接して第1の材料層11を形成した例
を示したが、基板10と第1の材料層11との間にバッ
ファ層となる絶縁層や金属層を設け、基板10との密着
性を向上させてもよい。
【0070】次いで、第2の材料層12上に被剥離層1
3を形成する。(図1(A))被剥離層13は、TFT
を代表とする様々な素子(薄膜ダイオード、シリコンの
PIN接合からなる光電変換素子やシリコン抵抗素子)
を含む層とすればよい。また、基板10の耐え得る範囲
の熱処理を行うことができる。なお、本発明において、
第2の材料層12における内部応力と、第1の材料層1
1における内部応力が異なっていても、被剥離層13の
作製工程における熱処理によって膜剥がれなどが生じな
い。
【0071】次いで、第1の材料層11が設けられてい
る基板10を物理的手段により引き剥がす。(図1
(B))第2の材料層12が圧縮応力を有し、第1の材
料層11が引張応力を有するため、比較的小さな力で引
き剥がすことができる。また、ここでは、被剥離層13
の機械的強度が十分であると仮定した例を示している
が、被剥離層13の機械的強度が不十分である場合に
は、被剥離層13を固定する支持体(図示しない)を貼
りつけた後、剥離することが好ましい。
【0072】こうして、第2の材料層12上に形成され
た被剥離層13を基板10から分離することができる。
剥離後の状態を図1(C)に示す。
【0073】また、剥離した後、引き剥がした被剥離層
13を転写体(図示しない)に貼り付けてもよい。
【0074】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
【0075】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
【0076】また、EL発光装置として代表される発光
装置を作製する場合は、支持体を封止材として、外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐように発光素子を外部から完全に遮
断することが好ましい。また、EL発光装置として代表
される発光装置を作製する場合は、支持体だけでなく、
転写体も同様、十分に外部から水分や酸素といった有機
化合物層の劣化を促す物質が侵入することを防ぐことが
好ましい。また、発光装置を作製する順序は、特に限定
されず、発光素子を形成した後、支持体としてのプラス
チック基板を貼りつけ、基板を剥離し、転写体としての
プラスチック基板を貼りつけてもよいし、発光素子を形
成した後、基板を剥離して、第1の転写体としてのプラ
スチック基板を貼り付けた後、第2の転写体としてのプ
ラスチック基板を貼りつけてもよい。
【0077】(実施の形態2)本実施の形態は、被剥離
層に接する下地絶縁層を設けて、第1の材料層や基板か
らの不純物の拡散を防ぎつつ、基板を剥離する剥離手順
を簡略に図2を用いて示す。
【0078】図2(A)中、20は基板、21は引張応
力を有する第1の材料層、22は圧縮応力を有する第2
の材料層、23a、23bは下地絶縁層、24は被剥離
層である。
【0079】図2(A)において、基板20はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
【0080】まず、図2(A)に示すように基板20上
に第1の材料層21を形成する。第1の材料層21とし
ては、成膜直後において圧縮応力を有していても引張応
力を有していてもよいが、被剥離層形成における熱処理
やレーザー光の照射によりピーリング等の異常が生じ
ず、且つ、被剥離層形成後で1〜1×1010(Dyne/c
m2)の範囲で引張応力を有する材料を用いることが重要
である。代表的な一例はW、WN、TiN、TiWから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積層
が挙げられる。
【0081】次いで、第1の材料層21上に第2の材料
層22を形成する。第2の材料層22としては、被剥離
層形成における熱処理やレーザー光の照射によりピーリ
ング等の異常が生じず、且つ、被剥離層形成後で1〜1
×1010(Dyne/cm2)の範囲で圧縮応力を有する材料を
用いることが重要である。第2の材料層22として、代
表的な一例は酸化シリコン、酸化窒化シリコン、酸化金
属材料、またはこれらの積層が挙げられる。なお、第2
の材料層22は、スパッタ法、プラズマCVD法、塗布
法などのいずれの成膜方法を用いてもよい。
【0082】本発明においては、この第2の材料層22
を圧縮応力とし、第1の材料層21を引張応力とするこ
とが重要である。各々の膜厚は、1nm〜1000nm
の範囲で適宜設定し、第1の材料層21における内部応
力および第2の材料層22における内部応力を調節すれ
ばよい。また、加熱処理やレーザー光の照射を行って第
1の材料層21における内部応力および第2の材料層2
2における内部応力を調節してもよい。
【0083】また、図2では、プロセスの簡略化を図る
ため、基板20に接して第1の材料層21を形成した例
を示したが、基板20と第1の材料層21との間にバッ
ファ層となる絶縁層や金属層を設け、基板20との密着
性を向上させてもよい。
【0084】次いで、第2の材料層22上に下地絶縁層
23a、23bを形成する。ここでは、プラズマCVD
法で成膜温度400℃、原料ガスSiH4、NH3、N2
Oから作製される酸化窒化シリコン膜23a(組成比S
i=32%、O=27%、N=24%、H=17%)を
50nm(好ましくは10〜200nm)形成し、さらにプ
ラズマCVD法で成膜温度400℃、原料ガスSi
4、N2Oから作製される酸化窒化シリコン膜23b
(組成比Si=32%、O=59%、N=7%、H=2
%)を100nm(好ましくは50〜200nm)の厚さ
に積層したが、特に限定されず、単層もしくは3層以上
の積層であってもよい。
【0085】次いで、下地絶縁層23b上に被剥離層2
4を形成する。(図2(A))
【0086】このような2層の下地絶縁層23a、23
bとした場合、被剥離層24を形成するプロセスにおい
て、第1の材料層21及び第2の材料層22や、基板2
0からの不純物の拡散を防ぐことができる。また、下地
絶縁層23a、23bにより第2の材料層22と被剥離
層24との密着性を向上させることもできる。
【0087】また、第1の材料層21や第2の材料層2
2によって表面に凹凸が形成された場合、下地絶縁層を
形成する前後に表面を平坦化してもよい。平坦化を行っ
た方が、被剥離層24においてカバレッジが良好とな
り、素子を含む被剥離層24を形成する場合、素子特性
が安定しやすいため好ましい。なお、この平坦化処理と
して、塗布膜(レジスト膜等)を形成した後エッチング
などを行って平坦化するエッチバック法や機械的化学的
研磨法(CMP法)等を用いればよい。
【0088】次いで、第1の材料層21が設けられてい
る基板20を物理的手段により引き剥がす。(図2
(B))第2の材料層22が圧縮応力を有し、第1の材
料層21が引張応力を有するため、比較的小さな力で引
き剥がすことができる。また、ここでは、被剥離層24
の機械的強度が十分であると仮定した例を示している
が、被剥離層24の機械的強度が不十分である場合に
は、被剥離層24を固定する支持体(図示しない)を貼
りつけた後、剥離することが好ましい。
【0089】こうして、下地絶縁層22上に形成された
被剥離層24を基板20から分離することができる。剥
離後の状態を図2(C)に示す。
【0090】また、剥離した後、引き剥がした被剥離層
24を転写体(図示しない)に貼り付けてもよい。
【0091】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
【0092】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
【0093】また、EL発光装置として代表される発光
装置を作製する場合は、支持体を封止材として、外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐように発光素子を外部から完全に遮
断することが好ましい。また、EL発光装置として代表
される発光装置を作製する場合は、支持体だけでなく、
転写体も同様、十分に外部から水分や酸素といった有機
化合物層の劣化を促す物質が侵入することを防ぐことが
好ましい。また、発光装置を作製する順序は、特に限定
されず、発光素子を形成した後、支持体としてのプラス
チック基板を貼りつけ、基板を剥離し、転写体としての
プラスチック基板を貼りつけてもよいし、発光素子を形
成した後、基板を剥離して、第1の転写体としてのプラ
スチック基板を貼り付けた後、第2の転写体としてのプ
ラスチック基板を貼りつけてもよい。
【0094】(実施の形態3)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、レーザー光の照射または加熱処理を行う例を図4に
示す。
【0095】図4(A)中、40は基板、41は第1の
材料層、42は第2の材料層、43は被剥離層である。
【0096】被剥離層43まで形成する工程は、実施の
形態1と同一であるので省略する。
【0097】被剥離層43を形成した後、レーザー光の
照射を行う。(図3(A))レーザー光としては、エキ
シマレーザー等の気体レーザーや、YVO4レーザーや
YAGレーザーなどの固体レーザーや、半導体レーザー
を用いればよい。また、レーザー発振の形態は、連続発
振、パルス発振のいずれでもよく、レーザービームの形
状も線状、矩形状、円状、楕円状のいずれでもよい。ま
た、使用する波長は、基本波、第2高調波、第3高調波
のいずれでもよい。また、走査方法は、縦方向、横方
向、斜め方向のいずれでもよく、さらに往復させてもよ
い。
【0098】また、第1の材料層41として用いる材料
は、レーザー光を吸収しやすい材料を用いることが望ま
しく、金属材料や窒化金属材料、例えば窒化チタンが好
ましい。なお、レーザー光を通過させるため、基板40
は透光性を有している基板を用いる。
【0099】次いで、第1の材料層41が設けられてい
る基板40を物理的手段により引き剥がす。(図4
(B))第2の材料層42が圧縮応力を有し、第1の材
料層41が引張応力を有するため、比較的小さな力で引
き剥がすことができる。
【0100】レーザー光を照射することによって、第1
の材料層41と第2の材料層42とを加熱することによ
り、互いの内部応力を変化させて、剥離を助長すること
ができ、さらに小さな力で剥離させることができる。ま
た、ここでは、被剥離層43の機械的強度が十分である
と仮定した例を示しているが、被剥離層43の機械的強
度が不十分である場合には、被剥離層43を固定する支
持体(図示しない)を貼りつけた後、剥離することが好
ましい。
【0101】こうして、第2の材料層42上に形成され
た被剥離層43を基板40から分離することができる。
剥離後の状態を図4(C)に示す。
【0102】また、レーザー光に限定されず、ハロゲン
ランプ等の光源からの可視光、赤外線、紫外線、マイク
ロ波などを用いてもよい。
【0103】また、レーザー光に代えて電気炉での加熱
処理でもよい。
【0104】また、支持体を接着する前、或いは、前記
物理的手段により剥離する前に、加熱処理またはレーザ
ー光の照射を行う処理を行ってもよい。
【0105】また、本実施の形態は、実施の形態2と組
み合わせることができる。
【0106】(実施の形態4)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、粒状の酸化物を第1の材料層と第2の材料層との界
面に設ける例を図5に示す。
【0107】図5(A)中、50は基板、51は引張応
力を有する第1の材料層、52aは粒状の酸化物、52
bは圧縮応力を有する第2の材料層、53は被剥離層で
ある。
【0108】第1の材料層51まで形成する工程は、実
施の形態1と同一であるので省略する。
【0109】第1の材料層51を形成した後、粒状の酸
化物52aを形成する。粒状の酸化物52aとしては酸
化金属材料、例えば、ITO(酸化インジウム酸化スズ
合金)、酸化インジウム酸化亜鉛合金(In23―Zn
O)、酸化亜鉛(ZnO)等を用いればよい。
【0110】次いで、粒状の酸化物52aを覆って第2
の材料層52bを形成する。第2の材料層52bとし
て、代表的な一例は酸化シリコン、酸化窒化シリコン、
酸化金属材料を用いればよい。なお、第2の材料層52
bは、スパッタ法、プラズマCVD法、塗布法などのい
ずれの成膜方法を用いてもよい。
【0111】次いで、第2の材料層52b上に被剥離層
53を形成する。(図5(A))
【0112】次いで、第1の材料層51が設けられてい
る基板50を物理的手段により引き剥がす。(図5
(B))第2の材料層52bが圧縮応力を有し、第1の
材料層51が引張応力を有するため、比較的小さな力で
引き剥がすことができる。
【0113】粒状の酸化物52aを設けることによっ
て、第1の材料層51と第2の材料層52との結合力を
弱め、互いの密着性を変化させて、剥離を助長すること
ができ、さらに小さな力で剥離させることができる。ま
た、ここでは、被剥離層53の機械的強度が十分である
と仮定した例を示しているが、被剥離層53の機械的強
度が不十分である場合には、被剥離層53を固定する支
持体(図示しない)を貼りつけた後、剥離することが好
ましい。
【0114】こうして、第2の材料層52b上に形成さ
れた被剥離層53を基板50から分離することができ
る。剥離後の状態を図5(C)に示す。
【0115】また、本実施の形態は、実施の形態2、ま
たは実施の形態3と組み合わせることができる。
【0116】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【0117】(実施例) [実施例1]本発明の実施例を図6〜図8を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のTFT(nチャネル型TFT及びp
チャネル型TFT)を同時に作製する方法について詳細
に説明する。
【0118】まず、基板100上に第1の材料層10
1、第2の材料層102、下地絶縁膜103を形成し、
結晶構造を有する半導体膜を得た後、所望の形状にエッ
チング処理して島状に分離された半導体層104〜10
8を形成する。
【0119】基板100としては、ガラス基板(#17
37)を用いる。
【0120】また、第1の材料層101としては、後で
行われる剥離工程の直前で1〜1×1010(Dyne/cm2
の範囲の引張応力を有する材料であれば、特に限定され
ず、金属材料(Ti、Al、Ta、W、Mo、Cu、C
r、Nd、Fe、Ni、Co、Zr、Zn、Ru、R
h、Pd、Os、Ir、Ptなど)、半導体材料(例え
ばSi、Geなど)、絶縁体材料、有機材料のいずれか
一層、またはこれらの積層を用いることができる。ここ
ではスパッタ法で膜厚100nmの窒化チタン膜を用い
る。
【0121】また、第2の材料層102としては、後で
行われる剥離工程の直前で−1〜−1×1010(Dyne/c
m2)の範囲で圧縮応力を有する材料であれば、特に限定
されず、金属材料(Ti、Al、Ta、W、Mo、C
u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
u、Rh、Pd、Os、Ir、Ptなど)、半導体材料
(例えばSi、Geなど)、絶縁体材料、有機材料のい
ずれか一層、またはこれらの積層を用いることができ
る。酸化シリコン材料または酸化金属材料からなる単
層、またはこれらの積層を用いればよい。ここではスパ
ッタ法で膜厚200nmの酸化シリコン膜を用いる。こ
の第1の材料層101と第2の材料層102の結合力は
熱処理には強く、膜剥がれ(ピーリングとも呼ばれる)
などが生じないが、物理的手段で簡単に第2の材料層の
層内、あるいは界面において剥離することができる。
【0122】また、下地絶縁膜103としては、プラズ
マCVD法で成膜温度400℃、原料ガスSiH4、N
3、N2Oから作製される酸化窒化シリコン膜103a
(組成比Si=32%、O=27%、N=24%、H=
17%)を50nm(好ましくは10〜200nm)形成す
る。次いで、表面をオゾン水で洗浄した後、表面の酸化
膜を希フッ酸(1/100希釈)で除去する。次いでプ
ラズマCVD法で成膜温度400℃、原料ガスSi
4、N2Oから作製される酸化窒化シリコン膜103b
(組成比Si=32%、O=59%、N=7%、H=2
%)を100nm(好ましくは50〜200nm)の厚さ
に積層形成し、さらに大気解放せずにプラズマCVD法
で成膜温度300℃、成膜ガスSiH4で非晶質構造を
有する半導体膜(ここではアモルファスシリコン膜)を
54nmの厚さ(好ましくは25〜80nm)で形成す
る。
【0123】本実施例では下地膜103を2層構造とし
て示したが、前記絶縁膜の単層膜または2層以上積層さ
せた構造として形成しても良い。また、半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム(SiXGe1-X(X=0.0001〜0.0
2))合金などを用い、公知の手段(スパッタ法、LP
CVD法、またはプラズマCVD法等)により形成すれ
ばよい。また、プラズマCVD装置は、枚葉式の装置で
もよいし、バッチ式の装置でもよい。また、同一の成膜
室で大気に触れることなく下地絶縁膜と半導体膜とを連
続成膜してもよい。
【0124】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約2nmの極薄い酸
化膜を形成する。次いで、TFTのしきい値を制御する
ために微量な不純物元素(ボロンまたはリン)のドーピ
ングを行う。ここでは、ジボラン(B26)を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧15kV、ジボランを水素で1%
に希釈したガス流量30sccm、ドーズ量2×1012
/cm2で非晶質シリコン膜にボロンを添加した。
【0125】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。
【0126】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、500℃〜650℃で4〜24
時間で行えばよい。ここでは脱水素化のための熱処理
(500℃、1時間)の後、結晶化のための熱処理(5
50℃、4時間)を行って結晶構造を有するシリコン膜
を得る。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、ランプアニール装置で結晶化を行っても
よい。なお、ここではシリコンの結晶化を助長する金属
元素としてニッケルを用いた結晶化技術を用いたが、他
の公知の結晶化技術、例えば固相成長法やレーザー結晶
化法を用いてもよい。
【0127】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するための第1のレーザ
ー光(XeCl:波長308nm)の照射を大気中、ま
たは酸素雰囲気中で行う。レーザー光には波長400nm
以下のエキシマレーザ光や、YAGレーザの第2高調
波、第3高調波を用いる。いずれにしても、繰り返し周
波数10〜1000Hz程度のパルスレーザー光を用い、
当該レーザー光を光学系にて100〜500mJ/cm2に集
光し、90〜95%のオーバーラップ率をもって照射
し、シリコン膜表面を走査させればよい。ここでは、繰
り返し周波数30Hz、エネルギー密度393mJ/cm2
第1のレーザー光の照射を大気中で行なう。なお、大気
中、または酸素雰囲気中で行うため、第1のレーザー光
の照射により表面に酸化膜が形成される。
【0128】次いで、第1のレーザー光の照射により形
成された酸化膜を希フッ酸で除去した後、第2のレーザ
ー光の照射を窒素雰囲気、或いは真空中で行い、半導体
膜表面を平坦化する。このレーザー光(第2のレーザー
光)には波長400nm以下のエキシマレーザー光や、Y
AGレーザーの第2高調波、第3高調波を用いる。第2
のレーザー光のエネルギー密度は、第1のレーザー光の
エネルギー密度より大きくし、好ましくは30〜60m
J/cm2大きくする。ここでは、繰り返し周波数30
Hz、エネルギー密度453mJ/cm2で第2のレーザー光
の照射を行ない、半導体膜表面における凹凸のP―V値
(Peak to Valley、高さの最大値と最小値の差分)が5
0nm以下となる。このP−V値は、AFM(原子間力
顕微鏡)により得られる。
【0129】また、本実施例では第2のレーザー光の照
射を全面に行ったが、オフ電流の低減は、画素部のTF
Tに特に効果があるため、少なくとも画素部のみに選択
的に照射する工程としてもよい。
【0130】次いで、オゾン水で表面を120秒処理し
て合計1〜5nmの酸化膜からなるバリア層を形成す
る。
【0131】次いで、バリア層上にスパッタ法にてゲッ
タリングサイトとなるアルゴン元素を含む非晶質シリコ
ン膜を膜厚150nmで形成する。本実施例のスパッタ
法による成膜条件は、成膜圧力を0.3Paとし、ガス
(Ar)流量を50(sccm)とし、成膜パワーを3kW
とし、基板温度を150℃とする。なお、上記条件での
非晶質シリコン膜に含まれるアルゴン元素の原子濃度
は、3×1020/cm3〜6×1020/cm3、酸素の原
子濃度は1×1019/cm3〜3×1019/cm 3であ
る。その後、ランプアニール装置を用いて650℃、3
分の熱処理を行いゲッタリングする。
【0132】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。
【0133】次いで、得られた結晶構造を有するシリコ
ン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層104〜108を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
【0134】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜109となる珪素を主成分とする絶縁膜を
形成する。本実施例では、プラズマCVD法により11
5nmの厚さで酸化窒化シリコン膜(組成比Si=32
%、O=59%、N=7%、H=2%)で形成する。
【0135】次いで、図6(A)に示すように、ゲート
絶縁膜109上に膜厚20〜100nmの第1の導電膜
110aと、膜厚100〜400nmの第2の導電膜1
10bとを積層形成する。本実施例では、ゲート絶縁膜
109上に膜厚50nmの窒化タンタル膜、膜厚370
nmのタングステン膜を順次積層する。
【0136】第1の導電膜及び第2の導電膜を形成する
導電性材料としてはTa、W、Ti、Mo、Al、Cu
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第1の導電
膜及び第2の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
AgPdCu合金を用いてもよい。また、2層構造に限
定されず、例えば、膜厚50nmのタングステン膜、膜
厚500nmのアルミニウムとシリコンの合金(Al−
Si)膜、膜厚30nmの窒化チタン膜を順次積層した
3層構造としてもよい。また、3層構造とする場合、第
1の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第2の導電膜のアルミニウムとシリコ
ンの合金(Al−Si)膜に代えてアルミニウムとチタ
ンの合金膜(Al−Ti)を用いてもよいし、第3の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。
【0137】次に、図6(B)に示すように光露光工程
によりレジストからなるマスク112〜117を形成
し、ゲート電極及び配線を形成するための第1のエッチ
ング処理を行う。第1のエッチング処理では第1及び第
2のエッチング条件で行う。エッチングにはICP(In
ductively Coupled Plasma:誘導結合型プラズマ)エッ
チング法を用いると良い。ICPエッチング法を用い、
エッチング条件(コイル型の電極に印加される電力量、
基板側の電極に印加される電力量、基板側の電極温度
等)を適宜調節することによって所望のテーパー形状に
膜をエッチングすることができる。なお、エッチング用
ガスとしては、Cl2、BCl3、SiCl4、CCl4
どを代表とする塩素系ガスまたはCF4、SF6、NF3
などを代表とするフッ素系ガス、またはO2を適宜用い
ることができる。
【0138】本実施例では、基板側(試料ステージ)に
も150WのRF(13.56MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加する。なお、基板側の電極
面積サイズは、12.5cm×12.5cmであり、コ
イル型の電極面積サイズ(ここではコイルの設けられた
石英円板)は、直径25cmの円板である。この第1の
エッチング条件によりW膜をエッチングして第1の導電
層の端部をテーパー形状とする。第1のエッチング条件
でのWに対するエッチング速度は200.39nm/m
in、TaNに対するエッチング速度は80.32nm
/minであり、TaNに対するWの選択比は約2.5
である。また、この第1のエッチング条件によって、W
のテーパー角は、約26°となる。この後、レジストか
らなるマスク112〜117を除去せずに第2のエッチ
ング条件に変え、エッチング用ガスにCF4とCl2とを
用い、それぞれのガス流量比を30/30(sccm)
とし、1Paの圧力でコイル型の電極に500WのRF(1
3.56MHz)電力を投入してプラズマを生成して約30秒
程度のエッチングを行った。基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2を混合し
た第2のエッチング条件ではW膜及びTaN膜とも同程
度にエッチングされる。第2のエッチング条件でのWに
対するエッチング速度は58.97nm/min、Ta
Nに対するエッチング速度は66.43nm/minで
ある。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
【0139】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。
【0140】こうして、第1のエッチング処理により第
1の導電層と第2の導電層から成る第1の形状の導電層
119〜124(第1の導電層119a〜124aと第
2の導電層119b〜124b)を形成する。ゲート絶
縁膜となる絶縁膜109は、10〜20nm程度エッチン
グされ、第1の形状の導電層119〜124で覆われな
い領域が薄くなったゲート絶縁膜118となる。
【0141】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う。ここでは、エッチン
グ用ガスにSF6とCl2とO2とを用い、それぞれのガ
ス流量比を24/12/24(sccm)とし、1.3
Paの圧力でコイル型の電極に700WのRF(13.56MH
z)電力を投入してプラズマを生成してエッチングを2
5秒行った。基板側(試料ステージ)にも10WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。第2のエッチング処理でのWに対する
エッチング速度は227.3nm/min、TaNに対
するエッチング速度は32.1nm/minであり、T
aNに対するWの選択比は7.1であり、絶縁膜118
であるSiONに対するエッチング速度は33.7nm
/minであり、SiONに対するWの選択比は6.8
3である。このようにエッチングガス用ガスにSF6
用いた場合、絶縁膜118との選択比が高いので膜減り
を抑えることができる。本実施例では絶縁膜118にお
いて約8nmしか膜減りが起きない。
【0142】この第2のエッチング処理によりWのテー
パー角は70°となった。この第2のエッチング処理に
より第2の導電層126b〜131bを形成する。一
方、第1の導電層は、ほとんどエッチングされず、第1
の導電層126a〜131aとなる。なお、第1の導電
層126a〜131aは、第1の導電層119a〜12
4aとほぼ同一サイズである。実際には、第1の導電層
の幅は、第2のエッチング処理前に比べて約0.3μm
程度、即ち線幅全体で0.6μm程度後退する場合もあ
るがほとんどサイズに変化がない。
【0143】また、2層構造に代えて、膜厚50nmの
タングステン膜、膜厚500nmのアルミニウムとシリ
コンの合金(Al−Si)膜、膜厚30nmの窒化チタ
ン膜を順次積層した3層構造とした場合、第1のエッチ
ング処理の第1のエッチング条件としては、BCl3
Cl2とO2とを原料ガスに用い、それぞれのガス流量比
を65/10/5(sccm)とし、基板側(試料ステ
ージ)に300WのRF(13.56MHz)電力を投
入し、1.2Paの圧力でコイル型の電極に450Wの
RF(13.56MHz)電力を投入してプラズマを生
成して117秒のエッチングを行えばよく、第1のエッ
チング処理の第2のエッチング条件としては、CF4
Cl2とO2とを用い、それぞれのガス流量比を25/2
5/10(sccm)とし、基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、1
Paの圧力でコイル型の電極に500WのRF(13.
56MHz)電力を投入してプラズマを生成して約30
秒程度のエッチングを行えばよく、第2のエッチング処
理としてはBCl3とCl2を用い、それぞれのガス流量
比を20/60(sccm)とし、基板側(試料ステージ)
には100WのRF(13.56MHz)電力を投入
し、1.2Paの圧力でコイル型の電極に600WのR
F(13.56MHz)電力を投入してプラズマを生成
してエッチングを行えばよい。
【0144】次いで、レジストからなるマスクを除去し
た後、第1のドーピング処理を行って図6(D)の状態
を得る。ドーピング処理はイオンドープ法、もしくはイ
オン注入法で行えば良い。イオンドープ法の条件はドー
ズ量を1.5×1014atoms/cm2とし、加速電圧を60
〜100keVとして行う。n型を付与する不純物元素
として、典型的にはリン(P)または砒素(As)を用
いる。この場合、第1の導電層及び第2の導電層126
〜130がn型を付与する不純物元素に対するマスクと
なり、自己整合的に第1の不純物領域132〜136が
形成される。第1の不純物領域132〜136には1×
1016〜1×1017/cm3の濃度範囲でn型を付与する不
純物元素を添加する。ここでは、第1の不純物領域と同
じ濃度範囲の領域をn--領域とも呼ぶ。
【0145】なお、本実施例ではレジストからなるマス
クを除去した後、第1のドーピング処理を行ったが、レ
ジストからなるマスクを除去せずに第1のドーピング処
理を行ってもよい。
【0146】次いで、図7(A)に示すようにレジスト
からなるマスク137〜139を形成し第2のドーピン
グ処理を行う。マスク137は駆動回路のpチャネル型
TFTを形成する半導体層のチャネル形成領域及びその
周辺の領域を保護するマスクであり、マスク138は駆
動回路のnチャネル型TFTの一つを形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するマス
クであり、マスク139は画素部のTFTを形成する半
導体層のチャネル形成領域及びその周辺の領域と保持容
量となる領域とを保護するマスクである。
【0147】第2のドーピング処理におけるイオンドー
プ法の条件はドーズ量を1.5×1015atoms/cm2
し、加速電圧を60〜100keVとしてリン(P)を
ドーピングする。ここでは、第2の導電層126b〜1
28bをマスクとして各半導体層に不純物領域が自己整
合的に形成される。勿論、マスク137〜139で覆わ
れた領域には添加されない。こうして、第2の不純物領
域140〜142と、第3の不純物領域144が形成さ
れる。第2の不純物領域140〜142には1×1020
〜1×1021/cm3の濃度範囲でn型を付与する不純物元
素を添加されている。ここでは、第2の不純物領域と同
じ濃度範囲の領域をn+領域とも呼ぶ。
【0148】また、第3の不純物領域は第1の導電層に
より第2の不純物領域よりも低濃度に形成され、1×1
18〜1×1019/cm3の濃度範囲でn型を付与する不純
物元素を添加されることになる。なお、第3の不純物領
域は、テーパー形状である第1の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かっ
て不純物濃度が増加する濃度勾配を有している。ここで
は、第3の不純物領域と同じ濃度範囲の領域をn-領域
とも呼ぶ。また、マスク138、139で覆われた領域
は、第2のドーピング処理で不純物元素が添加されず、
第1の不純物領域146、147となる。
【0149】次いで、レジストからなるマスク137〜
139を除去した後、新たにレジストからなるマスク1
48〜150を形成して図7(B)に示すように第3の
ドーピング処理を行う。
【0150】駆動回路において、上記第3のドーピング
処理により、pチャネル型TFTを形成する半導体層お
よび保持容量を形成する半導体層にp型の導電型を付与
する不純物元素が添加された第4の不純物領域151、
152及び第5の不純物領域153、154を形成す
る。
【0151】また、第4の不純物領域151、152に
は1×1020〜1×1021/cm3の濃度範囲でp型を付与
する不純物元素が添加されるようにする。尚、第4の不
純物領域151、152には先の工程でリン(P)が添
加された領域(n--領域)であるが、p型を付与する不
純物元素の濃度がその1.5〜3倍添加されていて導電
型はp型となっている。ここでは、第4の不純物領域と
同じ濃度範囲の領域をp +領域とも呼ぶ。
【0152】また、第5の不純物領域153、154は
第2の導電層127aのテーパー部と重なる領域に形成
されるものであり、1×1018〜1×1020/cm3の濃度
範囲でp型を付与する不純物元素が添加されるようにす
る。ここでは、第5の不純物領域と同じ濃度範囲の領域
をp-領域とも呼ぶ。
【0153】以上までの工程でそれぞれの半導体層にn
型またはp型の導電型を有する不純物領域が形成され
る。導電層126〜129はTFTのゲート電極とな
る。また、導電層130は画素部において保持容量を形
成する一方の電極となる。さらに、導電層131は画素
部においてソース配線を形成する。
【0154】次いで、ほぼ全面を覆う絶縁膜(図示しな
い)を形成する。本実施例では、プラズマCVD法によ
り膜厚50nmの酸化シリコン膜を形成した。勿論、こ
の絶縁膜は酸化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【0155】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
(RTA法)、或いはYAGレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。
【0156】また、本実施例では、上記活性化の前に絶
縁膜を形成した例を示したが、上記活性化を行った後、
絶縁膜を形成する工程としてもよい。
【0157】次いで、窒化シリコン膜からなる第1の層
間絶縁膜155を形成して熱処理(300〜550℃で
1〜12時間の熱処理)を行い、半導体層を水素化する
工程を行う。(図7(C))この工程は第1の層間絶縁
膜155に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる
絶縁膜(図示しない)の存在に関係なく半導体層を水素
化することができる。ただし、本実施例では、第2の導
電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第2の導電層が耐え得
る熱処理条件とすることが重要である。水素化の他の手
段として、プラズマ水素化(プラズマにより励起された
水素を用いる)を行っても良い。
【0158】次いで、第1の層間絶縁膜155上に有機
絶縁物材料から成る第2の層間絶縁膜156を形成す
る。本実施例では膜厚1.6μmのアクリル樹脂膜を形
成する。次いで、ソース配線131に達するコンタクト
ホールと、導電層129、130に達するコンタクトホ
ールと、各不純物領域に達するコンタクトホールを形成
する。本実施例では複数のエッチング処理を順次行う。
本実施例では第1の層間絶縁膜をエッチングストッパー
として第2の層間絶縁膜をエッチングした後、絶縁膜
(図示しない)をエッチングストッパーとして第1の層
間絶縁膜をエッチングしてから絶縁膜(図示しない)を
エッチングした。
【0159】その後、Al、Ti、Mo、Wなどを用い
て配線及び画素電極を形成する。これらの電極及び画素
電極の材料は、AlまたはAgを主成分とする膜、また
はそれらの積層膜等の反射性の優れた材料を用いること
が望ましい。こうして、ソース電極またはドレイン電極
157〜162、ゲート配線164、接続配線163、
画素電極165が形成される。
【0160】以上の様にして、nチャネル型TFT20
1、pチャネル型TFT202、nチャネル型TFT2
03を有する駆動回路206と、nチャネル型TFTか
らなる画素TFT204、保持容量205とを有する画
素部207を同一基板上に形成することができる。(図
8)本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。本明細書中ではこのような基板
を便宜上アクティブマトリクス基板と呼ぶ。
【0161】画素部207において、画素TFT204
(nチャネル型TFT)にはチャネル形成領域169、
ゲート電極を形成する導電層129の外側に形成される
第1の不純物領域(n--領域)147と、ソース領域ま
たはドレイン領域として機能する第2の不純物領域(n
+領域)142、171を有している。また、保持容量
205の一方の電極として機能する半導体層には第4の
不純物領域152、第5の不純物領域154が形成され
ている。保持容量205は、絶縁膜(ゲート絶縁膜と同
一膜)118を誘電体として、第2の電極130と、半
導体層152、154、170とで形成されている。
【0162】また、駆動回路206において、nチャネ
ル型TFT201(第1のnチャネル型TFT)はチャ
ネル形成領域166、ゲート電極を形成する導電層12
6の一部と絶縁膜を介して重なる第3の不純物領域(n
-領域)144とソース領域またはドレイン領域として
機能する第2の不純物領域(n+領域)140を有して
いる。
【0163】また、駆動回路206において、pチャネ
ル型TFT202にはチャネル形成領域167、ゲート
電極を形成する導電層127の一部と絶縁膜を介して重
なる第5不純物領域(p-領域)153とソース領域ま
たはドレイン領域として機能する第4の不純物領域(p
+領域)151を有している。
【0164】また、駆動回路206において、nチャネ
ル型TFT203(第2のnチャネル型TFT)にはチ
ャネル形成領域168、ゲート電極を形成する導電層1
28の外側に第1の不純物領域(n--領域)146とソ
ース領域またはドレイン領域として機能する第2の不純
物領域(n+領域)141を有している。
【0165】これらのTFT201〜203を適宜組み
合わせてシフトレジスタ回路、バッファ回路、レベルシ
フタ回路、ラッチ回路などを形成し、駆動回路206を
形成すればよい。例えば、CMOS回路を形成する場合
には、nチャネル型TFT201とpチャネル型TFT
202を相補的に接続して形成すればよい。
【0166】特に、駆動電圧が高いバッファ回路には、
ホットキャリア効果による劣化を防ぐ目的から、nチャ
ネル型TFT203の構造が適している。
【0167】また、信頼性が最優先とされる回路には、
GOLD構造であるnチャネル型TFT201の構造が
適している。
【0168】また、半導体膜表面の平坦化を向上させる
ことによって信頼性を向上させることができるので、G
OLD構造のTFTにおいて、ゲート電極とゲート絶縁
膜を介して重なる不純物領域の面積を縮小しても十分な
信頼性を得ることができる。具体的にはGOLD構造の
TFTにおいてゲート電極のテーパー部となる部分サイ
ズを小さくしても十分な信頼性を得ることができる。
【0169】また、GOLD構造のTFTにおいてはゲ
ート絶縁膜が薄くなると寄生容量が増加するが、ゲート
電極(第1導電層)のテーパー部となる部分サイズを小
さくして寄生容量を低減すれば、f特性(周波数特性)
も向上してさらなる高速動作が可能となり、且つ、十分
な信頼性を有するTFTとなる。
【0170】なお、画素部207の画素TFTにおいて
も、第2のレーザー光の照射によりオフ電流の低減、お
よびバラツキの低減が実現される。
【0171】また、本実施例では反射型の表示装置を形
成するためのアクティブマトリクス基板を作製する例を
示したが、画素電極を透明導電膜で形成すると、フォト
マスクは1枚増えるものの、透過型の表示装置を形成す
ることができる。
【0172】また、本実施例ではガラス基板を用いた
が、特に限定されず、石英基板、半導体基板、セラミッ
クス基板、金属基板を用いることができる。
【0173】また、図8の状態を得た後、第2の材料層
102上に設けたTFTを含む層(被剥離層)の機械的
強度が十分であれば、基板100を引き剥がしてもよ
い。第2の材料層102が圧縮応力を有し、第1の材料
層101が引張応力を有するため、比較的小さな力で引
き剥がすことができる。本実施例は、被剥離層の機械的
強度が不十分であるので、被剥離層を固定する支持体
(図示しない)を貼りつけた後、剥離することが好まし
い。
【0174】[実施例2]本実施例では、実施例1で作
製したアクティブマトリクス基板から、基板100を剥
離してプラスチック基板を貼り合わせてアクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図9を用いる。
【0175】図9(A)において、400は基板、40
1は第1の材料層、402は第2の材料層、403は下
地絶縁層、404aは駆動回路413の素子、404b
は画素部414の素子404b、405は画素電極であ
る。ここで素子とは、アクティブマトリクス型の液晶表
示装置において、画素のスイッチング素子として用いる
半導体素子(典型的にはTFT)もしくはMIM素子等
を指す。図9(A)に示したアクティブマトリクス基板
は図8に示したアクティブマトリクス基板を簡略化して
示したものであり、図8中の基板100は図9(A)中
の基板400に対応している。同様に図9(A)中の4
01は、図8中の101に、図9(A)中の402は、
図8中の102に、図9(A)中の403は、図8中の
103に、図9(A)中の404aは、図8中の201
及び202に、図9(A)中の404bは、図8中の2
04に、図9(A)中の405は、図8中の165にそ
れぞれ対応している。
【0176】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、図8のアクティブマト
リクス基板上に配向膜406aを形成しラビング処理を
行う。なお、本実施例では配向膜を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ(図示し
ない)を所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。
【0177】次いで、支持体407となる対向基板を用
意する。この対向基板には、着色層、遮光層が各画素に
対応して配置されたカラーフィルタ(図示しない)が設
けられている。また、駆動回路の部分にも遮光層を設け
た。このカラーフィルタと遮光層とを覆う平坦化膜(図
示しない)を設けた。次いで、平坦化膜上に透明導電膜
からなる対向電極408を画素部に形成し、対向基板の
全面に配向膜406bを形成し、ラビング処理を施し
た。
【0178】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板400と支持体407とを接着
層409となるシール材で貼り合わせる。シール材には
フィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って2枚の基板が貼り合わせ
られる。その後、両基板の間に液晶材料410を注入
し、封止剤(図示せず)によって完全に封止する。(図
9(B))液晶材料410には公知の液晶材料を用いれ
ば良い。
【0179】次いで、第1の材料層401が設けられて
いる基板400を物理的手段により引き剥がす。(図9
(C))第2の材料層402が圧縮応力を有し、第1の
材料層401が引張応力を有するため、比較的小さな力
で引き剥がすことができる。
【0180】次いで、エポキシ樹脂などの接着層411
により転写体412に貼り付ける。本実施例では、転写
体412をプラスチックフィルム基板とすることで、軽
量化を図る。
【0181】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板412または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
【0182】[実施例3]実施例2では、支持体として
の対向基板を貼りつけ、液晶を注入した後に基板を剥離
して転写体としてのプラスチック基板を貼りつけた例を
示したが、本実施例では、図8に示したアクティブマト
リクス基板を形成した後、基板を剥離し、第1の転写体
としてのプラスチック基板と、第2の転写体としてのプ
ラスチック基板を貼りつけた例である。説明には図10
を用いる。
【0183】図10(A)において、500は基板、5
01は第1の材料層、502は第2の材料層、503は
下地絶縁層、504aは駆動回路514の素子、504
bは画素部515の素子504b、505は画素電極で
ある。図10(A)に示したアクティブマトリクス基板
は図8に示したアクティブマトリクス基板を簡略化して
示したものであり、図8中の基板100は図10(A)
中の基板500に対応している。同様に図10(A)中
の501は、図8中の101に、図10(A)中の50
2は、図8中の102に、図10(A)中の503は、
図8中の103に、図10(A)中の504aは、図8
中の201及び202に、図10(A)中の504b
は、図8中の204に、図10(A)中の505は、図
8中の165にそれぞれ対応している。
【0184】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、第1の材料層501が
設けられている基板500を物理的手段により引き剥が
す。(図10(B))第2の材料層502が圧縮応力を
有し、第1の材料層501が引張応力を有するため、比
較的小さな力で引き剥がすことができる。
【0185】次いで、エポキシ樹脂などの接着層506
により転写体507(第1の転写体)に貼り付ける。本
実施例では、転写体507をプラスチックフィルム基板
とすることで、軽量化を図る。(図10(C))
【0186】次いで、配向膜508aを形成しラビング
処理を行う。なお、本実施例では配向膜を形成する前
に、アクリル樹脂膜等の有機樹脂膜をパターニングする
ことによって基板間隔を保持するための柱状のスペーサ
(図示しない)を所望の位置に形成した。また、柱状の
スペーサに代えて、球状のスペーサを基板全面に散布し
てもよい。
【0187】次いで、支持体510(第2の転写体)と
なる対向基板を用意する。この対向基板には、着色層、
遮光層が各画素に対応して配置されたカラーフィルタ
(図示しない)が設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜(図示しない)を設けた。次いで、平坦
化膜上に透明導電膜からなる対向電極509を画素部に
形成し、対向基板の全面に配向膜508bを形成し、ラ
ビング処理を施した。
【0188】そして、画素部と駆動回路が接着されたプ
ラスチックフィルム基板507と支持体510とを接着
層512となるシール材で貼り合わせる。(図10
(D))シール材にはフィラーが混入されていて、この
フィラーと柱状スペーサによって均一な間隔を持って2
枚の基板が貼り合わせられる。その後、両基板の間に液
晶材料513を注入し、封止剤(図示せず)によって完
全に封止する。(図10(D))液晶材料513には公
知の液晶材料を用いれば良い。
【0189】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板507または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
【0190】[実施例4]実施例2または実施例3によ
り得られた液晶モジュールの構成を図11の上面図を用
いて説明する。実施例2における基板412、または実
施例3における基板507が基板301に対応する。
【0191】基板301の中央には、画素部304が配
置されている。画素部304の上側には、ソース信号線
を駆動するためのソース信号線駆動回路302が配置さ
れている。画素部304の左右には、ゲート信号線を駆
動するためのゲート信号線駆動回路303が配置されて
いる。本実施例に示した例では、ゲート信号線駆動回路
303は画素部に対して左右対称配置としているが、こ
れは片側のみの配置でも良く、液晶モジュールの基板サ
イズ等を考慮して、設計者が適宜選択すれば良い。ただ
し、回路の動作信頼性や駆動効率等を考えると、図11
に示した左右対称配置が望ましい。
【0192】各駆動回路への信号の入力は、フレキシブ
ルプリント基板(Flexible Print Circuit:FPC)3
05から行われる。FPC305は、基板301の所定
の場所まで配置された配線に達するように、層間絶縁膜
および樹脂膜にコンタクトホールを開口し、接続電極3
09を形成した後、異方性導電膜等を介して圧着され
る。本実施例においては、接続電極はITOを用いて形
成した。
【0193】駆動回路、画素部の周辺には、基板外周に
沿ってシール剤307が塗布され、あらかじめフィルム
基板上に形成されたスペーサ310によって一定のギャ
ップ(基板301と対向基板306との間隔)を保った
状態で、対向基板306が貼り付けられる。その後、シ
ール剤307が塗布されていない部分より液晶材料が注
入され、封止剤308によって密閉される。以上の工程
により、液晶モジュールが完成する。
【0194】また、ここでは全ての駆動回路をフィルム
基板上に形成した例を示したが、駆動回路の一部に数個
のICを用いてもよい。
【0195】また、本実施例は、実施例1と自由に組み
あわせることが可能である。
【0196】[実施例5]実施例1では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を示す。
【0197】層間絶縁膜を形成する工程までは実施例1
と同じであるので、ここでは省略する。実施例1に従っ
て層間絶縁膜を形成した後、透光性を有する導電膜から
なる画素電極601を形成する。透光性を有する導電膜
としては、ITO(酸化インジウム酸化スズ合金)、酸
化インジウム酸化亜鉛合金(In23―ZnO)、酸化
亜鉛(ZnO)等を用いればよい。
【0198】その後、層間絶縁膜600にコンタクトホ
ールを形成する。次いで、画素電極と重なる接続電極6
02を形成する。この接続電極602は、コンタクトホ
ールを通じてドレイン領域と接続されている。また、こ
の接続電極と同時に他のTFTのソース電極またはドレ
イン電極も形成する。
【0199】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のICを
用いてもよい。
【0200】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、基板を剥離した後、圧縮応力を有する膜(図示しな
い)とプラスチック基板を貼り合わせ、実施例2〜4に
従って液晶モジュールを作製し、バックライト604、
導光板605を設け、カバー606で覆えば、図12に
その断面図の一部を示したようなアクティブマトリクス
型液晶表示装置が完成する。なお、カバーと液晶モジュ
ールは接着剤や有機樹脂を用いて貼り合わせる。また、
プラスチック基板と対向基板を貼り合わせる際、枠で囲
んで有機樹脂を枠と基板との間に充填して接着してもよ
い。また、透過型であるので偏光板603は、プラスチ
ック基板と対向基板の両方に貼り付ける。
【0201】また、本実施例は、実施例1乃至4と自由
に組みあわせることが可能である。
【0202】[実施例6]本実施例では、プラスチック
基板上に形成されたEL(Electro Luminescence)素子
を備えた発光表示装置を作製する例を図13に示す。
【0203】図13(A)において、700は基板、7
01は第1の材料層、702は第2の材料層、703は
下地絶縁層、704aは駆動回路711の素子、704
b、704cは画素部712の素子、705は有機発光
素子(Organic Light Emitting Device)である。ここ
で素子とは、アクティブマトリクス型の発光装置ならば
画素のスイッチング素子として用いる半導体素子(典型
的にはTFT)もしくはMIM素子並びに有機発光素子
等を指す。そして、これらの素子を覆って、層間絶縁膜
706を形成する。層間絶縁膜706は、成膜後の表面
がより平坦であることが好ましい。なお、層間絶縁膜7
06は必ずしも設ける必要はない。
【0204】なお、基板700上に設ける701〜70
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
【0205】これらの素子(704a、704b、70
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。
【0206】有機発光素子705は、電場を加えること
で発生するルミネッセンス(Electroluminescence)が
得られる有機化合物(有機発光材料)を含む層(以下、
有機発光層と記す)と、陽極層と、陰極層とを有してい
る。有機化合物におけるルミネッセンスには、一重項励
起状態から基底状態に戻る際の発光(蛍光)と三重項励
起状態から基底状態に戻る際の発光(リン光)とがある
が、本発明の発光装置は、上述した発光のうちの、いず
れか一方の発光を用いていても良いし、または両方の発
光を用いていても良い。なお、本明細書では、有機発光
素子の陽極と陰極の間に形成された全ての層を有機発光
層と定義する。有機発光層には具体的に、発光層、正孔
注入層、電子注入層、正孔輸送層、電子輸送層等が含ま
れる。基本的に有機発光素子は、陽極/発光層/陰極が
順に積層された構造を有しており、この構造に加えて、
陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層
/発光層/電子輸送層/陰極等の順に積層した構造を有
していることもある。
【0207】また、発光素子の陽極と陰極の間に複数の
機能領域からなる有機化合物膜が形成される場合、従来
の明確な界面が存在する積層構造ではなく、第一の機能
領域と第二の機能領域との間に、第一の機能領域を構成
する材料および第二の機能領域を構成する材料の両方か
らなる混合領域を有する構造を形成することができる。
また、三重項励起エネルギーを発光に変換できる材料を
ドーパントとして混合領域に添加した場合も含める。ま
た、混合領域の形成においては、混合領域に濃度勾配を
もたせてもよい。このような構造を適用することで、機
能領域間に存在するエネルギー障壁は従来の構造に比較
して低減され、キャリアの注入性が向上すると考えられ
る。すなわち機能領域間におけるエネルギー障壁は、混
合領域を形成することにより緩和される。したがって、
駆動電圧の低減、および輝度低下の防止が可能となる。
【0208】上記方法により、図13(A)の状態を得
たら、接着層707により支持体708を貼り合わせ
る。(図13(B))本実施例では支持体708として
プラスチック基板を用いる。具体的には、支持体とし
て、厚さ10μm以上の樹脂基板、例えばPES(ポリ
エチレンサルファイル)、PC(ポリカーボネート)、
PET(ポリエチレンテレフタレート)もしくはPEN
(ポリエチレンナフタレート)を用いることができる。
なお、有機発光素子から見て観測者側(発光装置の使用
者側)に位置する場合、支持体708および接着層70
7は、光を透過する材料であることが必要である。
【0209】次いで、第1の材料層701が設けられて
いる基板700を物理的手段により引き剥がす。(図1
3(C))第2の材料層702が圧縮応力を有し、第1
の材料層701が引張応力を有するため、比較的小さな
力で引き剥がすことができる。
【0210】次いで、エポキシ樹脂などの接着層709
により転写体710に貼り付ける。(図13(D))本
実施例では、転写体710をプラスチックフィルム基板
とすることで、軽量化を図る。
【0211】こうして、可撓性を有する支持体708、
可撓性を有する転写体710によって挟まれたフレキシ
ブルな発光装置を得ることができる。なお、支持体70
8と転写体710とを同一材料にすると、熱膨張係数が
等しくなるので、温度変化による応力歪みの影響を受け
にくくすることができる。
【0212】そして、必要があれば、可撓性を有する支
持体708、可撓性を有する転写体610を所望の形状
に分断する。そして、公知の技術を用いてFPC(図示
しない)を貼りつけた。
【0213】[実施例7]実施例6では、支持体を貼り
つけた後、基板を剥離して転写体としてのプラスチック
基板を貼りつけた例を示したが、本実施例では、基板を
剥離した後、第1の転写体としてのプラスチック基板
と、第2の転写体としてのプラスチック基板を貼りつけ
てEL(素子を備えた発光表示装置を作製する例であ
る。説明には図14を用いる。
【0214】図14(A)において、800は基板、8
01は第1の材料層、802は第2の材料層、803は
下地絶縁層、804aは駆動回路811の素子、804
b、804cは画素部812の素子、805は有機発光
素子(Organic Light EmittingDevice)である。ここで
素子とは、アクティブマトリクス型の発光装置ならば画
素のスイッチング素子として用いる半導体素子(典型的
にはTFT)もしくはMIM素子並びに有機発光素子等
を指す。そして、これらの素子を覆って、層間絶縁膜8
06を形成する。層間絶縁膜806は、成膜後の表面が
より平坦であることが好ましい。なお、層間絶縁膜80
6は必ずしも設ける必要はない。
【0215】なお、基板800上に設ける801〜80
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
【0216】これらの素子(804a、804b、80
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。
【0217】上記方法により、図14(A)の状態を得
たら、第1の材料層801が設けられている基板800
を物理的手段により引き剥がす。(図14(B))第2
の材料層802が圧縮応力を有し、第1の材料層801
が引張応力を有するため、比較的小さな力で引き剥がす
ことができる。
【0218】次いで、エポキシ樹脂などの接着層809
により転写体(第1の転写体)810に貼り付ける。本
実施例では、転写体810をプラスチックフィルム基板
とすることで、軽量化を図る。
【0219】次いで、接着層807により基材(第2の
転写体)808を貼り合わせる。(図14(C))本実
施例では基材808としてプラスチック基板を用いる。
具体的には、転写体810及び基材808として、厚さ
10μm以上の樹脂基板、例えばPES(ポリエチレン
サルファイル)、PC(ポリカーボネート)、PET
(ポリエチレンテレフタレート)もしくはPEN(ポリ
エチレンナフタレート)を用いることができる。なお、
有機発光素子から見て観測者側(発光装置の使用者側)
に位置する場合、基材808および接着層807は、光
を透過する材料であることが必要である。
【0220】こうして、可撓性を有する基材808、可
撓性を有する転写体810によって挟まれたフレキシブ
ルな発光装置を得ることができる。なお、基材808と
転写体810とを同一材料にすると、熱膨張係数が等し
くなるので、温度変化による応力歪みの影響を受けにく
くすることができる。
【0221】そして、必要があれば、可撓性を有する基
材808、可撓性を有する転写体810を所望の形状に
分断する。そして、公知の技術を用いてFPC(図示し
ない)を貼りつけた。
【0222】[実施例8]実施例6または実施例7によ
り得られたELモジュールの構成を図15の上面図及び
断面図を用いて説明する。実施例7における転写体81
0がフィルム基板900に対応する。
【0223】図15(A)は、ELモジュールを示す上
面図、図15(B)は図15(A)をA−A’で切断し
た断面図である。図15(A)において、可撓性を有す
るフィルム基板900(例えば、プラスチック基板等)
に、圧縮応力を有する膜901(例えば、酸化シリコン
膜)が設けられ、その上に画素部902、ソース側駆動
回路904、及びゲート側駆動回路903を形成されて
いる。これらの画素部や駆動回路は、上記実施例1や実
施例2に従えば得ることができる。
【0224】また、918は有機樹脂、919は保護膜
であり、画素部および駆動回路部は有機樹脂918で覆
われ、その有機樹脂は保護膜919で覆われている。さ
らに、接着剤を用いてカバー材920で封止されてい
る。カバー材920は、支持体として剥離前に接着され
る。熱や外力などによる変形に耐えるためカバー材92
0はフィルム基板900と同じ材質のもの、例えばプラ
スチック基板を用いることが望ましく、図15(B)に
示す凹部形状(深さ3〜10μm)に加工されたものを
用いる。さらに加工して乾燥剤921が設置できる凹部
(深さ50〜200μm)を形成することが望ましい。
また、多面取りでELモジュールを製造する場合、基板
とカバー材とを貼り合わせた後、CO2レーザー等を用
いて端面が一致するように分断してもよい。
【0225】なお、908はソース側駆動回路904及
びゲート側駆動回路903に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)909からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにFPC
もしくはPWBが取り付けられた状態をも含むものとす
る。
【0226】次に、断面構造について図15(B)を用
いて説明する。フィルム基板900上に熱伝導性を有す
る膜901が設けられ、その上に絶縁膜910が設けら
れ、絶縁膜910の上方には画素部902、ゲート側駆
動回路903が形成されており、画素部902は電流制
御用TFT911とそのドレインに電気的に接続された
画素電極912を含む複数の画素により形成される。ま
た、ゲート側駆動回路903はnチャネル型TFT91
3とpチャネル型TFT914とを組み合わせたCMO
S回路を用いて形成される。
【0227】これらのTFT(911、913、914
を含む)は、上記実施例1のnチャネル型TFT、上記
実施例1のpチャネル型TFTに従って作製すればよ
い。
【0228】なお、実施例1、実施例2に従って同一基
板上に画素部902、ソース側駆動回路904、及びゲ
ート側駆動回路903形成した後は、実施の形態に従っ
て、支持体(ここではカバー材)を接着した後、基板
(図示しない)を剥離した後、フィルム基板900を貼
りつけている。
【0229】また、カバー材920を図15(B)に示
す凹部形状とした場合、支持体となるカバー材920を
接着した後、剥離する際には配線引き出し端子の部分
(接続部分)が絶縁膜910のみとなり機械強度が弱く
なるため、剥離前にFPC909を貼りつけ、さらに有
機樹脂922で固定することが望ましい。
【0230】なお、TFTと有機発光素子の間に設ける
絶縁膜としては、アルカリ金属イオンやアルカリ土金属
イオン等の不純物イオンの拡散をブロックするだけでな
く、積極的にアルカリ金属イオンやアルカリ土金属イオ
ン等の不純物イオンを吸着する材料が好ましく、更には
後のプロセス温度に耐えうる材料が適している。これら
の条件に合う材料は、一例としてフッ素を多く含んだ窒
化シリコン膜が挙げられる。窒化シリコン膜の膜中に含
まれるフッ素濃度は、1×1019/cm3以上、好まし
くは窒化シリコン膜中でのフッ素の組成比を1〜5%と
すればよい。窒化シリコン膜中のフッ素がアルカリ金属
イオンやアルカリ土金属イオン等と結合し、膜中に吸着
される。また、他の例としてアルカリ金属イオンやアル
カリ土金属イオン等を吸着するアンチモン(Sb)化合
物、スズ(Sn)化合物、またはインジウム(In)化
合物からなる微粒子を含む有機樹脂膜、例えば、五酸化
アンチモン微粒子(Sb25・nH2O)を含む有機樹
脂膜も挙げられる。なお、この有機樹脂膜は、平均粒径
10〜20nmの微粒子が含まれており、光透過性も非
常に高い。この五酸化アンチモン微粒子で代表されるア
ンチモン化合物は、アルカリ金属イオン等の不純物イオ
ンやアルカリ土金属イオンを吸着しやすい。
【0231】画素電極912は発光素子(有機発光素
子)の陰極として機能する。また、画素電極912の両
端にはバンク915が形成され、画素電極912上には
有機化合物層916および発光素子の陽極917が形成
される。
【0232】有機化合物層916としては、発光層、電
荷輸送層または電荷注入層を自由に組み合わせて有機化
合物層(発光及びそのためのキャリアの移動を行わせる
ための層)を形成すれば良い。例えば、低分子系有機化
合物材料や高分子系有機化合物材料を用いればよい。ま
た、有機化合物層916として一重項励起により発光
(蛍光)する発光材料(シングレット化合物)からなる
薄膜、または三重項励起により発光(リン光)する発光
材料(トリプレット化合物)からなる薄膜を用いること
ができる。また、電荷輸送層や電荷注入層として炭化珪
素等の無機材料を用いることも可能である。これらの有
機材料や無機材料は公知の材料を用いることができる。
【0233】陽極917は全画素に共通の配線としても
機能し、接続配線908を経由してFPC909に電気
的に接続されている。さらに、画素部902及びゲート
側駆動回路903に含まれる素子は全て陽極917、有
機樹脂918、及び保護膜919で覆われている。
【0234】なお、有機樹脂918としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、有機樹脂918はできるだけ水分や
酸素を透過しない材料であることが望ましい。
【0235】また、有機樹脂918を用いて発光素子を
完全に覆った後、すくなくとも図15に示すように保護
膜919を有機樹脂918の表面(露呈面)に設けるこ
とが好ましい。また、基板の裏面を含む全面に保護膜を
設けてもよい。ここで、外部入力端子(FPC)が設け
られる部分に保護膜が成膜されないように注意すること
が必要である。マスクを用いて保護膜が成膜されないよ
うにしてもよいし、CVD装置でマスキングテープとし
て用いるテフロン(登録商標)等のテープで外部入力端
子部分を覆うことで保護膜が成膜されないようにしても
よい。
【0236】以上のような構造で発光素子を保護膜91
9で封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の有機化合物
層の酸化による劣化を促す物質が侵入することを防ぐこ
とができる。加えて、熱伝導性を有する膜により発熱を
発散することができる。従って、信頼性の高い発光装置
を得ることができる。
【0237】また、画素電極を陽極(仕事関数の大きい
金属材料、例えばW、Ni、Cr、Ptなど)とし、画
素電極と接続するTFTをpチャネル型TFTとし、陰
極として透光性を有する金属薄膜(仕事関数の小さい金
属材料、例えばAl、Agなど)、或いは該金属薄膜と
透明導電膜との積層として図15と同じ方向に発光する
構成とすることもできる。
【0238】また、画素電極を陽極とし、有機化合物層
と陰極を積層して図15とは逆方向に発光する構成とし
てもよい。図16にその一例を示す。なお、上面図は同
一であるので省略する。
【0239】図16に示した断面構造について以下に説
明する。フィルム基板1000上に絶縁膜1010が設
けられ、絶縁膜1010の上方には画素部1002、ゲ
ート側駆動回路1003が形成されており、画素部10
02は電流制御用TFT1011とそのドレインに電気
的に接続された画素電極1012を含む複数の画素によ
り形成される。なお、実施の形態に従って、基板上に形
成した被剥離層を剥離した後、フィルム基板1000が
貼りつけられる。また、ゲート側駆動回路1003はn
チャネル型TFT1013とpチャネル型TFT101
4とを組み合わせたCMOS回路を用いて形成される。
【0240】これらのTFT(1011、1013、1
014を含む)は、上記実施例1のnチャネル型TFT
201、上記実施例1のpチャネル型TFT202に従
って作製すればよい。
【0241】画素電極1012は発光素子(有機発光素
子)の陽極として機能する。また、画素電極1012の
両端にはバンク1015が形成され、画素電極1012
上には有機化合物層1016および発光素子の陰極10
17が形成される。
【0242】陰極1017は全画素に共通の配線として
も機能し、接続配線1008を経由してFPC1009
に電気的に接続されている。さらに、画素部1002及
びゲート側駆動回路1003に含まれる素子は全て陰極
1017、有機樹脂1018、及び保護膜1019で覆
われている。また、カバー材1020と接着剤で貼り合
わせている。また、カバー材には凹部を設け、乾燥剤1
021を設置する。
【0243】また、カバー材1020を図16に示す凹
部形状とした場合、支持体となるカバー材1020を接
着した後、剥離する際には配線引き出し端子の部分が絶
縁膜1010のみとなり機械強度が弱くなるため、剥離
前にFPC1009を貼りつけ、さらに有機樹脂102
2で固定することが望ましい。
【0244】また、図16では、画素電極を陽極とし、
有機化合物層と陰極を積層したため、発光方向は図16
に示す矢印の方向となっている。
【0245】また、ここではトップゲート型TFTを例
として説明したが、TFT構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型(逆スタ
ガ型)TFTや順スタガ型TFTに適用することが可能
である。
【0246】[実施例9]また、実施例8ではトップゲ
ート型TFTを用いた例を示したが、ボトムゲート型T
FTを用いることも可能である。ここではボトムゲート
型TFTを用いた例を図17に示す。
【0247】図17中に示したようにnチャネル型TF
T1113、pチャネル型TFT1114、nチャネル
型TFT1111を全てボトムゲート構造とする。これ
らのボトムゲート構造は、公知の技術を用いて作製すれ
ばよい。なお、これらのTFTの活性層は、結晶構造を
有する半導体膜(ポリシリコン等)である。
【0248】また、図17中、1100は、可撓性を有
するフィルム基板(例えば、プラスチック基板等)、1
101は、圧縮応力を有する膜(例えば、酸化シリコン
膜)、1102は画素部、1103はゲート側駆動回
路、1110は絶縁膜、1112は画素電極(陰極)、
1115はバンク、1116は有機化合物層、1117
は陽極、1118は有機樹脂、1119は保護膜、11
20はカバー材、1121は乾燥剤、1122は有機樹
脂である。
【0249】また、nチャネル型TFT1113、pチ
ャネル型TFT1114、nチャネル型TFT1111
以外の構成は、実施例8と同一であるのでここでは説明
を省略する。
【0250】[実施例10]本発明を実施して形成され
た駆動回路や画素部は様々なモジュール(アクティブマ
トリクス型液晶モジュール、アクティブマトリクス型E
Lモジュール、アクティブマトリクス型ECモジュー
ル)に用いることができる。即ち、それらを表示部に組
み込んだ電子機器全てに本発明を実施できる。
【0251】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末(モバイルコンピュータ、携帯電話または電子
書籍等)などが挙げられる。それらの一例を図18、図
19に示す。
【0252】図18(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を表示部2
003に適用することができる。
【0253】図18(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102に適用することが
できる。
【0254】図18(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205に適用
できる。
【0255】図18(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。本発明は表示部2302に適用することが
できる。
【0256】図18(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402に適用
することができる。
【0257】図18(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本発
明を表示部2502に適用することができる。
【0258】図19(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ290
6、画像入力部(CCD、イメージセンサ等)2907
等を含む。本発明を表示部2904に適用することがで
きる。
【0259】図19(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003に適用す
ることができる。
【0260】図19(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。
【0261】ちなみに図19(C)に示すディスプレイ
は中小型または大型のもの、例えば5〜20インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が1mのものを用
い、多面取りを行って量産することが好ましい。
【0262】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例1〜
9のどのような組み合わせからなる構成を用いても実現
することができる。
【0263】[実施例11]本実施例では、実施例10
に記載の表示部として電気泳動表示装置を用いる例を示
す。代表的には図19(B)に示す携帯書籍(電子書
籍)の表示部3002、3003に適用する。
【0264】電気泳動表示装置(電気泳動ディスプレ
イ)は、電子ペーパーとも呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形
状とすることが可能という利点を有している。
【0265】電気泳動ディスプレイは、様々な形態が考
えられ得るが、プラスの電荷を有する第1の粒子と、マ
イナスの電荷を有する第2の粒子とを含むマイクロカプ
セルが溶媒または溶質に複数分散されたものであり、マ
イクロカプセルに電界を印加することによって、マイク
ロカプセル中の粒子を互いに反対方向に移動させて一方
側に集合した粒子の色のみを表示するものである。な
お、第1の粒子または第2の粒子は染料を含み、電界が
ない場合において移動しないものである。また、第1の
粒子の色と第2の粒子の色は異なるもの(無色を含む)
とする。
【0266】このように、電気泳動ディスプレイは、誘
電定数の高い物質が高い電界領域に移動する、いわゆる
誘電泳動的効果を利用したディスプレイである。電気泳
動ディスプレイは、液晶表示装置には必要な偏光板、対
向基板も電気泳動表示装置には必要なく、厚さや重さが
半減する。
【0267】上記マイクロカプセルを溶媒中に分散させ
たものが電子インクと呼ばれるものであり、この電子イ
ンクはガラス、プラスチック、布、紙などの表面に印刷
することができる。
【0268】また、アクティブマトリクス基板上に適
宜、二つの電極の間に挟まれるように上記マイクロカプ
セルを複数配置すればアクティブマトリクス型の表示装
置が完成し、マイクロカプセルに電界を印加すれば表示
を行うことができる。
【0269】なお、マイクロカプセル中の第1の粒子お
よび第2の粒子は、導電体材料、絶縁体材料、半導体材
料、磁性材料、液晶材料、強誘電性材料、エレクトロル
ミネセント材料、エレクトロクロミック材料、磁気泳動
材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
【0270】
【発明の効果】本発明は、物理的手段によって基板から
剥離するため、半導体層への損傷なく、素子の信頼性を
向上できる。
【0271】また、本発明は、小さな面積を有する被剥
離層の剥離だけでなく、大きな面積を有する被剥離層を
全面に渡って歩留まりよく剥離することが可能である。
【0272】加えて、本発明は、物理的手段で容易に剥
離、例えば人間の手で引き剥がすことが可能であるた
め、量産に適したプロセスと言える。また、量産する際
に被剥離層を引き剥がすための製造装置を作製した場
合、大型の製造装置も安価に作製することができる。
【図面の簡単な説明】
【図1】 実施の形態1を説明する図である。
【図2】 実施の形態2を説明する図である。
【図3】 実験を説明する図である。
【図4】 実施の形態3を説明する図である。
【図5】 実施の形態4を説明する図である。
【図6】 アクティブマトリクス基板の作製工程を示
す図。
【図7】 アクティブマトリクス基板の作製工程を示
す図。
【図8】 アクティブマトリクス基板を示す図。
【図9】 実施例2を説明する図である。
【図10】 実施例3を説明する図である。
【図11】 実施例4を説明する図である。
【図12】 実施例5を説明する図である。
【図13】 実施例6を説明する図である。
【図14】 実施例7を説明する図である。
【図15】 実施例8を説明する図である。
【図16】 実施例8を説明する図である。
【図17】 実施例9を説明する図である。
【図18】 電子機器の一例を示す図。
【図19】 電子機器の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 360 G09F 9/30 360 9/35 9/35 H01L 21/20 H01L 21/20 21/268 21/268 E 21/336 H05B 33/10 29/786 33/14 A H05B 33/10 H01L 29/78 627D 33/14 626C

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に引張応力を有する第1の材料層が設
    けられており、前記第1の材料層が設けられた基板上に
    少なくとも前記第1の材料層と接し、且つ圧縮応力を有
    する第2の材料層を含む積層からなる被剥離層を形成し
    た後、該被剥離層を前記第1の材料層が設けられた基板
    から物理的手段により前記第2の材料層の層内または界
    面において剥離することを特徴とする剥離方法。
  2. 【請求項2】請求項1において、前記第1の材料層は、
    1〜1×1010(Dyne/cm2)の範囲で引張応力を有する
    ことを特徴とする剥離方法。
  3. 【請求項3】請求項1または請求項2において、前記第
    2の材料層は、−1〜−1×1010(Dyne/cm2)の範囲
    で圧縮応力を有することを特徴とする剥離方法。
  4. 【請求項4】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に第1の材料層が設けられており、前
    記第1の材料層が設けられた基板上に少なくとも前記第
    1の材料層と接し、且つ圧縮応力を有する第2の材料層
    を含む積層からなる被剥離層を形成した後、該被剥離層
    を前記第1の材料層が設けられた基板から物理的手段に
    より前記第2の材料層の層内または界面において剥離す
    ることを特徴とする剥離方法。
  5. 【請求項5】請求項4において、前記第1の材料層は、
    剥離する直前において、1〜1×10 10(Dyne/cm2)の
    範囲で引張応力を有することを特徴とする剥離方法。
  6. 【請求項6】請求項4または請求項5において、剥離す
    る前に加熱処理またはレーザー光の照射を行う処理を施
    すことを特徴とする剥離方法。
  7. 【請求項7】請求項4乃至6のいずれか一において、前
    記第1の材料層は、形成直後において圧縮応力を有し、
    且つ、剥離する直前において引張応力を有することを特
    徴とする剥離方法。
  8. 【請求項8】請求項4乃至7のいずれか一において、前
    記第2の材料層は、剥離する直前において、−1〜−1
    ×1010(Dyne/cm2)の範囲で圧縮応力を有することを
    特徴とする剥離方法。
  9. 【請求項9】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に引張応力を有する第1の材料層が設
    けられており、前記第1の材料層が設けられた基板上に
    少なくとも前記第1の材料層と接し、且つ圧縮応力を有
    する第2の材料層を含む積層からなる被剥離層を形成
    し、該被剥離層に支持体を接着した後、前記支持体に接
    着された被剥離層を前記第1の材料層が設けられた基板
    から物理的手段により前記第2の材料層の層内または界
    面において剥離することを特徴とする剥離方法。
  10. 【請求項10】被剥離層を基板から剥離する剥離方法で
    あって、前記基板上に第1の材料層が設けられており、
    前記第1の材料層が設けられた基板上に少なくとも前記
    第1の材料層と接し、且つ圧縮応力を有する第2の材料
    層を含む積層からなる被剥離層を形成し、該被剥離層に
    支持体を接着した後、前記支持体に接着された被剥離層
    を前記第1の材料層が設けられた基板から物理的手段に
    より前記第2の材料層の層内または界面において剥離す
    ることを特徴とする剥離方法。
  11. 【請求項11】請求項10において、前記第1の材料層
    は、形成直後において圧縮応力を有し、且つ、剥離する
    直前において引張応力を有することを特徴とする剥離方
    法。
  12. 【請求項12】請求項9乃至11のいずれか一におい
    て、前記支持体を接着する前に、加熱処理またはレーザ
    ー光の照射を行う処理を施すことを特徴とする剥離方
    法。
  13. 【請求項13】基板上に引張応力を有する第1の材料層
    を形成する工程と、前記第1の材料層上に圧縮応力を有
    する第2の材料層を形成する工程と、前記第2の材料層
    上に絶縁層を形成する工程と、前記絶縁層上に素子を形
    成する工程と、前記素子に支持体を接着した後、該支持
    体を基板から物理的手段により前記第2の材料層の層内
    または界面において剥離する工程と、前記絶縁層または
    前記第2の材料層に転写体を接着し、前記支持体と前記
    転写体との間に前記素子を挟む工程とを有することを特
    徴とする半導体装置の作製方法。
  14. 【請求項14】基板上に第1の材料層を形成する工程
    と、前記第1の材料層上に圧縮応力を有する第2の材料
    層を形成する工程と、前記第2の材料層上に絶縁層を形
    成する工程と、前記絶縁層上に素子を形成する工程と、
    前記素子に支持体を接着した後、該支持体を基板から物
    理的手段により前記第2の材料層の層内または界面にお
    いて剥離する工程と、前記絶縁層または前記第2の材料
    層に転写体を接着し、前記支持体と前記転写体との間に
    前記素子を挟む工程とを有することを特徴とする半導体
    装置の作製方法。
  15. 【請求項15】請求項14において、前記第1の材料層
    は、形成直後において圧縮応力を有し、且つ、剥離する
    直前において引張応力を有することを特徴とする剥離方
    法。
  16. 【請求項16】請求項13乃至15のいずれか一におい
    て、前記支持体は、フィルム基板または基材であること
    を特徴とする半導体装置の作製方法。
  17. 【請求項17】請求項13乃至16のいずれか一におい
    て、前記転写体は、フィルム基板または基材であること
    を特徴とする半導体装置の作製方法。
  18. 【請求項18】請求項13乃至17のいずれか一におい
    て、前記支持体を接着する前に、加熱処理またはレーザ
    ー光の照射を行う処理を施すことを特徴とする半導体装
    置の作製方法。
  19. 【請求項19】請求項13乃至18のいずれか一におい
    て、前記物理的手段により剥離する前に、加熱処理また
    はレーザー光の照射を行う処理を施すことを特徴とする
    半導体装置の作製方法。
  20. 【請求項20】請求項13乃至19のいずれか一におい
    て、前記素子は、半導体層を活性層とする薄膜トランジ
    スタであり、前記半導体層を形成する工程は、非晶質構
    造を有する半導体層を加熱処理またはレーザー光の照射
    を行う処理によって結晶化させ、結晶構造を有する半導
    体層とすることを特徴とする半導体装置の作製方法。
  21. 【請求項21】請求項13乃至20のいずれか一におい
    て、前記支持体は対向基板であって、前記素子は画素電
    極を有しており、該画素電極と、前記対向基板との間に
    は液晶材料が充填されていることを特徴とする半導体装
    置の作製方法。
  22. 【請求項22】請求項13乃至20のいずれか一におい
    て、前記支持体は封止材であって、前記素子は発光素子
    であることを特徴とする半導体装置の作製方法。
JP2002233745A 2001-08-10 2002-08-09 剥離方法および半導体装置の作製方法 Expired - Fee Related JP4472238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002233745A JP4472238B2 (ja) 2001-08-10 2002-08-09 剥離方法および半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-244885 2001-08-10
JP2001244885 2001-08-10
JP2002233745A JP4472238B2 (ja) 2001-08-10 2002-08-09 剥離方法および半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006036668A Division JP4602261B2 (ja) 2001-08-10 2006-02-14 剥離方法および半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003163337A true JP2003163337A (ja) 2003-06-06
JP2003163337A5 JP2003163337A5 (ja) 2005-10-20
JP4472238B2 JP4472238B2 (ja) 2010-06-02

Family

ID=26620439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233745A Expired - Fee Related JP4472238B2 (ja) 2001-08-10 2002-08-09 剥離方法および半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4472238B2 (ja)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040660A (ja) * 2004-07-26 2006-02-09 Nippon Seiki Co Ltd 有機elパネル
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2006352079A (ja) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd 自立基板、その製造方法及び半導体発光素子
WO2007037504A1 (ja) * 2005-09-29 2007-04-05 Sumitomo Chemical Company, Limited 3−5族窒化物半導体の製造方法及び発光素子の製造方法
JP2007512568A (ja) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プラスチック基板を有するアクティブマトリクスディスプレイ及び他の電子装置
JP2007123858A (ja) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd 3−5族窒化物半導体の製造方法
JP2007149988A (ja) * 2005-11-28 2007-06-14 Tokyo Institute Of Technology レーザーリフトオフ法およびレーザーリフトオフ装置
CN100375236C (zh) * 2005-11-30 2008-03-12 董玟昌 形成可分离界面的方法及使用此方法制作微机电薄膜
JP2008159934A (ja) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
KR100947435B1 (ko) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
KR101010023B1 (ko) 2008-12-15 2011-01-21 포항공과대학교 산학협력단 레이저 빔을 이용한 플렉서블 소자의 제조 방법
JP2011197696A (ja) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법
US8372668B2 (en) 2009-03-26 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
KR101440227B1 (ko) * 2012-06-28 2014-09-12 다이니폰 스크린 세이조우 가부시키가이샤 열처리 방법 및 열처리 장치
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
JP2014219688A (ja) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 表示装置
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
JP2015065175A (ja) * 2004-09-17 2015-04-09 株式会社半導体エネルギー研究所 表示装置
JP2015092570A (ja) * 2001-08-10 2015-05-14 株式会社半導体エネルギー研究所 発光装置
JP2016027572A (ja) * 2005-08-31 2016-02-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2016082210A (ja) * 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド 樹脂フィルム層の剥離方法及び薄膜素子デバイスの製造方法
JP2016095504A (ja) * 2014-11-12 2016-05-26 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC ディスプレイデバイスの製造
KR101696431B1 (ko) * 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 초박형 실리콘-금속 이종 접합 기판 제조 방법
WO2017115484A1 (ja) * 2015-12-28 2017-07-06 鴻海精密工業股▲ふん▼有限公司 有機el表示装置の製造方法
JP2017198987A (ja) * 2016-04-26 2017-11-02 株式会社半導体エネルギー研究所 剥離方法及びフレキシブルデバイスの作製方法
KR101863142B1 (ko) 2011-08-31 2018-05-31 엘지디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
WO2018179332A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
JP2019135727A (ja) * 2012-05-04 2019-08-15 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2020145448A (ja) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device
CN114038781A (zh) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 柔性器件的剥离方法
JP2022033879A (ja) * 2014-05-30 2022-03-02 株式会社半導体エネルギー研究所 発光装置、電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142570A (ja) * 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
WO1998021750A1 (fr) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Procede d'aplanissement d'un substrat, et procede de fabrication de substrats recouverts d'un film et de dispositifs a semi-conducteur
JPH1187799A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142570A (ja) * 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
WO1998021750A1 (fr) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Procede d'aplanissement d'un substrat, et procede de fabrication de substrats recouverts d'un film et de dispositifs a semi-conducteur
JPH1187799A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2015092570A (ja) * 2001-08-10 2015-05-14 株式会社半導体エネルギー研究所 発光装置
JP2014219688A (ja) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 表示装置
JP2011197696A (ja) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007512568A (ja) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プラスチック基板を有するアクティブマトリクスディスプレイ及び他の電子装置
JP2006040660A (ja) * 2004-07-26 2006-02-09 Nippon Seiki Co Ltd 有機elパネル
US10096795B2 (en) 2004-09-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
JP2015065175A (ja) * 2004-09-17 2015-04-09 株式会社半導体エネルギー研究所 表示装置
US9444069B2 (en) 2004-09-17 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
JP2006352079A (ja) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd 自立基板、その製造方法及び半導体発光素子
JP2016027572A (ja) * 2005-08-31 2016-02-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US8691674B2 (en) 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
GB2444448A (en) * 2005-09-29 2008-06-04 Sumitomo Chemical Co Method for producing group 3-5 nitride semiconductor and method for manufacturing light-emitting device
JP2007123858A (ja) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd 3−5族窒化物半導体の製造方法
WO2007037504A1 (ja) * 2005-09-29 2007-04-05 Sumitomo Chemical Company, Limited 3−5族窒化物半導体の製造方法及び発光素子の製造方法
JP2007149988A (ja) * 2005-11-28 2007-06-14 Tokyo Institute Of Technology レーザーリフトオフ法およびレーザーリフトオフ装置
CN100375236C (zh) * 2005-11-30 2008-03-12 董玟昌 形成可分离界面的方法及使用此方法制作微机电薄膜
JP2008159934A (ja) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101406768B1 (ko) 2007-03-20 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR100947435B1 (ko) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
KR101010023B1 (ko) 2008-12-15 2011-01-21 포항공과대학교 산학협력단 레이저 빔을 이용한 플렉서블 소자의 제조 방법
JP2020035752A (ja) * 2009-03-26 2020-03-05 株式会社半導体エネルギー研究所 電子機器
US8372668B2 (en) 2009-03-26 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
KR101863142B1 (ko) 2011-08-31 2018-05-31 엘지디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
JP2020170719A (ja) * 2012-05-04 2020-10-15 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2019135727A (ja) * 2012-05-04 2019-08-15 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101440227B1 (ko) * 2012-06-28 2014-09-12 다이니폰 스크린 세이조우 가부시키가이샤 열처리 방법 및 열처리 장치
US9356188B2 (en) 2013-09-06 2016-05-31 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
JP2022033879A (ja) * 2014-05-30 2022-03-02 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2016082210A (ja) * 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド 樹脂フィルム層の剥離方法及び薄膜素子デバイスの製造方法
JP2016095504A (ja) * 2014-11-12 2016-05-26 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC ディスプレイデバイスの製造
KR101696431B1 (ko) * 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 초박형 실리콘-금속 이종 접합 기판 제조 방법
CN108432345A (zh) * 2015-12-28 2018-08-21 鸿海精密工业股份有限公司 有机el显示装置的制造方法
CN108432345B (zh) * 2015-12-28 2020-02-28 鸿海精密工业股份有限公司 有机el显示装置的制造方法
WO2017115484A1 (ja) * 2015-12-28 2017-07-06 鴻海精密工業股▲ふん▼有限公司 有機el表示装置の製造方法
KR20170122118A (ko) * 2016-04-26 2017-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102278361B1 (ko) 2016-04-26 2021-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP2017198987A (ja) * 2016-04-26 2017-11-02 株式会社半導体エネルギー研究所 剥離方法及びフレキシブルデバイスの作製方法
JP2020145448A (ja) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2020145449A (ja) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US11637009B2 (en) 2016-10-07 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate
JPWO2018179332A1 (ja) * 2017-03-31 2020-02-06 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US10553822B2 (en) 2017-03-31 2020-02-04 Sharp Kabushiki Kaisha Display device, display device production method, and display device production device
WO2018179332A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN114038781A (zh) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 柔性器件的剥离方法

Also Published As

Publication number Publication date
JP4472238B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
JP6827632B2 (ja) 発光表示装置の作製方法
JP6549272B2 (ja) 半導体装置の作製方法
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP4027740B2 (ja) 半導体装置の作製方法
JP4413478B2 (ja) 半導体装置の作製方法
CN100391004C (zh) 半导体装置以及半导体装置的制作方法
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees