[go: up one dir, main page]

JP2003163337A - Stripping method and method for producing semiconductor device - Google Patents

Stripping method and method for producing semiconductor device

Info

Publication number
JP2003163337A
JP2003163337A JP2002233745A JP2002233745A JP2003163337A JP 2003163337 A JP2003163337 A JP 2003163337A JP 2002233745 A JP2002233745 A JP 2002233745A JP 2002233745 A JP2002233745 A JP 2002233745A JP 2003163337 A JP2003163337 A JP 2003163337A
Authority
JP
Japan
Prior art keywords
layer
material layer
substrate
peeling
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002233745A
Other languages
Japanese (ja)
Other versions
JP4472238B2 (en
JP2003163337A5 (en
Inventor
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002233745A priority Critical patent/JP4472238B2/en
Publication of JP2003163337A publication Critical patent/JP2003163337A/en
Publication of JP2003163337A5 publication Critical patent/JP2003163337A5/ja
Application granted granted Critical
Publication of JP4472238B2 publication Critical patent/JP4472238B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for stripping a layer not only of small area but also of large area with a high yield over the entire surface of the layer being stripped without causing any damage thereon, and to provide a lightweight semiconductor device produced by pasting the layer being stripped to various base materials and its producing method, especially a lightweight semiconductor device produced by pasting various elements represented by TFT to a flexible film and its producing method. <P>SOLUTION: A first material layer 11 is provided on a substrate, and a second material layer 12 is provided in contact with the first material layer 11. Even if deposition of a film, heat treatment at 500°C or above, or irradiation with laser light is carried out, the first material layer 11 can be separated clearly and readily by a physical means in the second material layer 12 or on the interface, so long as the first material layer 11 has a tensile stress before being stripped and the second material layer 12 has a compressive stress. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、被剥離層の剥離方
法、特に様々な素子を含む被剥離層の剥離方法に関す
る。加えて、本発明は、剥離した被剥離層を基材に貼り
つけて転写させた薄膜トランジスタ(以下、TFTとい
う)で構成された回路を有する半導体装置およびその作
製方法に関する。例えば、液晶モジュールに代表される
電気光学装置やELモジュールに代表される発光装置、
およびその様な装置を部品として搭載した電子機器に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a peeling method for a peeled layer, and more particularly to a peeling method for a peeled layer including various elements. In addition, the present invention relates to a semiconductor device having a circuit including a thin film transistor (hereinafter referred to as a TFT) in which a peeled layer to be peeled is attached to a substrate and transferred, and a manufacturing method thereof. For example, an electro-optical device represented by a liquid crystal module or a light emitting device represented by an EL module,
And an electronic device in which such a device is mounted as a component.

【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、発光装置、半導体回路および電子
機器は全て半導体装置である。
[0002] In this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and electro-optical devices, light-emitting devices, semiconductor circuits, and electronic devices are all semiconductor devices.

【0003】[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of several to several hundreds nm) formed on a substrate having an insulating surface has been receiving attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and their development is urgently needed especially as a switching element for image display devices.

【0004】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。現在、ガラス基板や石
英基板が多く使用されているが、割れやすく、重いとい
う欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。その
ため、可撓性を有する基板、代表的にはフレキシブルな
プラスチックフィルムの上にTFT素子を形成すること
が試みられている。
Various applications using such an image display device are expected, but attention is particularly focused on their use in portable devices. At present, glass substrates and quartz substrates are often used, but they have the drawback of being fragile and heavy. Further, in mass production, it is difficult to increase the size of a glass substrate or a quartz substrate, which is not suitable. Therefore, it has been attempted to form a TFT element on a flexible substrate, typically a flexible plastic film.

【0005】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のTFTを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置や発光素子は実現されていない。
However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, it is not possible to form a TFT having electric characteristics as good as when formed on a glass substrate. . Therefore, high-performance liquid crystal display devices and light-emitting elements using plastic films have not been realized.

【0006】また、基板上に分離層を介して存在する被
剥離層を前記基板から剥離する剥離方法が既に提案され
ている。例えば、特開平10−125929号公報、特
開平10−125931号公報に記載された技術は、非
晶質シリコン(またはポリシリコン)からなる分離層を
設け、基板を通過させてレーザー光を照射して非晶質シ
リコンに含まれる水素を放出させることにより、空隙を
生じさせて基板を分離させるというものである。加え
て、この技術を用いて特開平10−125930号公報
には被剥離層(公報では被転写層と呼んでいる)をプラ
スチックフィルムに貼りつけて液晶表示装置を完成させ
るという記載もある。
Further, a peeling method for peeling a layer to be peeled existing on a substrate via a separation layer from the substrate has been already proposed. For example, in the techniques disclosed in Japanese Patent Laid-Open Nos. 10-125929 and 10-125931, a separation layer made of amorphous silicon (or polysilicon) is provided, and laser light is irradiated through a substrate. The hydrogen contained in the amorphous silicon is released to generate voids and separate the substrate. In addition, JP-A-10-125930 discloses that a layer to be peeled (referred to as a layer to be transferred in the gazette) is attached to a plastic film to complete a liquid crystal display device using this technique.

【0007】しかしながら、上記方法では、透光性の高
い基板を使用することが必須であり、基板を通過させ、
さらに非晶質シリコンに含まれる水素を放出させるに十
分なエネルギーを与えるため、比較的大きなレーザー光
の照射が必要とされ、被剥離層に損傷を与えてしまうと
いう問題がある。また、上記方法では、分離層上に素子
を作製した場合、素子作製プロセスで高温の熱処理等を
行えば、分離層に含まれる水素が拡散して低減してしま
い、レーザー光を分離層に照射しても剥離が十分に行わ
れない恐れがある。従って、分離層に含まれる水素量を
維持するため、分離層形成後のプロセスが制限されてし
まう問題がある。また、上記公報には、被剥離層への損
傷を防ぐため、遮光層または反射層を設ける記載もある
が、その場合、透過型液晶表示装置を作製することが困
難である。加えて、上記方法では、大きな面積を有する
被剥離層を剥離するのは困難である。
However, in the above method, it is essential to use a substrate having a high light-transmitting property.
Further, since energy sufficient to release hydrogen contained in the amorphous silicon is applied, relatively large laser light irradiation is required, which causes a problem that the layer to be peeled is damaged. Further, in the above method, when an element is manufactured on the separation layer, if high-temperature heat treatment or the like is performed in the element manufacturing process, hydrogen contained in the separation layer is diffused and reduced, and the separation layer is irradiated with laser light. However, peeling may not be performed sufficiently. Therefore, since the amount of hydrogen contained in the separation layer is maintained, there is a problem that the process after formation of the separation layer is limited. Further, the above-mentioned publication describes that a light-shielding layer or a reflective layer is provided in order to prevent damage to the layer to be peeled, but in that case, it is difficult to manufacture a transmissive liquid crystal display device. In addition, according to the above method, it is difficult to peel off the peeled layer having a large area.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記問題点
を鑑みてなされたものであり、本発明は、被剥離層に損
傷を与えない剥離方法を提供し、小さな面積を有する被
剥離層の剥離だけでなく、大きな面積を有する被剥離層
を全面に渡って剥離することを可能とすることを課題と
している。
The present invention has been made in view of the above problems, and the present invention provides a peeling method that does not damage the peeled layer, and the peeled layer having a small area. It is an object of the present invention not only to peel off, but also to peel a layer to be peeled having a large area over the entire surface.

【0009】また、本発明は、被剥離層の形成におい
て、基板の種類等の限定を受けない剥離方法を提供する
ことを課題としている。
Another object of the present invention is to provide a peeling method that does not limit the type of substrate in forming a layer to be peeled.

【0010】また、本発明は、様々な基材に被剥離層を
貼りつけ、軽量された半導体装置およびその作製方法を
提供することを課題とする。特に、フレキシブルなフィ
ルムにTFTを代表とする様々な素子(薄膜ダイオー
ド、シリコンのPIN接合からなる光電変換素子(太陽
電池、センサ等)やシリコン抵抗素子)を貼りつけ、軽
量化された半導体装置およびその作製方法を提供するこ
とを課題とする。
It is another object of the present invention to provide a light-weight semiconductor device in which a layer to be peeled is attached to various base materials and a manufacturing method thereof. In particular, various devices typified by TFTs (a thin film diode, a photoelectric conversion element (solar cell, sensor, etc.) made of a PIN junction of silicon, and a silicon resistance element) are attached to a flexible film to reduce the weight of a semiconductor device and It is an object to provide a manufacturing method thereof.

【0011】[0011]

【課題を解決するための手段】本発明者らは、数多くの
実験、検討を重ねているうちに、基板上に設けた第1の
材料層を設け、さらに前記第1の材料層に接して第2の
材料層を設け、さらに第2の材料層上に成膜または50
0℃以上の熱処理を行い、各膜の内部応力を測定したと
ころ、前記第1の材料層は引張応力を有し、前記第2の
材料層は圧縮応力を有していた。この第1の材料層と第
2の材料層との積層は、膜剥がれ(ピーリング)などの
プロセス上の異常は生じない一方、物理的手段、代表的
には機械的な力を加えること、例えば人間の手で引き剥
がすことで容易に第2の材料層の層内または界面におい
て、きれいに分離できる。
Means for Solving the Problems The present inventors have made a number of experiments and studies, and provided a first material layer provided on a substrate, and further contacted with the first material layer. A second material layer is provided, and a film is formed or 50 on the second material layer.
When heat treatment was performed at 0 ° C. or higher and the internal stress of each film was measured, the first material layer had a tensile stress and the second material layer had a compressive stress. The lamination of the first material layer and the second material layer does not cause abnormalities in the process such as film peeling (peeling), while applying physical means, typically mechanical force, for example, It can be easily separated by peeling it with a human hand in the layer of the second material layer or at the interface.

【0012】即ち、第1の材料層と第2の材料層との結
合力は、熱エネルギーには耐え得る強さを有している一
方、剥離する直前において、引張応力を有する第1の材
料層と圧縮応力を有する第2の材料層との間には応力歪
みを有しているため、力学的エネルギーに弱く、剥離す
る。本発明者らは、剥離現象は膜の内部応力と深い関連
があることを見出し、このように膜の内部応力を利用し
て剥離を行う剥離工程をストレスピールオフプロセスと
呼ぶ。
That is, the bonding force between the first material layer and the second material layer has a strength capable of withstanding thermal energy, while the first material having a tensile stress immediately before peeling. Since there is stress strain between the layer and the second material layer having compressive stress, it is weak in mechanical energy and peels off. The present inventors have found that the peeling phenomenon is deeply related to the internal stress of the film, and thus the peeling step of peeling by utilizing the internal stress of the film is called a stress peel-off process.

【0013】本明細書で開示する剥離方法に関する発明
の構成1は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成し
た後、該被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法である。
Structure 1 of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer having a tensile stress is provided on the substrate. After forming a layer to be peeled, which is in contact with at least the first material layer and includes a second material layer having a compressive stress, on the substrate provided with the first material layer, and then peeling the layer. In the peeling method, the layer is peeled from the substrate provided with the first material layer by a physical means in the layer of the second material layer or at the interface.

【0014】また、上記構成1において、前記第1の材
料層は、1〜1×1010(Dyne/cm2)の範囲で引張応力
を有することを特徴としている。前記第1の材料層とし
ては、上記範囲の引張応力を有する材料であれば、特に
限定されず、金属材料(Ti、Al、Ta、W、Mo、
Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
u、Rh、Pd、Os、Ir、Ptなど)、半導体材料
(例えばSi、Geなど)、絶縁体材料、有機材料のい
ずれか一層、またはこれらの積層を用いることができ
る。なお、1〜1×1010(Dyne/cm2)よりも大きな引
張応力を有する膜は、熱処理を加えた場合、ピーリング
を起しやすい。
Further, in the above-mentioned structure 1, the first material layer is characterized by having a tensile stress in the range of 1 to 1 × 10 10 (Dyne / cm 2 ). The first material layer is not particularly limited as long as it is a material having a tensile stress in the above range, and metal materials (Ti, Al, Ta, W, Mo,
Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
Any one layer of u, Rh, Pd, Os, Ir, Pt, etc., a semiconductor material (eg, Si, Ge, etc.), an insulator material, an organic material, or a stacked layer thereof can be used. A film having a tensile stress larger than 1 to 1 × 10 10 (Dyne / cm 2 ) is likely to cause peeling when heat treatment is applied.

【0015】また、上記構成1において、前記第2の材
料層は、−1〜−1×1010(Dyne/cm2)の範囲で圧縮
応力を有することを特徴としている。前記第2の材料層
としては、上記範囲の圧縮応力を有する材料であれば、
特に限定されず、金属材料(Ti、Al、Ta、W、M
o、Cu、Cr、Nd、Fe、Ni、Co、Zr、Z
n、Ru、Rh、Pd、Os、Ir、Ptなど)、半導
体材料(例えばSi、Geなど)、絶縁体材料、有機材
料のいずれか一層、またはこれらの積層を用いることが
できる。なお、−1×1010(Dyne/cm2)よりも大きな
圧縮応力を有する膜は、熱処理を加えた場合、ピーリン
グを起しやすい。
Further, in the above-mentioned structure 1, the second material layer has a compressive stress in the range of -1 to -1 x 10 10 (Dyne / cm 2 ). If the second material layer is a material having a compressive stress in the above range,
There is no particular limitation, and metallic materials (Ti, Al, Ta, W, M
o, Cu, Cr, Nd, Fe, Ni, Co, Zr, Z
Any one layer of n, Ru, Rh, Pd, Os, Ir, Pt, etc., a semiconductor material (eg, Si, Ge, etc.), an insulator material, an organic material, or a stacked layer thereof can be used. Note that a film having a compressive stress larger than -1 × 10 10 (Dyne / cm 2 ) easily causes peeling when heat treatment is applied.

【0016】また、第1の材料層は、形成直後で圧縮応
力を示しても、剥離する直前において引張応力を有する
材料を使用することもでき、本明細書で開示する剥離方
法に関する発明の構成2は、被剥離層を基板から剥離す
る剥離方法であって、前記基板上に第1の材料層が設け
られており、前記第1の材料層が設けられた基板上に少
なくとも前記第1の材料層と接し、且つ圧縮応力を有す
る第2の材料層を含む積層からなる被剥離層を形成した
後、該被剥離層を前記第1の材料層が設けられた基板か
ら物理的手段により前記第2の材料層の層内または界面
において剥離することを特徴とする剥離方法である。
For the first material layer, a material having a compressive stress immediately after formation or a tensile stress immediately before peeling can be used. The constitution of the invention relating to the peeling method disclosed in this specification can be used. 2 is a peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer is provided on the substrate, and at least the first material layer is provided on the substrate provided with the first material layer. After forming a layer to be peeled which is in contact with the material layer and includes a second material layer having a compressive stress, the layer to be peeled is formed from the substrate provided with the first material layer by a physical means. The peeling method is characterized in that the second material layer is peeled in the layer or at the interface.

【0017】また、上記構成2において、前記第1の材
料層は、剥離する直前において、1〜1×1010(Dyne
/cm2)の範囲で引張応力を有することを特徴としてい
る。
Further, in the above-mentioned structure 2, the first material layer is 1 to 1 × 10 10 (Dyne
It is characterized by having a tensile stress in the range of / cm 2 ).

【0018】また、上記構成2において、剥離する前に
加熱処理またはレーザー光の照射を行う処理を施すこと
を特徴としている。
Further, the above-mentioned structure 2 is characterized in that a heat treatment or a laser light irradiation treatment is performed before the peeling.

【0019】また、上記構成2においても、前記第2の
材料層は、−1〜−1×1010(Dyne/cm2)の範囲で圧
縮応力を有することを特徴としている。
Also, in the above-mentioned structure 2, the second material layer is characterized by having a compressive stress in the range of -1 to -1 x 10 10 (Dyne / cm 2 ).

【0020】また、支持体を接着剤で接着した後に剥離
してもよく、本明細書で開示する剥離方法に関する発明
の構成3は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成
し、該被剥離層に支持体を接着した後、前記支持体に接
着された被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法である。
Further, the support may be peeled after being adhered with an adhesive, and the third constitution of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling the layer to be peeled from the substrate, A first material layer having a tensile stress is provided on a substrate, and a second material which is in contact with at least the first material layer and has a compressive stress is provided on the substrate provided with the first material layer. After forming a layer to be peeled composed of a laminate including layers and adhering a support to the layer to be peeled, the layer to be peeled adhered to the support is physically formed from a substrate provided with the first material layer. The peeling method comprises peeling the second material layer in the layer or at the interface by means.

【0021】また、第1の材料層として、形成直後で圧
縮応力を示しても、剥離する直前において引張応力を有
する材料を用いる場合、本明細書で開示する剥離方法に
関する発明の構成4は、被剥離層を基板から剥離する剥
離方法であって、前記基板上に第1の材料層が設けられ
ており、前記第1の材料層が設けられた基板上に少なく
とも前記第1の材料層と接し、且つ圧縮応力を有する第
2の材料層を含む積層からなる被剥離層を形成し、該被
剥離層に支持体を接着した後、前記支持体に接着された
被剥離層を前記第1の材料層が設けられた基板から物理
的手段により前記第2の材料層の層内または界面におい
て剥離することを特徴とする剥離方法である。
When a material having a compressive stress immediately after formation but a tensile stress immediately before peeling is used as the first material layer, the constitution 4 of the invention relating to the peeling method disclosed in the present specification is A peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer is provided on the substrate, and at least the first material layer is provided on the substrate provided with the first material layer. After forming a layer to be peeled, which is in contact with and has a second material layer having a compressive stress, and a support is bonded to the layer to be peeled, the layer to be peeled bonded to the support is the first layer. The peeling method is characterized in that the second material layer is peeled from the substrate provided with the material layer by physical means in the layer or at the interface.

【0022】また、上記構成3または上記構成4におい
て、さらに剥離を助長させるため、前記支持体を接着す
る前に、加熱処理またはレーザー光を照射してもよい。
この場合、第1の材料層にはレーザー光を吸収する材料
を選択し、第1の材料層を加熱させることによって、膜
の内部応力を変化させて剥がれやすくしてもよい。ただ
し、レーザー光を用いる場合は、基板として透光性のも
のを用いる。
In Structure 3 or Structure 4, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded.
In this case, a material that absorbs laser light may be selected for the first material layer, and the first material layer may be heated to change the internal stress of the film and facilitate peeling. However, when using laser light, a light-transmitting substrate is used.

【0023】また、上記各構成において、基板と第1の
材料層の間に他の層、例えば絶縁層や金属層等を設けて
密着性を向上させてもよいが、プロセスを簡略化するた
めには、基板上に接して第1の材料層を形成することが
好ましい。
Further, in each of the above structures, another layer such as an insulating layer or a metal layer may be provided between the substrate and the first material layer to improve the adhesiveness, but in order to simplify the process. In particular, it is preferable that the first material layer be formed in contact with the substrate.

【0024】なお、本明細書中、物理的手段とは、化学
ではなく、物理学により認識される手段であり、具体的
には、力学の法則に還元できる過程を有する力学的手段
または機械的手段を指し、何らかの力学的エネルギー
(機械的エネルギー)を変化させる手段を指している。
In the present specification, the physical means is a means recognized by physics rather than chemistry, and specifically, mechanical means or mechanical means having a process that can be reduced to the law of mechanics. It means a means and means to change some mechanical energy (mechanical energy).

【0025】ただし、上記構成3または上記構成4にお
いても、物理的手段により剥離する際、支持体との結合
力より、第1の材料層と第2の材料層との結合力が小さ
くなるようにすることが必要である。
However, also in the above constitution 3 or constitution 4, upon peeling by physical means, the bonding force between the first material layer and the second material layer becomes smaller than the bonding force with the support. It is necessary to

【0026】また、上記本発明において、透光性を有す
る基板に限らず、あらゆる基板、例えば、ガラス基板、
石英基板、半導体基板、セラミックス基板、金属基板を
用いることができ、基板上に設けた被剥離層を剥離する
ことができる。
Further, in the present invention described above, not only the substrate having a light-transmitting property, but also any substrate such as a glass substrate,
A quartz substrate, a semiconductor substrate, a ceramics substrate, or a metal substrate can be used, and a layer to be peeled provided over the substrate can be peeled off.

【0027】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を転写体に貼りつけて(転写し
て)半導体装置を作製することも可能であり、半導体装
置の作製方法に関する発明の構成は、基板上に引張応力
を有する第1の材料層を形成する工程と、前記第1の材
料層上に圧縮応力を有する第2の材料層を形成する工程
と、前記第2の材料層上に絶縁層を形成する工程と、前
記絶縁層上に素子を形成する工程と、前記素子に支持体
を接着した後、該支持体を基板から物理的手段により前
記第2の材料層の層内または界面において剥離する工程
と、前記絶縁層または前記第2の材料層に転写体を接着
し、前記支持体と前記転写体との間に前記素子を挟む工
程とを有することを特徴とする半導体装置の作製方法で
ある。
Further, a semiconductor device can be manufactured by sticking (transferring) a layer to be peeled provided on a substrate to a transfer body by using the peeling method of the present invention. The method of the invention comprises the steps of forming a first material layer having a tensile stress on a substrate, forming a second material layer having a compressive stress on the first material layer, and The step of forming an insulating layer on the second material layer, the step of forming an element on the insulating layer, and the step of adhering a support to the element, and then applying the support from the substrate by physical means to the second layer. And a step of peeling the material layer in a layer or at an interface, and a step of adhering a transfer body to the insulating layer or the second material layer and sandwiching the element between the support body and the transfer body. And a method of manufacturing a semiconductor device.

【0028】また、第1の材料層として、形成直後で圧
縮応力を示しても、剥離する直前において引張応力を有
する材料を用いる場合、本明細書で開示する半導体装置
の作製方法に関する発明の構成は、基板上に第1の材料
層を形成する工程と、前記第1の材料層上に圧縮応力を
有する第2の材料層を形成する工程と、前記第2の材料
層上に絶縁層を形成する工程と、前記絶縁層上に素子を
形成する工程と、前記素子に支持体を接着した後、該支
持体を基板から物理的手段により前記第2の材料層の層
内または界面において剥離する工程と、前記絶縁層また
は前記第2の材料層に転写体を接着し、前記支持体と前
記転写体との間に前記素子を挟む工程とを有することを
特徴とする半導体装置の作製方法である。
When a material having a compressive stress immediately after formation but a tensile stress immediately before peeling is used as the first material layer, the structure of the invention relating to the method for manufacturing a semiconductor device disclosed in this specification is used. Includes a step of forming a first material layer on the substrate, a step of forming a second material layer having a compressive stress on the first material layer, and an insulating layer on the second material layer. Forming step, forming an element on the insulating layer, and adhering a support to the element, and then peeling the support from the substrate by physical means in the layer of the second material layer or at the interface. And a step of adhering a transfer body to the insulating layer or the second material layer and sandwiching the element between the support and the transfer body. Is.

【0029】また、剥離を助長させるため、第1の材料
層上に粒状の酸化物を設け、該粒状の酸化物を覆う第2
の材料層を設けることによって、剥がれやすくしてもよ
い。
Further, in order to promote peeling, a granular oxide is provided on the first material layer and a second oxide covering the granular oxide is provided.
The material layer may be provided to facilitate peeling.

【0030】また、上記構成において、さらに剥離を助
長させるため、前記支持体を接着する前に、加熱処理ま
たはレーザー光を照射してもよい。この場合、第1の材
料層にはレーザー光を吸収する材料を選択し、第1の材
料層を加熱させることによって、膜の内部応力を変化さ
せて剥がれやすくしてもよい。ただし、レーザー光を用
いる場合は、基板として透光性のものを用いる。
In the above structure, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded. In this case, a material that absorbs laser light may be selected for the first material layer, and the first material layer may be heated to change the internal stress of the film and facilitate peeling. However, when using laser light, a light-transmitting substrate is used.

【0031】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を剥離した後、第1の転写体や第
2の転写体に貼りつけて半導体装置を作製することも可
能である。
A semiconductor device may be manufactured by peeling a layer to be peeled provided on a substrate by using the peeling method of the present invention and then sticking the peeled layer to a first transfer body or a second transfer body. It is possible.

【0032】また、上記半導体装置の作製方法に関する
上記各構成において、前記素子は、半導体層を活性層と
する薄膜トランジスタであり、前記半導体層を形成する
工程は、非晶質構造を有する半導体層を加熱処理または
レーザー光の照射を行う処理によって結晶化させ、結晶
構造を有する半導体層とすることを特徴としている。
Further, in each of the above structures relating to the method for manufacturing a semiconductor device, the element is a thin film transistor having a semiconductor layer as an active layer, and the step of forming the semiconductor layer includes forming a semiconductor layer having an amorphous structure. It is characterized in that a semiconductor layer having a crystal structure is obtained by being crystallized by heat treatment or laser light irradiation treatment.

【0033】なお、本明細書中において、転写体とは、
剥離された後、被剥離層と接着させるものであり、特に
限定されず、プラスチック、ガラス、金属、セラミック
ス等、いかなる組成の基材でもよい。また、本明細書中
において、支持体とは、物理的手段により剥離する際に
被剥離層と接着するためのものであり、特に限定され
ず、プラスチック、ガラス、金属、セラミックス等、い
かなる組成の基材でもよい。また、転写体の形状および
支持体の形状も特に限定されず、平面を有するもの、曲
面を有するもの、可曲性を有するもの、フィルム状のも
のであってもよい。また、軽量化を最優先するのであれ
ば、フィルム状のプラスチック基板、例えば、ポリエチ
レンテレフタレート(PET)、ポリエーテルスルホン
(PES)、ポリエチレンナフタレート(PEN)、ポ
リカーボネート(PC)、ナイロン、ポリエーテルエー
テルケトン(PEEK)、ポリスルホン(PSF)、ポ
リエーテルイミド(PEI)、ポリアリレート(PA
R)、ポリブチレンテレフタレート(PBT)などのプ
ラスチック基板が好ましい。
In the present specification, the term "transfer member" means
After being peeled off, it is to be adhered to the layer to be peeled off and is not particularly limited, and may be a base material of any composition such as plastic, glass, metal, ceramics and the like. Further, in the present specification, the support is for adhering to the layer to be peeled when peeling by a physical means, and is not particularly limited, and may have any composition such as plastic, glass, metal, and ceramics. It may be a substrate. The shape of the transfer body and the shape of the support are not particularly limited, and may be those having a flat surface, those having a curved surface, those having bendability, and those having a film shape. Further, if weight reduction is the top priority, film-like plastic substrates such as polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyether ether. Ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PA
Plastic substrates such as R) and polybutylene terephthalate (PBT) are preferred.

【0034】上記半導体装置の作製方法に関する上記各
構成において、液晶表示装置を作製する場合は、支持体
を対向基板とし、シール材を接着材として用いて支持体
を被剥離層に接着すればよい。この場合、前記剥離層に
設けられた素子は画素電極を有しており、該画素電極
と、前記対向基板との間には液晶材料が充填されるよう
にする。
In each of the above-described structures relating to the method for manufacturing a semiconductor device, when a liquid crystal display device is manufactured, a support is used as a counter substrate and a sealant is used as an adhesive to bond the support to a layer to be peeled. . In this case, the element provided in the peeling layer has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate.

【0035】また、上記半導体装置の作製方法に関する
上記各構成において、EL発光装置として代表される発
光装置を作製する場合は、支持体を封止材として、外部
から水分や酸素といった有機化合物層の劣化を促す物質
が侵入することを防ぐように発光素子を外部から完全に
遮断することが好ましい。また、軽量化を最優先するの
であれば、フィルム状のプラスチック基板が好ましい
が、外部から水分や酸素といった有機化合物層の劣化を
促す物質が侵入することを防ぐ効果は弱いため、例え
ば、支持体上に第1の絶縁膜と第2の絶縁膜と第3の絶
縁膜とを設けて、十分に外部から水分や酸素といった有
機化合物層の劣化を促す物質が侵入することを防ぐ構成
とすればよい。ただし、前記第1の絶縁膜(バリア膜)
と前記第3の絶縁膜(バリア膜)との間に挟まれる前記
第2の絶縁膜(応力緩和膜)は、前記第1の絶縁膜およ
び前記第3の絶縁膜より膜応力が小さくなるようにす
る。
Further, in the above-mentioned respective structures relating to the method for manufacturing a semiconductor device, when a light-emitting device represented by an EL light-emitting device is manufactured, an organic compound layer such as moisture or oxygen is externally applied with a support as a sealing material. It is preferable to completely block the light emitting element from the outside so as to prevent a substance that promotes deterioration from entering. Further, if the weight saving is the highest priority, a film-like plastic substrate is preferable, but since the effect of preventing a substance such as moisture or oxygen that promotes deterioration of the organic compound layer from entering from the outside is weak, If the first insulating film, the second insulating film, and the third insulating film are provided thereover, it is possible to sufficiently prevent entry of substances such as moisture and oxygen from the outside that promote deterioration of the organic compound layer. Good. However, the first insulating film (barrier film)
The second insulating film (stress relaxation film) sandwiched between the first insulating film and the third insulating film (barrier film) has a smaller film stress than the first insulating film and the third insulating film. To

【0036】また、EL発光装置として代表される発光
装置を作製する場合は、支持体だけでなく、転写体も同
様に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設
け、十分に外部から水分や酸素といった有機化合物層の
劣化を促す物質が侵入することを防ぐことが好ましい。
When a light-emitting device represented by an EL light-emitting device is manufactured, not only the support but also the transfer member has the first insulating film, the second insulating film, and the third insulating film similarly. It is preferable to provide it and sufficiently prevent the entry of substances, such as water and oxygen, that promote the deterioration of the organic compound layer from the outside.

【0037】なお、本明細書中において、膜の内部応力
とは、基板上に形成された膜の内部に任意の断面を考え
たとき、断面の一方の側が他方の側に及ぼしている単位
断面積当りの力のことである。内部応力は、真空蒸着や
スパッタリングや気相成長などで成膜された薄膜には多
かれ少なかれ必ず存在するといってよい。その値は最大
で109N/m2に達する。薄膜の材料、基板の物質、薄
膜の形成条件などによって内部応力値は変化する。ま
た、熱処理を施すことによっても内部応力値は変化す
る。
In the present specification, the internal stress of a film is a unit breakage which one side of the cross section exerts on the other side when an arbitrary cross section is considered inside the film formed on the substrate. It is the force per area. It can be said that internal stress is more or less always present in a thin film formed by vacuum vapor deposition, sputtering, vapor phase growth or the like. Its value reaches a maximum of 10 9 N / m 2 . The internal stress value changes depending on the material of the thin film, the substance of the substrate, the forming conditions of the thin film, and the like. In addition, the internal stress value also changes due to the heat treatment.

【0038】また、基板面に垂直な単位断面積を通して
相手に及ぼす力が引っ張る方向である状態を引っ張り状
態といい、そのときの内部応力を引張応力、押す方向で
ある状態を圧縮状態といい、そのときの内部応力を圧縮
応力と呼ぶ。なお、本明細書では、グラフや表に示すと
き引張応力を正(+)、圧縮応力を負(−)にとる。
The state in which the force exerted on the other party through the unit cross-sectional area perpendicular to the substrate surface is in the tensile direction is called the tensile state, the internal stress at that time is the tensile stress, and the state in the pushing direction is the compressed state. The internal stress at that time is called compressive stress. In this specification, the tensile stress is positive (+) and the compressive stress is negative (-) when shown in graphs and tables.

【0039】(実験1)ここで、第1の材料層として窒
化チタン、第2の材料層として酸化シリコンを用い、第
1の材料層に接して第2の材料層を設け、該第2の材料
層上に設けた被剥離層を基板から剥離できるかどうかを
確認するため、以下の実験を行った。
(Experiment 1) Here, using titanium nitride as the first material layer and silicon oxide as the second material layer, the second material layer is provided in contact with the first material layer, and the second material layer is provided. The following experiment was conducted in order to confirm whether or not the layer to be peeled provided on the material layer could be peeled from the substrate.

【0040】まず、基板上に図3(A)示すような積層
を形成する。
First, a layered structure as shown in FIG. 3A is formed on the substrate.

【0041】基板30としては、ガラス基板(#173
7)を用いた。また、基板30上には、スパッタ法によ
りアルミニウム−シリコン合金層31を300nmの膜
厚で成膜した。次いで、アルミニウム−シリコン合金層
31上にスパッタ法により窒化チタン層32を100n
mの膜厚で成膜した。
As the substrate 30, a glass substrate (# 173
7) was used. Further, the aluminum-silicon alloy layer 31 having a film thickness of 300 nm was formed on the substrate 30 by the sputtering method. Then, a titanium nitride layer 32 of 100 n is formed on the aluminum-silicon alloy layer 31 by a sputtering method.
The film was formed with a film thickness of m.

【0042】次いで、スパッタ法により酸化シリコン層
33を200nmの膜厚で成膜した。酸化シリコン層3
3の成膜条件は、RF方式のスパッタ装置を用い、酸化
シリコンターゲット(直径30.5cm)を用い、基板
温度150℃、成膜圧力0.4Pa、成膜電力3kW、
アルゴン流量/酸素流量=35sccm/15sccmとした。
Then, a silicon oxide layer 33 having a film thickness of 200 nm was formed by the sputtering method. Silicon oxide layer 3
The film forming conditions of No. 3 are as follows: RF sputtering apparatus, silicon oxide target (diameter 30.5 cm), substrate temperature 150 ° C., film forming pressure 0.4 Pa, film forming power 3 kW,
Argon flow rate / oxygen flow rate = 35 sccm / 15 sccm.

【0043】次いで、酸化シリコン層33上にプラズマ
CVD法により下地絶縁層を形成する。下地絶縁層とし
ては、プラズマCVD法で成膜温度300℃、原料ガス
SiH4、NH3、N2Oから作製される酸化窒化シリコ
ン膜34a(組成比Si=32%、O=27%、N=2
4%、H=17%)を50nm形成した。次いで、表面を
オゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/
100希釈)で除去する。次いでプラズマCVD法で成
膜温度300℃、原料ガスSiH4、N2Oから作製され
る酸化窒化シリコン膜34b(組成比Si=32%、O
=59%、N=7%、H=2%)を100nmの厚さに
積層形成し、さらに大気解放せずにプラズマCVD法で
成膜温度300℃、成膜ガスSiH4で非晶質構造を有
する半導体層(ここでは非晶質シリコン層35)を54
nmの厚さで形成した。(図3(A))
Next, a base insulating layer is formed on the silicon oxide layer 33 by the plasma CVD method. As the base insulating layer, a silicon oxynitride film 34a (composition ratio Si = 32%, O = 27%, N) formed by a plasma CVD method at a film forming temperature of 300 ° C. and source gases SiH 4 , NH 3 , and N 2 O is used. = 2
4%, H = 17%) with a thickness of 50 nm. Next, after cleaning the surface with ozone water, the oxide film on the surface was diluted with dilute hydrofluoric acid (1 /
100 dilution). Then, a silicon oxynitride film 34b (composition ratio Si = 32%, O) formed by plasma CVD at a film forming temperature of 300 ° C. and source gases SiH 4 and N 2 O.
= 59%, N = 7%, H = 2%) to a thickness of 100 nm, and the amorphous structure is formed by a plasma CVD method at a film forming temperature of 300 ° C. and a film forming gas of SiH 4 without exposing to the atmosphere. A semiconductor layer (here, the amorphous silicon layer 35) having
It was formed with a thickness of nm. (Fig. 3 (A))

【0044】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。次いで、加熱処理を行い結晶化させて
結晶構造を有する半導体膜(ここではポリシリコン層3
6)を形成する。(図3(B))ここでは脱水素化のた
めの熱処理(500℃、1時間)の後、結晶化のための
熱処理(550℃、4時間)を行って結晶構造を有する
シリコン膜を得る。なお、ここではシリコンの結晶化を
助長する金属元素としてニッケルを用いた結晶化技術を
用いたが、他の公知の結晶化技術、例えば固相成長法や
レーザー結晶化法を用いてもよい。
Then, a nickel acetate salt solution containing 10 ppm by weight of nickel is applied by a spinner. Instead of coating, a method of spattering nickel element over the entire surface by a sputtering method may be used. Then, heat treatment is performed to crystallize the semiconductor film having a crystal structure (here, the polysilicon layer 3
6) is formed. (FIG. 3B) Here, after heat treatment for dehydrogenation (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a silicon film having a crystal structure. . Although a crystallization technique using nickel as a metal element that promotes crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.

【0045】次いで、接着層37としてエポキシ樹脂を
用い、フィルム基板38(ここではポリエチレンテレフ
タレート(PET))をポリシリコン層36に貼り付け
た。(図3(C))
Next, a film substrate 38 (here, polyethylene terephthalate (PET)) was attached to the polysilicon layer 36 by using an epoxy resin as the adhesive layer 37. (Fig. 3 (C))

【0046】図3(C)の状態を得た後、人間の手によ
ってフィルム基板38と基板30とが分離するように引
っ張った。引き剥がした基板30には、少なくとも窒化
チタン及びアルミニウム−シリコン合金層が残っている
ことが確認できた。この実験により、酸化シリコン33
の層内または界面において剥離していると予想される。
After obtaining the state of FIG. 3C, the film substrate 38 and the substrate 30 were pulled by a human hand so as to be separated. It was confirmed that at least the titanium nitride and the aluminum-silicon alloy layer remained on the peeled substrate 30. This experiment shows that silicon oxide 33
It is expected to be peeled off in the layer or at the interface.

【0047】このように、第1の材料層に接して第2の
材料層を設け、該第2の材料層上に設けた被剥離層を引
き剥がすことで、基板30から被剥離層を全面に渡って
剥離することができる。
As described above, the second material layer is provided in contact with the first material layer, and the peeling layer provided on the second material layer is peeled off, so that the peeling layer is entirely removed from the substrate 30. Can be peeled over.

【0048】(実験2)ここで、第1の材料層の材料を
TiN、W、WN、Ta、TaNとした場合、、第1の
材料層に接して第2の材料層(酸化シリコン:膜厚20
0nm)を設け、該第2の材料層上に設けた被剥離層を
基板から剥離できるかどうかを確認するため、以下の実
験を行った。
(Experiment 2) When the material of the first material layer is TiN, W, WN, Ta, or TaN, the second material layer (silicon oxide: film) is in contact with the first material layer. Thickness 20
0 nm) was provided and the following experiment was conducted in order to confirm whether or not the layer to be peeled provided on the second material layer can be peeled from the substrate.

【0049】サンプル1として、ガラス基板上にスパッ
タ法を用い、100nmの膜厚でTiNを形成した後、
スパッタ法を用い、200nmの膜厚の酸化シリコン膜
を形成した。酸化シリコン膜の形成以降は、実験1と同
様に積層および結晶化を行った。
As sample 1, after TiN was formed to a thickness of 100 nm on a glass substrate by sputtering,
A 200 nm thick silicon oxide film was formed by sputtering. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0050】サンプル2として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWを形成した後、スパッ
タ法を用い、200nmの膜厚の酸化シリコン膜を形成
した。酸化シリコン膜の形成以降は、実験1と同様に積
層および結晶化を行った。
As sample 2, a W film having a thickness of 50 nm was formed on a glass substrate by using a sputtering method, and then a silicon oxide film having a film thickness of 200 nm was formed by using the sputtering method. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0051】サンプル3として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWNを形成した後、スパ
ッタ法を用い、200nmの膜厚の酸化シリコン膜を形
成した。酸化シリコン膜の形成以降は、実験1と同様に
積層および結晶化を行った。
As Sample 3, a WN film having a thickness of 50 nm was formed on a glass substrate by a sputtering method, and then a silicon oxide film having a film thickness of 200 nm was formed by a sputtering method. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0052】サンプル4として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTiNを形成した後、ス
パッタ法を用い、200nmの膜厚の酸化シリコン膜を
形成した。酸化シリコン膜の形成以降は、実験1と同様
に積層および結晶化を行った。
As sample 4, a TiN film having a thickness of 50 nm was formed on a glass substrate by sputtering, and then a silicon oxide film having a thickness of 200 nm was formed by sputtering. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0053】サンプル5として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTaを形成した後、スパ
ッタ法を用い、200nmの膜厚の酸化シリコン膜を形
成した。酸化シリコン膜の形成以降は、実験1と同様に
積層および結晶化を行った。
As Sample 5, a sputtering method was used to form Ta on the glass substrate to a thickness of 50 nm, and then a sputtering method was used to form a 200 nm-thick silicon oxide film. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0054】サンプル6として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でTaNを形成した後、ス
パッタ法を用い、200nmの膜厚の酸化シリコン膜を
形成した。酸化シリコン膜の形成以降は、実験1と同様
に積層および結晶化を行った。
As Sample 6, a sputtering method was used to form TaN with a thickness of 50 nm, and then a sputtering method was used to form a silicon oxide film with a thickness of 200 nm. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.

【0055】このようにサンプル1〜6を形成し、被剥
離層に粘着テープを接着して剥離するかどうか実験し
た。その結果を表1に示す。
Samples 1 to 6 were formed in this manner, and an experiment was conducted as to whether or not an adhesive tape was adhered to the layer to be peeled and peeled off. The results are shown in Table 1.

【0056】[0056]

【表1】 [Table 1]

【0057】また、酸化シリコン膜、TiN膜、W膜、
Ta膜のそれぞれについて、熱処理(550℃、4時
間)前後での内部応力を測定した。その結果を表2に示
す。
Further, a silicon oxide film, a TiN film, a W film,
The internal stress before and after the heat treatment (550 ° C., 4 hours) was measured for each of the Ta films. The results are shown in Table 2.

【0058】[0058]

【表2】 [Table 2]

【0059】なお、酸化シリコン膜は、シリコン基板上
にスパッタ法で400nmの膜厚で成膜したものを測定
しており、TiN膜、W膜、及びTa膜においては、ガ
ラス基板上にスパッタ法で400nmの膜厚で成膜した
後、内部応力を測定し、その後、キャップ膜として酸化
シリコン膜を積層し、熱処理を行った後でキャップ膜を
エッチングで除去して再度、内部応力を測定した。ま
た、それぞれサンプルは2つ作製し、測定を行った。
The silicon oxide film was measured by forming a film with a thickness of 400 nm on a silicon substrate by a sputtering method. For the TiN film, the W film and the Ta film, the sputtering method was performed on a glass substrate. After forming a film with a thickness of 400 nm by, the internal stress was measured, then a silicon oxide film was laminated as a cap film, and after heat treatment was performed, the cap film was removed by etching and the internal stress was measured again. . In addition, two samples were prepared and measured.

【0060】W膜においては、成膜直後では圧縮応力
(約−7×109(Dyne/cm2))を有しているが、熱処
理によって引張応力(約8×109〜9×109(Dyne/c
m2))を有する膜になっており、剥離状態は良好であっ
た。TiN膜に関しては熱処理前後で応力はほとんど変
わらず、引張応力(約3.9×109〜4.5×10
9(Dyne/cm2))を有したままであったが、膜厚が50
nm以下であると剥離不良となった。また、Ta膜に関
しては、成膜直後では引張応力(約5.1×109
9.2×109(Dyne/cm2))を有しているが、熱処理
によって圧縮応力(約−2×109〜−7.8×10
9(Dyne/cm2))を有する膜となっており、テープ試験
では剥離されなかった。また、酸化シリコン膜に関して
は熱処理前後で応力はほとんど変わらず、圧縮応力(約
−9.4×108〜−1.3×109(Dyne/cm2))を有
したままであった。
The W film has a compressive stress (about -7 × 10 9 (Dyne / cm 2 )) immediately after film formation, but a tensile stress (about 8 × 10 9 to 9 × 10 9 ) due to heat treatment. (Dyne / c
m 2 )), and the peeled state was good. Regarding the TiN film, the stress is almost the same before and after the heat treatment, and the tensile stress (about 3.9 × 10 9 to 4.5 × 10
9 (Dyne / cm 2 )) but the film thickness is 50
If the thickness was less than nm, peeling failure occurred. As for the Ta film, the tensile stress (about 5.1 × 10 9 to
9.2 × 10 9 (Dyne / cm 2 )), but the compressive stress (about −2 × 10 9 to −7.8 × 10) by heat treatment.
9 (Dyne / cm 2 )), and was not peeled off in the tape test. The stress of the silicon oxide film was almost the same before and after the heat treatment, and the silicon oxide film still had the compressive stress (about -9.4 × 10 8 to -1.3 × 10 9 (Dyne / cm 2 )).

【0061】これらの結果から、剥離現象は、様々な要
因による密着性と関係するが、特に内部応力と深い関係
があり、圧縮応力を有する第2の材料層を用い、熱処理
後に引張応力を有する膜を第1の材料層として用いた場
合、基板から被剥離層を全面に渡って剥離することがで
きることが読み取れる。また、第1の材料層としては、
熱処理やレーザー光の照射によって変化する場合、熱処
理前やレーザー光の照射前と比べて引張応力の値が大き
くなる材料を用いることが望ましい。
From these results, the peeling phenomenon is related to the adhesiveness due to various factors, but is particularly closely related to the internal stress, and the second material layer having the compressive stress is used, and the tensile stress is obtained after the heat treatment. It can be seen that when the film is used as the first material layer, the layer to be peeled can be peeled off over the entire surface from the substrate. In addition, as the first material layer,
When it is changed by heat treatment or laser light irradiation, it is desirable to use a material whose tensile stress value is larger than that before heat treatment or before laser light irradiation.

【0062】[0062]

【発明の実施の形態】本発明の実施形態について、以下
に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.

【0063】(実施の形態1)以下に本発明を用いた代
表的な剥離手順を簡略に図1を用いて示す。
(Embodiment 1) A typical peeling procedure using the present invention will be briefly described below with reference to FIG.

【0064】図1(A)中、10は基板、11は引張応
力を有する第1の材料層、12は圧縮応力を有する材料
層、13は被剥離層である。
In FIG. 1A, 10 is a substrate, 11 is a first material layer having a tensile stress, 12 is a material layer having a compressive stress, and 13 is a layer to be peeled.

【0065】図1(A)において、基板10はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
In FIG. 1A, the substrate 10 can be a glass substrate, a quartz substrate, a ceramic substrate, or the like. Alternatively, a silicon substrate, a metal substrate, or a stainless substrate may be used.

【0066】まず、図1(A)に示すように基板10上
に第1の材料層11を形成する。第1の材料層11とし
ては、成膜直後において圧縮応力を有していても引張応
力を有していてもよいが、被剥離層形成における熱処理
やレーザー光の照射によりピーリング等の異常が生じ
ず、且つ、被剥離層形成後で1〜1×1010(Dyne/c
m2)の範囲で引張応力を有する材料を用いることが重要
である。代表的な一例はW、WN、TiN、TiWから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積層
が挙げられる。
First, as shown in FIG. 1A, the first material layer 11 is formed on the substrate 10. The first material layer 11 may have a compressive stress or a tensile stress immediately after film formation, but an abnormality such as peeling occurs due to heat treatment or laser light irradiation in forming the layer to be peeled. 1 to 1 × 10 10 (Dyne / c
It is important to use materials with tensile stress in the m 2 ) range. A typical example thereof is a single layer made of an element selected from W, WN, TiN, and TiW, an alloy material or a compound material containing the above element as a main component, or a stacked layer thereof.

【0067】次いで、第1の材料層11上に第2の材料
層12を形成する。第2の材料層12としては、被剥離
層形成における熱処理やレーザー光の照射によりピーリ
ング等の異常が生じず、且つ、被剥離層形成後で1〜1
×1010(Dyne/cm2)の範囲で圧縮応力を有する材料を
用いることが重要である。第2の材料層12として、代
表的な一例は酸化シリコン、酸化窒化シリコン、酸化金
属材料、またはこれらの積層が挙げられる。なお、第2
の材料層12は、スパッタ法、プラズマCVD法、塗布
法などのいずれの成膜方法を用いてもよい。
Next, the second material layer 12 is formed on the first material layer 11. The second material layer 12 has no abnormalities such as peeling due to heat treatment or laser beam irradiation in forming the layer to be peeled, and has a thickness of 1 to 1 after the layer to be peeled is formed.
It is important to use a material having a compressive stress in the range of × 10 10 (Dyne / cm 2 ). As a typical example of the second material layer 12, silicon oxide, silicon oxynitride, a metal oxide material, or a stacked layer thereof is given. The second
The material layer 12 may be formed by any film forming method such as a sputtering method, a plasma CVD method, or a coating method.

【0068】本発明においては、この第2の材料層12
を圧縮応力とし、第1の材料層11を引張応力とするこ
とが重要である。各々の膜厚は、1nm〜1000nm
の範囲で適宜設定し、第1の材料層11における内部応
力および第2の材料層12における内部応力を調節すれ
ばよい。また、加熱処理やレーザー光の照射を行って第
1の材料層11における内部応力および第2の材料層1
2における内部応力を調節してもよい。
In the present invention, this second material layer 12
Is the compressive stress, and the first material layer 11 is the tensile stress. Each film thickness is 1 nm to 1000 nm
The internal stress in the first material layer 11 and the internal stress in the second material layer 12 may be adjusted by appropriately setting the above range. In addition, heat treatment and laser light irradiation are performed to cause internal stress in the first material layer 11 and the second material layer 1.
The internal stress at 2 may be adjusted.

【0069】また、図1では、プロセスの簡略化を図る
ため、基板10に接して第1の材料層11を形成した例
を示したが、基板10と第1の材料層11との間にバッ
ファ層となる絶縁層や金属層を設け、基板10との密着
性を向上させてもよい。
Further, although FIG. 1 shows an example in which the first material layer 11 is formed in contact with the substrate 10 for the purpose of simplifying the process, between the substrate 10 and the first material layer 11 is shown. An insulating layer or a metal layer serving as a buffer layer may be provided to improve the adhesion with the substrate 10.

【0070】次いで、第2の材料層12上に被剥離層1
3を形成する。(図1(A))被剥離層13は、TFT
を代表とする様々な素子(薄膜ダイオード、シリコンの
PIN接合からなる光電変換素子やシリコン抵抗素子)
を含む層とすればよい。また、基板10の耐え得る範囲
の熱処理を行うことができる。なお、本発明において、
第2の材料層12における内部応力と、第1の材料層1
1における内部応力が異なっていても、被剥離層13の
作製工程における熱処理によって膜剥がれなどが生じな
い。
Next, the layer to be peeled 1 is formed on the second material layer 12.
3 is formed. (FIG. 1A) The peeled layer 13 is a TFT.
Various devices represented by (thin film diode, photoelectric conversion element composed of silicon PIN junction, silicon resistance element)
May be a layer containing. In addition, heat treatment can be performed within a range that the substrate 10 can withstand. In the present invention,
Internal stress in the second material layer 12 and the first material layer 1
Even if the internal stresses in No. 1 are different, no film peeling occurs due to the heat treatment in the manufacturing process of the layer to be peeled 13.

【0071】次いで、第1の材料層11が設けられてい
る基板10を物理的手段により引き剥がす。(図1
(B))第2の材料層12が圧縮応力を有し、第1の材
料層11が引張応力を有するため、比較的小さな力で引
き剥がすことができる。また、ここでは、被剥離層13
の機械的強度が十分であると仮定した例を示している
が、被剥離層13の機械的強度が不十分である場合に
は、被剥離層13を固定する支持体(図示しない)を貼
りつけた後、剥離することが好ましい。
Next, the substrate 10 provided with the first material layer 11 is peeled off by a physical means. (Fig. 1
(B) Since the second material layer 12 has a compressive stress and the first material layer 11 has a tensile stress, it can be peeled off with a relatively small force. In addition, here, the layer to be peeled 13
However, when the peeled layer 13 has insufficient mechanical strength, a support (not shown) for fixing the peeled layer 13 is attached. It is preferable to peel after applying.

【0072】こうして、第2の材料層12上に形成され
た被剥離層13を基板10から分離することができる。
剥離後の状態を図1(C)に示す。
Thus, the layer to be peeled 13 formed on the second material layer 12 can be separated from the substrate 10.
The state after peeling is shown in FIG.

【0073】また、剥離した後、引き剥がした被剥離層
13を転写体(図示しない)に貼り付けてもよい。
After peeling, the peeled layer 13 may be attached to a transfer body (not shown).

【0074】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
Further, the present invention can be used in various manufacturing methods of semiconductor devices. In particular, weight reduction can be achieved by using a plastic substrate for the transfer body and the support body.

【0075】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
In the case of manufacturing a liquid crystal display device, the support may be used as the counter substrate, and the support may be adhered to the layer to be peeled using the sealing material as the adhesive. In this case, the element provided in the layer to be peeled has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate. The order of manufacturing the liquid crystal display device is not particularly limited, and a counter substrate as a supporting body may be attached, and after injecting liquid crystal, the substrate may be peeled off and a plastic substrate as a transfer body may be attached, After the pixel electrode is formed, the substrate may be peeled off, a plastic substrate as a first transfer body may be attached, and then an opposite substrate as a second transfer body may be attached.

【0076】また、EL発光装置として代表される発光
装置を作製する場合は、支持体を封止材として、外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐように発光素子を外部から完全に遮
断することが好ましい。また、EL発光装置として代表
される発光装置を作製する場合は、支持体だけでなく、
転写体も同様、十分に外部から水分や酸素といった有機
化合物層の劣化を促す物質が侵入することを防ぐことが
好ましい。また、発光装置を作製する順序は、特に限定
されず、発光素子を形成した後、支持体としてのプラス
チック基板を貼りつけ、基板を剥離し、転写体としての
プラスチック基板を貼りつけてもよいし、発光素子を形
成した後、基板を剥離して、第1の転写体としてのプラ
スチック基板を貼り付けた後、第2の転写体としてのプ
ラスチック基板を貼りつけてもよい。
When a light-emitting device represented by an EL light-emitting device is manufactured, a support is used as a sealing material to prevent entry of substances such as moisture and oxygen, which promote deterioration of the organic compound layer, from the outside. It is preferable to completely shield the light emitting device from the outside. When manufacturing a light emitting device represented by an EL light emitting device, not only the support but also the
Similarly, in the transfer body, it is preferable to sufficiently prevent the entry of substances, such as water and oxygen, which promote the deterioration of the organic compound layer, from the outside. The order of manufacturing the light-emitting device is not particularly limited, and after forming the light-emitting element, a plastic substrate as a support may be attached, the substrate may be peeled off, and a plastic substrate as a transfer member may be attached. After the light emitting element is formed, the substrate may be peeled off, the plastic substrate as the first transfer body may be attached, and then the plastic substrate as the second transfer body may be attached.

【0077】(実施の形態2)本実施の形態は、被剥離
層に接する下地絶縁層を設けて、第1の材料層や基板か
らの不純物の拡散を防ぎつつ、基板を剥離する剥離手順
を簡略に図2を用いて示す。
Embodiment Mode 2 In this embodiment mode, a peeling procedure for peeling a substrate while providing a base insulating layer in contact with a layer to be peeled and preventing diffusion of impurities from the first material layer and the substrate is described. This is briefly shown using FIG.

【0078】図2(A)中、20は基板、21は引張応
力を有する第1の材料層、22は圧縮応力を有する第2
の材料層、23a、23bは下地絶縁層、24は被剥離
層である。
In FIG. 2A, 20 is a substrate, 21 is a first material layer having a tensile stress, and 22 is a second material layer having a compressive stress.
Material layers, 23a and 23b are base insulating layers, and 24 is a layer to be peeled.

【0079】図2(A)において、基板20はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
In FIG. 2A, the substrate 20 can be a glass substrate, a quartz substrate, a ceramic substrate, or the like. Alternatively, a silicon substrate, a metal substrate, or a stainless substrate may be used.

【0080】まず、図2(A)に示すように基板20上
に第1の材料層21を形成する。第1の材料層21とし
ては、成膜直後において圧縮応力を有していても引張応
力を有していてもよいが、被剥離層形成における熱処理
やレーザー光の照射によりピーリング等の異常が生じ
ず、且つ、被剥離層形成後で1〜1×1010(Dyne/c
m2)の範囲で引張応力を有する材料を用いることが重要
である。代表的な一例はW、WN、TiN、TiWから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積層
が挙げられる。
First, as shown in FIG. 2A, the first material layer 21 is formed on the substrate 20. Although the first material layer 21 may have a compressive stress or a tensile stress immediately after the film formation, an abnormality such as peeling occurs due to heat treatment or laser light irradiation in forming the layer to be peeled. 1 to 1 × 10 10 (Dyne / c
It is important to use materials with tensile stress in the m 2 ) range. A typical example thereof is a single layer made of an element selected from W, WN, TiN, and TiW, an alloy material or a compound material containing the above element as a main component, or a stacked layer thereof.

【0081】次いで、第1の材料層21上に第2の材料
層22を形成する。第2の材料層22としては、被剥離
層形成における熱処理やレーザー光の照射によりピーリ
ング等の異常が生じず、且つ、被剥離層形成後で1〜1
×1010(Dyne/cm2)の範囲で圧縮応力を有する材料を
用いることが重要である。第2の材料層22として、代
表的な一例は酸化シリコン、酸化窒化シリコン、酸化金
属材料、またはこれらの積層が挙げられる。なお、第2
の材料層22は、スパッタ法、プラズマCVD法、塗布
法などのいずれの成膜方法を用いてもよい。
Next, the second material layer 22 is formed on the first material layer 21. As the second material layer 22, abnormality such as peeling does not occur due to heat treatment or irradiation of laser light in forming the layer to be peeled, and 1 to 1 after the layer to be peeled is formed.
It is important to use a material having a compressive stress in the range of × 10 10 (Dyne / cm 2 ). As a typical example of the second material layer 22, silicon oxide, silicon oxynitride, a metal oxide material, or a stacked layer thereof is given. The second
The material layer 22 may be formed by any film forming method such as a sputtering method, a plasma CVD method, or a coating method.

【0082】本発明においては、この第2の材料層22
を圧縮応力とし、第1の材料層21を引張応力とするこ
とが重要である。各々の膜厚は、1nm〜1000nm
の範囲で適宜設定し、第1の材料層21における内部応
力および第2の材料層22における内部応力を調節すれ
ばよい。また、加熱処理やレーザー光の照射を行って第
1の材料層21における内部応力および第2の材料層2
2における内部応力を調節してもよい。
In the present invention, this second material layer 22
Is the compressive stress and the first material layer 21 is the tensile stress. Each film thickness is 1 nm to 1000 nm
The internal stress in the first material layer 21 and the internal stress in the second material layer 22 may be adjusted by appropriately setting the above range. In addition, heat treatment and laser light irradiation are performed to cause internal stress in the first material layer 21 and the second material layer 2.
The internal stress at 2 may be adjusted.

【0083】また、図2では、プロセスの簡略化を図る
ため、基板20に接して第1の材料層21を形成した例
を示したが、基板20と第1の材料層21との間にバッ
ファ層となる絶縁層や金属層を設け、基板20との密着
性を向上させてもよい。
Further, although FIG. 2 shows an example in which the first material layer 21 is formed in contact with the substrate 20 for the purpose of simplifying the process, between the substrate 20 and the first material layer 21 is shown. An insulating layer or a metal layer serving as a buffer layer may be provided to improve the adhesion with the substrate 20.

【0084】次いで、第2の材料層22上に下地絶縁層
23a、23bを形成する。ここでは、プラズマCVD
法で成膜温度400℃、原料ガスSiH4、NH3、N2
Oから作製される酸化窒化シリコン膜23a(組成比S
i=32%、O=27%、N=24%、H=17%)を
50nm(好ましくは10〜200nm)形成し、さらにプ
ラズマCVD法で成膜温度400℃、原料ガスSi
4、N2Oから作製される酸化窒化シリコン膜23b
(組成比Si=32%、O=59%、N=7%、H=2
%)を100nm(好ましくは50〜200nm)の厚さ
に積層したが、特に限定されず、単層もしくは3層以上
の積層であってもよい。
Next, base insulating layers 23a and 23b are formed on the second material layer 22. Here, plasma CVD
Deposition temperature of 400 ° C., source gas SiH 4 , NH 3 , N 2
A silicon oxynitride film 23a (composition ratio S
i = 32%, O = 27%, N = 24%, H = 17%) with a thickness of 50 nm (preferably 10 to 200 nm) is formed.
Silicon oxynitride film 23b made of H 4 and N 2 O
(Composition ratio Si = 32%, O = 59%, N = 7%, H = 2
%) Is laminated to a thickness of 100 nm (preferably 50 to 200 nm), but is not particularly limited, and may be a single layer or a laminate of three or more layers.

【0085】次いで、下地絶縁層23b上に被剥離層2
4を形成する。(図2(A))
Next, the layer to be peeled 2 is formed on the base insulating layer 23b.
4 is formed. (Fig. 2 (A))

【0086】このような2層の下地絶縁層23a、23
bとした場合、被剥離層24を形成するプロセスにおい
て、第1の材料層21及び第2の材料層22や、基板2
0からの不純物の拡散を防ぐことができる。また、下地
絶縁層23a、23bにより第2の材料層22と被剥離
層24との密着性を向上させることもできる。
Such two base insulating layers 23a, 23
In the case of b, in the process of forming the layer to be peeled 24, the first material layer 21 and the second material layer 22, and the substrate 2
The diffusion of impurities from 0 can be prevented. Further, the base insulating layers 23a and 23b can improve the adhesion between the second material layer 22 and the layer to be peeled 24.

【0087】また、第1の材料層21や第2の材料層2
2によって表面に凹凸が形成された場合、下地絶縁層を
形成する前後に表面を平坦化してもよい。平坦化を行っ
た方が、被剥離層24においてカバレッジが良好とな
り、素子を含む被剥離層24を形成する場合、素子特性
が安定しやすいため好ましい。なお、この平坦化処理と
して、塗布膜(レジスト膜等)を形成した後エッチング
などを行って平坦化するエッチバック法や機械的化学的
研磨法(CMP法)等を用いればよい。
In addition, the first material layer 21 and the second material layer 2
When unevenness is formed on the surface by 2, the surface may be flattened before and after forming the base insulating layer. It is preferable to perform flattening because coverage in the layer to be peeled 24 is favorable and element characteristics are easily stabilized when the layer to be peeled 24 including an element is formed. As the flattening treatment, an etch back method or a mechanical chemical polishing method (CMP method) in which a coating film (resist film or the like) is formed and then flattened by etching or the like may be used.

【0088】次いで、第1の材料層21が設けられてい
る基板20を物理的手段により引き剥がす。(図2
(B))第2の材料層22が圧縮応力を有し、第1の材
料層21が引張応力を有するため、比較的小さな力で引
き剥がすことができる。また、ここでは、被剥離層24
の機械的強度が十分であると仮定した例を示している
が、被剥離層24の機械的強度が不十分である場合に
は、被剥離層24を固定する支持体(図示しない)を貼
りつけた後、剥離することが好ましい。
Then, the substrate 20 provided with the first material layer 21 is peeled off by a physical means. (Fig. 2
(B) Since the second material layer 22 has a compressive stress and the first material layer 21 has a tensile stress, it can be peeled off with a relatively small force. Further, here, the layer to be peeled 24
However, when the peeled layer 24 has insufficient mechanical strength, a support (not shown) for fixing the peeled layer 24 is attached. It is preferable to peel after applying.

【0089】こうして、下地絶縁層22上に形成された
被剥離層24を基板20から分離することができる。剥
離後の状態を図2(C)に示す。
Thus, the layer to be peeled 24 formed on the base insulating layer 22 can be separated from the substrate 20. The state after peeling is shown in FIG.

【0090】また、剥離した後、引き剥がした被剥離層
24を転写体(図示しない)に貼り付けてもよい。
After peeling, the peeled layer 24 may be attached to a transfer body (not shown).

【0091】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
Further, the present invention can be applied to various manufacturing methods of semiconductor devices. In particular, weight reduction can be achieved by using a plastic substrate for the transfer body and the support body.

【0092】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
In the case of manufacturing a liquid crystal display device, the supporting body may be an opposite substrate and the sealing material may be used as an adhesive material to adhere the supporting body to the layer to be peeled. In this case, the element provided in the layer to be peeled has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate. The order of manufacturing the liquid crystal display device is not particularly limited, and a counter substrate as a supporting body may be attached, and after injecting liquid crystal, the substrate may be peeled off and a plastic substrate as a transfer body may be attached, After the pixel electrode is formed, the substrate may be peeled off, a plastic substrate as a first transfer body may be attached, and then an opposite substrate as a second transfer body may be attached.

【0093】また、EL発光装置として代表される発光
装置を作製する場合は、支持体を封止材として、外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐように発光素子を外部から完全に遮
断することが好ましい。また、EL発光装置として代表
される発光装置を作製する場合は、支持体だけでなく、
転写体も同様、十分に外部から水分や酸素といった有機
化合物層の劣化を促す物質が侵入することを防ぐことが
好ましい。また、発光装置を作製する順序は、特に限定
されず、発光素子を形成した後、支持体としてのプラス
チック基板を貼りつけ、基板を剥離し、転写体としての
プラスチック基板を貼りつけてもよいし、発光素子を形
成した後、基板を剥離して、第1の転写体としてのプラ
スチック基板を貼り付けた後、第2の転写体としてのプ
ラスチック基板を貼りつけてもよい。
When a light-emitting device represented by an EL light-emitting device is manufactured, a support is used as a sealing material to prevent entry of substances, such as moisture and oxygen, that promote deterioration of the organic compound layer from the outside. It is preferable to completely shield the light emitting device from the outside. When manufacturing a light emitting device represented by an EL light emitting device, not only the support but also the
Similarly, in the transfer body, it is preferable to sufficiently prevent the entry of substances, such as water and oxygen, which promote the deterioration of the organic compound layer, from the outside. The order of manufacturing the light-emitting device is not particularly limited, and after forming the light-emitting element, a plastic substrate as a support may be attached, the substrate may be peeled off, and a plastic substrate as a transfer member may be attached. After the light emitting element is formed, the substrate may be peeled off, the plastic substrate as the first transfer body may be attached, and then the plastic substrate as the second transfer body may be attached.

【0094】(実施の形態3)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、レーザー光の照射または加熱処理を行う例を図4に
示す。
(Embodiment Mode 3) In addition to Embodiment Mode 1, Embodiment Mode 3 shows an example in which laser light irradiation or heat treatment is performed in order to further promote peeling.

【0095】図4(A)中、40は基板、41は第1の
材料層、42は第2の材料層、43は被剥離層である。
In FIG. 4A, 40 is a substrate, 41 is a first material layer, 42 is a second material layer, and 43 is a layer to be peeled.

【0096】被剥離層43まで形成する工程は、実施の
形態1と同一であるので省略する。
The process of forming the layer to be peeled 43 is the same as that of the first embodiment, and therefore its description is omitted.

【0097】被剥離層43を形成した後、レーザー光の
照射を行う。(図3(A))レーザー光としては、エキ
シマレーザー等の気体レーザーや、YVO4レーザーや
YAGレーザーなどの固体レーザーや、半導体レーザー
を用いればよい。また、レーザー発振の形態は、連続発
振、パルス発振のいずれでもよく、レーザービームの形
状も線状、矩形状、円状、楕円状のいずれでもよい。ま
た、使用する波長は、基本波、第2高調波、第3高調波
のいずれでもよい。また、走査方法は、縦方向、横方
向、斜め方向のいずれでもよく、さらに往復させてもよ
い。
After the layer 43 to be peeled is formed, laser light irradiation is performed. (FIG. 3A) As the laser light, a gas laser such as an excimer laser, a solid laser such as a YVO 4 laser or a YAG laser, or a semiconductor laser may be used. Further, the form of laser oscillation may be continuous oscillation or pulse oscillation, and the shape of the laser beam may be linear, rectangular, circular, or elliptical. The wavelength used may be any of the fundamental wave, the second harmonic, and the third harmonic. The scanning method may be any of the vertical direction, the horizontal direction, and the oblique direction, and may be reciprocated.

【0098】また、第1の材料層41として用いる材料
は、レーザー光を吸収しやすい材料を用いることが望ま
しく、金属材料や窒化金属材料、例えば窒化チタンが好
ましい。なお、レーザー光を通過させるため、基板40
は透光性を有している基板を用いる。
As the material used for the first material layer 41, it is desirable to use a material that easily absorbs laser light, and a metal material or a metal nitride material such as titanium nitride is preferable. In addition, since the laser light is passed therethrough, the substrate 40
Is a substrate having a light-transmitting property.

【0099】次いで、第1の材料層41が設けられてい
る基板40を物理的手段により引き剥がす。(図4
(B))第2の材料層42が圧縮応力を有し、第1の材
料層41が引張応力を有するため、比較的小さな力で引
き剥がすことができる。
Then, the substrate 40 provided with the first material layer 41 is peeled off by a physical means. (Fig. 4
(B) Since the second material layer 42 has a compressive stress and the first material layer 41 has a tensile stress, it can be peeled off with a relatively small force.

【0100】レーザー光を照射することによって、第1
の材料層41と第2の材料層42とを加熱することによ
り、互いの内部応力を変化させて、剥離を助長すること
ができ、さらに小さな力で剥離させることができる。ま
た、ここでは、被剥離層43の機械的強度が十分である
と仮定した例を示しているが、被剥離層43の機械的強
度が不十分である場合には、被剥離層43を固定する支
持体(図示しない)を貼りつけた後、剥離することが好
ましい。
By irradiating with laser light, the first
By heating the material layer 41 and the second material layer 42, the mutual internal stress can be changed to promote peeling, and peeling can be performed with a smaller force. In addition, here, an example in which the mechanical strength of the layer to be peeled 43 is assumed to be sufficient is shown, but when the mechanical strength of the layer to be peeled 43 is insufficient, the layer to be peeled 43 is fixed. It is preferable that the support (not shown) is attached and then peeled off.

【0101】こうして、第2の材料層42上に形成され
た被剥離層43を基板40から分離することができる。
剥離後の状態を図4(C)に示す。
In this way, the layer to be peeled 43 formed on the second material layer 42 can be separated from the substrate 40.
The state after peeling is shown in FIG.

【0102】また、レーザー光に限定されず、ハロゲン
ランプ等の光源からの可視光、赤外線、紫外線、マイク
ロ波などを用いてもよい。
Further, it is not limited to laser light, and visible light from a light source such as a halogen lamp, infrared rays, ultraviolet rays, microwaves, etc. may be used.

【0103】また、レーザー光に代えて電気炉での加熱
処理でもよい。
Further, heat treatment in an electric furnace may be used instead of laser light.

【0104】また、支持体を接着する前、或いは、前記
物理的手段により剥離する前に、加熱処理またはレーザ
ー光の照射を行う処理を行ってもよい。
Further, a heating treatment or a laser light irradiation treatment may be carried out before the support is adhered or before the support is peeled off by the physical means.

【0105】また、本実施の形態は、実施の形態2と組
み合わせることができる。
Further, this embodiment can be combined with the second embodiment.

【0106】(実施の形態4)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、粒状の酸化物を第1の材料層と第2の材料層との界
面に設ける例を図5に示す。
(Embodiment 4) In this embodiment, in addition to Embodiment 1, granular oxide is added to the interface between the first material layer and the second material layer in order to further promote peeling. FIG. 5 shows an example of the arrangement in the.

【0107】図5(A)中、50は基板、51は引張応
力を有する第1の材料層、52aは粒状の酸化物、52
bは圧縮応力を有する第2の材料層、53は被剥離層で
ある。
In FIG. 5A, 50 is a substrate, 51 is a first material layer having a tensile stress, 52a is a granular oxide, and 52a is a particulate oxide.
Reference numeral b is a second material layer having a compressive stress, and 53 is a layer to be peeled.

【0108】第1の材料層51まで形成する工程は、実
施の形態1と同一であるので省略する。
Since the process of forming the first material layer 51 is the same as that of the first embodiment, it is omitted.

【0109】第1の材料層51を形成した後、粒状の酸
化物52aを形成する。粒状の酸化物52aとしては酸
化金属材料、例えば、ITO(酸化インジウム酸化スズ
合金)、酸化インジウム酸化亜鉛合金(In23―Zn
O)、酸化亜鉛(ZnO)等を用いればよい。
After forming the first material layer 51, a granular oxide 52a is formed. As the granular oxide 52a, a metal oxide material such as ITO (indium oxide-tin oxide alloy) or indium oxide-zinc oxide alloy (In 2 O 3 —Zn) is used.
O), zinc oxide (ZnO), or the like may be used.

【0110】次いで、粒状の酸化物52aを覆って第2
の材料層52bを形成する。第2の材料層52bとし
て、代表的な一例は酸化シリコン、酸化窒化シリコン、
酸化金属材料を用いればよい。なお、第2の材料層52
bは、スパッタ法、プラズマCVD法、塗布法などのい
ずれの成膜方法を用いてもよい。
Next, the second oxide is covered with the granular oxide 52a.
Forming the material layer 52b. Typical examples of the second material layer 52b include silicon oxide, silicon oxynitride,
A metal oxide material may be used. Note that the second material layer 52
For b, any film forming method such as a sputtering method, a plasma CVD method, or a coating method may be used.

【0111】次いで、第2の材料層52b上に被剥離層
53を形成する。(図5(A))
Next, the layer to be peeled 53 is formed on the second material layer 52b. (Figure 5 (A))

【0112】次いで、第1の材料層51が設けられてい
る基板50を物理的手段により引き剥がす。(図5
(B))第2の材料層52bが圧縮応力を有し、第1の
材料層51が引張応力を有するため、比較的小さな力で
引き剥がすことができる。
Then, the substrate 50 provided with the first material layer 51 is peeled off by a physical means. (Fig. 5
(B) Since the second material layer 52b has a compressive stress and the first material layer 51 has a tensile stress, it can be peeled off with a relatively small force.

【0113】粒状の酸化物52aを設けることによっ
て、第1の材料層51と第2の材料層52との結合力を
弱め、互いの密着性を変化させて、剥離を助長すること
ができ、さらに小さな力で剥離させることができる。ま
た、ここでは、被剥離層53の機械的強度が十分である
と仮定した例を示しているが、被剥離層53の機械的強
度が不十分である場合には、被剥離層53を固定する支
持体(図示しない)を貼りつけた後、剥離することが好
ましい。
By providing the granular oxide 52a, the bonding force between the first material layer 51 and the second material layer 52 can be weakened, the mutual adhesiveness can be changed, and peeling can be promoted. It can be peeled off with a smaller force. Further, here, an example is shown in which the mechanical strength of the layer to be peeled 53 is assumed to be sufficient, but when the mechanical strength of the layer to be peeled 53 is insufficient, the layer to be peeled 53 is fixed. It is preferable that the support (not shown) is attached and then peeled off.

【0114】こうして、第2の材料層52b上に形成さ
れた被剥離層53を基板50から分離することができ
る。剥離後の状態を図5(C)に示す。
In this way, the layer to be peeled 53 formed on the second material layer 52b can be separated from the substrate 50. The state after peeling is shown in FIG.

【0115】また、本実施の形態は、実施の形態2、ま
たは実施の形態3と組み合わせることができる。
Further, this embodiment mode can be combined with the second embodiment mode or the third embodiment mode.

【0116】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention configured as described above will be described in more detail with reference to the following examples.

【0117】(実施例) [実施例1]本発明の実施例を図6〜図8を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のTFT(nチャネル型TFT及びp
チャネル型TFT)を同時に作製する方法について詳細
に説明する。
(Embodiment) [Embodiment 1] An embodiment of the present invention will be described with reference to FIGS. Here, a pixel portion and TFTs (n-channel type TFT and p-type TFT) of a driving circuit provided around the pixel portion are provided on the same substrate.
A method of simultaneously producing channel type TFTs will be described in detail.

【0118】まず、基板100上に第1の材料層10
1、第2の材料層102、下地絶縁膜103を形成し、
結晶構造を有する半導体膜を得た後、所望の形状にエッ
チング処理して島状に分離された半導体層104〜10
8を形成する。
First, the first material layer 10 is formed on the substrate 100.
1, a second material layer 102, a base insulating film 103 are formed,
After obtaining the semiconductor film having a crystal structure, the semiconductor layers 104 to 10 are separated into islands by etching into a desired shape.
8 is formed.

【0119】基板100としては、ガラス基板(#17
37)を用いる。
As the substrate 100, a glass substrate (# 17
37) is used.

【0120】また、第1の材料層101としては、後で
行われる剥離工程の直前で1〜1×1010(Dyne/cm2
の範囲の引張応力を有する材料であれば、特に限定され
ず、金属材料(Ti、Al、Ta、W、Mo、Cu、C
r、Nd、Fe、Ni、Co、Zr、Zn、Ru、R
h、Pd、Os、Ir、Ptなど)、半導体材料(例え
ばSi、Geなど)、絶縁体材料、有機材料のいずれか
一層、またはこれらの積層を用いることができる。ここ
ではスパッタ法で膜厚100nmの窒化チタン膜を用い
る。
As the first material layer 101, 1 to 1 × 10 10 (Dyne / cm 2 ) is provided immediately before the peeling step performed later.
The material is not particularly limited as long as it has a tensile stress in the range of, and metal materials (Ti, Al, Ta, W, Mo, Cu, C
r, Nd, Fe, Ni, Co, Zr, Zn, Ru, R
Any one of h, Pd, Os, Ir, Pt, etc., a semiconductor material (eg, Si, Ge, etc.), an insulator material, an organic material, or a stacked layer thereof can be used. Here, a titanium nitride film with a thickness of 100 nm is used by a sputtering method.

【0121】また、第2の材料層102としては、後で
行われる剥離工程の直前で−1〜−1×1010(Dyne/c
m2)の範囲で圧縮応力を有する材料であれば、特に限定
されず、金属材料(Ti、Al、Ta、W、Mo、C
u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
u、Rh、Pd、Os、Ir、Ptなど)、半導体材料
(例えばSi、Geなど)、絶縁体材料、有機材料のい
ずれか一層、またはこれらの積層を用いることができ
る。酸化シリコン材料または酸化金属材料からなる単
層、またはこれらの積層を用いればよい。ここではスパ
ッタ法で膜厚200nmの酸化シリコン膜を用いる。こ
の第1の材料層101と第2の材料層102の結合力は
熱処理には強く、膜剥がれ(ピーリングとも呼ばれる)
などが生じないが、物理的手段で簡単に第2の材料層の
層内、あるいは界面において剥離することができる。
As the second material layer 102, −1 to −1 × 10 10 (Dyne / c) is provided immediately before the peeling step to be performed later.
The material is not particularly limited as long as it has a compressive stress in the range of m 2 ) and metal materials (Ti, Al, Ta, W, Mo, C
u, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
Any one layer of u, Rh, Pd, Os, Ir, Pt, etc., a semiconductor material (eg, Si, Ge, etc.), an insulator material, an organic material, or a stacked layer thereof can be used. A single layer made of a silicon oxide material or a metal oxide material, or a stacked layer thereof may be used. Here, a 200-nm-thick silicon oxide film is used by a sputtering method. The bonding force between the first material layer 101 and the second material layer 102 is strong against heat treatment and film peeling (also called peeling).
However, it can be easily peeled by a physical means in the layer of the second material layer or at the interface.

【0122】また、下地絶縁膜103としては、プラズ
マCVD法で成膜温度400℃、原料ガスSiH4、N
3、N2Oから作製される酸化窒化シリコン膜103a
(組成比Si=32%、O=27%、N=24%、H=
17%)を50nm(好ましくは10〜200nm)形成す
る。次いで、表面をオゾン水で洗浄した後、表面の酸化
膜を希フッ酸(1/100希釈)で除去する。次いでプ
ラズマCVD法で成膜温度400℃、原料ガスSi
4、N2Oから作製される酸化窒化シリコン膜103b
(組成比Si=32%、O=59%、N=7%、H=2
%)を100nm(好ましくは50〜200nm)の厚さ
に積層形成し、さらに大気解放せずにプラズマCVD法
で成膜温度300℃、成膜ガスSiH4で非晶質構造を
有する半導体膜(ここではアモルファスシリコン膜)を
54nmの厚さ(好ましくは25〜80nm)で形成す
る。
The base insulating film 103 is formed by plasma CVD at a film forming temperature of 400 ° C. and source gases of SiH 4 and N 2.
Silicon oxynitride film 103a made of H 3 and N 2 O
(Composition ratio Si = 32%, O = 27%, N = 24%, H =
17%) is formed to 50 nm (preferably 10 to 200 nm). Next, after cleaning the surface with ozone water, the oxide film on the surface is removed with dilute hydrofluoric acid (diluted by 1/100). Then, the film formation temperature is 400 ° C. by the plasma CVD method, and the source gas Si
Silicon oxynitride film 103b made of H 4 and N 2 O
(Composition ratio Si = 32%, O = 59%, N = 7%, H = 2
%) To have a thickness of 100 nm (preferably 50 to 200 nm), and a semiconductor film having an amorphous structure with a film forming temperature of 300 ° C. and a film forming gas of SiH 4 by a plasma CVD method without exposing to the atmosphere ( Here, an amorphous silicon film) is formed with a thickness of 54 nm (preferably 25 to 80 nm).

【0123】本実施例では下地膜103を2層構造とし
て示したが、前記絶縁膜の単層膜または2層以上積層さ
せた構造として形成しても良い。また、半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム(SiXGe1-X(X=0.0001〜0.0
2))合金などを用い、公知の手段(スパッタ法、LP
CVD法、またはプラズマCVD法等)により形成すれ
ばよい。また、プラズマCVD装置は、枚葉式の装置で
もよいし、バッチ式の装置でもよい。また、同一の成膜
室で大気に触れることなく下地絶縁膜と半導体膜とを連
続成膜してもよい。
Although the base film 103 has a two-layer structure in this embodiment, it may have a single-layer structure of the insulating film or a structure in which two or more layers are laminated. The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.0).
2)) Using alloys or the like, known means (sputtering method, LP
It may be formed by a CVD method, a plasma CVD method, or the like. Further, the plasma CVD apparatus may be a single wafer type apparatus or a batch type apparatus. Alternatively, the base insulating film and the semiconductor film may be successively formed in the same film formation chamber without exposure to the air.

【0124】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約2nmの極薄い酸
化膜を形成する。次いで、TFTのしきい値を制御する
ために微量な不純物元素(ボロンまたはリン)のドーピ
ングを行う。ここでは、ジボラン(B26)を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧15kV、ジボランを水素で1%
に希釈したガス流量30sccm、ドーズ量2×1012
/cm2で非晶質シリコン膜にボロンを添加した。
Then, after cleaning the surface of the semiconductor film having an amorphous structure, an extremely thin oxide film of about 2 nm is formed on the surface with ozone water. Next, a slight amount of impurity element (boron or phosphorus) is doped to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used, the doping condition is an acceleration voltage of 15 kV, and diborane is hydrogen at 1%.
Flow rate of diluted gas to 30 sccm, dose amount 2 × 10 12
Boron was added to the amorphous silicon film at a rate of / cm 2 .

【0125】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。
Next, a nickel acetate salt solution containing 10 ppm by weight of nickel is applied by a spinner. Instead of coating, a method of spattering nickel element over the entire surface by a sputtering method may be used.

【0126】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、500℃〜650℃で4〜24
時間で行えばよい。ここでは脱水素化のための熱処理
(500℃、1時間)の後、結晶化のための熱処理(5
50℃、4時間)を行って結晶構造を有するシリコン膜
を得る。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、ランプアニール装置で結晶化を行っても
よい。なお、ここではシリコンの結晶化を助長する金属
元素としてニッケルを用いた結晶化技術を用いたが、他
の公知の結晶化技術、例えば固相成長法やレーザー結晶
化法を用いてもよい。
Then, heat treatment is performed for crystallization to form a semiconductor film having a crystalline structure. For this heat treatment, heat treatment of an electric furnace or irradiation of strong light may be used. When it is performed by heat treatment in an electric furnace, it is 4 to 24 at 500 to 650 ° C
You can do it in time. Here, after the heat treatment for dehydrogenation (500 ° C., 1 hour), the heat treatment for crystallization (5
50 ° C., 4 hours) to obtain a silicon film having a crystal structure. Note that here, although crystallization is performed by heat treatment using a furnace, crystallization may be performed by a lamp annealing apparatus. Although a crystallization technique using nickel as a metal element that promotes crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.

【0127】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するための第1のレーザ
ー光(XeCl:波長308nm)の照射を大気中、ま
たは酸素雰囲気中で行う。レーザー光には波長400nm
以下のエキシマレーザ光や、YAGレーザの第2高調
波、第3高調波を用いる。いずれにしても、繰り返し周
波数10〜1000Hz程度のパルスレーザー光を用い、
当該レーザー光を光学系にて100〜500mJ/cm2に集
光し、90〜95%のオーバーラップ率をもって照射
し、シリコン膜表面を走査させればよい。ここでは、繰
り返し周波数30Hz、エネルギー密度393mJ/cm2
第1のレーザー光の照射を大気中で行なう。なお、大気
中、または酸素雰囲気中で行うため、第1のレーザー光
の照射により表面に酸化膜が形成される。
Then, after removing the oxide film on the surface of the silicon film having a crystal structure with dilute hydrofluoric acid or the like, the crystallization rate is increased,
Irradiation with the first laser light (XeCl: wavelength 308 nm) for repairing defects left in crystal grains is performed in the air or an oxygen atmosphere. Laser light has a wavelength of 400 nm
The following excimer laser light and the second and third harmonics of a YAG laser are used. In any case, using pulsed laser light with a repetition frequency of about 10 to 1000 Hz,
The laser light may be focused at 100 to 500 mJ / cm 2 by an optical system and irradiated with an overlap rate of 90 to 95% to scan the surface of the silicon film. Here, irradiation with the first laser light is performed in the atmosphere with a repetition frequency of 30 Hz and an energy density of 393 mJ / cm 2 . Since it is performed in the air or an oxygen atmosphere, an oxide film is formed on the surface by irradiation with the first laser light.

【0128】次いで、第1のレーザー光の照射により形
成された酸化膜を希フッ酸で除去した後、第2のレーザ
ー光の照射を窒素雰囲気、或いは真空中で行い、半導体
膜表面を平坦化する。このレーザー光(第2のレーザー
光)には波長400nm以下のエキシマレーザー光や、Y
AGレーザーの第2高調波、第3高調波を用いる。第2
のレーザー光のエネルギー密度は、第1のレーザー光の
エネルギー密度より大きくし、好ましくは30〜60m
J/cm2大きくする。ここでは、繰り返し周波数30
Hz、エネルギー密度453mJ/cm2で第2のレーザー光
の照射を行ない、半導体膜表面における凹凸のP―V値
(Peak to Valley、高さの最大値と最小値の差分)が5
0nm以下となる。このP−V値は、AFM(原子間力
顕微鏡)により得られる。
Next, after removing the oxide film formed by the irradiation of the first laser light with dilute hydrofluoric acid, the irradiation of the second laser light is performed in a nitrogen atmosphere or in a vacuum to flatten the surface of the semiconductor film. To do. This laser light (second laser light) is an excimer laser light with a wavelength of 400 nm or less, or Y
The second and third harmonics of the AG laser are used. Second
The energy density of the laser light is larger than that of the first laser light, and preferably 30 to 60 m.
Increase J / cm 2 . Here, the repetition frequency 30
Irradiation with the second laser beam was performed at a frequency of Hz and an energy density of 453 mJ / cm 2 , and the PV value (Peak to Valley, the difference between the maximum height and the minimum height) of the unevenness on the semiconductor film surface was 5
It becomes 0 nm or less. This PV value is obtained by AFM (atomic force microscope).

【0129】また、本実施例では第2のレーザー光の照
射を全面に行ったが、オフ電流の低減は、画素部のTF
Tに特に効果があるため、少なくとも画素部のみに選択
的に照射する工程としてもよい。
Further, in this embodiment, the second laser beam was applied to the entire surface, but the reduction of the off current is caused by the TF of the pixel portion.
Since T is particularly effective, at least the pixel portion may be selectively irradiated.

【0130】次いで、オゾン水で表面を120秒処理し
て合計1〜5nmの酸化膜からなるバリア層を形成す
る。
Next, the surface is treated with ozone water for 120 seconds to form a barrier layer composed of an oxide film having a total thickness of 1 to 5 nm.

【0131】次いで、バリア層上にスパッタ法にてゲッ
タリングサイトとなるアルゴン元素を含む非晶質シリコ
ン膜を膜厚150nmで形成する。本実施例のスパッタ
法による成膜条件は、成膜圧力を0.3Paとし、ガス
(Ar)流量を50(sccm)とし、成膜パワーを3kW
とし、基板温度を150℃とする。なお、上記条件での
非晶質シリコン膜に含まれるアルゴン元素の原子濃度
は、3×1020/cm3〜6×1020/cm3、酸素の原
子濃度は1×1019/cm3〜3×1019/cm 3であ
る。その後、ランプアニール装置を用いて650℃、3
分の熱処理を行いゲッタリングする。
Then, a barrier layer is formed on the barrier layer by a sputtering method.
Amorphous silicon containing elemental argon that acts as a tarring site
Forming a film having a thickness of 150 nm. Sputtering of this example
The film forming conditions by the method are as follows: film forming pressure is 0.3 Pa, gas is
(Ar) flow rate is 50 (sccm) and film formation power is 3 kW
And the substrate temperature is 150 ° C. In addition, under the above conditions
Atomic concentration of argon element contained in amorphous silicon film
Is 3 × 1020/ Cm3~ 6 × 1020/ Cm3, The source of oxygen
Child concentration is 1 × 1019/ Cm3~ 3 x 1019/ Cm 3And
It Then, using a lamp annealing device at 650 ° C., 3
Gettering is performed by heat treatment for a minute.

【0132】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。
Then, the barrier layer is used as an etching stopper to selectively remove the amorphous silicon film containing the argon element which is the gettering site, and then the barrier layer is selectively removed with dilute hydrofluoric acid. In addition, at the time of gettering,
Since nickel tends to move to a region having a high oxygen concentration, it is desirable to remove the barrier layer made of an oxide film after gettering.

【0133】次いで、得られた結晶構造を有するシリコ
ン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層104〜108を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
Next, after forming a thin oxide film with ozone water on the surface of the obtained silicon film having a crystal structure (also referred to as a polysilicon film), a mask made of a resist is formed and an etching process is performed to a desired shape. The semiconductor layers 104 to 108 separated into islands are formed. After forming the semiconductor layer, the resist mask is removed.

【0134】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜109となる珪素を主成分とする絶縁膜を
形成する。本実施例では、プラズマCVD法により11
5nmの厚さで酸化窒化シリコン膜(組成比Si=32
%、O=59%、N=7%、H=2%)で形成する。
Then, after removing the oxide film with an etchant containing hydrofluoric acid and simultaneously cleaning the surface of the silicon film,
An insulating film containing silicon as its main component is formed to be the gate insulating film 109. In this embodiment, 11 is formed by the plasma CVD method.
A silicon oxynitride film with a thickness of 5 nm (composition ratio Si = 32
%, O = 59%, N = 7%, H = 2%).

【0135】次いで、図6(A)に示すように、ゲート
絶縁膜109上に膜厚20〜100nmの第1の導電膜
110aと、膜厚100〜400nmの第2の導電膜1
10bとを積層形成する。本実施例では、ゲート絶縁膜
109上に膜厚50nmの窒化タンタル膜、膜厚370
nmのタングステン膜を順次積層する。
Next, as shown in FIG. 6A, the first conductive film 110a having a film thickness of 20 to 100 nm and the second conductive film 1 having a film thickness of 100 to 400 nm are formed on the gate insulating film 109.
And 10b are laminated. In this embodiment, a tantalum nitride film with a thickness of 50 nm and a thickness of 370 are formed on the gate insulating film 109.
nm tungsten films are sequentially stacked.

【0136】第1の導電膜及び第2の導電膜を形成する
導電性材料としてはTa、W、Ti、Mo、Al、Cu
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第1の導電
膜及び第2の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
AgPdCu合金を用いてもよい。また、2層構造に限
定されず、例えば、膜厚50nmのタングステン膜、膜
厚500nmのアルミニウムとシリコンの合金(Al−
Si)膜、膜厚30nmの窒化チタン膜を順次積層した
3層構造としてもよい。また、3層構造とする場合、第
1の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第2の導電膜のアルミニウムとシリコ
ンの合金(Al−Si)膜に代えてアルミニウムとチタ
ンの合金膜(Al−Ti)を用いてもよいし、第3の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。
As the conductive material for forming the first conductive film and the second conductive film, Ta, W, Ti, Mo, Al and Cu are used.
It is formed of an element selected from the above or an alloy material or a compound material containing the above element as a main component. A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus as the first conductive film and the second conductive film,
You may use AgPdCu alloy. Further, the structure is not limited to the two-layer structure.
A three-layer structure in which a Si) film and a titanium nitride film having a film thickness of 30 nm are sequentially laminated may be used. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum may be used instead of the aluminum-silicon alloy (Al-Si) film of the second conductive film. An alloy film of titanium (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.
Further, it may have a single layer structure.

【0137】次に、図6(B)に示すように光露光工程
によりレジストからなるマスク112〜117を形成
し、ゲート電極及び配線を形成するための第1のエッチ
ング処理を行う。第1のエッチング処理では第1及び第
2のエッチング条件で行う。エッチングにはICP(In
ductively Coupled Plasma:誘導結合型プラズマ)エッ
チング法を用いると良い。ICPエッチング法を用い、
エッチング条件(コイル型の電極に印加される電力量、
基板側の電極に印加される電力量、基板側の電極温度
等)を適宜調節することによって所望のテーパー形状に
膜をエッチングすることができる。なお、エッチング用
ガスとしては、Cl2、BCl3、SiCl4、CCl4
どを代表とする塩素系ガスまたはCF4、SF6、NF3
などを代表とするフッ素系ガス、またはO2を適宜用い
ることができる。
Next, as shown in FIG. 6B, masks 112 to 117 made of resist are formed by a light exposure process, and a first etching process for forming gate electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. ICP (In
It is advisable to use an inductively coupled plasma etching method. Using ICP etching method,
Etching conditions (electric power applied to the coil type electrode,
By appropriately adjusting the amount of electric power applied to the electrode on the substrate side, the electrode temperature on the substrate side, etc., the film can be etched into a desired tapered shape. As the etching gas, chlorine-based gas represented by Cl 2 , BCl 3 , SiCl 4 , CCl 4 or the like or CF 4 , SF 6 , NF 3 is used.
A fluorine-based gas typified by, for example, or O 2 can be appropriately used.

【0138】本実施例では、基板側(試料ステージ)に
も150WのRF(13.56MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加する。なお、基板側の電極
面積サイズは、12.5cm×12.5cmであり、コ
イル型の電極面積サイズ(ここではコイルの設けられた
石英円板)は、直径25cmの円板である。この第1の
エッチング条件によりW膜をエッチングして第1の導電
層の端部をテーパー形状とする。第1のエッチング条件
でのWに対するエッチング速度は200.39nm/m
in、TaNに対するエッチング速度は80.32nm
/minであり、TaNに対するWの選択比は約2.5
である。また、この第1のエッチング条件によって、W
のテーパー角は、約26°となる。この後、レジストか
らなるマスク112〜117を除去せずに第2のエッチ
ング条件に変え、エッチング用ガスにCF4とCl2とを
用い、それぞれのガス流量比を30/30(sccm)
とし、1Paの圧力でコイル型の電極に500WのRF(1
3.56MHz)電力を投入してプラズマを生成して約30秒
程度のエッチングを行った。基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2を混合し
た第2のエッチング条件ではW膜及びTaN膜とも同程
度にエッチングされる。第2のエッチング条件でのWに
対するエッチング速度は58.97nm/min、Ta
Nに対するエッチング速度は66.43nm/minで
ある。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
In this embodiment, 150 W of RF (13.56 MHz) power is also applied to the substrate side (sample stage) to apply a substantially negative self-bias voltage. The electrode area size on the substrate side is 12.5 cm × 12.5 cm, and the coil type electrode area size (here, a quartz disk provided with a coil) is a disk having a diameter of 25 cm. The W film is etched under the first etching condition so that the end portion of the first conductive layer is tapered. The etching rate for W under the first etching condition is 200.39 nm / m
Etching rate for in and TaN is 80.32 nm
/ Min, and the selection ratio of W to TaN is about 2.5.
Is. In addition, depending on the first etching condition, W
The taper angle of is about 26 °. After that, the masks 112 to 117 made of resist are not removed, and the second etching conditions are changed to CF 4 and Cl 2 as etching gas, and the gas flow rate ratio of each is 30/30 (sccm).
With a pressure of 1 Pa, RF (1 W
(3.56 MHz) Power was applied to generate plasma and etching was performed for about 30 seconds. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. The etching rate for W under the second etching condition is 58.97 nm / min, Ta
The etching rate for N is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased at a rate of about 10 to 20%.

【0139】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。
In the first etching process, the shape of the mask made of resist is adjusted to
The edges of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion may be 15 to 45 °.

【0140】こうして、第1のエッチング処理により第
1の導電層と第2の導電層から成る第1の形状の導電層
119〜124(第1の導電層119a〜124aと第
2の導電層119b〜124b)を形成する。ゲート絶
縁膜となる絶縁膜109は、10〜20nm程度エッチン
グされ、第1の形状の導電層119〜124で覆われな
い領域が薄くなったゲート絶縁膜118となる。
Thus, the first shape conductive layers 119 to 124 (first conductive layers 119a to 124a and second conductive layer 119b) formed of the first conductive layer and the second conductive layer are formed by the first etching treatment. ~ 124b) are formed. The insulating film 109 serving as a gate insulating film is etched by about 10 to 20 nm, and becomes a gate insulating film 118 in which a region which is not covered with the first shape conductive layers 119 to 124 is thinned.

【0141】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う。ここでは、エッチン
グ用ガスにSF6とCl2とO2とを用い、それぞれのガ
ス流量比を24/12/24(sccm)とし、1.3
Paの圧力でコイル型の電極に700WのRF(13.56MH
z)電力を投入してプラズマを生成してエッチングを2
5秒行った。基板側(試料ステージ)にも10WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。第2のエッチング処理でのWに対する
エッチング速度は227.3nm/min、TaNに対
するエッチング速度は32.1nm/minであり、T
aNに対するWの選択比は7.1であり、絶縁膜118
であるSiONに対するエッチング速度は33.7nm
/minであり、SiONに対するWの選択比は6.8
3である。このようにエッチングガス用ガスにSF6
用いた場合、絶縁膜118との選択比が高いので膜減り
を抑えることができる。本実施例では絶縁膜118にお
いて約8nmしか膜減りが起きない。
Then, a second etching process is performed without removing the resist mask. Here, SF 6 , Cl 2, and O 2 are used as etching gases, and the gas flow rate ratios thereof are set to 24/12/24 (sccm).
700W RF (13.56MH) on coil type electrode with pressure of Pa
z) Applying electric power to generate plasma for etching 2
It went for 5 seconds. RF of 10W on the substrate side (sample stage)
(13.56MHz) Apply power and apply substantially negative self-bias voltage. In the second etching treatment, the etching rate for W is 227.3 nm / min, the etching rate for TaN is 32.1 nm / min, and
The selection ratio of W with respect to aN is 7.1, and the insulating film 118
Etching rate for SiON is 33.7 nm
/ Min, and the selection ratio of W to SiON is 6.8.
It is 3. As described above, when SF 6 is used as the etching gas, the selection ratio to the insulating film 118 is high, so that the film loss can be suppressed. In this embodiment, the insulating film 118 is reduced by about 8 nm.

【0142】この第2のエッチング処理によりWのテー
パー角は70°となった。この第2のエッチング処理に
より第2の導電層126b〜131bを形成する。一
方、第1の導電層は、ほとんどエッチングされず、第1
の導電層126a〜131aとなる。なお、第1の導電
層126a〜131aは、第1の導電層119a〜12
4aとほぼ同一サイズである。実際には、第1の導電層
の幅は、第2のエッチング処理前に比べて約0.3μm
程度、即ち線幅全体で0.6μm程度後退する場合もあ
るがほとんどサイズに変化がない。
The taper angle of W became 70 ° by this second etching treatment. The second conductive layers 126b to 131b are formed by this second etching process. On the other hand, the first conductive layer is hardly etched,
Of the conductive layers 126a to 131a. Note that the first conductive layers 126a to 131a are the first conductive layers 119a to 12a.
It is almost the same size as 4a. Actually, the width of the first conductive layer is about 0.3 μm as compared with that before the second etching process.
In some cases, the line width may recede by about 0.6 μm, but there is almost no change in size.

【0143】また、2層構造に代えて、膜厚50nmの
タングステン膜、膜厚500nmのアルミニウムとシリ
コンの合金(Al−Si)膜、膜厚30nmの窒化チタ
ン膜を順次積層した3層構造とした場合、第1のエッチ
ング処理の第1のエッチング条件としては、BCl3
Cl2とO2とを原料ガスに用い、それぞれのガス流量比
を65/10/5(sccm)とし、基板側(試料ステ
ージ)に300WのRF(13.56MHz)電力を投
入し、1.2Paの圧力でコイル型の電極に450Wの
RF(13.56MHz)電力を投入してプラズマを生
成して117秒のエッチングを行えばよく、第1のエッ
チング処理の第2のエッチング条件としては、CF4
Cl2とO2とを用い、それぞれのガス流量比を25/2
5/10(sccm)とし、基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、1
Paの圧力でコイル型の電極に500WのRF(13.
56MHz)電力を投入してプラズマを生成して約30
秒程度のエッチングを行えばよく、第2のエッチング処
理としてはBCl3とCl2を用い、それぞれのガス流量
比を20/60(sccm)とし、基板側(試料ステージ)
には100WのRF(13.56MHz)電力を投入
し、1.2Paの圧力でコイル型の電極に600WのR
F(13.56MHz)電力を投入してプラズマを生成
してエッチングを行えばよい。
Further, instead of the two-layer structure, a three-layer structure in which a tungsten film having a film thickness of 50 nm, an alloy of aluminum and silicon (Al-Si) film having a film thickness of 500 nm, and a titanium nitride film having a film thickness of 30 nm are sequentially laminated is provided. In this case, as the first etching condition of the first etching process, BCl 3 , Cl 2 and O 2 are used as source gases, and the gas flow rate ratio of each is set to 65/10/5 (sccm). The RF power (13.56 MHz) of 300 W is applied to the (sample stage), and the RF power (13.56 MHz) of 450 W is applied to the coil-shaped electrode at a pressure of 1.2 Pa to generate plasma for 117 seconds. Etching may be performed. As the second etching condition of the first etching process, CF 4 , Cl 2, and O 2 are used, and the gas flow rate ratio of each is 25/2.
5/10 (sccm), 20W of RF (13.56MHz) power was also applied to the substrate side (sample stage),
RF of 500 W (13.
56MHz) Power is generated and plasma is generated for about 30
It suffices to perform the etching for about a second. BCl 3 and Cl 2 are used for the second etching treatment, and the gas flow rate ratio of each is set to 20/60 (sccm) and the substrate side (sample stage)
RF (13.56 MHz) power of 100 W is applied to the coil, and a pressure of 1.2 Pa is applied to the coil-shaped electrode to generate R of 600 W.
It suffices to apply F (13.56 MHz) power to generate plasma and perform etching.

【0144】次いで、レジストからなるマスクを除去し
た後、第1のドーピング処理を行って図6(D)の状態
を得る。ドーピング処理はイオンドープ法、もしくはイ
オン注入法で行えば良い。イオンドープ法の条件はドー
ズ量を1.5×1014atoms/cm2とし、加速電圧を60
〜100keVとして行う。n型を付与する不純物元素
として、典型的にはリン(P)または砒素(As)を用
いる。この場合、第1の導電層及び第2の導電層126
〜130がn型を付与する不純物元素に対するマスクと
なり、自己整合的に第1の不純物領域132〜136が
形成される。第1の不純物領域132〜136には1×
1016〜1×1017/cm3の濃度範囲でn型を付与する不
純物元素を添加する。ここでは、第1の不純物領域と同
じ濃度範囲の領域をn--領域とも呼ぶ。
Next, after removing the resist mask, a first doping process is performed to obtain the state of FIG. 6 (D). The doping treatment may be performed by an ion doping method or an ion implantation method. The conditions of the ion doping method are a dose amount of 1.5 × 10 14 atoms / cm 2 and an acceleration voltage of 60.
~ 100 keV. Phosphorus (P) or arsenic (As) is typically used as the impurity element imparting n-type. In this case, the first conductive layer 126 and the second conductive layer 126
˜130 serve as a mask for the impurity element imparting n-type, and the first impurity regions 132 to 136 are formed in a self-aligned manner. 1 × is included in the first impurity regions 132 to 136.
An impurity element imparting n-type is added within a concentration range of 10 16 to 1 × 10 17 / cm 3 . Here, a region having the same concentration range as the first impurity region is also called an n region.

【0145】なお、本実施例ではレジストからなるマス
クを除去した後、第1のドーピング処理を行ったが、レ
ジストからなるマスクを除去せずに第1のドーピング処
理を行ってもよい。
In this embodiment, the first doping process is performed after removing the resist mask. However, the first doping process may be performed without removing the resist mask.

【0146】次いで、図7(A)に示すようにレジスト
からなるマスク137〜139を形成し第2のドーピン
グ処理を行う。マスク137は駆動回路のpチャネル型
TFTを形成する半導体層のチャネル形成領域及びその
周辺の領域を保護するマスクであり、マスク138は駆
動回路のnチャネル型TFTの一つを形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するマス
クであり、マスク139は画素部のTFTを形成する半
導体層のチャネル形成領域及びその周辺の領域と保持容
量となる領域とを保護するマスクである。
Next, as shown in FIG. 7A, masks 137 to 139 made of resist are formed and a second doping process is performed. A mask 137 is a mask that protects a channel formation region of a semiconductor layer that forms a p-channel TFT of a driver circuit and a peripheral region thereof, and a mask 138 is a semiconductor layer that forms one of n-channel TFTs of the driver circuit. The mask is a mask that protects the channel formation region and its peripheral region, and the mask 139 is a mask that protects the channel formation region of the semiconductor layer forming the TFT of the pixel portion, the peripheral region thereof, and the region to be the storage capacitor.

【0147】第2のドーピング処理におけるイオンドー
プ法の条件はドーズ量を1.5×1015atoms/cm2
し、加速電圧を60〜100keVとしてリン(P)を
ドーピングする。ここでは、第2の導電層126b〜1
28bをマスクとして各半導体層に不純物領域が自己整
合的に形成される。勿論、マスク137〜139で覆わ
れた領域には添加されない。こうして、第2の不純物領
域140〜142と、第3の不純物領域144が形成さ
れる。第2の不純物領域140〜142には1×1020
〜1×1021/cm3の濃度範囲でn型を付与する不純物元
素を添加されている。ここでは、第2の不純物領域と同
じ濃度範囲の領域をn+領域とも呼ぶ。
The condition of the ion doping method in the second doping process is that the dose amount is 1.5 × 10 15 atoms / cm 2 and the accelerating voltage is 60 to 100 keV, and phosphorus (P) is doped. Here, the second conductive layers 126 b to 1
An impurity region is formed in each semiconductor layer in a self-aligned manner using 28b as a mask. Of course, it is not added to the region covered with the masks 137 to 139. In this way, the second impurity regions 140 to 142 and the third impurity region 144 are formed. 1 × 10 20 is formed in the second impurity regions 140 to 142.
An impurity element imparting n-type is added in a concentration range of 1 × 10 21 / cm 3 . Here, a region having the same concentration range as the second impurity region is also called an n + region.

【0148】また、第3の不純物領域は第1の導電層に
より第2の不純物領域よりも低濃度に形成され、1×1
18〜1×1019/cm3の濃度範囲でn型を付与する不純
物元素を添加されることになる。なお、第3の不純物領
域は、テーパー形状である第1の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かっ
て不純物濃度が増加する濃度勾配を有している。ここで
は、第3の不純物領域と同じ濃度範囲の領域をn-領域
とも呼ぶ。また、マスク138、139で覆われた領域
は、第2のドーピング処理で不純物元素が添加されず、
第1の不純物領域146、147となる。
Further, the third impurity region is formed at a concentration lower than that of the second impurity region by the first conductive layer and is 1 × 1.
An impurity element imparting n-type is added in the concentration range of 0 18 to 1 × 10 19 / cm 3 . Note that the third impurity region has a concentration gradient in which the impurity concentration increases toward the end portion of the tapered portion because doping is performed by passing through the portion of the first conductive layer having a tapered shape. . Here, a region having the same concentration range as the third impurity region is also called an n region. Further, in the region covered with the masks 138 and 139, the impurity element is not added in the second doping treatment,
The first impurity regions 146 and 147 are formed.

【0149】次いで、レジストからなるマスク137〜
139を除去した後、新たにレジストからなるマスク1
48〜150を形成して図7(B)に示すように第3の
ドーピング処理を行う。
Next, a mask 137 made of resist is used.
After removing 139, a mask 1 made of a new resist
48 to 150 are formed and a third doping process is performed as shown in FIG.

【0150】駆動回路において、上記第3のドーピング
処理により、pチャネル型TFTを形成する半導体層お
よび保持容量を形成する半導体層にp型の導電型を付与
する不純物元素が添加された第4の不純物領域151、
152及び第5の不純物領域153、154を形成す
る。
In the drive circuit, by the third doping process, a fourth impurity element imparting p-type conductivity is added to the semiconductor layer forming the p-channel TFT and the semiconductor layer forming the storage capacitor. Impurity region 151,
152 and fifth impurity regions 153 and 154 are formed.

【0151】また、第4の不純物領域151、152に
は1×1020〜1×1021/cm3の濃度範囲でp型を付与
する不純物元素が添加されるようにする。尚、第4の不
純物領域151、152には先の工程でリン(P)が添
加された領域(n--領域)であるが、p型を付与する不
純物元素の濃度がその1.5〜3倍添加されていて導電
型はp型となっている。ここでは、第4の不純物領域と
同じ濃度範囲の領域をp +領域とも呼ぶ。
In addition, in the fourth impurity regions 151 and 152,
Is 1 × 1020~ 1 x 10twenty one/cm3P-type in the concentration range of
The impurity element to be added is added. In addition, the fourth failure
Phosphorus (P) was added to the pure material regions 151 and 152 in the previous process.
Added region (n-Region), but the
Conductive because the concentration of pure element is 1.5 to 3 times that of pure element
The mold is p-type. Here, the fourth impurity region and
P in the same concentration range +Also called a region.

【0152】また、第5の不純物領域153、154は
第2の導電層127aのテーパー部と重なる領域に形成
されるものであり、1×1018〜1×1020/cm3の濃度
範囲でp型を付与する不純物元素が添加されるようにす
る。ここでは、第5の不純物領域と同じ濃度範囲の領域
をp-領域とも呼ぶ。
The fifth impurity regions 153 and 154 are formed in regions overlapping the taper portion of the second conductive layer 127a, and have a concentration range of 1 × 10 18 to 1 × 10 20 / cm 3. An impurity element imparting p-type is added. Here, a region having the same concentration range as the fifth impurity region is also called ap region.

【0153】以上までの工程でそれぞれの半導体層にn
型またはp型の導電型を有する不純物領域が形成され
る。導電層126〜129はTFTのゲート電極とな
る。また、導電層130は画素部において保持容量を形
成する一方の電極となる。さらに、導電層131は画素
部においてソース配線を形成する。
By the steps up to this point, each semiconductor layer has n
An impurity region having a conductivity type of p-type or p-type is formed. The conductive layers 126 to 129 serve as the gate electrodes of the TFT. In addition, the conductive layer 130 serves as one electrode which forms a storage capacitor in the pixel portion. Further, the conductive layer 131 forms a source wiring in the pixel portion.

【0154】次いで、ほぼ全面を覆う絶縁膜(図示しな
い)を形成する。本実施例では、プラズマCVD法によ
り膜厚50nmの酸化シリコン膜を形成した。勿論、こ
の絶縁膜は酸化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
Next, an insulating film (not shown) is formed to cover almost the entire surface. In this embodiment, a silicon oxide film having a film thickness of 50 nm is formed by the plasma CVD method. Of course, this insulating film is not limited to the silicon oxide film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

【0155】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
(RTA法)、或いはYAGレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。
Then, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating the back surface with a YAG laser or an excimer laser, a heat treatment using a furnace, or a combination of these methods. By the method.

【0156】また、本実施例では、上記活性化の前に絶
縁膜を形成した例を示したが、上記活性化を行った後、
絶縁膜を形成する工程としてもよい。
In this embodiment, an example in which the insulating film is formed before the activation is shown, but after the activation is performed,
It may be a step of forming an insulating film.

【0157】次いで、窒化シリコン膜からなる第1の層
間絶縁膜155を形成して熱処理(300〜550℃で
1〜12時間の熱処理)を行い、半導体層を水素化する
工程を行う。(図7(C))この工程は第1の層間絶縁
膜155に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる
絶縁膜(図示しない)の存在に関係なく半導体層を水素
化することができる。ただし、本実施例では、第2の導
電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第2の導電層が耐え得
る熱処理条件とすることが重要である。水素化の他の手
段として、プラズマ水素化(プラズマにより励起された
水素を用いる)を行っても良い。
Next, a step of hydrogenating the semiconductor layer is performed by forming a first interlayer insulating film 155 made of a silicon nitride film and performing heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours). (FIG. 7C) This step is a step of terminating the dangling bond of the semiconductor layer by hydrogen contained in the first interlayer insulating film 155. The semiconductor layer can be hydrogenated regardless of the presence of an insulating film (not shown) made of a silicon oxide film. However, in this embodiment, since the material containing aluminum as the main component is used as the second conductive layer, it is important to set the heat treatment conditions that the second conductive layer can withstand in the hydrogenation step. Plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation.

【0158】次いで、第1の層間絶縁膜155上に有機
絶縁物材料から成る第2の層間絶縁膜156を形成す
る。本実施例では膜厚1.6μmのアクリル樹脂膜を形
成する。次いで、ソース配線131に達するコンタクト
ホールと、導電層129、130に達するコンタクトホ
ールと、各不純物領域に達するコンタクトホールを形成
する。本実施例では複数のエッチング処理を順次行う。
本実施例では第1の層間絶縁膜をエッチングストッパー
として第2の層間絶縁膜をエッチングした後、絶縁膜
(図示しない)をエッチングストッパーとして第1の層
間絶縁膜をエッチングしてから絶縁膜(図示しない)を
エッチングした。
Next, a second interlayer insulating film 156 made of an organic insulating material is formed on the first interlayer insulating film 155. In this embodiment, an acrylic resin film having a thickness of 1.6 μm is formed. Next, a contact hole reaching the source wiring 131, a contact hole reaching the conductive layers 129 and 130, and a contact hole reaching each impurity region are formed. In this embodiment, a plurality of etching processes are sequentially performed.
In this embodiment, after etching the second interlayer insulating film using the first interlayer insulating film as an etching stopper, the first interlayer insulating film is etched using an insulating film (not shown) as an etching stopper, and then the insulating film (illustrated). Not etched).

【0159】その後、Al、Ti、Mo、Wなどを用い
て配線及び画素電極を形成する。これらの電極及び画素
電極の材料は、AlまたはAgを主成分とする膜、また
はそれらの積層膜等の反射性の優れた材料を用いること
が望ましい。こうして、ソース電極またはドレイン電極
157〜162、ゲート配線164、接続配線163、
画素電極165が形成される。
After that, wirings and pixel electrodes are formed by using Al, Ti, Mo, W or the like. As a material of these electrodes and pixel electrodes, it is desirable to use a material having excellent reflectivity such as a film containing Al or Ag as a main component, or a laminated film thereof. Thus, the source or drain electrodes 157 to 162, the gate wiring 164, the connection wiring 163,
The pixel electrode 165 is formed.

【0160】以上の様にして、nチャネル型TFT20
1、pチャネル型TFT202、nチャネル型TFT2
03を有する駆動回路206と、nチャネル型TFTか
らなる画素TFT204、保持容量205とを有する画
素部207を同一基板上に形成することができる。(図
8)本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。本明細書中ではこのような基板
を便宜上アクティブマトリクス基板と呼ぶ。
As described above, the n-channel TFT 20
1, p-channel TFT 202, n-channel TFT 2
The pixel portion 207 including the driver circuit 206 including the pixel 03, the pixel TFT 204 including the n-channel TFT, and the storage capacitor 205 can be formed over the same substrate. (FIG. 8) In this specification, such a substrate is referred to as an active matrix substrate for convenience. In this specification, such a substrate is referred to as an active matrix substrate for convenience.

【0161】画素部207において、画素TFT204
(nチャネル型TFT)にはチャネル形成領域169、
ゲート電極を形成する導電層129の外側に形成される
第1の不純物領域(n--領域)147と、ソース領域ま
たはドレイン領域として機能する第2の不純物領域(n
+領域)142、171を有している。また、保持容量
205の一方の電極として機能する半導体層には第4の
不純物領域152、第5の不純物領域154が形成され
ている。保持容量205は、絶縁膜(ゲート絶縁膜と同
一膜)118を誘電体として、第2の電極130と、半
導体層152、154、170とで形成されている。
In the pixel portion 207, the pixel TFT 204
The (n-channel TFT) has a channel formation region 169,
A first impurity region (n region) 147 formed outside the conductive layer 129 forming the gate electrode and a second impurity region (n ) functioning as a source region or a drain region (n
+ Area) 142, 171. Further, a fourth impurity region 152 and a fifth impurity region 154 are formed in the semiconductor layer functioning as one electrode of the storage capacitor 205. The storage capacitor 205 is formed of the second electrode 130 and the semiconductor layers 152, 154, and 170 using the insulating film (the same film as the gate insulating film) 118 as a dielectric.

【0162】また、駆動回路206において、nチャネ
ル型TFT201(第1のnチャネル型TFT)はチャ
ネル形成領域166、ゲート電極を形成する導電層12
6の一部と絶縁膜を介して重なる第3の不純物領域(n
-領域)144とソース領域またはドレイン領域として
機能する第2の不純物領域(n+領域)140を有して
いる。
In the driving circuit 206, the n-channel TFT 201 (first n-channel TFT) is the channel forming region 166 and the conductive layer 12 forming the gate electrode.
Third impurity region (n
- has a second impurity region (n + region) 140 functioning as a region) 144 and a source region or a drain region.

【0163】また、駆動回路206において、pチャネ
ル型TFT202にはチャネル形成領域167、ゲート
電極を形成する導電層127の一部と絶縁膜を介して重
なる第5不純物領域(p-領域)153とソース領域ま
たはドレイン領域として機能する第4の不純物領域(p
+領域)151を有している。
In the drive circuit 206, the p-channel TFT 202 has a channel formation region 167 and a fifth impurity region (p region) 153 overlapping a part of the conductive layer 127 forming the gate electrode with an insulating film interposed therebetween. A fourth impurity region (p
+ Area) 151.

【0164】また、駆動回路206において、nチャネ
ル型TFT203(第2のnチャネル型TFT)にはチ
ャネル形成領域168、ゲート電極を形成する導電層1
28の外側に第1の不純物領域(n--領域)146とソ
ース領域またはドレイン領域として機能する第2の不純
物領域(n+領域)141を有している。
In the drive circuit 206, the n-channel TFT 203 (second n-channel TFT) has the channel forming region 168 and the conductive layer 1 forming the gate electrode.
A first impurity region (n region) 146 and a second impurity region (n + region) 141 functioning as a source region or a drain region are provided outside 28.

【0165】これらのTFT201〜203を適宜組み
合わせてシフトレジスタ回路、バッファ回路、レベルシ
フタ回路、ラッチ回路などを形成し、駆動回路206を
形成すればよい。例えば、CMOS回路を形成する場合
には、nチャネル型TFT201とpチャネル型TFT
202を相補的に接続して形成すればよい。
A drive circuit 206 may be formed by appropriately combining these TFTs 201 to 203 to form a shift register circuit, a buffer circuit, a level shifter circuit, a latch circuit, and the like. For example, when forming a CMOS circuit, an n-channel TFT 201 and a p-channel TFT
It may be formed by connecting 202 complementarily.

【0166】特に、駆動電圧が高いバッファ回路には、
ホットキャリア効果による劣化を防ぐ目的から、nチャ
ネル型TFT203の構造が適している。
In particular, for a buffer circuit having a high driving voltage,
The structure of the n-channel TFT 203 is suitable for the purpose of preventing deterioration due to the hot carrier effect.

【0167】また、信頼性が最優先とされる回路には、
GOLD構造であるnチャネル型TFT201の構造が
適している。
For a circuit in which reliability is the highest priority,
The structure of the n-channel TFT 201 having the GOLD structure is suitable.

【0168】また、半導体膜表面の平坦化を向上させる
ことによって信頼性を向上させることができるので、G
OLD構造のTFTにおいて、ゲート電極とゲート絶縁
膜を介して重なる不純物領域の面積を縮小しても十分な
信頼性を得ることができる。具体的にはGOLD構造の
TFTにおいてゲート電極のテーパー部となる部分サイ
ズを小さくしても十分な信頼性を得ることができる。
Since the reliability can be improved by improving the flatness of the surface of the semiconductor film, G
In the TFT having the OLD structure, sufficient reliability can be obtained even if the area of the impurity region overlapping the gate electrode and the gate insulating film is reduced. Specifically, in the GOLD structure TFT, sufficient reliability can be obtained even if the size of the gate electrode tapered portion is reduced.

【0169】また、GOLD構造のTFTにおいてはゲ
ート絶縁膜が薄くなると寄生容量が増加するが、ゲート
電極(第1導電層)のテーパー部となる部分サイズを小
さくして寄生容量を低減すれば、f特性(周波数特性)
も向上してさらなる高速動作が可能となり、且つ、十分
な信頼性を有するTFTとなる。
Further, in the GOLD structure TFT, the parasitic capacitance increases as the gate insulating film becomes thinner, but if the size of the tapered portion of the gate electrode (first conductive layer) is reduced to reduce the parasitic capacitance, f characteristic (frequency characteristic)
Also, the TFT can be operated at a higher speed, and the TFT has sufficient reliability.

【0170】なお、画素部207の画素TFTにおいて
も、第2のレーザー光の照射によりオフ電流の低減、お
よびバラツキの低減が実現される。
Also in the pixel TFT of the pixel portion 207, the reduction of the off current and the variation can be realized by the irradiation of the second laser light.

【0171】また、本実施例では反射型の表示装置を形
成するためのアクティブマトリクス基板を作製する例を
示したが、画素電極を透明導電膜で形成すると、フォト
マスクは1枚増えるものの、透過型の表示装置を形成す
ることができる。
In this embodiment, an example of manufacturing an active matrix substrate for forming a reflection type display device is shown. However, when the pixel electrode is formed of a transparent conductive film, the number of photomasks is increased by one, but it is transparent. Mold display device can be formed.

【0172】また、本実施例ではガラス基板を用いた
が、特に限定されず、石英基板、半導体基板、セラミッ
クス基板、金属基板を用いることができる。
Although a glass substrate is used in this embodiment, it is not particularly limited, and a quartz substrate, a semiconductor substrate, a ceramics substrate, or a metal substrate can be used.

【0173】また、図8の状態を得た後、第2の材料層
102上に設けたTFTを含む層(被剥離層)の機械的
強度が十分であれば、基板100を引き剥がしてもよ
い。第2の材料層102が圧縮応力を有し、第1の材料
層101が引張応力を有するため、比較的小さな力で引
き剥がすことができる。本実施例は、被剥離層の機械的
強度が不十分であるので、被剥離層を固定する支持体
(図示しない)を貼りつけた後、剥離することが好まし
い。
After the state of FIG. 8 is obtained, if the layer including the TFT (layer to be peeled) provided on the second material layer 102 has sufficient mechanical strength, the substrate 100 can be peeled off. Good. Since the second material layer 102 has a compressive stress and the first material layer 101 has a tensile stress, the second material layer 102 can be peeled off with a relatively small force. In this example, since the mechanical strength of the layer to be peeled is insufficient, it is preferable to peel the layer to be peeled after attaching a support (not shown) for fixing the layer to be peeled.

【0174】[実施例2]本実施例では、実施例1で作
製したアクティブマトリクス基板から、基板100を剥
離してプラスチック基板を貼り合わせてアクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図9を用いる。
[Embodiment 2] In this embodiment, a process of peeling the substrate 100 from the active matrix substrate manufactured in Embodiment 1 and adhering a plastic substrate to manufacture an active matrix type liquid crystal display device will be described below. To do. FIG. 9 is used for the description.

【0175】図9(A)において、400は基板、40
1は第1の材料層、402は第2の材料層、403は下
地絶縁層、404aは駆動回路413の素子、404b
は画素部414の素子404b、405は画素電極であ
る。ここで素子とは、アクティブマトリクス型の液晶表
示装置において、画素のスイッチング素子として用いる
半導体素子(典型的にはTFT)もしくはMIM素子等
を指す。図9(A)に示したアクティブマトリクス基板
は図8に示したアクティブマトリクス基板を簡略化して
示したものであり、図8中の基板100は図9(A)中
の基板400に対応している。同様に図9(A)中の4
01は、図8中の101に、図9(A)中の402は、
図8中の102に、図9(A)中の403は、図8中の
103に、図9(A)中の404aは、図8中の201
及び202に、図9(A)中の404bは、図8中の2
04に、図9(A)中の405は、図8中の165にそ
れぞれ対応している。
In FIG. 9A, 400 is a substrate, and 40 is
Reference numeral 1 is a first material layer, 402 is a second material layer, 403 is a base insulating layer, 404a is an element of the driver circuit 413, and 404b.
The elements 404b and 405 of the pixel portion 414 are pixel electrodes. Here, the element refers to a semiconductor element (typically a TFT) or a MIM element used as a switching element of a pixel in an active matrix type liquid crystal display device. The active matrix substrate shown in FIG. 9A is a simplified version of the active matrix substrate shown in FIG. 8, and the substrate 100 in FIG. 8 corresponds to the substrate 400 in FIG. 9A. There is. Similarly, 4 in FIG. 9 (A)
01 is 101 in FIG. 8 and 402 in FIG. 9A is
Reference numeral 102 in FIG. 8, 403 in FIG. 9A is 103, and 404a in FIG. 9A is 201 in FIG.
And 202, 404b in FIG. 9A is 2 in FIG.
04, 405 in FIG. 9A corresponds to 165 in FIG.

【0176】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、図8のアクティブマト
リクス基板上に配向膜406aを形成しラビング処理を
行う。なお、本実施例では配向膜を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ(図示し
ない)を所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。
First, according to the first embodiment, after obtaining the active matrix substrate in the state of FIG. 8, the alignment film 406a is formed on the active matrix substrate of FIG. 8 and rubbing treatment is performed. In this example, before forming the alignment film, a columnar spacer (not shown) for holding the space between the substrates was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, spherical spacers may be dispersed over the entire surface of the substrate instead of the columnar spacers.

【0177】次いで、支持体407となる対向基板を用
意する。この対向基板には、着色層、遮光層が各画素に
対応して配置されたカラーフィルタ(図示しない)が設
けられている。また、駆動回路の部分にも遮光層を設け
た。このカラーフィルタと遮光層とを覆う平坦化膜(図
示しない)を設けた。次いで、平坦化膜上に透明導電膜
からなる対向電極408を画素部に形成し、対向基板の
全面に配向膜406bを形成し、ラビング処理を施し
た。
Next, a counter substrate to be the support 407 is prepared. The counter substrate is provided with a color filter (not shown) in which a colored layer and a light shielding layer are arranged corresponding to each pixel. Further, a light-shielding layer was also provided in the drive circuit portion. A flattening film (not shown) covering the color filter and the light shielding layer was provided. Next, a counter electrode 408 made of a transparent conductive film was formed in the pixel portion over the planarization film, an alignment film 406b was formed over the entire surface of the counter substrate, and a rubbing treatment was performed.

【0178】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板400と支持体407とを接着
層409となるシール材で貼り合わせる。シール材には
フィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って2枚の基板が貼り合わせ
られる。その後、両基板の間に液晶材料410を注入
し、封止剤(図示せず)によって完全に封止する。(図
9(B))液晶材料410には公知の液晶材料を用いれ
ば良い。
Then, the active matrix substrate 400 on which the pixel portion and the driving circuit are formed and the support 407 are attached to each other with a sealing material which becomes an adhesive layer 409. A filler is mixed in the sealing material, and the two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. After that, a liquid crystal material 410 is injected between both substrates and completely sealed by a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material 410 (FIG. 9B).

【0179】次いで、第1の材料層401が設けられて
いる基板400を物理的手段により引き剥がす。(図9
(C))第2の材料層402が圧縮応力を有し、第1の
材料層401が引張応力を有するため、比較的小さな力
で引き剥がすことができる。
Then, the substrate 400 provided with the first material layer 401 is peeled off by a physical means. (Fig. 9
(C) Since the second material layer 402 has a compressive stress and the first material layer 401 has a tensile stress, it can be peeled off with a relatively small force.

【0180】次いで、エポキシ樹脂などの接着層411
により転写体412に貼り付ける。本実施例では、転写
体412をプラスチックフィルム基板とすることで、軽
量化を図る。
Next, an adhesive layer 411 made of epoxy resin or the like.
It is attached to the transfer body 412 by. In this embodiment, the transfer member 412 is made of a plastic film substrate to reduce the weight.

【0181】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板412または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
In this way, a flexible active matrix type liquid crystal display device is completed. Then, if necessary, the flexible substrate 412 or the counter substrate is cut into a desired shape. Further, a polarizing plate (not shown) and the like are appropriately provided by using a known technique. Then, an FPC (not shown) was attached using a known technique.

【0182】[実施例3]実施例2では、支持体として
の対向基板を貼りつけ、液晶を注入した後に基板を剥離
して転写体としてのプラスチック基板を貼りつけた例を
示したが、本実施例では、図8に示したアクティブマト
リクス基板を形成した後、基板を剥離し、第1の転写体
としてのプラスチック基板と、第2の転写体としてのプ
ラスチック基板を貼りつけた例である。説明には図10
を用いる。
[Embodiment 3] In Embodiment 2, an example was shown in which a counter substrate as a support was attached, a liquid crystal was injected, and then the substrate was peeled off to attach a plastic substrate as a transfer body. In the embodiment, after forming the active matrix substrate shown in FIG. 8, the substrate is peeled off, and the plastic substrate as the first transfer body and the plastic substrate as the second transfer body are attached. Figure 10 for explanation
To use.

【0183】図10(A)において、500は基板、5
01は第1の材料層、502は第2の材料層、503は
下地絶縁層、504aは駆動回路514の素子、504
bは画素部515の素子504b、505は画素電極で
ある。図10(A)に示したアクティブマトリクス基板
は図8に示したアクティブマトリクス基板を簡略化して
示したものであり、図8中の基板100は図10(A)
中の基板500に対応している。同様に図10(A)中
の501は、図8中の101に、図10(A)中の50
2は、図8中の102に、図10(A)中の503は、
図8中の103に、図10(A)中の504aは、図8
中の201及び202に、図10(A)中の504b
は、図8中の204に、図10(A)中の505は、図
8中の165にそれぞれ対応している。
In FIG. 10A, reference numeral 500 denotes a substrate, 5
01 is a first material layer, 502 is a second material layer, 503 is a base insulating layer, 504a is an element of the driving circuit 514, 504
Reference numeral b denotes elements 504b and 505 of the pixel portion 515, which are pixel electrodes. The active matrix substrate shown in FIG. 10A is a simplified version of the active matrix substrate shown in FIG. 8, and the substrate 100 in FIG. 8 is shown in FIG.
It corresponds to the substrate 500 inside. Similarly, 501 in FIG. 10A corresponds to 101 in FIG. 8 and 50 in FIG.
2 is 102 in FIG. 8 and 503 in FIG.
8 is the same as 103 in FIG. 8 and 504a in FIG.
Numerals 201 and 202 indicate 504b in FIG.
8 corresponds to 204 in FIG. 8 and 505 in FIG. 10A corresponds to 165 in FIG.

【0184】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、第1の材料層501が
設けられている基板500を物理的手段により引き剥が
す。(図10(B))第2の材料層502が圧縮応力を
有し、第1の材料層501が引張応力を有するため、比
較的小さな力で引き剥がすことができる。
First, according to Example 1, after obtaining the active matrix substrate in the state of FIG. 8, the substrate 500 provided with the first material layer 501 is peeled off by a physical means. (FIG. 10B) Since the second material layer 502 has a compressive stress and the first material layer 501 has a tensile stress, the second material layer 502 can be peeled off with a relatively small force.

【0185】次いで、エポキシ樹脂などの接着層506
により転写体507(第1の転写体)に貼り付ける。本
実施例では、転写体507をプラスチックフィルム基板
とすることで、軽量化を図る。(図10(C))
Next, an adhesive layer 506 made of epoxy resin or the like.
Then, it is attached to the transfer body 507 (first transfer body). In this embodiment, the transfer body 507 is made of a plastic film substrate to reduce the weight. (Figure 10 (C))

【0186】次いで、配向膜508aを形成しラビング
処理を行う。なお、本実施例では配向膜を形成する前
に、アクリル樹脂膜等の有機樹脂膜をパターニングする
ことによって基板間隔を保持するための柱状のスペーサ
(図示しない)を所望の位置に形成した。また、柱状の
スペーサに代えて、球状のスペーサを基板全面に散布し
てもよい。
Then, an alignment film 508a is formed and a rubbing process is performed. In this example, before forming the alignment film, a columnar spacer (not shown) for holding the space between the substrates was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, spherical spacers may be dispersed over the entire surface of the substrate instead of the columnar spacers.

【0187】次いで、支持体510(第2の転写体)と
なる対向基板を用意する。この対向基板には、着色層、
遮光層が各画素に対応して配置されたカラーフィルタ
(図示しない)が設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜(図示しない)を設けた。次いで、平坦
化膜上に透明導電膜からなる対向電極509を画素部に
形成し、対向基板の全面に配向膜508bを形成し、ラ
ビング処理を施した。
Next, a counter substrate to be the support 510 (second transfer body) is prepared. This counter substrate has a colored layer,
A color filter (not shown) in which the light shielding layer is arranged corresponding to each pixel is provided. Further, a light-shielding layer was also provided in the drive circuit portion. A flattening film (not shown) covering the color filter and the light shielding layer was provided. Next, a counter electrode 509 made of a transparent conductive film was formed on the flattening film in the pixel portion, an alignment film 508b was formed over the entire surface of the counter substrate, and rubbing treatment was performed.

【0188】そして、画素部と駆動回路が接着されたプ
ラスチックフィルム基板507と支持体510とを接着
層512となるシール材で貼り合わせる。(図10
(D))シール材にはフィラーが混入されていて、この
フィラーと柱状スペーサによって均一な間隔を持って2
枚の基板が貼り合わせられる。その後、両基板の間に液
晶材料513を注入し、封止剤(図示せず)によって完
全に封止する。(図10(D))液晶材料513には公
知の液晶材料を用いれば良い。
Then, the plastic film substrate 507 to which the pixel portion and the driving circuit are adhered and the support body 510 are attached to each other with a sealing material which becomes an adhesive layer 512. (Fig. 10
(D) The filler is mixed in the sealing material, and the filler and the columnar spacers provide a uniform spacing.
The substrates are bonded together. After that, a liquid crystal material 513 is injected between both substrates and completely sealed with a sealant (not shown). (FIG. 10D) A known liquid crystal material may be used as the liquid crystal material 513.

【0189】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板507または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
In this way, a flexible active matrix type liquid crystal display device is completed. Then, if necessary, the flexible substrate 507 or the counter substrate is cut into a desired shape. Further, a polarizing plate (not shown) and the like are appropriately provided by using a known technique. Then, an FPC (not shown) was attached using a known technique.

【0190】[実施例4]実施例2または実施例3によ
り得られた液晶モジュールの構成を図11の上面図を用
いて説明する。実施例2における基板412、または実
施例3における基板507が基板301に対応する。
[Embodiment 4] The structure of the liquid crystal module obtained in Embodiment 2 or Embodiment 3 will be described with reference to the top view of FIG. The substrate 412 in the second embodiment or the substrate 507 in the third embodiment corresponds to the substrate 301.

【0191】基板301の中央には、画素部304が配
置されている。画素部304の上側には、ソース信号線
を駆動するためのソース信号線駆動回路302が配置さ
れている。画素部304の左右には、ゲート信号線を駆
動するためのゲート信号線駆動回路303が配置されて
いる。本実施例に示した例では、ゲート信号線駆動回路
303は画素部に対して左右対称配置としているが、こ
れは片側のみの配置でも良く、液晶モジュールの基板サ
イズ等を考慮して、設計者が適宜選択すれば良い。ただ
し、回路の動作信頼性や駆動効率等を考えると、図11
に示した左右対称配置が望ましい。
A pixel portion 304 is arranged at the center of the substrate 301. A source signal line driver circuit 302 for driving a source signal line is arranged above the pixel portion 304. A gate signal line driver circuit 303 for driving a gate signal line is arranged on the left and right of the pixel portion 304. In the example shown in this embodiment, the gate signal line drive circuit 303 is arranged symmetrically with respect to the pixel portion, but this may be arranged on only one side, and the designer may consider the substrate size of the liquid crystal module or the like. May be selected as appropriate. However, considering the operation reliability and drive efficiency of the circuit,
The symmetrical arrangement shown in is preferable.

【0192】各駆動回路への信号の入力は、フレキシブ
ルプリント基板(Flexible Print Circuit:FPC)3
05から行われる。FPC305は、基板301の所定
の場所まで配置された配線に達するように、層間絶縁膜
および樹脂膜にコンタクトホールを開口し、接続電極3
09を形成した後、異方性導電膜等を介して圧着され
る。本実施例においては、接続電極はITOを用いて形
成した。
Input of a signal to each drive circuit is performed by a flexible printed circuit (FPC) 3
It starts from 05. The FPC 305 opens a contact hole in the interlayer insulating film and the resin film so as to reach the wiring arranged up to a predetermined position on the substrate 301, and
After forming 09, it is pressure-bonded through an anisotropic conductive film or the like. In this embodiment, the connection electrode is made of ITO.

【0193】駆動回路、画素部の周辺には、基板外周に
沿ってシール剤307が塗布され、あらかじめフィルム
基板上に形成されたスペーサ310によって一定のギャ
ップ(基板301と対向基板306との間隔)を保った
状態で、対向基板306が貼り付けられる。その後、シ
ール剤307が塗布されていない部分より液晶材料が注
入され、封止剤308によって密閉される。以上の工程
により、液晶モジュールが完成する。
A sealant 307 is applied to the periphery of the driving circuit and the pixel portion along the outer circumference of the substrate, and a constant gap is formed by a spacer 310 formed on the film substrate in advance (a gap between the substrate 301 and the counter substrate 306). The counter substrate 306 is attached while maintaining After that, a liquid crystal material is injected from a portion where the sealant 307 is not applied and is sealed with a sealant 308. The liquid crystal module is completed through the above steps.

【0194】また、ここでは全ての駆動回路をフィルム
基板上に形成した例を示したが、駆動回路の一部に数個
のICを用いてもよい。
Although an example in which all the drive circuits are formed on the film substrate is shown here, several ICs may be used as a part of the drive circuits.

【0195】また、本実施例は、実施例1と自由に組み
あわせることが可能である。
Further, this embodiment can be freely combined with the first embodiment.

【0196】[実施例5]実施例1では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を示す。
[Embodiment 5] In Embodiment 1, an example of a reflection type display device in which the pixel electrode is formed of a reflective metal material is shown, but in this embodiment, the pixel electrode is made of a light-transmitting conductive material. An example of a transmissive display device formed of a film is shown.

【0197】層間絶縁膜を形成する工程までは実施例1
と同じであるので、ここでは省略する。実施例1に従っ
て層間絶縁膜を形成した後、透光性を有する導電膜から
なる画素電極601を形成する。透光性を有する導電膜
としては、ITO(酸化インジウム酸化スズ合金)、酸
化インジウム酸化亜鉛合金(In23―ZnO)、酸化
亜鉛(ZnO)等を用いればよい。
Example 1 up to the step of forming the interlayer insulating film
Since it is the same as, it is omitted here. After the interlayer insulating film is formed according to Example 1, the pixel electrode 601 made of a light-transmitting conductive film is formed. As the light-transmitting conductive film, ITO (indium oxide-tin oxide alloy), indium oxide-zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like may be used.

【0198】その後、層間絶縁膜600にコンタクトホ
ールを形成する。次いで、画素電極と重なる接続電極6
02を形成する。この接続電極602は、コンタクトホ
ールを通じてドレイン領域と接続されている。また、こ
の接続電極と同時に他のTFTのソース電極またはドレ
イン電極も形成する。
After that, a contact hole is formed in the interlayer insulating film 600. Next, the connection electrode 6 overlapping the pixel electrode
02 is formed. The connection electrode 602 is connected to the drain region through a contact hole. At the same time as the connection electrode, the source electrode or drain electrode of another TFT is also formed.

【0199】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のICを
用いてもよい。
Although an example in which all the driving circuits are formed on the substrate is shown here, several ICs may be used as a part of the driving circuits.

【0200】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、基板を剥離した後、圧縮応力を有する膜(図示しな
い)とプラスチック基板を貼り合わせ、実施例2〜4に
従って液晶モジュールを作製し、バックライト604、
導光板605を設け、カバー606で覆えば、図12に
その断面図の一部を示したようなアクティブマトリクス
型液晶表示装置が完成する。なお、カバーと液晶モジュ
ールは接着剤や有機樹脂を用いて貼り合わせる。また、
プラスチック基板と対向基板を貼り合わせる際、枠で囲
んで有機樹脂を枠と基板との間に充填して接着してもよ
い。また、透過型であるので偏光板603は、プラスチ
ック基板と対向基板の両方に貼り付ける。
The active matrix substrate is formed as described above. Using this active matrix substrate, after peeling off the substrate, a film (not shown) having a compressive stress and a plastic substrate are bonded together to produce a liquid crystal module according to Examples 2 to 4, and a backlight 604,
By providing the light guide plate 605 and covering it with the cover 606, an active matrix type liquid crystal display device as shown in the partial cross-sectional view of FIG. 12 is completed. The cover and the liquid crystal module are attached to each other with an adhesive or an organic resin. Also,
When the plastic substrate and the counter substrate are attached to each other, they may be surrounded by a frame and filled with an organic resin between the frame and the substrate for adhesion. Further, since it is a transmissive type, the polarizing plate 603 is attached to both the plastic substrate and the counter substrate.

【0201】また、本実施例は、実施例1乃至4と自由
に組みあわせることが可能である。
This embodiment can be freely combined with Embodiments 1 to 4.

【0202】[実施例6]本実施例では、プラスチック
基板上に形成されたEL(Electro Luminescence)素子
を備えた発光表示装置を作製する例を図13に示す。
[Embodiment 6] In this embodiment, an example of manufacturing a light emitting display device including an EL (Electro Luminescence) element formed on a plastic substrate is shown in FIG.

【0203】図13(A)において、700は基板、7
01は第1の材料層、702は第2の材料層、703は
下地絶縁層、704aは駆動回路711の素子、704
b、704cは画素部712の素子、705は有機発光
素子(Organic Light Emitting Device)である。ここ
で素子とは、アクティブマトリクス型の発光装置ならば
画素のスイッチング素子として用いる半導体素子(典型
的にはTFT)もしくはMIM素子並びに有機発光素子
等を指す。そして、これらの素子を覆って、層間絶縁膜
706を形成する。層間絶縁膜706は、成膜後の表面
がより平坦であることが好ましい。なお、層間絶縁膜7
06は必ずしも設ける必要はない。
In FIG. 13A, 700 is a substrate and 7
01 is a first material layer, 702 is a second material layer, 703 is a base insulating layer, 704a is an element of the driving circuit 711, 704
Reference numerals b and 704c are elements of the pixel portion 712, and 705 is an organic light emitting device. Here, the element refers to a semiconductor element (typically a TFT) used as a switching element of a pixel in an active matrix light emitting device, a MIM element, an organic light emitting element, or the like. Then, an interlayer insulating film 706 is formed so as to cover these elements. The surface of the interlayer insulating film 706 after film formation is preferably flatter. The interlayer insulating film 7
06 does not necessarily have to be provided.

【0204】なお、基板700上に設ける701〜70
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
701 to 70 provided on the substrate 700
3 may be formed according to any one of the second to fourth embodiments.

【0205】これらの素子(704a、704b、70
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。
These elements (704a, 704b, 70)
4c) is included in the n-channel TFT 2 of the first embodiment.
01, it may be manufactured according to the p-channel TFT 202 of the first embodiment.

【0206】有機発光素子705は、電場を加えること
で発生するルミネッセンス(Electroluminescence)が
得られる有機化合物(有機発光材料)を含む層(以下、
有機発光層と記す)と、陽極層と、陰極層とを有してい
る。有機化合物におけるルミネッセンスには、一重項励
起状態から基底状態に戻る際の発光(蛍光)と三重項励
起状態から基底状態に戻る際の発光(リン光)とがある
が、本発明の発光装置は、上述した発光のうちの、いず
れか一方の発光を用いていても良いし、または両方の発
光を用いていても良い。なお、本明細書では、有機発光
素子の陽極と陰極の間に形成された全ての層を有機発光
層と定義する。有機発光層には具体的に、発光層、正孔
注入層、電子注入層、正孔輸送層、電子輸送層等が含ま
れる。基本的に有機発光素子は、陽極/発光層/陰極が
順に積層された構造を有しており、この構造に加えて、
陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層
/発光層/電子輸送層/陰極等の順に積層した構造を有
していることもある。
The organic light emitting element 705 is a layer containing an organic compound (organic light emitting material) capable of obtaining luminescence generated by applying an electric field (hereinafter,
An organic light emitting layer), an anode layer, and a cathode layer. Luminescence in an organic compound includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission when returning to a ground state from a triplet excited state (phosphorescence). One of the above-mentioned light emissions may be used, or both of the light emissions may be used. In the present specification, all layers formed between the anode and the cathode of the organic light emitting device are defined as the organic light emitting layer. The organic light emitting layer specifically includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the organic light emitting device has a structure in which an anode / a light emitting layer / a cathode are laminated in this order. In addition to this structure,
It may have a structure in which an anode / hole injection layer / light emitting layer / cathode or an anode / hole injection layer / light emitting layer / electron transport layer / cathode are laminated in this order.

【0207】また、発光素子の陽極と陰極の間に複数の
機能領域からなる有機化合物膜が形成される場合、従来
の明確な界面が存在する積層構造ではなく、第一の機能
領域と第二の機能領域との間に、第一の機能領域を構成
する材料および第二の機能領域を構成する材料の両方か
らなる混合領域を有する構造を形成することができる。
また、三重項励起エネルギーを発光に変換できる材料を
ドーパントとして混合領域に添加した場合も含める。ま
た、混合領域の形成においては、混合領域に濃度勾配を
もたせてもよい。このような構造を適用することで、機
能領域間に存在するエネルギー障壁は従来の構造に比較
して低減され、キャリアの注入性が向上すると考えられ
る。すなわち機能領域間におけるエネルギー障壁は、混
合領域を形成することにより緩和される。したがって、
駆動電圧の低減、および輝度低下の防止が可能となる。
When an organic compound film composed of a plurality of functional regions is formed between the anode and the cathode of the light emitting element, the first functional region and the second functional region and the second functional region are not formed in the conventional laminated structure having a clear interface. It is possible to form a structure having a mixed region composed of both the material forming the first functional region and the material forming the second functional region between the first and second functional regions.
In addition, the case where a material capable of converting triplet excitation energy into luminescence is added to the mixed region as a dopant is also included. In forming the mixed region, the mixed region may have a concentration gradient. It is considered that by applying such a structure, the energy barrier existing between the functional regions is reduced as compared with the conventional structure, and the carrier injection property is improved. That is, the energy barrier between the functional regions is relaxed by forming the mixed region. Therefore,
It is possible to reduce the driving voltage and prevent the brightness from decreasing.

【0208】上記方法により、図13(A)の状態を得
たら、接着層707により支持体708を貼り合わせ
る。(図13(B))本実施例では支持体708として
プラスチック基板を用いる。具体的には、支持体とし
て、厚さ10μm以上の樹脂基板、例えばPES(ポリ
エチレンサルファイル)、PC(ポリカーボネート)、
PET(ポリエチレンテレフタレート)もしくはPEN
(ポリエチレンナフタレート)を用いることができる。
なお、有機発光素子から見て観測者側(発光装置の使用
者側)に位置する場合、支持体708および接着層70
7は、光を透過する材料であることが必要である。
When the state shown in FIG. 13A is obtained by the above method, the support 708 is attached by the adhesive layer 707. (FIG. 13B) In this embodiment, a plastic substrate is used as the support 708. Specifically, as the support, a resin substrate having a thickness of 10 μm or more, such as PES (polyethylene monkey file), PC (polycarbonate),
PET (polyethylene terephthalate) or PEN
(Polyethylene naphthalate) can be used.
In addition, when it is located on the observer side (user side of the light emitting device) when viewed from the organic light emitting element, the support 708 and the adhesive layer 70 are provided.
7 needs to be a material that transmits light.

【0209】次いで、第1の材料層701が設けられて
いる基板700を物理的手段により引き剥がす。(図1
3(C))第2の材料層702が圧縮応力を有し、第1
の材料層701が引張応力を有するため、比較的小さな
力で引き剥がすことができる。
Then, the substrate 700 provided with the first material layer 701 is peeled off by a physical means. (Fig. 1
3 (C)) the second material layer 702 has compressive stress, and
Since the material layer 701 of 1 has tensile stress, it can be peeled off with a relatively small force.

【0210】次いで、エポキシ樹脂などの接着層709
により転写体710に貼り付ける。(図13(D))本
実施例では、転写体710をプラスチックフィルム基板
とすることで、軽量化を図る。
Next, an adhesive layer 709 made of epoxy resin or the like.
To be attached to the transfer body 710. (FIG. 13D) In this embodiment, the transfer member 710 is made of a plastic film substrate to reduce the weight.

【0211】こうして、可撓性を有する支持体708、
可撓性を有する転写体710によって挟まれたフレキシ
ブルな発光装置を得ることができる。なお、支持体70
8と転写体710とを同一材料にすると、熱膨張係数が
等しくなるので、温度変化による応力歪みの影響を受け
にくくすることができる。
Thus, the flexible support 708,
It is possible to obtain a flexible light emitting device sandwiched between the transfer bodies 710 having flexibility. The support 70
8 and the transfer member 710 are made of the same material, the coefficients of thermal expansion become equal to each other, so that it is possible to reduce the influence of stress strain due to temperature change.

【0212】そして、必要があれば、可撓性を有する支
持体708、可撓性を有する転写体610を所望の形状
に分断する。そして、公知の技術を用いてFPC(図示
しない)を貼りつけた。
Then, if necessary, the flexible support member 708 and the flexible transfer member 610 are divided into desired shapes. Then, an FPC (not shown) was attached using a known technique.

【0213】[実施例7]実施例6では、支持体を貼り
つけた後、基板を剥離して転写体としてのプラスチック
基板を貼りつけた例を示したが、本実施例では、基板を
剥離した後、第1の転写体としてのプラスチック基板
と、第2の転写体としてのプラスチック基板を貼りつけ
てEL(素子を備えた発光表示装置を作製する例であ
る。説明には図14を用いる。
[Embodiment 7] In Embodiment 6, an example was shown in which after the support was attached, the substrate was peeled off and the plastic substrate as the transfer body was attached. However, in this embodiment, the substrate is peeled off. After that, a plastic substrate as a first transfer body and a plastic substrate as a second transfer body are attached to each other to manufacture an EL (a light emitting display device including an element. An example is shown in FIG. .

【0214】図14(A)において、800は基板、8
01は第1の材料層、802は第2の材料層、803は
下地絶縁層、804aは駆動回路811の素子、804
b、804cは画素部812の素子、805は有機発光
素子(Organic Light EmittingDevice)である。ここで
素子とは、アクティブマトリクス型の発光装置ならば画
素のスイッチング素子として用いる半導体素子(典型的
にはTFT)もしくはMIM素子並びに有機発光素子等
を指す。そして、これらの素子を覆って、層間絶縁膜8
06を形成する。層間絶縁膜806は、成膜後の表面が
より平坦であることが好ましい。なお、層間絶縁膜80
6は必ずしも設ける必要はない。
In FIG. 14A, reference numeral 800 denotes a substrate, and 8
01 is a first material layer, 802 is a second material layer, 803 is a base insulating layer, 804a is an element of the driving circuit 811, and 804
Reference numerals b and 804c are elements of the pixel portion 812, and 805 is an organic light emitting device. Here, the element refers to a semiconductor element (typically a TFT) used as a switching element of a pixel in an active matrix light emitting device, a MIM element, an organic light emitting element, or the like. Then, the interlayer insulating film 8 is formed so as to cover these elements.
06 is formed. The interlayer insulating film 806 preferably has a flatter surface after film formation. The interlayer insulating film 80
6 does not necessarily have to be provided.

【0215】なお、基板800上に設ける801〜80
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
801 to 80 provided on the substrate 800
3 may be formed according to any one of the second to fourth embodiments.

【0216】これらの素子(804a、804b、80
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。
These elements (804a, 804b, 80)
4c) is included in the n-channel TFT 2 of the first embodiment.
01, it may be manufactured according to the p-channel TFT 202 of the first embodiment.

【0217】上記方法により、図14(A)の状態を得
たら、第1の材料層801が設けられている基板800
を物理的手段により引き剥がす。(図14(B))第2
の材料層802が圧縮応力を有し、第1の材料層801
が引張応力を有するため、比較的小さな力で引き剥がす
ことができる。
When the state shown in FIG. 14A is obtained by the above method, the substrate 800 provided with the first material layer 801 is provided.
Is peeled off by physical means. (FIG. 14B) Second
Material layer 802 has compressive stress, and the first material layer 801
Has a tensile stress, it can be peeled off with a relatively small force.

【0218】次いで、エポキシ樹脂などの接着層809
により転写体(第1の転写体)810に貼り付ける。本
実施例では、転写体810をプラスチックフィルム基板
とすることで、軽量化を図る。
Next, an adhesive layer 809 made of epoxy resin or the like.
It is attached to a transfer body (first transfer body) 810 by. In this embodiment, the transfer body 810 is made of a plastic film substrate to reduce the weight.

【0219】次いで、接着層807により基材(第2の
転写体)808を貼り合わせる。(図14(C))本実
施例では基材808としてプラスチック基板を用いる。
具体的には、転写体810及び基材808として、厚さ
10μm以上の樹脂基板、例えばPES(ポリエチレン
サルファイル)、PC(ポリカーボネート)、PET
(ポリエチレンテレフタレート)もしくはPEN(ポリ
エチレンナフタレート)を用いることができる。なお、
有機発光素子から見て観測者側(発光装置の使用者側)
に位置する場合、基材808および接着層807は、光
を透過する材料であることが必要である。
Next, a base material (second transfer member) 808 is attached by an adhesive layer 807. (FIG. 14C) In this embodiment, a plastic substrate is used as the base material 808.
Specifically, as the transfer body 810 and the base material 808, a resin substrate having a thickness of 10 μm or more, for example, PES (polyethylene monkey file), PC (polycarbonate), PET
(Polyethylene terephthalate) or PEN (polyethylene naphthalate) can be used. In addition,
Observer side as seen from the organic light emitting element (user side of light emitting device)
When located at, the base material 808 and the adhesive layer 807 need to be materials that transmit light.

【0220】こうして、可撓性を有する基材808、可
撓性を有する転写体810によって挟まれたフレキシブ
ルな発光装置を得ることができる。なお、基材808と
転写体810とを同一材料にすると、熱膨張係数が等し
くなるので、温度変化による応力歪みの影響を受けにく
くすることができる。
Thus, a flexible light emitting device sandwiched between the flexible base material 808 and the flexible transfer body 810 can be obtained. When the base material 808 and the transfer body 810 are made of the same material, the thermal expansion coefficients become equal to each other, so that it is possible to reduce the influence of stress strain due to temperature change.

【0221】そして、必要があれば、可撓性を有する基
材808、可撓性を有する転写体810を所望の形状に
分断する。そして、公知の技術を用いてFPC(図示し
ない)を貼りつけた。
Then, if necessary, the flexible base material 808 and the flexible transfer body 810 are cut into desired shapes. Then, an FPC (not shown) was attached using a known technique.

【0222】[実施例8]実施例6または実施例7によ
り得られたELモジュールの構成を図15の上面図及び
断面図を用いて説明する。実施例7における転写体81
0がフィルム基板900に対応する。
[Embodiment 8] The construction of the EL module obtained in Embodiment 6 or 7 will be described with reference to the top view and sectional view of FIG. Transfer member 81 in Example 7
0 corresponds to the film substrate 900.

【0223】図15(A)は、ELモジュールを示す上
面図、図15(B)は図15(A)をA−A’で切断し
た断面図である。図15(A)において、可撓性を有す
るフィルム基板900(例えば、プラスチック基板等)
に、圧縮応力を有する膜901(例えば、酸化シリコン
膜)が設けられ、その上に画素部902、ソース側駆動
回路904、及びゲート側駆動回路903を形成されて
いる。これらの画素部や駆動回路は、上記実施例1や実
施例2に従えば得ることができる。
FIG. 15A is a top view showing the EL module, and FIG. 15B is a sectional view taken along the line AA ′ in FIG. 15A. In FIG. 15A, a flexible film substrate 900 (for example, a plastic substrate or the like)
A film 901 (for example, a silicon oxide film) having a compressive stress is provided in the above, and a pixel portion 902, a source side driver circuit 904, and a gate side driver circuit 903 are formed thereover. These pixel portion and drive circuit can be obtained according to the first and second embodiments.

【0224】また、918は有機樹脂、919は保護膜
であり、画素部および駆動回路部は有機樹脂918で覆
われ、その有機樹脂は保護膜919で覆われている。さ
らに、接着剤を用いてカバー材920で封止されてい
る。カバー材920は、支持体として剥離前に接着され
る。熱や外力などによる変形に耐えるためカバー材92
0はフィルム基板900と同じ材質のもの、例えばプラ
スチック基板を用いることが望ましく、図15(B)に
示す凹部形状(深さ3〜10μm)に加工されたものを
用いる。さらに加工して乾燥剤921が設置できる凹部
(深さ50〜200μm)を形成することが望ましい。
また、多面取りでELモジュールを製造する場合、基板
とカバー材とを貼り合わせた後、CO2レーザー等を用
いて端面が一致するように分断してもよい。
Reference numeral 918 denotes an organic resin, 919 denotes a protective film, the pixel portion and the driving circuit portion are covered with the organic resin 918, and the organic resin is covered with the protective film 919. Further, it is sealed with a cover material 920 using an adhesive. The cover material 920 is adhered as a support before peeling. Cover material 92 to withstand deformation due to heat or external force
0 is preferably made of the same material as the film substrate 900, for example, a plastic substrate, which is processed into the concave shape (depth 3 to 10 μm) shown in FIG. 15B. It is desirable to further process to form a recess (depth of 50 to 200 μm) in which the desiccant 921 can be installed.
Further, in the case of manufacturing an EL module by multi-chambering, the substrate and the cover material may be bonded together and then cut using a CO 2 laser or the like so that the end faces are aligned.

【0225】なお、908はソース側駆動回路904及
びゲート側駆動回路903に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)909からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにFPC
もしくはPWBが取り付けられた状態をも含むものとす
る。
Reference numeral 908 denotes wiring for transmitting a signal input to the source side driving circuit 904 and the gate side driving circuit 903, and a video signal or a clock signal from an FPC (flexible printed circuit) 909 which is an external input terminal. To receive. Although only the FPC is shown here, a printed wiring board (P
WB) may be attached. The light emitting device in this specification includes not only the light emitting device main body but also the FPC.
Alternatively, the state in which the PWB is attached is also included.

【0226】次に、断面構造について図15(B)を用
いて説明する。フィルム基板900上に熱伝導性を有す
る膜901が設けられ、その上に絶縁膜910が設けら
れ、絶縁膜910の上方には画素部902、ゲート側駆
動回路903が形成されており、画素部902は電流制
御用TFT911とそのドレインに電気的に接続された
画素電極912を含む複数の画素により形成される。ま
た、ゲート側駆動回路903はnチャネル型TFT91
3とpチャネル型TFT914とを組み合わせたCMO
S回路を用いて形成される。
Next, the sectional structure will be described with reference to FIG. A film 901 having thermal conductivity is provided on the film substrate 900, an insulating film 910 is provided thereon, and a pixel portion 902 and a gate side driver circuit 903 are formed above the insulating film 910. 902 is formed by a plurality of pixels including a current control TFT 911 and a pixel electrode 912 electrically connected to its drain. The gate side drive circuit 903 is an n-channel TFT 91.
CMO combining 3 and p-channel TFT 914
It is formed using an S circuit.

【0227】これらのTFT(911、913、914
を含む)は、上記実施例1のnチャネル型TFT、上記
実施例1のpチャネル型TFTに従って作製すればよ
い。
These TFTs (911, 913, 914)
Are included) according to the n-channel TFT of the first embodiment and the p-channel TFT of the first embodiment.

【0228】なお、実施例1、実施例2に従って同一基
板上に画素部902、ソース側駆動回路904、及びゲ
ート側駆動回路903形成した後は、実施の形態に従っ
て、支持体(ここではカバー材)を接着した後、基板
(図示しない)を剥離した後、フィルム基板900を貼
りつけている。
Note that after the pixel portion 902, the source side driver circuit 904, and the gate side driver circuit 903 are formed over the same substrate in accordance with Embodiments 1 and 2, a support body (cover material here) is formed according to the embodiment. ), The substrate (not shown) is peeled off, and then the film substrate 900 is attached.

【0229】また、カバー材920を図15(B)に示
す凹部形状とした場合、支持体となるカバー材920を
接着した後、剥離する際には配線引き出し端子の部分
(接続部分)が絶縁膜910のみとなり機械強度が弱く
なるため、剥離前にFPC909を貼りつけ、さらに有
機樹脂922で固定することが望ましい。
When the cover material 920 is formed into a concave shape as shown in FIG. 15B, the wiring lead-out terminal portion (connection portion) is insulated when the cover material 920 serving as a support is adhered and then peeled off. Since only the film 910 is formed and the mechanical strength becomes weak, it is desirable to attach the FPC 909 before peeling and further fix it with the organic resin 922.

【0230】なお、TFTと有機発光素子の間に設ける
絶縁膜としては、アルカリ金属イオンやアルカリ土金属
イオン等の不純物イオンの拡散をブロックするだけでな
く、積極的にアルカリ金属イオンやアルカリ土金属イオ
ン等の不純物イオンを吸着する材料が好ましく、更には
後のプロセス温度に耐えうる材料が適している。これら
の条件に合う材料は、一例としてフッ素を多く含んだ窒
化シリコン膜が挙げられる。窒化シリコン膜の膜中に含
まれるフッ素濃度は、1×1019/cm3以上、好まし
くは窒化シリコン膜中でのフッ素の組成比を1〜5%と
すればよい。窒化シリコン膜中のフッ素がアルカリ金属
イオンやアルカリ土金属イオン等と結合し、膜中に吸着
される。また、他の例としてアルカリ金属イオンやアル
カリ土金属イオン等を吸着するアンチモン(Sb)化合
物、スズ(Sn)化合物、またはインジウム(In)化
合物からなる微粒子を含む有機樹脂膜、例えば、五酸化
アンチモン微粒子(Sb25・nH2O)を含む有機樹
脂膜も挙げられる。なお、この有機樹脂膜は、平均粒径
10〜20nmの微粒子が含まれており、光透過性も非
常に高い。この五酸化アンチモン微粒子で代表されるア
ンチモン化合物は、アルカリ金属イオン等の不純物イオ
ンやアルカリ土金属イオンを吸着しやすい。
The insulating film provided between the TFT and the organic light emitting element not only blocks the diffusion of impurity ions such as alkali metal ions and alkaline earth metal ions, but also actively blocks the alkali metal ions and alkaline earth metal ions. A material that adsorbs impurity ions such as ions is preferable, and a material that can withstand the subsequent process temperature is suitable. As an example of a material satisfying these conditions, a silicon nitride film containing a large amount of fluorine can be given. The concentration of fluorine contained in the silicon nitride film is 1 × 10 19 / cm 3 or more, and preferably the composition ratio of fluorine in the silicon nitride film is 1 to 5%. Fluorine in the silicon nitride film is combined with alkali metal ions, alkaline earth metal ions, etc. and adsorbed in the film. Further, as another example, an organic resin film containing fine particles of an antimony (Sb) compound, a tin (Sn) compound, or an indium (In) compound that adsorbs alkali metal ions, alkaline earth metal ions, and the like, for example, antimony pentoxide. An organic resin film containing fine particles (Sb 2 O 5 .nH 2 O) is also included. The organic resin film contains fine particles having an average particle size of 10 to 20 nm and has a very high light transmittance. The antimony compound represented by the antimony pentoxide fine particles easily adsorbs impurity ions such as alkali metal ions and alkaline earth metal ions.

【0231】画素電極912は発光素子(有機発光素
子)の陰極として機能する。また、画素電極912の両
端にはバンク915が形成され、画素電極912上には
有機化合物層916および発光素子の陽極917が形成
される。
The pixel electrode 912 functions as a cathode of a light emitting element (organic light emitting element). Further, banks 915 are formed on both ends of the pixel electrode 912, and an organic compound layer 916 and an anode 917 of the light emitting element are formed on the pixel electrode 912.

【0232】有機化合物層916としては、発光層、電
荷輸送層または電荷注入層を自由に組み合わせて有機化
合物層(発光及びそのためのキャリアの移動を行わせる
ための層)を形成すれば良い。例えば、低分子系有機化
合物材料や高分子系有機化合物材料を用いればよい。ま
た、有機化合物層916として一重項励起により発光
(蛍光)する発光材料(シングレット化合物)からなる
薄膜、または三重項励起により発光(リン光)する発光
材料(トリプレット化合物)からなる薄膜を用いること
ができる。また、電荷輸送層や電荷注入層として炭化珪
素等の無機材料を用いることも可能である。これらの有
機材料や無機材料は公知の材料を用いることができる。
As the organic compound layer 916, an organic compound layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light emitting layer, a charge transport layer or a charge injection layer. For example, a low molecular weight organic compound material or a high molecular weight organic compound material may be used. As the organic compound layer 916, a thin film formed of a light emitting material (singlet compound) which emits light (fluorescence) by singlet excitation or a thin film formed of a light emitting material (triplet compound) which emits (phosphorescence) by triplet excitation is used. it can. Further, it is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used as these organic materials and inorganic materials.

【0233】陽極917は全画素に共通の配線としても
機能し、接続配線908を経由してFPC909に電気
的に接続されている。さらに、画素部902及びゲート
側駆動回路903に含まれる素子は全て陽極917、有
機樹脂918、及び保護膜919で覆われている。
The anode 917 also functions as a wiring common to all pixels, and is electrically connected to the FPC 909 via the connection wiring 908. Further, all the elements included in the pixel portion 902 and the gate side driver circuit 903 are covered with the anode 917, the organic resin 918, and the protective film 919.

【0234】なお、有機樹脂918としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、有機樹脂918はできるだけ水分や
酸素を透過しない材料であることが望ましい。
As the organic resin 918, it is preferable to use a material which is transparent or semitransparent to visible light as much as possible. In addition, it is desirable that the organic resin 918 be a material that does not transmit moisture and oxygen as much as possible.

【0235】また、有機樹脂918を用いて発光素子を
完全に覆った後、すくなくとも図15に示すように保護
膜919を有機樹脂918の表面(露呈面)に設けるこ
とが好ましい。また、基板の裏面を含む全面に保護膜を
設けてもよい。ここで、外部入力端子(FPC)が設け
られる部分に保護膜が成膜されないように注意すること
が必要である。マスクを用いて保護膜が成膜されないよ
うにしてもよいし、CVD装置でマスキングテープとし
て用いるテフロン(登録商標)等のテープで外部入力端
子部分を覆うことで保護膜が成膜されないようにしても
よい。
After the light emitting element is completely covered with the organic resin 918, it is preferable to provide a protective film 919 on the surface (exposed surface) of the organic resin 918 as shown in FIG. 15 at least. Further, a protective film may be provided on the entire surface including the back surface of the substrate. Here, it is necessary to take care so that the protective film is not formed on the portion where the external input terminal (FPC) is provided. The protective film may be prevented from being formed by using a mask, or the external input terminal portion may be covered with a tape such as Teflon (registered trademark) used as a masking tape in the CVD device so that the protective film is not formed. Good.

【0236】以上のような構造で発光素子を保護膜91
9で封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の有機化合物
層の酸化による劣化を促す物質が侵入することを防ぐこ
とができる。加えて、熱伝導性を有する膜により発熱を
発散することができる。従って、信頼性の高い発光装置
を得ることができる。
The light emitting device having the above structure is used as the protective film 91.
By enclosing the light emitting element with 9, it is possible to completely shield the light emitting element from the outside, and it is possible to prevent intrusion of a substance such as moisture or oxygen, which promotes deterioration due to oxidation of the organic compound layer, from the outside. In addition, heat can be dissipated by the film having heat conductivity. Therefore, a highly reliable light emitting device can be obtained.

【0237】また、画素電極を陽極(仕事関数の大きい
金属材料、例えばW、Ni、Cr、Ptなど)とし、画
素電極と接続するTFTをpチャネル型TFTとし、陰
極として透光性を有する金属薄膜(仕事関数の小さい金
属材料、例えばAl、Agなど)、或いは該金属薄膜と
透明導電膜との積層として図15と同じ方向に発光する
構成とすることもできる。
Further, the pixel electrode is an anode (a metal material having a large work function, such as W, Ni, Cr, Pt, etc.), the TFT connected to the pixel electrode is a p-channel TFT, and the cathode is a transparent metal. A thin film (a metal material having a small work function, such as Al or Ag) or a stacked layer of the thin metal film and a transparent conductive film may be configured to emit light in the same direction as in FIG.

【0238】また、画素電極を陽極とし、有機化合物層
と陰極を積層して図15とは逆方向に発光する構成とし
てもよい。図16にその一例を示す。なお、上面図は同
一であるので省略する。
Further, the pixel electrode may be used as an anode, and the organic compound layer and the cathode may be laminated to emit light in the direction opposite to that shown in FIG. FIG. 16 shows an example thereof. Since the top view is the same, it is omitted.

【0239】図16に示した断面構造について以下に説
明する。フィルム基板1000上に絶縁膜1010が設
けられ、絶縁膜1010の上方には画素部1002、ゲ
ート側駆動回路1003が形成されており、画素部10
02は電流制御用TFT1011とそのドレインに電気
的に接続された画素電極1012を含む複数の画素によ
り形成される。なお、実施の形態に従って、基板上に形
成した被剥離層を剥離した後、フィルム基板1000が
貼りつけられる。また、ゲート側駆動回路1003はn
チャネル型TFT1013とpチャネル型TFT101
4とを組み合わせたCMOS回路を用いて形成される。
The sectional structure shown in FIG. 16 will be described below. The insulating film 1010 is provided on the film substrate 1000, and the pixel portion 1002 and the gate side driver circuit 1003 are formed above the insulating film 1010.
02 is formed by a plurality of pixels including a current control TFT 1011 and a pixel electrode 1012 electrically connected to its drain. According to the embodiment, the film substrate 1000 is attached after the layer to be peeled formed on the substrate is peeled off. In addition, the gate side drive circuit 1003 is n
Channel type TFT 1013 and p channel type TFT 101
It is formed by using a CMOS circuit in which 4 and 4 are combined.

【0240】これらのTFT(1011、1013、1
014を含む)は、上記実施例1のnチャネル型TFT
201、上記実施例1のpチャネル型TFT202に従
って作製すればよい。
These TFTs (1011, 1013, 1
(Including 014) is the n-channel TFT of the first embodiment.
201, according to the p-channel TFT 202 of the first embodiment.

【0241】画素電極1012は発光素子(有機発光素
子)の陽極として機能する。また、画素電極1012の
両端にはバンク1015が形成され、画素電極1012
上には有機化合物層1016および発光素子の陰極10
17が形成される。
The pixel electrode 1012 functions as an anode of a light emitting element (organic light emitting element). Further, banks 1015 are formed at both ends of the pixel electrode 1012,
The organic compound layer 1016 and the cathode 10 of the light emitting device
17 is formed.

【0242】陰極1017は全画素に共通の配線として
も機能し、接続配線1008を経由してFPC1009
に電気的に接続されている。さらに、画素部1002及
びゲート側駆動回路1003に含まれる素子は全て陰極
1017、有機樹脂1018、及び保護膜1019で覆
われている。また、カバー材1020と接着剤で貼り合
わせている。また、カバー材には凹部を設け、乾燥剤1
021を設置する。
The cathode 1017 also functions as a wiring common to all pixels, and the FPC 1009 is connected via the connection wiring 1008.
Electrically connected to. Further, all the elements included in the pixel portion 1002 and the gate side driver circuit 1003 are covered with the cathode 1017, the organic resin 1018, and the protective film 1019. In addition, the cover material 1020 and the cover material 1020 are attached to each other with an adhesive. In addition, the cover material is provided with a recessed portion so that the desiccant 1
021 is installed.

【0243】また、カバー材1020を図16に示す凹
部形状とした場合、支持体となるカバー材1020を接
着した後、剥離する際には配線引き出し端子の部分が絶
縁膜1010のみとなり機械強度が弱くなるため、剥離
前にFPC1009を貼りつけ、さらに有機樹脂102
2で固定することが望ましい。
When the cover material 1020 is formed into a concave shape as shown in FIG. 16, when the cover material 1020 serving as a support is adhered and then peeled off, the wiring lead-out terminal portion is only the insulating film 1010 and mechanical strength is increased. Since it becomes weak, the FPC 1009 is attached before peeling, and the organic resin 102
It is desirable to fix at 2.

【0244】また、図16では、画素電極を陽極とし、
有機化合物層と陰極を積層したため、発光方向は図16
に示す矢印の方向となっている。
Also, in FIG. 16, the pixel electrode is used as an anode,
Since the organic compound layer and the cathode are laminated, the emission direction is as shown in FIG.
It is in the direction of the arrow shown in.

【0245】また、ここではトップゲート型TFTを例
として説明したが、TFT構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型(逆スタ
ガ型)TFTや順スタガ型TFTに適用することが可能
である。
Although the top gate type TFT has been described here as an example, the present invention can be applied regardless of the TFT structure. For example, a bottom gate type (reverse stagger type) TFT or a forward stagger type TFT can be applied. It is possible to apply.

【0246】[実施例9]また、実施例8ではトップゲ
ート型TFTを用いた例を示したが、ボトムゲート型T
FTを用いることも可能である。ここではボトムゲート
型TFTを用いた例を図17に示す。
[Embodiment 9] In Embodiment 8, an example using a top gate type TFT is shown.
It is also possible to use FT. Here, an example using a bottom gate type TFT is shown in FIG.

【0247】図17中に示したようにnチャネル型TF
T1113、pチャネル型TFT1114、nチャネル
型TFT1111を全てボトムゲート構造とする。これ
らのボトムゲート構造は、公知の技術を用いて作製すれ
ばよい。なお、これらのTFTの活性層は、結晶構造を
有する半導体膜(ポリシリコン等)である。
As shown in FIG. 17, the n-channel TF
The T1113, the p-channel TFT 1114, and the n-channel TFT 1111 all have a bottom gate structure. These bottom gate structures may be manufactured using a known technique. The active layers of these TFTs are semiconductor films (polysilicon or the like) having a crystal structure.

【0248】また、図17中、1100は、可撓性を有
するフィルム基板(例えば、プラスチック基板等)、1
101は、圧縮応力を有する膜(例えば、酸化シリコン
膜)、1102は画素部、1103はゲート側駆動回
路、1110は絶縁膜、1112は画素電極(陰極)、
1115はバンク、1116は有機化合物層、1117
は陽極、1118は有機樹脂、1119は保護膜、11
20はカバー材、1121は乾燥剤、1122は有機樹
脂である。
Further, in FIG. 17, reference numeral 1100 denotes a flexible film substrate (eg, plastic substrate).
101 is a film having a compressive stress (for example, a silicon oxide film), 1102 is a pixel portion, 1103 is a gate side driving circuit, 1110 is an insulating film, 1112 is a pixel electrode (cathode),
1115 is a bank, 1116 is an organic compound layer, 1117
Is an anode, 1118 is an organic resin, 1119 is a protective film, 11
Reference numeral 20 is a cover material, 1211 is a desiccant, and 1122 is an organic resin.

【0249】また、nチャネル型TFT1113、pチ
ャネル型TFT1114、nチャネル型TFT1111
以外の構成は、実施例8と同一であるのでここでは説明
を省略する。
Further, the n-channel type TFT 1113, the p-channel type TFT 1114 and the n-channel type TFT 1111.
The configuration other than that is the same as that of the eighth embodiment, and thus the description thereof is omitted here.

【0250】[実施例10]本発明を実施して形成され
た駆動回路や画素部は様々なモジュール(アクティブマ
トリクス型液晶モジュール、アクティブマトリクス型E
Lモジュール、アクティブマトリクス型ECモジュー
ル)に用いることができる。即ち、それらを表示部に組
み込んだ電子機器全てに本発明を実施できる。
[Embodiment 10] Various modules (active matrix type liquid crystal module, active matrix type E) are used for the driving circuits and pixel portions formed by implementing the present invention.
L module, active matrix type EC module). That is, the present invention can be applied to all electronic devices in which they are incorporated in the display section.

【0251】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末(モバイルコンピュータ、携帯電話または電子
書籍等)などが挙げられる。それらの一例を図18、図
19に示す。
Examples of such electronic equipment include video cameras, digital cameras, head mounted displays (goggles type displays), car navigations, projectors, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.). ) And the like. Examples of these are shown in FIGS. 18 and 19.

【0252】図18(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を表示部2
003に適用することができる。
FIG. 18A shows a personal computer, which has a main body 2001, an image input section 2002, and a display section 20.
03, keyboard 2004 and the like. Display unit 2 of the present invention
003 can be applied.

【0253】図18(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102に適用することが
できる。
FIG. 18B shows a video camera, which includes a main body 2101, a display portion 2102, a voice input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
Including 6 etc. The present invention can be applied to the display portion 2102.

【0254】図18(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205に適用
できる。
FIG. 18C shows a mobile computer (mobile computer), which includes a main body 2201, a camera portion 2202, an image receiving portion 2203, operation switches 2204, a display portion 2205, and the like. The present invention can be applied to the display portion 2205.

【0255】図18(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。本発明は表示部2302に適用することが
できる。
FIG. 18D shows a goggle type display, which includes a main body 2301, a display portion 2302 and an arm portion 230.
Including 3 etc. The present invention can be applied to the display portion 2302.

【0256】図18(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402に適用
することができる。
FIG. 18E shows a player that uses a recording medium (hereinafter referred to as a recording medium) in which a program is recorded, and has a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, operation switches 2405 and the like. This player uses a DVD (D
optical Versatile Disc), CD
It is possible to play music, watch movies, play games, and use the internet. The present invention can be applied to the display portion 2402.

【0257】図18(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本発
明を表示部2502に適用することができる。
FIG. 18F shows a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown) and the like. The present invention can be applied to the display portion 2502.

【0258】図19(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ290
6、画像入力部(CCD、イメージセンサ等)2907
等を含む。本発明を表示部2904に適用することがで
きる。
FIG. 19A shows a mobile phone, which is a main body 29.
01, voice output unit 2902, voice input unit 2903, display unit 2904, operation switch 2905, antenna 290
6. Image input unit (CCD, image sensor, etc.) 2907
Including etc. The present invention can be applied to the display portion 2904.

【0259】図19(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003に適用す
ることができる。
FIG. 19B shows a portable book (electronic book) including a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006.
Including etc. The present invention can be applied to the display portions 3002 and 3003.

【0260】図19(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。
FIG. 19C shows a display, which includes a main body 3101, a support base 3102, a display portion 3103 and the like.
The present invention can be applied to the display portion 3103.

【0261】ちなみに図19(C)に示すディスプレイ
は中小型または大型のもの、例えば5〜20インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が1mのものを用
い、多面取りを行って量産することが好ましい。
By the way, the display shown in FIG. 19C has a small or medium size or a large size, for example, a screen size of 5 to 20 inches. Further, in order to form a display portion having such a size, it is preferable to use a substrate whose one side is 1 m and perform multi-chambering for mass production.

【0262】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例1〜
9のどのような組み合わせからなる構成を用いても実現
することができる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic device manufacturing methods in all fields. In addition, the electronic device of the present embodiment is
It can be realized by using any combination of nine.

【0263】[実施例11]本実施例では、実施例10
に記載の表示部として電気泳動表示装置を用いる例を示
す。代表的には図19(B)に示す携帯書籍(電子書
籍)の表示部3002、3003に適用する。
[Embodiment 11] In this embodiment, Embodiment 10 will be described.
An example in which an electrophoretic display device is used as the display unit described in 1. It is typically applied to the display portions 3002 and 3003 of the portable book (electronic book) shown in FIG.

【0264】電気泳動表示装置(電気泳動ディスプレ
イ)は、電子ペーパーとも呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形
状とすることが可能という利点を有している。
The electrophoretic display device (electrophoretic display) is also called electronic paper, and has the advantages of the same readability as paper, lower power consumption than other display devices, and a thin and light shape. have.

【0265】電気泳動ディスプレイは、様々な形態が考
えられ得るが、プラスの電荷を有する第1の粒子と、マ
イナスの電荷を有する第2の粒子とを含むマイクロカプ
セルが溶媒または溶質に複数分散されたものであり、マ
イクロカプセルに電界を印加することによって、マイク
ロカプセル中の粒子を互いに反対方向に移動させて一方
側に集合した粒子の色のみを表示するものである。な
お、第1の粒子または第2の粒子は染料を含み、電界が
ない場合において移動しないものである。また、第1の
粒子の色と第2の粒子の色は異なるもの(無色を含む)
とする。
The electrophoretic display may have various forms, but a plurality of microcapsules containing first particles having a positive charge and second particles having a negative charge are dispersed in a solvent or a solute. By applying an electric field to the microcapsules, the particles in the microcapsules are moved in opposite directions and only the color of the particles that have gathered on one side is displayed. The first particles or the second particles contain a dye and do not move in the absence of an electric field. In addition, the color of the first particles and the color of the second particles are different (including colorless)
And

【0266】このように、電気泳動ディスプレイは、誘
電定数の高い物質が高い電界領域に移動する、いわゆる
誘電泳動的効果を利用したディスプレイである。電気泳
動ディスプレイは、液晶表示装置には必要な偏光板、対
向基板も電気泳動表示装置には必要なく、厚さや重さが
半減する。
Thus, the electrophoretic display is a display utilizing the so-called dielectrophoretic effect in which a substance having a high dielectric constant moves to a high electric field region. The electrophoretic display does not require a polarizing plate and a counter substrate, which are necessary for a liquid crystal display device, for the electrophoretic display device, and the thickness and weight are halved.

【0267】上記マイクロカプセルを溶媒中に分散させ
たものが電子インクと呼ばれるものであり、この電子イ
ンクはガラス、プラスチック、布、紙などの表面に印刷
することができる。
A dispersion of the above-mentioned microcapsules in a solvent is called electronic ink, and this electronic ink can be printed on the surface of glass, plastic, cloth, paper and the like.

【0268】また、アクティブマトリクス基板上に適
宜、二つの電極の間に挟まれるように上記マイクロカプ
セルを複数配置すればアクティブマトリクス型の表示装
置が完成し、マイクロカプセルに電界を印加すれば表示
を行うことができる。
If a plurality of the above-mentioned microcapsules are appropriately arranged on the active matrix substrate so as to be sandwiched between the two electrodes, an active matrix type display device is completed. It can be carried out.

【0269】なお、マイクロカプセル中の第1の粒子お
よび第2の粒子は、導電体材料、絶縁体材料、半導体材
料、磁性材料、液晶材料、強誘電性材料、エレクトロル
ミネセント材料、エレクトロクロミック材料、磁気泳動
材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
The first particles and the second particles in the microcapsules are conductor materials, insulator materials, semiconductor materials, magnetic materials, liquid crystal materials, ferroelectric materials, electroluminescent materials, electrochromic materials. , A kind of material selected from magnetophoretic materials, or a composite material thereof may be used.

【0270】[0270]

【発明の効果】本発明は、物理的手段によって基板から
剥離するため、半導体層への損傷なく、素子の信頼性を
向上できる。
According to the present invention, since it is peeled from the substrate by physical means, the reliability of the device can be improved without damaging the semiconductor layer.

【0271】また、本発明は、小さな面積を有する被剥
離層の剥離だけでなく、大きな面積を有する被剥離層を
全面に渡って歩留まりよく剥離することが可能である。
Further, according to the present invention, not only the peeled layer having a small area but also the peeled layer having a large area can be peeled over the entire surface with a good yield.

【0272】加えて、本発明は、物理的手段で容易に剥
離、例えば人間の手で引き剥がすことが可能であるた
め、量産に適したプロセスと言える。また、量産する際
に被剥離層を引き剥がすための製造装置を作製した場
合、大型の製造装置も安価に作製することができる。
In addition, the present invention can be said to be a process suitable for mass production because it can be easily peeled off by physical means, for example, peeled off by a human hand. Further, when a manufacturing apparatus for peeling off the layer to be peeled off is manufactured at the time of mass production, a large manufacturing apparatus can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施の形態1を説明する図である。FIG. 1 is a diagram illustrating a first embodiment.

【図2】 実施の形態2を説明する図である。FIG. 2 is a diagram illustrating a second embodiment.

【図3】 実験を説明する図である。FIG. 3 is a diagram illustrating an experiment.

【図4】 実施の形態3を説明する図である。FIG. 4 is a diagram illustrating a third embodiment.

【図5】 実施の形態4を説明する図である。FIG. 5 is a diagram illustrating a fourth embodiment.

【図6】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 6 is a diagram showing a manufacturing process of an active matrix substrate.

【図7】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 7 is a diagram showing a manufacturing process of an active matrix substrate.

【図8】 アクティブマトリクス基板を示す図。FIG. 8 is a diagram showing an active matrix substrate.

【図9】 実施例2を説明する図である。FIG. 9 is a diagram illustrating a second embodiment.

【図10】 実施例3を説明する図である。FIG. 10 is a diagram illustrating a third embodiment.

【図11】 実施例4を説明する図である。FIG. 11 is a diagram illustrating a fourth embodiment.

【図12】 実施例5を説明する図である。FIG. 12 is a diagram illustrating a fifth embodiment.

【図13】 実施例6を説明する図である。FIG. 13 is a diagram illustrating a sixth embodiment.

【図14】 実施例7を説明する図である。FIG. 14 is a diagram illustrating a seventh embodiment.

【図15】 実施例8を説明する図である。FIG. 15 is a diagram illustrating an eighth embodiment.

【図16】 実施例8を説明する図である。FIG. 16 is a diagram illustrating an eighth embodiment.

【図17】 実施例9を説明する図である。FIG. 17 is a diagram illustrating a ninth embodiment.

【図18】 電子機器の一例を示す図。FIG. 18 illustrates examples of electronic devices.

【図19】 電子機器の一例を示す図。FIG. 19 illustrates an example of an electronic device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 360 G09F 9/30 360 9/35 9/35 H01L 21/20 H01L 21/20 21/268 21/268 E 21/336 H05B 33/10 29/786 33/14 A H05B 33/10 H01L 29/78 627D 33/14 626C ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. 7 Identification Code FI Theme Coat (Reference) G09F 9/30 360 G09F 9/30 360 9/35 9/35 H01L 21/20 H01L 21/20 21/268 21/268 E 21/336 H05B 33/10 29/786 33/14 A H05B 33/10 H01L 29/78 627D 33/14 626C

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成し
た後、該被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法。
1. A peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer having a tensile stress is provided on the substrate, and the first material layer is provided on the substrate. A layer to be peeled, which is in contact with at least the first material layer and includes a second material layer having a compressive stress, and the layer to be peeled is provided on the substrate provided with the first material layer. The peeling method, wherein the peeling is performed in the layer or the interface of the second material layer by a physical means.
【請求項2】請求項1において、前記第1の材料層は、
1〜1×1010(Dyne/cm2)の範囲で引張応力を有する
ことを特徴とする剥離方法。
2. The method according to claim 1, wherein the first material layer is
A peeling method, which has a tensile stress in the range of 1 to 1 × 10 10 (Dyne / cm 2 ).
【請求項3】請求項1または請求項2において、前記第
2の材料層は、−1〜−1×1010(Dyne/cm2)の範囲
で圧縮応力を有することを特徴とする剥離方法。
3. The peeling method according to claim 1 or 2, wherein the second material layer has a compressive stress in the range of −1 to −1 × 10 10 (Dyne / cm 2 ). .
【請求項4】被剥離層を基板から剥離する剥離方法であ
って、前記基板上に第1の材料層が設けられており、前
記第1の材料層が設けられた基板上に少なくとも前記第
1の材料層と接し、且つ圧縮応力を有する第2の材料層
を含む積層からなる被剥離層を形成した後、該被剥離層
を前記第1の材料層が設けられた基板から物理的手段に
より前記第2の材料層の層内または界面において剥離す
ることを特徴とする剥離方法。
4. A peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer is provided on the substrate, and at least the first material layer is provided on the substrate provided with the first material layer. After forming a layer to be peeled which is in contact with the first material layer and includes a second material layer having a compressive stress, the layer to be peeled is formed by a physical means from a substrate provided with the first material layer. The peeling method is characterized in that the peeling is performed in the layer of the second material layer or at the interface.
【請求項5】請求項4において、前記第1の材料層は、
剥離する直前において、1〜1×10 10(Dyne/cm2)の
範囲で引張応力を有することを特徴とする剥離方法。
5. The method according to claim 4, wherein the first material layer is
Immediately before peeling, 1 to 1 × 10 Ten(Dyne / cm2)of
A peeling method having a tensile stress in a range.
【請求項6】請求項4または請求項5において、剥離す
る前に加熱処理またはレーザー光の照射を行う処理を施
すことを特徴とする剥離方法。
6. The peeling method according to claim 4 or 5, wherein a heat treatment or a laser light irradiation treatment is performed before the peeling.
【請求項7】請求項4乃至6のいずれか一において、前
記第1の材料層は、形成直後において圧縮応力を有し、
且つ、剥離する直前において引張応力を有することを特
徴とする剥離方法。
7. The method according to claim 4, wherein the first material layer has a compressive stress immediately after being formed,
Moreover, a peeling method having a tensile stress immediately before peeling.
【請求項8】請求項4乃至7のいずれか一において、前
記第2の材料層は、剥離する直前において、−1〜−1
×1010(Dyne/cm2)の範囲で圧縮応力を有することを
特徴とする剥離方法。
8. The method according to claim 4, wherein the second material layer has a thickness of -1 to -1 immediately before peeling.
A peeling method having a compressive stress in the range of × 10 10 (Dyne / cm 2 ).
【請求項9】被剥離層を基板から剥離する剥離方法であ
って、前記基板上に引張応力を有する第1の材料層が設
けられており、前記第1の材料層が設けられた基板上に
少なくとも前記第1の材料層と接し、且つ圧縮応力を有
する第2の材料層を含む積層からなる被剥離層を形成
し、該被剥離層に支持体を接着した後、前記支持体に接
着された被剥離層を前記第1の材料層が設けられた基板
から物理的手段により前記第2の材料層の層内または界
面において剥離することを特徴とする剥離方法。
9. A peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer having a tensile stress is provided on the substrate, and the substrate is provided with the first material layer. A layer to be peeled which is in contact with at least the first material layer and includes a second material layer having a compressive stress, and a support is bonded to the layer to be peeled and then bonded to the support. A peeling method comprising peeling the peeled layer to be peeled from a substrate provided with the first material layer at a layer inside or at an interface of the second material layer by a physical means.
【請求項10】被剥離層を基板から剥離する剥離方法で
あって、前記基板上に第1の材料層が設けられており、
前記第1の材料層が設けられた基板上に少なくとも前記
第1の材料層と接し、且つ圧縮応力を有する第2の材料
層を含む積層からなる被剥離層を形成し、該被剥離層に
支持体を接着した後、前記支持体に接着された被剥離層
を前記第1の材料層が設けられた基板から物理的手段に
より前記第2の材料層の層内または界面において剥離す
ることを特徴とする剥離方法。
10. A peeling method for peeling a layer to be peeled from a substrate, wherein a first material layer is provided on the substrate,
On a substrate provided with the first material layer, a layer to be peeled, which is in contact with at least the first material layer and includes a second material layer having a compressive stress, is formed, and the layer to be peeled is formed. After the support is adhered, the layer to be separated adhered to the support may be separated from the substrate provided with the first material layer by physical means in the layer of the second material layer or at the interface. Characteristic peeling method.
【請求項11】請求項10において、前記第1の材料層
は、形成直後において圧縮応力を有し、且つ、剥離する
直前において引張応力を有することを特徴とする剥離方
法。
11. The peeling method according to claim 10, wherein the first material layer has a compressive stress immediately after formation and a tensile stress immediately before peeling.
【請求項12】請求項9乃至11のいずれか一におい
て、前記支持体を接着する前に、加熱処理またはレーザ
ー光の照射を行う処理を施すことを特徴とする剥離方
法。
12. The peeling method according to claim 9, wherein a heat treatment or a laser light irradiation treatment is performed before the support is bonded.
【請求項13】基板上に引張応力を有する第1の材料層
を形成する工程と、前記第1の材料層上に圧縮応力を有
する第2の材料層を形成する工程と、前記第2の材料層
上に絶縁層を形成する工程と、前記絶縁層上に素子を形
成する工程と、前記素子に支持体を接着した後、該支持
体を基板から物理的手段により前記第2の材料層の層内
または界面において剥離する工程と、前記絶縁層または
前記第2の材料層に転写体を接着し、前記支持体と前記
転写体との間に前記素子を挟む工程とを有することを特
徴とする半導体装置の作製方法。
13. A step of forming a first material layer having a tensile stress on a substrate, a step of forming a second material layer having a compressive stress on the first material layer, and the second step. Forming an insulating layer on the material layer; forming an element on the insulating layer; adhering a support to the element; And a step of adhering the transfer body to the insulating layer or the second material layer and sandwiching the element between the support and the transfer body. And a method for manufacturing a semiconductor device.
【請求項14】基板上に第1の材料層を形成する工程
と、前記第1の材料層上に圧縮応力を有する第2の材料
層を形成する工程と、前記第2の材料層上に絶縁層を形
成する工程と、前記絶縁層上に素子を形成する工程と、
前記素子に支持体を接着した後、該支持体を基板から物
理的手段により前記第2の材料層の層内または界面にお
いて剥離する工程と、前記絶縁層または前記第2の材料
層に転写体を接着し、前記支持体と前記転写体との間に
前記素子を挟む工程とを有することを特徴とする半導体
装置の作製方法。
14. A step of forming a first material layer on a substrate, a step of forming a second material layer having a compressive stress on the first material layer, and a step of forming on the second material layer. A step of forming an insulating layer, a step of forming an element on the insulating layer,
A step of adhering a support to the element and then peeling the support from the substrate at a layer or interface of the second material layer by a physical means; and a transfer body to the insulating layer or the second material layer. And a step of sandwiching the element between the support and the transfer body, the method for manufacturing a semiconductor device.
【請求項15】請求項14において、前記第1の材料層
は、形成直後において圧縮応力を有し、且つ、剥離する
直前において引張応力を有することを特徴とする剥離方
法。
15. The peeling method according to claim 14, wherein the first material layer has a compressive stress immediately after formation and a tensile stress immediately before peeling.
【請求項16】請求項13乃至15のいずれか一におい
て、前記支持体は、フィルム基板または基材であること
を特徴とする半導体装置の作製方法。
16. The method for manufacturing a semiconductor device according to claim 13, wherein the support is a film substrate or a base material.
【請求項17】請求項13乃至16のいずれか一におい
て、前記転写体は、フィルム基板または基材であること
を特徴とする半導体装置の作製方法。
17. The method of manufacturing a semiconductor device according to claim 13, wherein the transfer body is a film substrate or a base material.
【請求項18】請求項13乃至17のいずれか一におい
て、前記支持体を接着する前に、加熱処理またはレーザ
ー光の照射を行う処理を施すことを特徴とする半導体装
置の作製方法。
18. A method for manufacturing a semiconductor device according to claim 13, wherein a heat treatment or a laser light irradiation treatment is performed before the support is bonded.
【請求項19】請求項13乃至18のいずれか一におい
て、前記物理的手段により剥離する前に、加熱処理また
はレーザー光の照射を行う処理を施すことを特徴とする
半導体装置の作製方法。
19. The method for manufacturing a semiconductor device according to claim 13, wherein heat treatment or laser light irradiation treatment is performed before peeling by the physical means.
【請求項20】請求項13乃至19のいずれか一におい
て、前記素子は、半導体層を活性層とする薄膜トランジ
スタであり、前記半導体層を形成する工程は、非晶質構
造を有する半導体層を加熱処理またはレーザー光の照射
を行う処理によって結晶化させ、結晶構造を有する半導
体層とすることを特徴とする半導体装置の作製方法。
20. The device according to claim 13, wherein the element is a thin film transistor having a semiconductor layer as an active layer, and the step of forming the semiconductor layer includes heating a semiconductor layer having an amorphous structure. A method for manufacturing a semiconductor device, which comprises crystallizing a semiconductor layer having a crystal structure by a treatment or a treatment of irradiating a laser beam.
【請求項21】請求項13乃至20のいずれか一におい
て、前記支持体は対向基板であって、前記素子は画素電
極を有しており、該画素電極と、前記対向基板との間に
は液晶材料が充填されていることを特徴とする半導体装
置の作製方法。
21. The support according to claim 13, wherein the support is a counter substrate, the element has a pixel electrode, and the pixel electrode and the counter substrate are provided between the pixel electrode and the counter substrate. A method for manufacturing a semiconductor device, which is filled with a liquid crystal material.
【請求項22】請求項13乃至20のいずれか一におい
て、前記支持体は封止材であって、前記素子は発光素子
であることを特徴とする半導体装置の作製方法。
22. The method for manufacturing a semiconductor device according to claim 13, wherein the support is a sealing material, and the element is a light emitting element.
JP2002233745A 2001-08-10 2002-08-09 Stripping method and semiconductor device manufacturing method Expired - Fee Related JP4472238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002233745A JP4472238B2 (en) 2001-08-10 2002-08-09 Stripping method and semiconductor device manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-244885 2001-08-10
JP2001244885 2001-08-10
JP2002233745A JP4472238B2 (en) 2001-08-10 2002-08-09 Stripping method and semiconductor device manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006036668A Division JP4602261B2 (en) 2001-08-10 2006-02-14 Stripping method and semiconductor device manufacturing method

Publications (3)

Publication Number Publication Date
JP2003163337A true JP2003163337A (en) 2003-06-06
JP2003163337A5 JP2003163337A5 (en) 2005-10-20
JP4472238B2 JP4472238B2 (en) 2010-06-02

Family

ID=26620439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233745A Expired - Fee Related JP4472238B2 (en) 2001-08-10 2002-08-09 Stripping method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4472238B2 (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040660A (en) * 2004-07-26 2006-02-09 Nippon Seiki Co Ltd Organic el panel
JP2006203219A (en) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd Peeling method
JP2006352079A (en) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd Self-standing substrate, manufacturing method thereof, and semiconductor light emitting device
WO2007037504A1 (en) * 2005-09-29 2007-04-05 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for manufacturing light-emitting device
JP2007512568A (en) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display with plastic substrate and other electronic devices
JP2007123858A (en) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd Method for producing group 3-5 nitride semiconductor
JP2007149988A (en) * 2005-11-28 2007-06-14 Tokyo Institute Of Technology Laser lift-off method and laser lift-off device
CN100375236C (en) * 2005-11-30 2008-03-12 董玟昌 Method for forming separable interface and micro-electromechanical film manufactured by using same
JP2008159934A (en) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd Flexible TFT substrate, manufacturing method thereof and flexible display
KR100947435B1 (en) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 Flexible display and manufacturing method thereof
KR101010023B1 (en) 2008-12-15 2011-01-21 포항공과대학교 산학협력단 Manufacturing Method of Flexible Device Using Laser Beam
JP2011197696A (en) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing the same
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2011248072A (en) * 2010-05-26 2011-12-08 Hitachi Displays Ltd Method of manufacturing image display device
KR101137514B1 (en) * 2011-03-11 2012-04-20 한국광기술원 Method for manufacturing nitride semiconductor device using nano particle
US8372668B2 (en) 2009-03-26 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2013141052A1 (en) * 2012-03-22 2013-09-26 シャープ株式会社 Semiconductor device manufacturing method, semiconductor device, and display device
KR101440227B1 (en) * 2012-06-28 2014-09-12 다이니폰 스크린 세이조우 가부시키가이샤 Heat treatment method and heat treatment apparatus
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター Method of laser separating an epitaxial film or an epitaxial film layer from a growth substrate having an epitaxial semiconductor structure
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
JP2015065175A (en) * 2004-09-17 2015-04-09 株式会社半導体エネルギー研究所 Display device
JP2015092570A (en) * 2001-08-10 2015-05-14 株式会社半導体エネルギー研究所 Light emitting device
JP2016027572A (en) * 2005-08-31 2016-02-18 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
JP2016082210A (en) * 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド Method for peeling resin film layer and method for manufacturing thin film element device
JP2016095504A (en) * 2014-11-12 2016-05-26 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC Display device manufacturing
KR101696431B1 (en) * 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 Fabrication method of ultrathin silicon-metal substrate
WO2017115484A1 (en) * 2015-12-28 2017-07-06 鴻海精密工業股▲ふん▼有限公司 Method for manufacturing organic el display device
JP2017198987A (en) * 2016-04-26 2017-11-02 株式会社半導体エネルギー研究所 Peeling method and flexible device manufacturing method
KR101863142B1 (en) 2011-08-31 2018-05-31 엘지디스플레이 주식회사 Manufacturing method for flexible display device
WO2018179332A1 (en) * 2017-03-31 2018-10-04 シャープ株式会社 Display device, display device manufacturing method, and display device manufacturing apparatus
JP2019135727A (en) * 2012-05-04 2019-08-15 株式会社半導体エネルギー研究所 Manufacturing method for light-emitting device
JP2020145448A (en) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 Method of manufacturing display device
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device
CN114038781A (en) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 Method for peeling flexible device
JP2022033879A (en) * 2014-05-30 2022-03-02 株式会社半導体エネルギー研究所 Light emitting device, electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142570A (en) * 1993-11-12 1995-06-02 Ube Ind Ltd Composite semiconductor substrate and manufacturing method thereof
JPH10125929A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH10125931A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Transfer method of thin film element, thin film element, thin film integrated circuit device, active matrix substrate and liquid crystal display device
WO1998021750A1 (en) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Substrate flattening method, and film-coated substrate and semiconductor device manufacturing method
JPH1187799A (en) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd Magnetoresistive element and manufacturing method thereof
JPH11135882A (en) * 1997-10-28 1999-05-21 Sharp Corp Compound semiconductor substrate, method of manufacturing compound semiconductor substrate, and light emitting element
JP2001166301A (en) * 1999-12-06 2001-06-22 Seiko Epson Corp Liquid crystal display device with built-in backlight and method of manufacturing the same
JP2001189460A (en) * 1999-12-28 2001-07-10 Seiko Epson Corp Transfer and manufacturing method of thin film device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142570A (en) * 1993-11-12 1995-06-02 Ube Ind Ltd Composite semiconductor substrate and manufacturing method thereof
JPH10125929A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH10125931A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Transfer method of thin film element, thin film element, thin film integrated circuit device, active matrix substrate and liquid crystal display device
WO1998021750A1 (en) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Substrate flattening method, and film-coated substrate and semiconductor device manufacturing method
JPH1187799A (en) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd Magnetoresistive element and manufacturing method thereof
JPH11135882A (en) * 1997-10-28 1999-05-21 Sharp Corp Compound semiconductor substrate, method of manufacturing compound semiconductor substrate, and light emitting element
JP2001166301A (en) * 1999-12-06 2001-06-22 Seiko Epson Corp Liquid crystal display device with built-in backlight and method of manufacturing the same
JP2001189460A (en) * 1999-12-28 2001-07-10 Seiko Epson Corp Transfer and manufacturing method of thin film device

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203219A (en) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd Peeling method
JP2015092570A (en) * 2001-08-10 2015-05-14 株式会社半導体エネルギー研究所 Light emitting device
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
JP2011197696A (en) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing the same
JP2007512568A (en) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display with plastic substrate and other electronic devices
JP2006040660A (en) * 2004-07-26 2006-02-09 Nippon Seiki Co Ltd Organic el panel
US10096795B2 (en) 2004-09-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
JP2015065175A (en) * 2004-09-17 2015-04-09 株式会社半導体エネルギー研究所 Display device
US9444069B2 (en) 2004-09-17 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
JP2006352079A (en) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd Self-standing substrate, manufacturing method thereof, and semiconductor light emitting device
JP2016027572A (en) * 2005-08-31 2016-02-18 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
US8691674B2 (en) 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
GB2444448A (en) * 2005-09-29 2008-06-04 Sumitomo Chemical Co Method for producing group 3-5 nitride semiconductor and method for manufacturing light-emitting device
JP2007123858A (en) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd Method for producing group 3-5 nitride semiconductor
WO2007037504A1 (en) * 2005-09-29 2007-04-05 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for manufacturing light-emitting device
JP2007149988A (en) * 2005-11-28 2007-06-14 Tokyo Institute Of Technology Laser lift-off method and laser lift-off device
CN100375236C (en) * 2005-11-30 2008-03-12 董玟昌 Method for forming separable interface and micro-electromechanical film manufactured by using same
JP2008159934A (en) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd Flexible TFT substrate, manufacturing method thereof and flexible display
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101406768B1 (en) 2007-03-20 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing semiconductor device
KR100947435B1 (en) 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 Flexible display and manufacturing method thereof
KR101010023B1 (en) 2008-12-15 2011-01-21 포항공과대학교 산학협력단 Manufacturing Method of Flexible Device Using Laser Beam
JP2020035752A (en) * 2009-03-26 2020-03-05 株式会社半導体エネルギー研究所 Electronic equipment
US8372668B2 (en) 2009-03-26 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2011248072A (en) * 2010-05-26 2011-12-08 Hitachi Displays Ltd Method of manufacturing image display device
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device
KR101137514B1 (en) * 2011-03-11 2012-04-20 한국광기술원 Method for manufacturing nitride semiconductor device using nano particle
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター Method of laser separating an epitaxial film or an epitaxial film layer from a growth substrate having an epitaxial semiconductor structure
KR101863142B1 (en) 2011-08-31 2018-05-31 엘지디스플레이 주식회사 Manufacturing method for flexible display device
WO2013141052A1 (en) * 2012-03-22 2013-09-26 シャープ株式会社 Semiconductor device manufacturing method, semiconductor device, and display device
JP2020170719A (en) * 2012-05-04 2020-10-15 株式会社半導体エネルギー研究所 Manufacturing method for light-emitting device
JP2019135727A (en) * 2012-05-04 2019-08-15 株式会社半導体エネルギー研究所 Manufacturing method for light-emitting device
KR101440227B1 (en) * 2012-06-28 2014-09-12 다이니폰 스크린 세이조우 가부시키가이샤 Heat treatment method and heat treatment apparatus
US9356188B2 (en) 2013-09-06 2016-05-31 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
JP2022033879A (en) * 2014-05-30 2022-03-02 株式会社半導体エネルギー研究所 Light emitting device, electronic device
JP2016082210A (en) * 2014-10-09 2016-05-16 エルジー ディスプレイ カンパニー リミテッド Method for peeling resin film layer and method for manufacturing thin film element device
JP2016095504A (en) * 2014-11-12 2016-05-26 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC Display device manufacturing
KR101696431B1 (en) * 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 Fabrication method of ultrathin silicon-metal substrate
CN108432345A (en) * 2015-12-28 2018-08-21 鸿海精密工业股份有限公司 Method for manufacturing organic E L display device
CN108432345B (en) * 2015-12-28 2020-02-28 鸿海精密工业股份有限公司 Manufacturing method of organic EL display device
WO2017115484A1 (en) * 2015-12-28 2017-07-06 鴻海精密工業股▲ふん▼有限公司 Method for manufacturing organic el display device
KR20170122118A (en) * 2016-04-26 2017-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Peeling method and manufacturing method of flexible device
KR102278361B1 (en) 2016-04-26 2021-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Peeling method and manufacturing method of flexible device
JP2017198987A (en) * 2016-04-26 2017-11-02 株式会社半導体エネルギー研究所 Peeling method and flexible device manufacturing method
JP2020145448A (en) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 Method of manufacturing display device
JP2020145449A (en) * 2016-10-07 2020-09-10 株式会社半導体エネルギー研究所 Method of manufacturing display device
US11637009B2 (en) 2016-10-07 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate
JPWO2018179332A1 (en) * 2017-03-31 2020-02-06 シャープ株式会社 Display device, display device manufacturing method, and display device manufacturing apparatus
US10553822B2 (en) 2017-03-31 2020-02-04 Sharp Kabushiki Kaisha Display device, display device production method, and display device production device
WO2018179332A1 (en) * 2017-03-31 2018-10-04 シャープ株式会社 Display device, display device manufacturing method, and display device manufacturing apparatus
CN114038781A (en) * 2020-12-31 2022-02-11 广东聚华印刷显示技术有限公司 Method for peeling flexible device

Also Published As

Publication number Publication date
JP4472238B2 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
JP6827632B2 (en) How to make a light emission display device
JP6549272B2 (en) Method for manufacturing semiconductor device
JP4472238B2 (en) Stripping method and semiconductor device manufacturing method
JP4027740B2 (en) Method for manufacturing semiconductor device
JP4413478B2 (en) Method for manufacturing semiconductor device
CN100391004C (en) Semiconductor device and method for manufacturing semiconductor device
JP4527068B2 (en) Peeling method, semiconductor device manufacturing method, and electronic book manufacturing method
JP4567282B2 (en) Method for manufacturing light emitting device
JP4267394B2 (en) Peeling method and manufacturing method of semiconductor device
JP4602261B2 (en) Stripping method and semiconductor device manufacturing method
JP4602035B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees