[go: up one dir, main page]

CN100375236C - 形成可分离界面的方法及使用此方法制作微机电薄膜 - Google Patents

形成可分离界面的方法及使用此方法制作微机电薄膜 Download PDF

Info

Publication number
CN100375236C
CN100375236C CNB2005101258647A CN200510125864A CN100375236C CN 100375236 C CN100375236 C CN 100375236C CN B2005101258647 A CNB2005101258647 A CN B2005101258647A CN 200510125864 A CN200510125864 A CN 200510125864A CN 100375236 C CN100375236 C CN 100375236C
Authority
CN
China
Prior art keywords
film
microelectromechanical
micro
separable interface
electromechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101258647A
Other languages
English (en)
Other versions
CN1805120A (zh
Inventor
董玟昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIGIDTECH MICROELECTRONICS CORP
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB2005101258647A priority Critical patent/CN100375236C/zh
Publication of CN1805120A publication Critical patent/CN1805120A/zh
Application granted granted Critical
Publication of CN100375236C publication Critical patent/CN100375236C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

一种在半导体制程或微机电制程中形成可分离界面的方法,即在制程基底与集成电路元件或微机电元件的层与层之间,用接合度不佳的材料或制程,或用易被蚀刻去除的材料,形成一种可用外力破坏的可分离界面,使集成电路元件或微机电元件在后续的制程中,用破坏所述的可分离界面实现分离集成电路元件或微机电元件与制程基底的目的;尤其,由所述可分离界面所制成的微机电薄膜,在结构上不但不带制程基底且具有可挠曲性,而且上下两面都可以制成具备电路接点、微结构或微机电元件,与传统微机电薄膜必须与制程基底同时存在的结构相比,不带制程基底且具有可挠曲性的微机电薄膜,有更广泛的实际应用价值。

Description

形成可分离界面的方法及使用此方法制作微机电薄膜
技术领域
本发明涉及一种在半导体制程或微机电制程中形成可分离界面的方法,尤其适用于制作不带制程基底且具有可挠曲性的微机电薄膜制品。
背景技术
现有的半导体晶圆制程技术,即指在硅芯片上制作各种集成电路的技术,包含黄光、蚀刻、电镀、薄膜、化学机械研磨及离子注入等技术,均是晶圆制程的现有专业技术。例如,黄光微影技术用来做影像转移,电镀技术用来电镀金属,离子干蚀刻用来做非同向性蚀刻,化学湿蚀刻特性用在多方向性蚀刻,以及薄膜有金属薄膜和非金属薄膜生长与涂布等。
简单地说,半导体制程就是利用各种微小影像转移技术并且配合各种蚀刻、薄膜生长与涂布、电镀等各种物理与化学技术,将金属和非金属材料在一个基板上进行加工的技术。半导体制程完毕后,再将制成的集成电路或元件与基底一起切割下来,以进行其它的组装。
而且,近年来利用半导体制程所发展出来的各种微机电技术,可以在制程基底的上面以微小加工技术制作各种微结构、感测元件、光电元件等各种微机械及微机电元件,但除了少部份的微结构可以被独立取下之外,其它的微机电元件都必须与制程基底一起切割下来再进行其它封装、测试等制程。
然而,集成电路元件或微机电元件与制程基底同时存在的结构,有许多缺点,包括:
一、如图1所示,制程基底10占据整个元件60的体积高达80%以上,使得必须对制成的元件60的制程基底10进行研磨;
二、元件60只能在单面上进行电路连接或组装,不能在双面同时设计电路,这种结构易影响到元件60的设计与功能。
例如,以使用微机电电容结构制成的压力感测元件为例,在封装或组装过程中,必须使得压力感测元件的单个表面能够与环境接触,否则将影响压力感测元件的灵敏度。或者,如图2所示,以具有光电元件的CMOS感测元件70为例,在封装制程中必须避免覆盖到感测单元。或者,如图3所示,以另一种具有光电元件的CMOS感测元件70为例,这种CMOS感测元件70必须使用透光的封装基板75。
发明内容
因此,本发明的目的在于公开一种在制程中形成可分离界面的方法,可应用于半导体制程或微机电制程中,使得所制成的集成电路元件或微机电元件都不带制程基底。该方法是在半导体制程或微机电制程中的制程基底与集成电路元件或微机电元件的层与层之间施以各种可分离界面处理,使得后续制程中可由外力分离所述的可分离界面以实现集成电路元件或微机电元件与制程基底分离的目的。
本发明的另一目的在于公开一种不带制程基底且具有可挠曲性的微机电薄膜,利用在制程中形成可分离界面,使所制成微机电薄膜可以摆脱制程基底的限制,并具有可挠曲性。该微机电薄膜的上下两面都可制成电子电路、微结构以及各种微机电元件,有更广泛的实际应用价值。
附图说明
图1是现有的集成电路元件或微机电元件必须与制程基底同时存在,且制程基底占据整个元件的比例超过80%的示意图。
图2是具有光电元件的CMOS感测元件在封装时必须避免覆盖感测单元的示意图。
图3是具有光电元件的CMOS感测元件使用透光的封装基板的示意图。
图4是本发明利用接着度不佳的材料制作可分离界面的实施例的示意图。
图5是本发明利用接合度不佳的制程制作可分离界面的实施例的示意图。
图6是本发明利用加入一层易移除的材料制成可分离界面的实施例的示意图。
图7是本发明所示的可分离界面的形成方法应用于制作各种微机电薄膜的流程图。
图8是应用本发明所示的可分离界面的形成方法制作不带制程基底且具有可挠曲性的微机电薄膜的实施例的示意图。
图9是电路接点与微结构可以分别制作在微机电薄膜的不同面,且微机电薄膜的其中一面构成电路连通时不会影响到另一面的微结构功能的示意图。
图10是应用本发明所示的可分离界面的形成方法制成的微机电薄膜须在组装完成之后再将基底移除的示意图。
主要元件符号说明:
10...基底            15...陶瓷基底
20...薄膜元件        21、22、24...微机电结构
23...电路接点        30...可分离界面
31...钨金属层        32...镍金属层
33、34...聚乙酰胺    35...铜金属层
36...蚀刻口          37...蚀刻阻罩
40...刀锋            50...电路板
52...电路接点        60...元件
70...感测元件        75...封装基板
具体实施方式
本发明所公开的在半导体制程或微机电制程中形成可分离界面的方法有二种:第一种方法是利用控制层与层之间的接合界面的接着度,使层与层之间构成可分离界面;第二种方法则在层与层之间加入易移除的材料,由此形成层与层之间的可分离界面。
其中,利用控制层与层之间的接合界面的低接着度而形成可分离界面的方法,即是利用接着度不佳的材料或制程,或结合接着度不佳的材料与制程,来控制接合界面的接着力的强弱,使相邻两层之间的接合界面相当薄弱但又足以完成所有制程。
本发明所运用的接着度不佳的材料种类众多,例如,陶瓷与钨、钨与铜、钨与镍等。另外,配合材料本身的内应力,也可使接合界面更容易分离,例如,在钨表面溅镀铜之后,再以电镀方式在铜表面电镀镍,由于镍的厚度越厚其内应力越大,因此,当镍电镀过厚时,钨与铜的界面就会很容易剥离。
另外,本发明所运用的接合度不佳的制程也很多,例如,在钨表面电镀镍的接合情形比以物理溅镀镍更差;或者,在钨或铜表面形成易脱落的氧化层;或者,在涂布聚乙酰胺(PI)时通常会事先涂布接着剂,若不加接着剂则接合度会较差,而聚乙酰胺的热烤固化条件也会影响其接着性。
图4是本发明利用接着度不佳的材料制作可分离界面的实施例的示意图。首先进行步骤4a,在基底10上制作一0.5μm厚的钨金属层31,然后以溅镀方式制作一0.5μm厚的镍金属层32,再以电镀方式将镍金属层32增厚约20~50μm。
此时,钨金属层31及镍金属层32之间形成一可分离界面30;然后进行步骤4b,在镍金属层32上面制作具有电路或微机电结构21的薄膜元件20;在完成步骤4b后,依次进行步骤4c及步骤4d,即在基底10外侧区域用外力破坏可分离界面30和取下薄膜元件20。例如,用刀锋40划过钨金属层31及镍金属层32之间就可破坏可分离界面30,并且可分离界面30的一端一旦被破坏,只要再稍向上施力就可轻易取下薄膜元件20。
图5是本发明利用接合度不佳的制程制作可分离界面的实施例的示意图。首先进行步骤5a,在基底10上面连续涂布两层聚乙酰胺33与34,且在涂布第一层聚乙酰胺33时加上接着剂,并在适当的热烤固化温度下控制热烤固化时间,例如:在热烤固化温度120℃、180℃及240℃下,分别热烤3.5分钟,但涂布第二层聚乙酰胺34则不加接着剂,同样在适当的热烤固化温度下控制热烤固化时间,例如:在热烤固化温度120℃、180℃及240℃下,分别热烤3.5分钟。
此时,在第一层聚乙酰胺33与第二层聚乙酰胺34之间便形成一可分离界面30。然后进行步骤5b,在第二层聚乙酰胺34上面制作具有电路或微机电结构21的薄膜元件20。在完成步骤5b后,接着进行步骤5c及步骤5d,即在基底10外侧区域用外力破坏可分离界面30和取下薄膜元件20,例如,用刀锋40划过第一层聚乙酰胺33与第二层聚乙酰胺34之间就可破坏可分离界面30,而可分离界面30的一端一旦被破坏,再稍向上施力就可轻易取下薄膜元件20。
此外,本发明所示的第一种可分离接口技术中,可同时结合接着度不佳的材料和制程来制作可分离界面。例如,首先在基底上面制作一0.5μm厚的钨金属层,然后将其置入含15%H2O2的溶液中5分钟,使其表面形成氧化层,接着以溅镀方式制作一0.5um厚的铜金属层,再以电镀方式电镀镍金属层约20~50μm。此时,在铜金属层与钨金属层之间便形成一可分离界面。
本发明所示的另一种形成可分离界面的方法,是在层与层之间加入易蚀刻的材料或可变质的材料,例如在层与层之间加入一种容易被蚀刻的铜或可变质的聚合物,且利用蚀刻方式来移除易蚀刻的材料,或利用其它方式,例如加热或光照,使可变质的材料的接着特性消失或形成易分离的不稳定接合面。
图6是本发明利用加入一层易移除的材料来制作可分离界面的实施例的示意图。首先进行步骤6a,在陶瓷基底15上制作一易蚀刻且0.7μm厚的铜金属层35,然后进行步骤6b和6c,在铜金属层35上面制作具有电路或微机电结构21的薄膜元件20和蚀刻口36,接着进行步骤6d,将整片基底10置入铜蚀刻液中,铜蚀刻液会从蚀刻口36进入并对铜金属层35进行蚀刻,当铜金属层35完全被蚀刻后,薄膜元件20自然与基底10分离。
本发明所揭示的在半导体制程或微机电制程中形成可分离界面的方法,其主要用途可应用于制作一种具有电子电路、微结构和各种微机电元件的各种电路薄膜或微机电薄膜(以下通称为微机电薄膜),尤其,可应用于制作不带制程基底、具有可挠曲性、且上下两面都可制成具备电路接点、微结构和各种微机电元件的微机电薄膜。
在制作该微机电薄膜的制程中,因为应用到本发明所示的可分离界面的形成方法,所以可预先在一制程基底的上面形成一可分离界面,且当在所述制程基底上面完成微机电薄膜的制程之后,再分离所述的制程基底,即可取下所制成的微机电薄膜制品。
因此,一种不带制程基底且具有可挠曲性的微机电薄膜的制法,如图7所示包括下列步骤,其中步骤b)是应用本发明所示的可分离界面的形成方法:
步骤a):提供一种刚性材料做制程基底;
步骤b):为制程基底制作可分离界面;
步骤c):在制程基底的可分离界面上面,以半导体晶圆制程或微机电制程制作具备各种电子电路、微结构或其它微机电元件的微机电薄膜;
步骤d):破坏制程基底与微机电薄膜之间的可分离界面,使制程基底与微机电薄膜相互分离;
步骤e):取下微机电薄膜,或者,根据需要再对所取下的微机电薄膜进行后续的其它制程加工。
图8是应用本发明所示的可分离界面的形成方法制作不带制程基底且具有可挠曲性的微机电薄膜的实施例的示意图。首先,准备刚性材料制成的制程基底10,然后进行步骤8a,在制程基底10上面连续涂布两层聚乙酰胺33与34,且使两层聚乙酰胺33和34之间的接合度不佳而形成可分离界面30。然后进行步骤8b,在第二层聚乙酰胺34的上面以微机电制程制作具有电路或微机电结构21的薄膜元件20,并在所述的薄膜元件20的内部预留一蚀刻阻罩层37。当完成步骤8b后,进行步骤8c,用刀锋40划过两层聚乙酰胺33、34之间的可分离界面30,使制程基底10与薄膜元件20分离,再进行步骤8d,即去除薄膜元件20的聚乙酰胺34、以及对薄膜元件20的另一表面进行其它结构加工。在完成步骤8d后,最后进行步骤8e,即去除蚀刻阻罩37,以完成一种不带制程基底且具有可挠曲性、上下两面具备电路接点和微结构的薄膜元件20的制作。
上述方法还可根据需求在各步骤之间增加其它制程,例如在步骤a)之后,先制作一导电金属层,再进行步骤b),使后续制程可利用该导电金属层提供导电路径。或者在步骤c)之后,先进行与其它元件的组装、构装或加工,再进行步骤d),避免所制作的单元因为尺寸微小或不易持握而不易组装、构装或加工。如图10所示的实施例,在步骤c)之后,先进行薄膜元件20与其它元件50的电路接点52的组装,构成电性连接之后,再进行步骤d),将基底10移除,避免所制作的薄膜元件20因尺寸微小或不易持握而不易组装或构装。
本发明中的微机电薄膜及其制法,与现有半导体制程所制成的微机电薄膜及其制法相比较,本发明有下列优势或不同特点:
1、应用本发明所示的可分离界面的形成方法,使制程基底预先具有一可分离界面;
2、所制成的微机电薄膜制品与制程基底分别独立,且微机电薄膜制品的特性只与微机电薄膜本身的材料和所制作的结构相关,不会受到制程基底的影响;
3、刚性材料的制程基底可以重复使用;
4、待微机电薄膜与基底分离后,可以再对微机电薄膜的另一面做蚀刻或电镀等加工,使微机电薄膜的上下两面都可进行加工;
5、易将电路及各种结构集成制作在微机电薄膜的内部或两面。
因此,用本发明所示的可分离界面的形成方法制成的微机电薄膜制品,具有以下优点:
1、微机电薄膜的微机电元件或线路的大小、间距的制程能力是现有印刷电路板或软板技术所无法达到的。
由于所制成的微机电薄膜用半导体微影等制程技术制造,制程能力(线路间距pitch)可以轻易达到20um以下。目前半导体制程技术已经可以到微米(um)以下,而现有印刷电路板或软板制程技术很难达到30um以下。
2、可制作多层电路、且厚度薄。
对线路层数和厚度而言,本发明所制成的微机电薄膜可以轻易堆栈10层以上,且厚度可以控制在200um以下。例如,若微机电薄膜的介电层厚10um,导线厚5um,则10层总厚度小于200um。而现有印刷电路板、软板、覆晶基板等技术则无法达到。
3、电路接点及微结构可以分别制作在微机电薄膜的不同面,且微机电薄膜其中一面的电路接点构成电路连结时,也不会影响到微机电薄膜另一面的微结构功能。
应用本发明所示的可分离界面的形成方法制成的微机电薄膜须在其中一面完成制作并具有各种电子电路、微结构或其它微机电元件之后,再与基底分离,并且可再对微机电薄膜的另外一面进行其它后续制程加工,由此所制成的微机电薄膜的上下两面都可制作成具有电路接点或微结构。这种上下两面都具有电路接点或微结构的的微机电薄膜,具有以下优点:微机电薄膜的上下两面均可连接其它元件或电子电路;若微机电薄膜的一面具有电路接点,而另一面具有微结构时,则微机电薄膜的电路接点与其它元件或电子电路构成电性连接时,另一面的微结构功能也不会受到影响。
然而,现有的微机电薄膜将电路接点与微结构制作在同一面,这种结构势必影响到微机电薄膜元件的作用。
图9所示的薄膜元件20是应用本发明的可分离界面的形成方法而制成的,且经过后续的制程加工使薄膜元件20的上下两面分别制成具有电路接点23与微机电结构24。该薄膜元件20的实际应用是可做成一种触碰感应器,且当薄膜元件20其中一面的电路接点23与其它电路板50的电路接点52构成电性连接时,也不会影响到另一面的微机电结构24功能,当薄膜元件20受到外力F作用时即可形成电路导通。
4、微机电薄膜的制程材料可采用具有可挠曲性的材料,当微机电薄膜与基底分离后,微机电薄膜制品便具有可挠曲性,该具有可挠曲性的微机电薄膜制品可以组装在各种结构上;但具有基底的现有微机电薄膜制品则不具有可挠曲性,所以使用范围会受到限制。
本发明所制成的微机电薄膜具有可挠曲性,是本发明重要的优势。而且微机电薄膜的可挠曲特性,根据所选用的制程材料不同而变化。例如,微机电薄膜的介电材料选用聚乙酰胺(PI),而金属材料选用铜、铝等时,微机电薄膜本身就具有可挠曲性,且组装时可运用微机电薄膜的挠曲性将微机电薄膜组装在不平坦的平面上;尤其,具有可挠曲性的微机电薄膜可随组装的结构体的软硬程度不同而呈现出不同的特性,例如,若贴附在弹性材料上面时,则具有可挠曲性的微机电薄膜的结构也具有弹性。
5、微机电薄膜的微结构与电路容易集成制作,减少组装与电路连接的困难度。
应用本发明所示的可分离界面的形成方法制成的微机电薄膜须将微结构和/或电子电路与微机电薄膜本体做成一体,这种结构可以减少微小结构与微小电路组装的制程。除此以外,如图10所示,本发明所制成的薄膜元件20也可先不与基底10分离,在薄膜元件20与其它电路板50的电路接点52组装构成电性连接之后,再将基底10移除。
以本发明所示的可分离界面的形成方法制成的电路薄膜或微机电薄膜之所以具有上述优点,是因为电路薄膜或微机电薄膜在电子电路和微结构制作完毕后就可以与基底分开并从基底上取下,除了不会破坏基底与电路薄膜或微机电薄膜的电子电路与微结构外,还可使基底重复使用和降低制造成本、使电路薄膜或微机电薄膜的制程的变化性增加。
另外,用本发明所示的可分离界面成形方法制成的电路薄膜或微机电薄膜是运用半导体技术,使图形和导线间距可以更微小化与多层化,同时集成电路和机械结构与薄膜为一体,使薄膜电路更适用于各种电子产品的电路板、覆晶封装基板、面板电路连接薄膜、测试卡、MEMS相关产品以及各种电路连接装置等,具有用途广、便于重复制造和成本低的特性。
本发明虽对上述优选实施进行详细说明,但本发明的实质并不受限于上述实施例。凡利用本发明所示的制作微机电薄膜的技术,将电子电路、微结构或机电元件集成制作成各种电路薄膜或微机电薄膜产品,以使产品具有半导体微小制程特性,并且不具有基底结构的具体替换与改良,均不脱离本发明的特征与目的,权利仍为本申请人所有。

Claims (8)

1.一种可分离界面的制作方法,实施在制作集成电路元件或微机电元件的半导体制程或微机电制程中,使所制成的集成电路元件或微机电元件与在制程中所使用的制程基底分离,其特征在于,在所述的制程基底与所述的集成电路元件或微机电元件的层与层之间,以涂布不加接着剂的聚乙酰胺构成一用外力破坏的可分离界面或以易被蚀刻去除的材料构成一用蚀刻方式去除的可分离界面。
2.如权利要求1所述的可分离界面的制作方法,其特征在于,在陶瓷材料的制程基底上以易蚀刻的铜金属层形成易被蚀刻去除的可分离界面。
3.一种使用可分离界面的微机电薄膜的制作方法,可制成不带制程基底结构且具有可挠曲性的微机电薄膜,其制作步骤包括:
a)提供一刚性材料做制程基底;
b)对步骤a)的制程基底制作可分离界面;
在所述的制程基底上面,以涂布不加接着剂的聚乙酰胺构成一用外力破坏的可分离界面或以易被蚀刻去除的材料构成一用蚀刻方式去除的可分离界面;
c)在步骤b)的制程基底的可分离界面上面,以半导体晶圆制程或微机电制程制作具备各种电子电路、微结构或其它微机电元件的微机电薄膜;
d)破坏制程基底与微机电薄膜之间的可分离界面,使制程基底与微机电薄膜相互分离;
e)取下微机电薄膜,或根据需要,再对所取下的微机电薄膜进行后续的制程加工。
4.如权利要求3所述的使用可分离界面的微机电薄膜的制作方法,其特征在于,在步骤a)之后,在所述的制程基底上面先制作一导电金属层,再进行步骤b)及后续步骤。
5.如权利要求3或4所述的使用可分离界面的微机电薄膜的制作方法,其特征在于,在步骤c)之后,使所述的微机电薄膜的各种电子电路、微结构或其它微机电元件与其它元件先进行组装、构装或加工,再进行步骤d)及后续步骤。
6.如权利要求3所述的使用可分离界面的微机电薄膜的制作方法,其特征在于,在步骤e)取下微机电薄膜后,再对所取下的微机电薄膜的另一面进行后续的制程加工,使微机电薄膜的内部或上下两面设有电路接点、微结构或微机电元件。
7.如权利要求5所述的使用可分离界面的微机电薄膜的制作方法,其特征在于,在步骤e)取下微机电薄膜后,再对所取下的微机电薄膜的另一面进行后续的制程加工,使微机电薄膜的内部或上下两面设有电路接点、微结构或微机电元件。
8.一种以权利要求3的制作方法制成的微机电薄膜,其结构为不带有制程基底且具有可挠曲性,且在所述的微机电薄膜的内部或上下单面或两面设有电路接点、微结构或微机电元件。
CNB2005101258647A 2005-11-30 2005-11-30 形成可分离界面的方法及使用此方法制作微机电薄膜 Expired - Fee Related CN100375236C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101258647A CN100375236C (zh) 2005-11-30 2005-11-30 形成可分离界面的方法及使用此方法制作微机电薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101258647A CN100375236C (zh) 2005-11-30 2005-11-30 形成可分离界面的方法及使用此方法制作微机电薄膜

Publications (2)

Publication Number Publication Date
CN1805120A CN1805120A (zh) 2006-07-19
CN100375236C true CN100375236C (zh) 2008-03-12

Family

ID=36867057

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101258647A Expired - Fee Related CN100375236C (zh) 2005-11-30 2005-11-30 形成可分离界面的方法及使用此方法制作微机电薄膜

Country Status (1)

Country Link
CN (1) CN100375236C (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
US20050130391A1 (en) * 2003-12-12 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005197673A (ja) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
US20050130391A1 (en) * 2003-12-12 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005197673A (ja) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
CN1805120A (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
JP4559993B2 (ja) 半導体装置の製造方法
JP6411423B2 (ja) 高度に伸縮可能な電子部品
US7982290B2 (en) Contact spring application to semiconductor devices
US7807506B2 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
CN101082523A (zh) 一种柔性温度传感器的制作方法
US20110012214A1 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
US20100301009A1 (en) Method for forming electrode pattern of ceramic substrate
JP5313431B2 (ja) セラミック厚膜素子アレイ形成方法
US8109769B1 (en) Micromachined flex interposers
US20090289313A1 (en) Micro electric mechanical system device and method of producing the same
CN101291562B (zh) 电容器及其制造方法
CN109205548A (zh) 微电子机械系统(mems)装置及其制造方法
CN100375236C (zh) 形成可分离界面的方法及使用此方法制作微机电薄膜
JP5877852B2 (ja) 省スペース使用のための、取り外し可能なマイクロ素子およびナノ素子
TWI791644B (zh) 黏著性基材的製造方法
CN100485909C (zh) 结合ic整合基板与载板的结构及其与电子装置的制造方法
KR101459977B1 (ko) 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법
EP3796406B1 (en) Method of manufacturing electronic device
US7445956B2 (en) Flexible MEMS thin film without manufactured substrate and process for producing the same
CN106558525A (zh) 晶片封装体及其制造方法
JP6245086B2 (ja) パッケージ及びパッケージの製造方法
CN112687548B (zh) 可转移的柔性互联结构的制备方法以及结构
US6509208B1 (en) Method for forming structures on a wafer
JP4956875B2 (ja) 薄膜圧電体基板とこれを用いた電子部品、および薄膜圧電体基板の製造方法
JP2010179401A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200612

Address after: 6 Guoguang lane, Shanying Road, Guishan District, Taoyuan, Taiwan, China

Patentee after: RIGIDTECH MICROELECTRONICS Corp.

Address before: No. 15-4, Manping 2nd Street, No. 16, xizhouli, Banqiao City, Taipei County, Taiwan, China

Patentee before: Dong Menchang

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20201130

CF01 Termination of patent right due to non-payment of annual fee