[go: up one dir, main page]

JP2000216333A - 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ - Google Patents

積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ

Info

Publication number
JP2000216333A
JP2000216333A JP11665A JP2000011665A JP2000216333A JP 2000216333 A JP2000216333 A JP 2000216333A JP 11665 A JP11665 A JP 11665A JP 2000011665 A JP2000011665 A JP 2000011665A JP 2000216333 A JP2000216333 A JP 2000216333A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
package
type single
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11665A
Other languages
English (en)
Other versions
JP4477731B2 (ja
Inventor
Kuku Choi Chan
クク チョイ チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000216333A publication Critical patent/JP2000216333A/ja
Application granted granted Critical
Publication of JP4477731B2 publication Critical patent/JP4477731B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】占有面積を拡大せずに半導体チップの実装密度
を向上し得る積層半導体パッケージ及びその製造方法、
並びに積層半導体パッケージを製造するときに利用され
る積層半導体パッケージ製造用アライニングジグを提供
する。 【解決手段】成形部３６の外側まで延長されたリード３
３を有する第１型単層パッケージＰ１上に、成形部１３
６の下面に露出されたリード１３３を有する第２型単層
パッケージＰ２を実装する。第１型単層パッケージＰ１
のリード３３の露出された上面３３ｄと、第２型単層パ
ッケージＰ２のリード１３３の露出された下面１３３ｄ
とをソルダーを用いて接続させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関する。より詳しくは、システム機
器上の占有面積を拡大せずに半導体チップの実装密度を
向上し得る積層半導体パッケージ及びその製造方法、並
びに該積層半導体パッケージの製造時に利用される積層
半導体パッケージ製造用アライニングジグに関する。
【０００２】
【従来の技術】最近、システム機器の小型軽量化及び高
性能化に対応するために、高集積化のための３次元パッ
ケージとしての積層半導体パッケージに関する研究が盛
んに行われている。
【０００３】そして、このような積層半導体パッケージ
としては、従来よりＴＳＯＰ（ThinSmall Outline Pack
age）パッケージを積層したパッケージが常用され、こ
のようなＴＳＯＰパッケージは、従来の標準パッケージ
と比較して、平面積は同様であるが、厚さにおいては１
／２に薄くなっている。
【０００４】以下、従来の積層半導体パッケージＴにつ
いて図１３に基づいて説明する。即ち、従来の積層半導
体パッケージＴは、個別パッケージＰが複数の層（図面
では４層）に積層されて、各個別パッケージＰはそれぞ
れＵ字状の外部リード１を有し、それら外部リード１の
うち、同一コラムに位置する外部リード１がそれぞれ同
一のレール２に連結されているので、それら同一コラム
に位置する外部リード１と印刷回路基板（図示せず）と
の間の信号の入出力は、レール２を介して行われるよう
になっている。
【０００５】より詳細に説明すると、図１４に示したよ
うに、各レール２の内側には各個別パッケージＰの一側
にそれぞれ埋設された外部リード１の端部に形成された
突成部に対応するスロット若しくはリセス４が複数形成
され、各レール２の最上部には略直角に屈曲された後水
平方向に延長された延長部５が形成され、該延長部５の
下面には下面部５ａが形成されている。そして、各個別
パッケージＰの各外部リード１が、その対応のレール２
の対応のスロット４にそれぞれ係合固定されるととも
に、延長部５の下面部５ａが複数層に積層された個別パ
ッケージＰの最上層の個別パッケージＰの上面Ｐａに接
着剤により接着されて、積層された個別パッケージＰ
は、レール２及び延長部５により個別に分離されないよ
うに締結されている。
【０００６】以下、このように構成された従来の積層半
導体パッケージの製造方法について説明する。先ず、内
側に所定間隔を有してスロット４が複数切刻形成され、
最上部に水平方向に延長部５が屈曲形成されたレール２
を複数準備する。
【０００７】その後、内部リード及び外部リードを有す
るリードフレーム上に半導体チップを付着するダイ接着
工程と、前記半導体チップ上面のパッドと前記内部リー
ドとをワイヤで接続するワイヤリング工程と、前記半導
体チップ、ワイヤ及び内部リードを成形樹脂により密封
する成形工程と、前記外部リードの形状をＵ字状に変形
させるフォーミング工程と、を順次行って個別パッケー
ジＰを製造する。
【０００８】次いで、前記製造された個別パッケージＰ
を積層して接着剤により接着し、その後、積層された各
個別パッケージＰの各外部リード１を、その対応のレー
ル２の対応のスロット４にそれぞれ係合させた後、該レ
ール２の最上部の延長部５の下面部５ａを前記積層され
た個別パッケージＰの最上面に付着させる。
【０００９】次いで、レール２により一体に固定された
複数の個別パッケージＰの各外部リード１とその対応の
レール２とを、ソルダー液の充填されたソルダーペイス
トボックスに浸漬して、各外部リード１の端部にソルダ
ー液を塗布し（ソルダー浸漬工程）、その後、各外部リ
ード１の端部についたソルダーをリフローし、各外部リ
ード１とその対応のレール２とが互いに分離しないよう
に接着して、従来の積層半導体パッケージの製造を終了
していた。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の積層半導体パッケージにおいては、印刷回路
基板上の外部回路と半導体チップとの間の信号の入出力
動作がレール２を介して行われていたため、積層半導体
パッケージＰの外部リード１の数が増えると、リードピ
ッチが縮小されて各レール２間の距離が短くなり、かか
る状態でソルダー浸漬工程を行うと、隣接するレール２
同士がソルダー液によりショートされ、半導体素子の信
号の入出力動作が正常に行われず、パッケージの不良発
生率が高くなるという不都合な点があった。
【００１１】また、従来の積層半導体パッケージＰの製
造工程においては、各外部リード１をその対応のレール
２にそれぞれ係合する作業が自動化が不可能なため手作
業で行われており、パッケージの組立工程が煩雑にな
り、原価が上昇するという不都合な点もあった。
【００１２】さらに、通常、各外部リード１とその対応
のレール２との接着はソルダーによりなされるため、パ
ッケージの組立用の材料（ソルダー）の消耗が多くなっ
て、製造費用が上昇するという不都合な点もあった。
【００１３】本発明は、このような従来の課題に鑑みて
なされたもので、不良発生率を抑えて生産性を高め、廉
価で、狭いリードピッチにも対応し得る積層半導体パッ
ケージ及びその製造方法を提供することを目的とする。
【００１４】また、本発明は、かかる積層半導体パッケ
ージを製造するときに用いられる簡便な積層半導体パッ
ケージ製造用アライニングジグを提供することを他の目
的とする。
【００１５】本発明の他の目的は、ＢＬＰ (Bottom lea
ded package)型パッケージを利用する積層半導体パッケ
ージを提供することである。
【００１６】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る積層半導体パッケージは、上面中
央部に複数の第１のパッドが形成された第１の半導体チ
ップと、一方の端部がその対応の前記第１のパッドの外
側の前記第１の半導体チップの上面に付着され、前記第
１の半導体チップの外側に延伸する複数の第１のリード
と、前記各第１のリードの一方の端部とその対応の前記
第１のパッドとをそれぞれ接続する複数の第１のワイヤ
と、前記第１の半導体チップ、第１のリードの付着部及
び第１のワイヤを含んで包囲するとともに前記第１のリ
ードの露出部を形成する第１の成形部と、を備えて構成
された第１型単層パッケージと、下面中央部に複数の第
２のパッドが形成された第２の半導体チップと、一方の
端部がその対応の前記第２のパッドの外側の前記第２の
半導体チップの下面に付着され、該付着部より外向きに
下方ヘ延伸する複数の第２のリードと、前記各第２のリ
ードの一方の端部とその対応の前記第２のパッドとをそ
れぞれ接続する複数の第２のワイヤと、前記第２の半導
体チップ、第２のリードの付着部及び第２のワイヤを含
んで包囲するとともに前記第２のリードの露出部を形成
する第２の成形部と、を備えて構成された第２型単層パ
ッケージと、を含んで構成され、前記第１型単層パッケ
ージ上に前記第２型単層パッケージが積層され、前記各
第１のリードの露出部の上面と、その対応の前記第２の
リードの露出部の下面との間にソルダーがそれぞれ形成
されてなることを特徴とする。
【００１７】ここで、前記第１のリードが、前記第１の
半導体チップとの付着部より上方に延伸して前記第１の
成形部の上面に露出される平坦面を形成するとともに、
前記第２のリードが、前記第２の成形部の下面に露出さ
れる平坦面を形成し、前記ソルダーが、前記第１のリー
ドの平坦面と前記第２のリードの平坦面との間に形成さ
れてもよい。
【００１８】また、前記目的を達成するために、本発明
に係る積層半導体パッケージの製造方法は、第１の半導
体チップの上面中央部に複数の第１のパッドを形成し、
一方の端部を対応の前記第１のパッドの外側の前記第１
の半導体チップの上面にそれぞれ付着して前記第１の半
導体チップの外側に延伸する複数の第１のリードを形成
し、前記各第１のリードの一方の端部とその対応の前記
第１のパッドとをワイヤでそれぞれ接続し、前記第１の
半導体チップ、第１のリードの付着部及び第１のワイヤ
を含んで包囲しつつ前記第１のリードの露出部を残すよ
うに成形部を形成して第１型単層パッケージを製造する
工程と、第２の半導体チップの下面中央部に複数の第２
のパッドを形成し、一方の端部を対応の前記第２のパッ
ドの外側の前記第２の半導体チップの下面にそれぞれ付
着して該付着部より下向きに下方へ延伸する複数の第２
のリードを形成し、前記各第２のリードの一方の端部と
その対応の前記第２のパッドとをワイヤでそれぞれ接続
し、前記第２の半導体チップ、第２のリードの付着部及
び第２のワイヤを含んで包囲しつつ前記第２のリードの
露出部を残すように成形部を形成して第２型単層パッケ
ージを製造する工程と、前記各第２のリードの露出部の
下面にソルダーボールをそれぞれ付着させる工程と、前
記第１型単層パッケージ上に前記第２型単層パッケージ
を実装する工程と、前記ソルダーボールをリフローし、
前記各第１のリードの露出部の上面と、その対応の前記
第２のリードの露出部の下面との間にソルダーをそれぞ
れ形成する工程と、を含んで構成される。
【００１９】ここで、前記ソルダーボールを付着させる
際に、前記各第２のリードの露出部の下面にフラックス
をそれぞれ塗布し、該フラックスが塗布された第２型単
層パッケージをソルダーボールボックスに浸漬するのが
好ましい。
【００２０】また、前記第１型単層パッケージ及び第２
型単層パッケージの成形部がソルダーレジストであるの
が好ましい。さらに、前記第１型単層パッケージ上に前
記第２型単層パッケージを実装する際に、前記第１型単
層パッケージの成形部の上面に接着剤を塗布した後実装
することもできる。
【００２１】本発明に係る積層半導体パッケージの製造
時に利用される積層半導体パッケージ製造用アライニン
グジグは、所定高さを有する略板状の絶縁性の本体と、
該本体の上面に開口する複数のキャビティと、前記各キ
ャビティの底部略中央にそれぞれ接続して前記本体を上
下方向に貫通する複数の貫通口と、前記各貫通口にそれ
ぞれ嵌合された複数の所定高さの柱状部材と、前記本体
の長手方向の両端部上面にそれぞれ立設された複数のア
ライン棒と、を備えて構成されたサブストレートと、略
板状のマスク本体と、前記各キャビティに対応して前記
マスク本体を上下方向にそれぞれ貫通する複数の開放部
と、前記各アライン棒をそれぞれ受ける複数のアライン
ホールと、を備えて構成されたアラインマスクと、を含
んで構成され、前記サブストレート上に前記アラインマ
スクが配置されてなることを特徴とする。
【００２２】本発明に係る積層半導体パッケージの別の
製造方法は、所定高さを有する略板状の絶縁性の本体
に、該本体の上面に開口する複数のキャビティを形成
し、前記各キャビティの底部略中央にそれぞれ接続する
ように前記本体を上下方向に貫通する複数の貫通口を形
成し、前記各貫通口に所定高さの柱状部材をそれぞれ嵌
合し、前記本体の長手方向の両端部の上面にアライン棒
をそれぞれ立設してサブストレートを構成するととも
に、略板状のマスク本体に、前記各キャビティに対応し
て上下方向にそれぞれ貫通する複数の開放部と、前記各
アライン棒をそれぞれ受ける複数のアラインホールとを
形成してアラインマスクを構成し、前記サブストレート
上に前記アラインマスクを配置して積層半導体パッケー
ジ製造用アライニングジグを準備する工程と、第１の半
導体チップの上面中央部に複数の第１のパッドを形成
し、一方の端部を対応の前記第１のパッドの外側の前記
第１の半導体チップの上面にそれぞれ付着して前記第１
の半導体チップの外側に延伸する複数の第１のリードを
形成し、前記各第１のリードの一方の端部とその対応の
前記第１のパッドとをワイヤでそれぞれ接続し、前記第
１の半導体チップ、第１のリードの付着部及び第１のワ
イヤを含んで包囲しつつ前記第１のリードの露出部を残
すように成形部を形成して第１型単層パッケージを準備
する工程と、前記第１型単層パッケージを、前記サブス
トレートのキャビティ内に配置させる工程と、第２の半
導体チップの下面中央部に複数の第２のパッドを形成
し、一方の端部を対応の前記第２のパッドの外側の前記
第２の半導体チップの下面にそれぞれ付着して該付着部
より外向きに下方へ延伸する複数の第２のリードを形成
し、前記各第２のリードの一方の端部とその対応の前記
第２のパッドとをワイヤでそれぞれ接続し、前記第２の
半導体チップ、第２のリードの付着部及び第２のワイヤ
を含んで包囲しつつ前記第２のリードの露出部を残すよ
うに成形部を形成して第２型単層パッケージを準備する
工程と、前記各第２のリードの露出部の下面にソルダー
ボールをそれぞれ付着させる工程と、前記第２型単層パ
ッケージを前記アラインマスクの開放部内に配置させ、
前記第１型単層パッケージ上に実装する工程と、前記ソ
ルダーボールをリフローし、前記各第１のリードの露出
部の上面とその対応の前記第２のリードの露出部の下面
との間にソルダーをそれぞれ形成する工程と、を含んで
構成される。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。本発明の第１の実施形態に係る積
層半導体パッケージＰは、図１に示したように、第１型
単層パッケージＰ１上に第２型単層パッケージＰ２が積
層されて構成される。ここで、第１型単層パッケージＰ
１のリード３３の最上部に形成された平坦部３３ｃの上
面３３ｄと、第２型単層パッケージＰ２のリード１３３
の一端において基板付着部を形成する平坦部１３３ｂの
下面１３３ｄとは、ソルダー３０を介して接続されてい
る。尚、第１型単層パッケージＰ１及び第２型単層パッ
ケージＰ２の接着強度を高めるために、第１型単層パッ
ケージＰ１の成形部３６の上面と、第２型単層パッケー
ジＰ２の成形部１３６の下面とは、接着剤により接着さ
れている。
【００２４】以下、このように構成された積層半導体パ
ッケージＰを構成する各単層パッケージＰ１及びＰ２に
ついて説明する。先ず、第１型単層パッケージＰ１につ
いて説明する。図２（Ａ）及び図２（Ｂ）に示したよう
に、半導体チップ３１の上面略中央に複数のパッド３２
が形成されている。これらのパッド３２より外側の半導
体チップ３１の上面には、各パッド３２に対応させて複
数のリード３３の一端が付着し、各リード３３の一端と
その対応のパッド３２とは、ワイヤ３４によりそれぞれ
接続されている。ここに、半導体チップ３１、リード３
３の一部及びワイヤ３４が成形部３６により覆われて密
封され、リード３３のうち成形部３６の内側の部分が内
部リード３３ａを構成し、成形部３６の外側の部分が外
部リード３３ｂを構成する。また、外部リード３３ｂは
平坦部３３ｃの端部を含んでおり、その上面が成形部３
６から露出する外部リード３３ｂの最上面を形成してい
る。
【００２５】また、各リード３３は、半導体チップ３１
との付着部より外向きに屈曲延長され、最上部において
半導体チップ３１の外側まで延伸する平坦部３３ｃを形
成し、さらに屈曲されて略Ｊ字状をなし、略Ｊ字状の端
部を備える外部リード３３ｂを形成している。このよう
な略Ｊ字状の端部を備える外部リード３３ｂを有する半
導体パッケージは、従来の積層半導体パッケージに用い
られたＬ字状、またはガルウイング（gullwing）型の外
部リードを有する半導体パッケージに比べて印刷回路基
板への実装が容易であるので、本発明においては第１型
単層パッケージＰ１としてこのような略Ｊ字状の端部を
備える外部リード３３ｂを有する半導体パッケージを利
用して、完成された積層半導体パッケージＰの下層に位
置させるようにしている。
【００２６】この第１型単層パッケージＰ１の製造方法
は、次のようになる。即ち、上面に複数のパッド３２を
備える半導体チップ３１を準備し、半導体チップ３１の
上面の所定部位に各パッド３２に対応させて複数のリー
ド３３をそれぞれ載置し、各パッド３２とその対応のリ
ード３３とをワイヤ３４によりそれぞれ接続した後、成
形法を施して成形部３６を形成して半導体チップ３１、
リード３３の一部及びワイヤ３４を密封して、製造を終
了する。
【００２７】次に、第２型単層パッケージについて説明
する。図３（Ａ）及び図３（Ｂ）に示したように、半導
体チップ１３１の下面略中央に複数のパッド１３２が形
成されている。リード１３３は屈曲形成されて略Ｓ字状
をなし、一側に形成されたチップ付着部としての平坦部
１３３ａ、他側に形成された基板付着部としての平坦部
１３３ｂ及びこれらの２つの平坦部１３３ａ及び１３３
ｂを連結する連結部１３３ｃを形成する。リード１３３
は、平坦部１３３ａの上面が半導体チップ１３１の下面
に付着されている一方、平坦部１３３ｂが半導体チップ
１３１の外側まで延伸している。また、リード１３３の
平坦部１３３ａの一方の端部とその対応のパッド１３２
とがワイヤ１３４によりそれぞれ接続されている。ここ
に、半導体チップ１３１、リード１３３の平坦部１３３
ａ及び連結部１３３ｃ、及びワイヤ１３４が成形部１３
６により覆われて密封され、成形部１３６の下面１３６
ａとリード１３３の平坦部１３３ｂの下面１３３ｄとが
一平面内に含まれている。
【００２８】このような構造をなす第２型単層パッケー
ジＰ２は、成形部１３６の下面１３６ａに露出された平
坦部１３３ｂの下面１３３ｄが外部リードの機能を備え
ているため、ＢＬＰ(Bottom leaded package) とも称
す。ＢＬＰの製造方法については、米国特許５３６３２
７９号に記載されている。
【００２９】次に、本発明に係る積層半導体パッケージ
Ｐの製造方法について説明する。先ず、積層半導体パッ
ケージＰを製造するときに用いられる積層半導体パッケ
ージ製造用アライニングジグ（以下、ジグという）７０
の製造方法から説明する。
【００３０】図４（Ａ）及び図４（Ｂ）に示したよう
に、パッケージアライン用サブストレート（以下、サブ
ストレートという。）５０が構成される。サブストレー
ト５０は、絶縁性物質からなる本体５１に、複数のキャ
ビティ５３が切刻形成されてなる。各キャビティ５３の
長さ、幅及び深さは、第１型単層パッケージＰ１の外形
の寸法と略同一に設定される。また、各キャビティ５３
の底部略中央には本体５１を上下方向に貫通する角柱状
の貫通口５７がそれぞれ接続され、各貫通口５７にはキ
ャビティ５３に収納される第１型単層パッケージＰ１を
支持するための所定高さの柱状部材５５がそれぞれ嵌合
されている。柱状部材５５は、第１型単層パッケージＰ
１の外部リード３３ｂの撓みを防止して、外部リード３
３ｂがキャビティ５３の底面に接触しないようにパッケ
ージの底面を支える。また、柱状部材５５は軸方向に貫
通されており、柱状部材５５が図示しない真空ポンプと
連結されて、キャビティ５３に収納されたパッケージ
（例えば、Ｐ１）が柱状部材５５内に生成される真空に
より柱状部材５５上に固定される。本体５１の長手方向
の両端部の上面には、複数のアライン棒５９がそれぞれ
立設されている。
【００３１】また、図５（Ａ）及び図５（Ｂ）に示した
ように、サブストレート５０の上方に載置されるアライ
ンマスク６０が構成される。即ち、アラインマスク６０
は、サブストレート５０に対応させて形成されたマスク
本体６１に、該マスク本体６１を貫通するように穿孔形
成された複数の開放部６３と、アラインマスク６０をサ
ブストレート５０上に固定するときに位置合わせのため
に使用される、穿孔形成された複数のアラインホール６
５と、を形成して構成される。開放部６３は、サブスト
レート５０のキャビティ５３に対応させつつ、使用され
るパッケージ、例えば第２型単層パッケージＰ２（ＢＬ
Ｐ）の外形寸法と略同一の寸法に形成されている。アラ
インホール６５は、アライン棒５９に対応させて穿孔形
成されている。
【００３２】次いで、図６に示したように、サブストレ
ート５０の各アライン棒５９がアラインマスク６０の対
応するアラインホール６５にそれぞれ挿入され、各アラ
イン棒５９の上部にラッキング(locking）機構６７がそ
れぞれ嵌合されてサブストレート５０とアラインマスク
６０とが安定して固定され、ジグ７０の製造が終了され
る。
【００３３】ジグ７０は、積層半導体パッケージＰを製
造する工程中、上下に積層された個別パッケージを動か
ないようにしっかりと固定する。以下に、本発明の第１
の実施形態に係る積層半導体パッケージＰの製造方法
を、図７〜図１１に基づいて説明する。
【００３４】先ず、図７に示したように、ジグ７０のキ
ャビティ５３に開口する貫通口５７に嵌合された柱状部
材５５上に、第１型単層パッケージＰ１を載置する。そ
して、柱状部材５５に連結された図示しない真空吸入器
を作動させ、第１型単層パッケージＰ１の底面に真空を
作用させて、これを動かないように固定する。
【００３５】次いで、図８に示したように、第２型単層
パッケージＰ２のリード１３３の平坦部下面１３３ｄに
フラックス７１を塗布する。次いで、図９に示したよう
に、フラックス７１の塗布された第２型単層パッケージ
Ｐ２を、真空吸入器７２を用いて複数のソルダーボール
７３が収容されたソルダーボールボックス７４に浸漬
し、リード１３３の平坦部下面１３３ｄにソルダーボー
ル７３を付着させる。
【００３６】次いで、図１０に示したように、第２型単
層パッケージＰ２をアラインマスク６０の開放部６３に
挿入して第１型単層パッケージＰ１上に実装した後ソル
ダーボール７３のリフロー工程を行い、第１型単層パッ
ケージＰ１のリード３３の平坦部上面３３ｄと、第２型
単層パッケージＰ２のリード１３３の平坦部下面１３３
ｄとを、ソルダーにより接続する。
【００３７】次いで、図１１に示したように、ジグ７０
を除去して、本発明の第１の実施形態に係る積層半導体
パッケージＰの製造を終了する。また、本発明の第２の
実施形態に係る積層半導体パッケージＰ’は、図１２に
示したように構成される。即ち、積層半導体パッケージ
Ｐ’の第１型単層パッケージＰ１’においては、リード
３３’が、平坦部３３ｃ’の上面が成形部３６’の上面
に露出されてなる平坦面４３を形成している。その他
は、上述した第１の実施形態に係る積層半導体パッケー
ジＰと同様に構成されている。
【００３８】このように構成された本発明の第２の実施
形態に係る積層半導体パッケージＰ’は、第１型単層パ
ッケージＰ１’のリード３３’と第２型単層パッケージ
Ｐ２のリード１３３との接触面積が大きいので、第１の
実施形態に係る積層半導体パッケージＰよりも接触性の
点で優れる。
【００３９】また、本発明の第１の実施形態に係る積層
半導体パッケージＰの単層パッケージＰ１及びＰ２、ま
たは第２の実施形態に係る積層半導体パッケージＰ’の
単層パッケージＰ１’及びＰ２間の接着力を向上させる
ために、図７の工程が終了した後に、第１型単層パッケ
ージＰ１或いはＰ１’の成形部３６或いは３６’の上面
に接着剤を塗布する工程を追加することもできる。
【００４０】なお、各単層パッケージＰ１，Ｐ２の各成
形部３６，１３６の表面には、ソルダーが付着しにくい
性質のレジストが形成されるのが好ましい。または、各
成形部３６，１３６の材料そのものがソルダーレジスト
であっても良い。その理由は、図９の工程においてリー
ド１３３の平坦部下面１３３ｄにソルダーボール７３を
付着するときに、ソルダーボール７３が平坦部下面１３
３ｄだけでなく成形部１３６にも付着し、付着したソル
ダーボール７３が図１０のリフロー工程時に溶融されて
各リード間の短絡を起こす可能性があるからである。そ
こで、各成形部３６，１３６をソルダーレジストにより
形成することで、ソルダーボール７３がリフローされて
も各成形部３６，１３６に溶融されたソルダーが付着し
ないようにして、リード同士の短絡現象を防止する。
【００４１】
【発明の効果】以上説明したように、本発明に係る積層
半導体パッケージは、ソルダーペイストの浸漬工程を行
わず、フラックスにより付着領域が限定されるソルダー
ボールを使用して製造できるため、リードピッチが短縮
された場合にあっても隣接するリードが互いに接続され
ることがない。このため、パッケージの不良発生率を著
しく低減することができ、生産性を向上し得るという効
果がある。
【００４２】また、本発明に係る積層半導体パッケージ
は、全工程が自動化可能であり、手作業を行わずに製造
できるので、パッケージの組立てを迅速化して生産性を
向上し、パッケージの原価を低減し得るという効果があ
る。
【００４３】さらに、本発明に係る積層半導体パッケー
ジは、レール等を使用する必要がないうえ、ソルダーの
使用量を最小限に抑えることができるため、従来の積層
半導体パッケージに比べて材料費用が低減され、パッケ
ージの組立コストを低減し得るという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る積層半導体パッケー
ジを示す断面図
【図２】同上積層半導体パッケージを構成する第１型単
層パッケージを示す図
【図３】同上積層半導体パッケージを構成する第２型単
層パッケージを示す図
【図４】本発明の一実施形態に係る積層半導体パッケー
ジ製造用アライニングジグを構成するサブストレートを
示す図
【図５】同上ジグを構成するアラインマスクを示す図
【図６】同上ジグを示す断面図
【図７】本発明の一実施形態に係る積層半導体パッケー
ジの製造工程Ａを示す図
【図８】同上製造工程Ｂを示す図
【図９】同上製造工程Ｃを示す図
【図１０】同上製造工程Ｄを示す図
【図１１】同上製造工程Ｅを示す図
【図１２】本発明の別の実施形態に係る積層半導体パッ
ケージを示す断面図
【図１３】従来の積層半導体パッケージを示す斜視図
【図１４】従来の積層半導体パッケージを示す部分断面
図
【符号の説明】
Ｐ：個別単層パッケージ Ｐ１：第１型単層パッ
ケージ Ｐ２：第２型単層パッケージ １：外部リード ２：レール ３：縁部 ４：スロット（リセ
ス） ５：延長部 ３０：ソルダー ３１：半導体チップ ３２：パッド ３３：リード ３４：ワイヤ ３６：成形部 １３１：半導体チップ １３２：パッド １３３：リード １３４：ワイヤ １３６：成形部 ５０：サブストレート ５１：本体 ５３：キャビティ ５５：柱状部材 ５７：貫通口 ５９：アライン棒 ６０：アラインマスク ６１：マスク本体 ６３：開放部 ６５：アラインホー
ル ７０：ジグ ７１：フラックス ７３：ソルダーボール １３３ａ：チップ付着部 １３３ｂ：基板付着部 １３３ｃ：連結部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】上面中央部に複数の第１のパッドが形成さ
    れた第１の半導体チップと、一方の端部がその対応の前
    記第１のパッドの外側の前記第１の半導体チップの上面
    に付着され、前記第１の半導体チップの外側に延伸する
    複数の第１のリードと、前記各第１のリードの一方の端
    部とその対応の前記第１のパッドとをそれぞれ接続する
    複数の第１のワイヤと、前記第１の半導体チップ、第１
    のリードの付着部及び第１のワイヤを含んで包囲すると
    ともに前記第１のリードの露出部を形成する第１の成形
    部と、を備えて構成された第１型単層パッケージと、 下面中央部に複数の第２のパッドが形成された第２の半
    導体チップと、一方の端部がその対応の前記第２のパッ
    ドの外側の前記第２の半導体チップの下面に付着され、
    該付着部より外向きに下方ヘ延伸する複数の第２のリー
    ドと、前記各第２のリードの一方の端部とその対応の前
    記第２のパッドとをそれぞれ接続する複数の第２のワイ
    ヤと、前記第２の半導体チップ、第２のリードの付着部
    及び第２のワイヤを含んで包囲するとともに前記第２の
    リードの露出部を形成する第２の成形部と、を備えて構
    成された第２型単層パッケージと、を含んで構成され、 前記第１型単層パッケージ上に前記第２型単層パッケー
    ジが積層され、前記各第１のリードの露出部の上面と、
    その対応の前記第２のリードの露出部の下面との間にソ
    ルダーがそれぞれ形成されてなることを特徴とする積層
    半導体パッケージ。
  2. 【請求項２】前記第１のリードが、前記第１の半導体チ
    ップとの付着部より上方に延伸して前記第１の成形部の
    上面に露出される平坦面を形成するとともに、前記第２
    のリードが、前記第２の成形部の下面に露出される平坦
    面を形成し、前記ソルダーが、前記第１のリードの平坦
    面と前記第２のリードの平坦面との間に形成されてなる
    ことを特徴とする請求項１記載の積層半導体パッケー
    ジ。
  3. 【請求項３】第１の半導体チップの上面中央部に複数の
    第１のパッドを形成し、一方の端部を対応の前記第１の
    パッドの外側の前記第１の半導体チップの上面にそれぞ
    れ付着して前記第１の半導体チップの外側に延伸する複
    数の第１のリードを形成し、前記各第１のリードの一方
    の端部とその対応の前記第１のパッドとをワイヤでそれ
    ぞれ接続し、前記第１の半導体チップ、第１のリードの
    付着部及び第１のワイヤを含んで包囲しつつ前記第１の
    リードの露出部を残すように成形部を形成して第１型単
    層パッケージを製造する工程と、 第２の半導体チップの下面中央部に複数の第２のパッド
    を形成し、一方の端部を対応の前記第２のパッドの外側
    の前記第２の半導体チップの下面にそれぞれ付着して該
    付着部より下向きに下方へ延伸する複数の第２のリード
    を形成し、前記各第２のリードの一方の端部とその対応
    の前記第２のパッドとをワイヤでそれぞれ接続し、前記
    第２の半導体チップ、第２のリードの付着部及び第２の
    ワイヤを含んで包囲しつつ前記第２のリードの露出部を
    残すように成形部を形成して第２型単層パッケージを製
    造する工程と、 前記各第２のリードの露出部の下面にソルダーボールを
    それぞれ付着させる工程と、 前記第１型単層パッケージ上に前記第２型単層パッケー
    ジを実装する工程と、 前記ソルダーボールをリフローし、前記各第１のリード
    の露出部の上面と、その対応の前記第２のリードの露出
    部の下面との間にソルダーをそれぞれ形成する工程と、
    を含んで構成される積層半導体パッケージの製造方法。
  4. 【請求項４】前記ソルダーボールを付着させる際に、前
    記各第２のリードの露出部の下面にフラックスをそれぞ
    れ塗布し、該フラックスが塗布された第２型単層パッケ
    ージをソルダーボールボックスに浸漬することを特徴と
    する請求項３記載の積層半導体パッケージの製造方法。
  5. 【請求項５】前記第１型単層パッケージ及び第２型単層
    パッケージの成形部がソルダーレジストであることを特
    徴とする請求項３又は請求項４記載の積層半導体パッケ
    ージの製造方法。
  6. 【請求項６】前記第１型単層パッケージ上に前記第２型
    単層パッケージを実装する際に、前記第１型単層パッケ
    ージの成形部の上面に接着剤を塗布した後実装すること
    を特徴とする請求項３〜請求項５のいずれか１つに記載
    の積層半導体パッケージの製造方法。
  7. 【請求項７】所定高さを有する略板状の絶縁性の本体
    と、該本体の上面に開口する複数のキャビティと、前記
    各キャビティの底部略中央にそれぞれ接続して前記本体
    を上下方向に貫通する複数の貫通口と、前記各貫通口に
    それぞれ嵌合された複数の所定高さの柱状部材と、前記
    本体の長手方向の両端部上面にそれぞれ立設された複数
    のアライン棒と、を備えて構成されたサブストレート
    と、 略板状のマスク本体と、前記各キャビティに対応して前
    記マスク本体を上下方向にそれぞれ貫通する複数の開放
    部と、前記各アライン棒をそれぞれ受ける複数のアライ
    ンホールと、を備えて構成されたアラインマスクと、を
    含んで構成され、 前記サブストレート上に前記アラインマスクが配置され
    てなることを特徴とする積層半導体パッケージ製造用ア
    ライニングジグ。
  8. 【請求項８】所定高さを有する略板状の絶縁性の本体
    に、該本体の上面に開口する複数のキャビティを形成
    し、前記各キャビティの底部略中央にそれぞれ接続する
    ように前記本体を上下方向に貫通する複数の貫通口を形
    成し、前記各貫通口に所定高さの柱状部材をそれぞれ嵌
    合し、前記本体の長手方向の両端部の上面にアライン棒
    をそれぞれ立設してサブストレートを構成するととも
    に、略板状のマスク本体に、前記各キャビティに対応し
    て上下方向にそれぞれ貫通する複数の開放部と、前記各
    アライン棒をそれぞれ受ける複数のアラインホールとを
    形成してアラインマスクを構成し、前記サブストレート
    上に前記アラインマスクを配置して積層半導体パッケー
    ジ製造用アライニングジグを準備する工程と、 第１の半導体チップの上面中央部に複数の第１のパッド
    を形成し、一方の端部を対応の前記第１のパッドの外側
    の前記第１の半導体チップの上面にそれぞれ付着して前
    記第１の半導体チップの外側に延伸する複数の第１のリ
    ードを形成し、前記各第１のリードの一方の端部とその
    対応の前記第１のパッドとをワイヤでそれぞれ接続し、
    前記第１の半導体チップ、第１のリードの付着部及び第
    １のワイヤを含んで包囲しつつ前記第１のリードの露出
    部を残すように成形部を形成して第１型単層パッケージ
    を準備する工程と、 前記第１型単層パッケージを、前記サブストレートのキ
    ャビティ内に配置させる工程と、 第２の半導体チップの下面中央部に複数の第２のパッド
    を形成し、一方の端部を対応の前記第２のパッドの外側
    の前記第２の半導体チップの下面にそれぞれ付着して該
    付着部より外向きに下方へ延伸する複数の第２のリード
    を形成し、前記各第２のリードの一方の端部とその対応
    の前記第２のパッドとをワイヤでそれぞれ接続し、前記
    第２の半導体チップ、第２のリードの付着部及び第２の
    ワイヤを含んで包囲しつつ前記第２のリードの露出部を
    残すように成形部を形成して第２型単層パッケージを準
    備する工程と、 前記各第２のリードの露出部の下面にソルダーボールを
    それぞれ付着させる工程と、 前記第２型単層パッケージを前記アラインマスクの開放
    部内に配置させ、前記第１型単層パッケージ上に実装す
    る工程と、 前記ソルダーボールをリフローし、前記各第１のリード
    の露出部の上面とその対応の前記第２のリードの露出部
    の下面との間にソルダーをそれぞれ形成する工程と、を
    含んで構成される積層半導体パッケージの製造方法。
JP2000011665A 1999-01-20 2000-01-20 積層半導体パッケージの製造方法及び積層半導体パッケージ製造用アライニングジグ Expired - Lifetime JP4477731B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1661/1999 1999-01-20
KR1019990001661A KR100282526B1 (ko) 1999-01-20 1999-01-20 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구

Publications (2)

Publication Number Publication Date
JP2000216333A true JP2000216333A (ja) 2000-08-04
JP4477731B2 JP4477731B2 (ja) 2010-06-09

Family

ID=19571880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000011665A Expired - Lifetime JP4477731B2 (ja) 1999-01-20 2000-01-20 積層半導体パッケージの製造方法及び積層半導体パッケージ製造用アライニングジグ

Country Status (3)

Country Link
US (1) US6190944B1 (ja)
JP (1) JP4477731B2 (ja)
KR (1) KR100282526B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852571B2 (en) 2003-03-14 2005-02-08 Renesas Technology Corp. Method of manufacturing stacked semiconductor device
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006080082A1 (ja) * 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6765287B1 (en) * 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4651886B2 (ja) * 2001-09-14 2011-03-16 東北パイオニア株式会社 電子機器及び電子機器の製造方法
KR100730111B1 (ko) * 2001-10-26 2007-06-19 삼성에스디아이 주식회사 유기 ｅｌ 소자의 마스크용 프레임
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
KR100460063B1 (ko) * 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7190062B1 (en) * 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TWD102765S1 (zh) * 2003-08-05 2005-02-01 精工愛普生股份有限公司 水晶振盪器
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
KR100575590B1 (ko) * 2003-12-17 2006-05-03 삼성전자주식회사 열방출형 적층 패키지 및 그들이 실장된 모듈
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US6972372B1 (en) * 2004-05-28 2005-12-06 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
US7202106B2 (en) 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US7202554B1 (en) * 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
WO2006025084A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
KR100641625B1 (ko) * 2005-01-11 2006-11-06 주식회사 유니세미콘 메모리 적층패키지 및 그 제조방법
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
US7986043B2 (en) * 2006-03-08 2011-07-26 Stats Chippac Ltd. Integrated circuit package on package system
US8513542B2 (en) * 2006-03-08 2013-08-20 Stats Chippac Ltd. Integrated circuit leaded stacked package system
US7981702B2 (en) 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
WO2008138015A2 (en) * 2007-05-08 2008-11-13 Occam Portfolio Llc Light-emitting diode assembly without solder
TW200931634A (en) 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
US20090277677A1 (en) * 2008-05-12 2009-11-12 Occam Portfolio Llc Electronic Assemblies without Solder and Method for their Design, Prototyping, and Manufacture
US20110211775A1 (en) * 2010-03-01 2011-09-01 Conwed Plastics Llc Mesh bag for automated filling and method for making same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852571B2 (en) 2003-03-14 2005-02-08 Renesas Technology Corp. Method of manufacturing stacked semiconductor device
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
GB2429582A (en) * 2004-05-11 2007-02-28 Spansion Llc Carrier for multilayer semiconductor device and process for manufacturing multilayer semiconductor device
US7285848B2 (en) 2004-05-11 2007-10-23 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
JPWO2005109506A1 (ja) * 2004-05-11 2008-03-21 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
GB2429582B (en) * 2004-05-11 2009-02-11 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
US7642637B2 (en) 2004-05-11 2010-01-05 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
JP4547377B2 (ja) * 2004-05-11 2010-09-22 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006080082A1 (ja) * 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JPWO2006080082A1 (ja) * 2005-01-28 2008-06-19 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7414305B2 (en) 2005-01-28 2008-08-19 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices
US7846771B2 (en) 2005-01-28 2010-12-07 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices

Also Published As

Publication number Publication date
JP4477731B2 (ja) 2010-06-09
KR20000051306A (ko) 2000-08-16
KR100282526B1 (ko) 2001-02-15
US6190944B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JP4477731B2 (ja) 積層半導体パッケージの製造方法及び積層半導体パッケージ製造用アライニングジグ
US5736428A (en) Process for manufacturing a semiconductor device having a stepped encapsulated package
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
KR20010090540A (ko) 반도체 장치 및 그 제조 방법
US20010012526A1 (en) Package stack via bottom leaded plastic (BLP) packaging
KR19980015060A (ko) 칼럼 리드(column lead) 구조를 갖는 패키지 및 그의 제조 방법
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2002093831A (ja) 半導体装置およびその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20050258519A1 (en) Semiconductor device and method for fabricating the same
US20010007782A1 (en) Integrated circuit chip and method for fabricating the same
US6686222B2 (en) Stacked semiconductor device manufacturing method
JP3072515B2 (ja) コラムリード型半導体パッケージの製造方法
JP7558941B2 (ja) 内向きに湾曲したリードを含む集積回路パッケージ
CN108630632B (zh) 用于改进的集成电路封装的方法和装置
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP5468333B2 (ja) リードフレーム、パッケージ型磁気センサ及び電子機器
JPH0661363A (ja) 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
JPH0517709B2 (ja)
KR100608349B1 (ko) 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
KR200235610Y1 (ko) 적층형반도체패키지
KR19990051841A (ko) 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3