[go: up one dir, main page]

JPWO2005109506A1 - 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2005109506A1
JPWO2005109506A1 JP2006512891A JP2006512891A JPWO2005109506A1 JP WO2005109506 A1 JPWO2005109506 A1 JP WO2005109506A1 JP 2006512891 A JP2006512891 A JP 2006512891A JP 2006512891 A JP2006512891 A JP 2006512891A JP WO2005109506 A1 JPWO2005109506 A1 JP WO2005109506A1
Authority
JP
Japan
Prior art keywords
semiconductor device
carrier
stacked
stacked semiconductor
lower carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006512891A
Other languages
English (en)
Other versions
JP4547377B2 (ja
Inventor
小野寺　正徳
正徳 小野寺
純一 河西
純一 河西
弘一 目黒
弘一 目黒
淳二 田中
淳二 田中
康弘 新間
康弘 新間
耕治 田谷
耕治 田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Original Assignee
Spansion Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd filed Critical Spansion Japan Ltd
Publication of JPWO2005109506A1 publication Critical patent/JPWO2005109506A1/ja
Application granted granted Critical
Publication of JP4547377B2 publication Critical patent/JP4547377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明の積層型半導体装置用キャリアは、下側となる第１の半導体装置１１０を収納する第１の収納部１２を有する下段キャリア３と、第１の半導体装置１１０上に積層する第２の半導体装置１２０を収納して、第２の半導体装置１２０を第１の半導体装置１１０上の所定位置に配置する第２の収納部１４を有する上段キャリア２を有して構成している。従って、積層のための専用の装備を備える必要がなくなるため、コストを低減させることができる。

Description

本発明は、複数のパッケージを積層して１つのパッケージとする積層型半導体装置用のキャリア及びこの積層型半導体装置の製造方法に関する。
近年、移動体電話機のような携帯型電子機器や、ＩＣメモリカードのような不揮発性記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減及び部品の小型化が要求されている。
従って、これらの機器を構成する部品のうち主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。そのような要求を満たすパッケージの１つとして、複数のパッケージ、例えばメモリ用パッケージとロジック用パッケージとを積層して１つにした積層型パッケージが知られている。積層型パッケージの製造方法に関して特許文献１〜３に開示がある。
日本国特許公開公報 特開平８−２３６６９４号公報 日本国特許公開公報 第２００３−２１８２７３号公報 日本国特許公開公報 特開平６−１３５４１号公報
しかしながら積層型半導体装置の製造には、パッケージを積層するための専用の搭載装置を準備しなければならない。このため設備投資が必要となり、半導体装置の製造の低コスト化を阻害する原因となる。特に生産量が比較的少ない場合には、コスト面で大きな負担になるという問題がある。上述した特許文献１〜３にも製造コストを低減させる有効な技術の開示はない。
また積層型半導体装置の製造では、ロジックデバイスやメモリデバイス、又はこれらをパッケージ化したロジック用パッケージやメモリ用パッケージの供給を半導体デバイスメーカから受けて、供給されたパッケージを積層型半導体装置のメーカで積層・一体化して出荷するという流れがある。
例えば、半導体デバイスメーカからロジックデバイスの供給を受ける場合、ロジックデバイスとメモリデバイスを各々パッケージ化した後、ロジック用パッケージのみ供給元の半導体デバイスメーカに一旦戻す。そして、供給元で試験を行い、良品のみ再び返送してもらう。その後、２つのパッケージを積層・一体化して外観検査と動作試験を実施し、良品を顧客に出荷する。
通常、パッケージの移送は、パッケージを直接トレイに収納して行われるが、移動先の半導体デバイスメーカでは、テストを行うためにパッケージをトレイから出してパッケージのテストを行い、テスト終了後にパッケージをトレイに再度収納して移送元の積層型半導体装置メーカに返送する。
すなわち、パッケージをハンドリングする回数がそれだけ増えるので、不良品の発生する機会がそれだけ増えることになる。不良品の発生率が高いと、それだけ製造コストが高くなってしまう。
本発明は上記事情に鑑みてなされたものであり、製造コストを極力低減させた積層型半導体装置用キャリア及び積層型半導体装置の製造方法を提供することを目的とする。
かかる目的を達成するために本発明の積層型半導体装置用キャリアは、第１の半導体装置を収納する第１の収納部を有する下段キャリアと、前記第１の半導体装置上に積層する前記第２の半導体装置を収納して、該第２の半導体装置を前記第１の半導体装置上の所定位置に配置する第２の収納部を有する上段キャリアとを有して構成される。
第１の半導体装置上に積層する第２の半導体装置を収納して、該第２の半導体装置を前記第１の半導体装置上の所定位置に配置する第２の収納部を上段キャリアが有していることで、半導体装置同士の位置ずれを生じさせることなく容易に積層することができる。従って、積層のための専用の装備を備える必要がなくなるため、コストを低減させることができる。
また積層型半導体装置用キャリアにおいては、前記下段キャリアに収納した前記第１の半導体装置と、試験用ピンとの電気的接続を取るための開口部を設けることもできる。
下段キャリアに収納した第１の半導体装置と試験ピンとの電気的な接続を取ることができるので、キャリアに半導体装置を収納したまま半導体装置のテストを行うことができる。従って、テストのために半導体装置をキャリアから取り外す必要がなくなり、半導体装置に触れる回数を低減させることができる。
前記上段キャリアと前記下段キャリアはそれぞれ係合部を有し、該係合部が互いに係合することで、前記上段キャリアと前記下段キャリアとが取り外し可能に取り付けられる構成とすることもできる。
キャリアが接続と分離が可能な上段キャリアと下段キャリアとからなることで、必要なキャリアだけを使用することができる。すなわち、積層前のテスト時には下段キャリアだけをテストを行う半導体装置に取り付けることで、装置構成が大きくならず、場所をとらない。また半導体装置を積層する時には、下段キャリアに上段キャリアを重ねることで積層した半導体装置も上段キャリアによって保護することができる。
また積層型半導体装置用キャリアにおいては、前記上段キャリアの前記第２の収納部は前記上段キャリア内に収納される前記第２の半導体装置が通る挿入口を有し、該挿入口はその上端に向かい次第に幅広になる構成とすることができる。
この構成により、半導体装置を挿入口に入れやすくすることができ、操作性を向上させることができる。
また積層型半導体装置用キャリアにおいては、前記下段キャリアは弾性材料で形成された保持部材を有し、該保持部材は前記第１の半導体装置を前記第１の収納部内に保持する構成を取ることもできる。
弾性材料からなる保持部材によって第１の半導体装置を第１の収納部に保持しているので、キャリアから着脱する時のストレスから半導体装置を守ることができる。
また積層型半導体装置用キャリアにおいて、前記保持部材は、前記第１の収納部に収納した前記第１の半導体装置を辺部分で保持する構成とすることもできる。
保持部材が第１の収納部に収納した第１の半導体装置を辺部分で保持しているので、半導体装置にかかるストレスをさらに弱めることができる。
また積層型半導体装置用キャリアにおいては、前記上段キャリア及び前記下段キャリアは、アルミニウム、銅若しくはニッケルを成分として含む金属、セラミック、ポリエーテルエーテルケトンからなる樹脂のいずれかによって構成されているとよい。
このような材料からキャリアを構成することで、キャリアに収納した状態で半導体装置のリフローを行うことが可能となる。
また積層型半導体装置用キャリアにおいては、上蓋又はリング部材を更に有し、前記下段キャリアは、前記上蓋又はリング部材を取り付ける挿入溝を有する構成することができる。
半導体装置上に上蓋を設けることで、半導体装置の電気的な接続部を粉塵や皮脂から保護することができる。また、半導体装置の直上に上蓋やリング部材を取り付けることで、半導体装置の脱落を防止することができる。
本発明の積層型半導体装置の製造方法は、積層型半導体装置用キャリアの下段キャリアに第1の半導体装置を収納する工程と、積層型半導体装置用キャリアの上段キャリアを用いて前記第２の半導体装置上に第２の半導体装置を積層する工程とを有している。操作性かつ精度よく２つの半導体装置を積層することができる。この場合、前記積層する工程は、上段キャリアを下段キャリアに取り付け、その後前記第２の半導体装置を前記上段キャリアに収納する工程を含む構成とすることができる。
更に、前記積層型半導体装置用キャリアに収納された前記第１及び第２の半導体装置をリフロー炉内で電気的に接続して一体構成とする工程を更に含むようにしてもよい。キャリアに半導体装置を収納し、キャリアごとリフロー炉に投入して半導体装置同士の接続を行うことで、半導体装置に触れる回数を低減させ、半導体装置の故障を未然に防ぐことができる。また、積層型半導体装置が製造されるまでの間にキャリアを取り外す必要がないので、半導体装置を保護することができ、半導体装置の品質を保持することができる。
また上記の積層型半導体装置の製造方法においては、前記積層型半導体装置用キャリアの前記上段キャリアを除去する工程を有し、前記上段キャリアを除去後に前記下段キャリアをリフロー炉に投入し、前記第１の半導体装置と前記第２の半導体装置とを接続して一体にするとよい。
リフローを行う前に上段キャリアを除去することでキャリア全体の熱容量を下げることができる。従って、温度不足によってはんだが十分に溶融しないという問題の発生を防止することができる。
更に、上記の積層型半導体装置の製造方法においては、前記下段キャリアに設けた開口部により前記第１の半導体装置に試験用ピンを接続し、前記第１の半導体装置を前記キャリアに収納した状態で試験を行う工程を有しているとよい。キャリアに半導体装置を収納したまま半導体装置のテストを行うことができるので、テストのために半導体装置をキャリアから取り外す必要がなくなり、半導体装置に触れる回数を低減させることができる。
また上記の積層型半導体装置の製造方法においては、前記積層する工程の前に、前記第1の半導体装置の封止樹脂上に接着剤を供給する工程を設けてもよい。確実に半導体装置を接続、固定することができる。
また上記の積層型半導体装置の製造方法においては、前記接着剤は、熱硬化性接着剤であるとよい。接着剤に熱硬化性接着剤を使用することで、半導体装置の仕様に合わせて硬化時間や硬化温度を選定することができる。
本発明によって、積層型半導体装置の製造コストを極力低減させることができる。
上段キャリア２と下段キャリア３との構成を示す図である。 （Ａ）は上段キャリア２内の第２の収納部１４を示す図であり、（Ｂ）は下段キャリア３内の第１の収納部１３を示す図である。 キャリア１内に半導体装置を収納した状態を示す図である。 上段キャリア２のガイドによって、第１の半導体装置１１０上に第２の半導体装置１２０を積層する時の様子を示す図である。 上段キャリア２と下段キャリア３の係合部の他の構成を示す図である。 上段キャリア２と下段キャリア３の係合部の他の構成を示す図である。 上段キャリア２の他の構成を示す図であり、テーパーを付けてパッケージ挿入口を広げた状態を示す図である。 下段キャリア３に第１の半導体装置１１０を収納した状態を示す上面図と断面図である。 下段キャリア３に上蓋９を取り付けた状態を示す上面図と断面図である。 上蓋９を取り外すための切欠部１０が２箇所に設けられている例を示す図である。 第１の半導体装置１１０上にＯリング１２を取り付けた状態を示す上面図と断面図である。 積層型半導体装置の製造工程を示すフローチャートである。 下段キャリア３に第１の半導体装置１１０を搭載する様子を示す図である。 プローブによるテストの様子を示す図である。 モールド樹脂１１２上に接着剤を塗布する様子を示す図である。 下段キャリア３と上段キャリア２とを接続する様子を示す図である。 第１の半導体装置１１０上に第２の半導体装置１２０を積層する様子を示す図である。 ハンダリフローの様子を示す図である。 プローブによるテストの様子を示す図である。 キャリア１から積層型半導体装置を取り出す様子を示す図である。 積層型半導体装置の他の製造工程を示すフローチャートである。 第２の半導体装置１２０の積層後に、上段キャリアを除去する様子を示す図である。 下段キャリア３から積層型半導体装置を取り出す様子を示す図である。
次に、添付図面を参照しながら本発明の最良の実施の形態を説明する。
まず、積層型半導体装置用キャリアについて説明する。本実施例の積層型半導体装置用キャリア（以下、キャリアと呼ぶ）１は、図１に示すように上段キャリア２と下段キャリア３とから構成される。上段キャリア２は、上面の形状が四角形で、中をくり抜いた中空の筐体であり、筐体内は、図２（Ａ）に示すように半導体装置を収納する第２の収納部１４となる。下段キャリア３には、図２（Ｂ）に示すように半導体装置を収納する第１の収納部１３が形成され、第１の収納部１３の底面には半導体装置に試験用のピンを接続するための開口部４が形成されている。
上段キャリア２と下段キャリア３は、筐体がアルミニウム、銅若しくはＳＵＳのようなニッケルを成分として含む金属、セラミック、ポリエーテルエーテルケトン（ＰＥＥＫ材）からなる樹脂のいずれかにより形成されている。積層された半導体装置の周囲を上段キャリア２と下段キャリア３とで取り囲み、半導体装置のリフローが行われるため、キャリア１には耐熱性と高伝導性が要求される。またキャリア１には、繰り返し使用しても品質が大きく劣化しないことが求められる。
上段キャリア２の下面の周縁部と、下段キャリア３の上面の周縁部には、図１に示すように上段キャリア２と下段キャリア３とを接続するための係合部５が設けられている。図１に示すように上段キャリア２に設けた突起部５１が、下段キャリア３に設けた突起部５２の内側に嵌まり、上段キャリア２が下段キャリア３に固定される。
図３に、上段キャリア２と下段キャリア３とから構成されるキャリア１に、積層型半導体装置１００を収納した状態を示す。積層型半導体装置１００は、第１の半導体装置１１０上に第２の半導体装置１２０を積層した２段構成からなる。積層型半導体装置１００にキャリア１を取り付けるには、まず下段キャリア３の第１の収納部１３に第１の半導体装置１１０を収納し、下段キャリア３と上段キャリア２とを係合部５によって固定する。次に、図４に示すように中空となっている上段キャリア２内を通して、第２の半導体装置１２０を第１の半導体装置１１０上に積層する。このとき、上段キャリア２の内側面に沿って第２の半導体装置１２０を第２の収納部１４に収納することで、第１の半導体装置１１０を第２の半導体装置１２０との電気的な接続が取れる位置に配置することができる。このように上段キャリア２がガイドの機能を果たすため、半導体装置を積層する専用の設備を設ける必要がなくなり、コストを削減することができる。
なお、第１の半導体装置１１０は、図３に示すように中継基板１１１の表面側に図示しないＩＣチップが搭載され、このＩＣチップをモールド樹脂１１２によって封止している。また中継基板１１１の裏面側には、はんだボール１１３が設けられ、試験用のプローブの試験ピンや、他の基板との接続に使用される。また第２の半導体装置１２０も、図３に示すように中継基板１２１の表面側に図示しないＩＣチップを搭載し、中継基板１２１の基板全面をモールド樹脂によって封止している。中継基板１２１の裏面側には、はんだボール１２３が設けられ、第１の半導体装置１１０と第２の半導体装置１２０との電気的な接続が取られている。また図３に示すように第１の半導体装置１１０と第２の半導体装置１２０とは接着剤６によって接着され固定されている。
また上段キャリア２と下段キャリア３の係合部５の構成は、図１に示すものだけではなく、図５、６に示す構成であってもよい。図５に示す係合部５は、下段キャリア３に設けた突起部５２が、上段キャリア２に設けた突起部５１の内側に嵌まり、上段キャリア２と下段キャリア３とを固定している。また図６に示す係合部５は、上段キャリア２側に溝部５３を設けて、下段キャリア３に設けた突起部５２を上段キャリア２の溝部５３に挿入している。
また、上段キャリア２は、図７に示すように第２の収納部１４の挿入口の断面積を、挿入口に近い端部ほど広く形成してもよい。つまり、挿入口はその上端に向かい次第に幅広になる。このように、テーパー状に形成して挿入口を広げることで、半導体装置を挿入しやすくすることができ、操作性を向上させることができる。
図８に、下段キャリア３に第１の半導体装置１１０を収納した時の上面図と断面図とを示す。図８の上面図に示すように中継基板１１１は、下段キャリア３の四辺に設けられた保持部材７上に乗せられ、下段キャリア３上に保持されている。積層型半導体装置１００は、半導体装置の低背化を図るため０．３ｍｍ厚を下回るような薄い中継基板が使用される。中継基板が薄い場合、この中継基板のコーナ部は、ストレスに弱くなり、コーナ部を起点としたストレスによりはんだ接合部の破断が起きやすくなる。特に半導体装置をキャリアから着脱する際にはんだ接合部が破断してしまう恐れがある。このため本実施例では、ストレスに弱いコーナ部ではなく、ストレスの比較的小さい辺部分に半導体装置を保持する保持部材７を設け、キャリアから離脱する際にかかるストレスから半導体装置を守っている。すなわち、４つのコーナ部は、いずれにも接触していない状態となる。また保持部材７は、弾性を有する材料であって、半導体装置を挿入した際に弾性変形しうる材料、例えばシリコーン、ゴムやポリウレタンなどが使用される。
なお、図８に示す実施例では、保持部７を４辺に設けているが、２辺に保持部７を設けて半導体装置を保持してもよい。
中継基板１１１上には、図８の上面図に示すように金電極パッド８が形成されている。この金電極パッド８と、第２の半導体装置１２０の裏面側に設けたはんだボール１２３とを接触させることで、第２の半導体装置１２０と第１の半導体装置１１０とが電気的に接続される。また中継基板１１１上には、図示しないＩＣチップと、このＩＣチップを封止するモールド樹脂１１２とが設けられている。モールド樹脂１１２によってＩＣチップを封止することで、ＩＣチップに生じる衝撃や、キズを防止することができる。モールド樹脂１１２として、エポキシ、シリコーン、ポリイミドなどが使用される。また、中継基板１１１の反対側の面には、はんだボール１１３が形成されており、積層型半導体装置１００を基板上に搭載する時の接続端子となる。
下段キャリア３に収納した第１の半導体装置１１０の上面には、図９に示すような上蓋９が形成される。下段キャリア３の内側側面には、図９の断面図に示すように挿入溝１１が形成されており、この挿入溝１１に上蓋９が挿入される。第１の半導体装置１１０の中継基板１１１上には、図８に示すように金電極パッド８や配線パターンが形成されているので、上蓋９を設けることによってこれらの電気的接続部分を粉塵や皮脂などから保護することができる。また、中継基板１１１のすぐ上に上蓋９を重ねることによって、中継基板１１１を上から抑える役割を果たし、第１の半導体装置１１０の脱落を防止することができる。
また、図９の上面図に示すように下段キャリア３の４辺それぞれには、下段キャリア３の挿入溝１１に挿入された上蓋９を取り出すための切欠部１０が形成されている。上蓋９は、曲げながら挿入溝１１に挿入するため、曲げられる材料、例えば薄い金属板やプラスチック板からなる。挿入溝１１に挿入した上蓋９を取り出す時には、切欠部１０に専用の治工具または指を挿入して上蓋９を溝から取り出す。なお、切欠部１０は、下段キャリア３の４辺すべてに設ける必要はなく、例えば図１０に示すように２辺に設けてもよい。
図１１に上蓋９の代わりにＯリング１２を取り付けた場合を示す。Ｏリング１２には、中継基板１１１上に形成された電極や配線パターンを粉塵や皮脂から保護する機能はないが、図１１に示すように、上蓋９と同様に中継基板１１１のすぐ上に重ねて設けることによって、中継基板１１１を上から抑える役割を果たし、第１の半導体装置１１０の脱落を防止することができる。
次に、図１２に示すフローチャートを参照しながら積層型半導体装置１００の製造手順について説明する。
まず始めに、図１３に示すように下段キャリア３に第１の半導体装置１１０を収納する（ステップＳ１）。第１の半導体装置１１０は、半導体装置の製造終了後、下段キャリア３に収納される。半導体装置の供給を受けて積層型半導体装置１００を製造する場合には、供給された半導体装置を下段キャリア３に収納し、下段キャリア３に収納された半導体装置を製造元に移送する。
次に、下段キャリア３を取り付けたまま第１の半導体装置１１０のテストを行う（ステップＳ２）。テストは、図１４に示すようにプローブ２００の試験ピンを第１の半導体装置１１０に接続し、プローブ２００から電源やテスト信号を供給することで行う。下段キャリア３の底面には、試験ピンを挿入するための開口部４が設けられているので、下段キャリア３に収納された状態で第１の半導体装置１１０のテストを行うことができる。また、半導体装置の製造元で半導体装置のテストを行う場合には、テスト結果から良品だけを返送してもらう。
半導体装置の製造元への移送、テスト、返送といった一連の工程の中で、第１の半導体装置１１０は下段キャリア３によって保護されているので、半導体装置の品質を保持することができる。また、テストを下段キャリア３に納めた状態で実施することにより、第１の半導体装置１１０に直接触れる頻度を減らすことができる。その結果、外的因子から半導体装置を保護することができ、良品を次工程に安定して供給することができる。
次に、図１５に示すようにＩＣチップを保護するモールド樹脂１１２上に、ディスペンサを用いて接着剤６を塗布する（ステップＳ３）。この接着剤６には熱硬化性を有する接着剤を使用する。熱硬化性を有する接着剤は、硬化温度や硬化時間を調整することが比較的容易であり、対象となる半導体装置の使用にあった接着剤を使用することで、目的の硬化温度や硬化時間とすることができる。また熱硬化性を有する接着剤は、紫外線が照射された部分だけが硬化する光硬化型の接着剤とは異なり、半導体装置内部に浸透した接着剤の硬化も特に問題なく行うことができる。接着剤６をモールド樹脂１１２上に塗布すると、上段キャリア２を下段キャリア３上に配置する。上段キャリア２と下段キャリア３には係合部５が設けられているので、これらを接続することで上段キャリア２が下段キャリア３に固定される（ステップＳ４）。
次に、図１７に示すように第２の半導体装置１２０のはんだボール１２３にフラックス２０を塗布する（ステップＳ５）。この工程は、はんだボール１２３がフラックス２０の塗布を必要とする場合だけに行われる。また、図１７では、はんだボール１２３側にフラックスを塗布した状態を示しているが、第１の半導体装置１１０の金電極パッド８側にフラックスを塗布してもよい。
フラックス２０をはんだボール１２３に塗布すると、図１７に示すように第２の半導体装置１２０を第１の半導体装置１１０上に積載する（ステップＳ５）。第２の半導体装置１２０は、中空に形成された上段キャリア２内を通して取り付けられる。このとき第２の半導体装置１２０は、第１の半導体装置１１０上の所定の位置に取り付けなければならない。すなわち、第１の半導体装置１１０の金電極パッド８と、第２の半導体装置１２０のはんだボール１２３とを確実に接触させなければならないが、上段キャリア２がガイド機構を果たすことで、容易にしかも正確に第２の半導体装置１２０を第１の半導体装置１１０上に積層することができる。
第２の半導体装置１２０を取り付けると、上段キャリア２と下段キャリア３とに収納した積層型半導体装置１００を、図１８に示すようにフリロー炉に挿入し、はんだのリフローを行う（ステップＳ６）。上段キャリア２と下段キャリア３とは、アルミニウム、銅若しくはＳＵＳのようなニッケルを成分として含む金属、セラミック、ポリエーテルエーテルケトンならなる樹脂のいずれかにより構成しているので、リフロー炉の高温にも耐えることができ、さらに繰り返し使用に対
する耐久性も備えている。
はんだリフローが終了すると、フラックス２０の洗浄を行い、再度テストを行う（ステップＳ７）。このテストも図１９に示すようにプローブ２００の試験ピンを第１の半導体装置１１０に接続して行う。この時、第２の半導体装置１２０も第１の半導体装置１１０と電気的な接続が取られているので第２の半導体装置１２０のテストを行う。
テストが終了し、良品であると判定されると、図２０に示すように上段キャリア２と下段キャリア３とを積層型半導体装置１００から除去し、製品として出荷される（ステップＳ８）。
次に、積層型半導体装置の製造手順の第２例を図２１に示すフローチャートを参照しながら説明する。
本手順では、第１の半導体装置１１０上に、第２の半導体装置１２０を位置決めして取り付けるまでの手順は、上述した手順と同じである。本例では、第２の半導体装置１２０の取り付け後、図２２に示すように上段キャリア２を下段キャリア３から取り外してしまう（ステップＳ１６）。リフローを行う前に、上段キャリア２を除去してしまうことで、キャリア全体の熱容量を下げることができる。従って、温度不足によってはんだの溶融が十分に行われないという問題の発生を防止することができる。またリフロー炉の設定温度についてもより低い温度で設定することができ、半導体装置への熱ストレスを低減させることができる。
上段キャリア２を除去するとリフロー炉でのはんだリフローが行われ（ステップＳ１７）、上述した手順と同様にフラックス洗浄をして再テストが行われる（ステップＳ１８）。再テストが終了して良品であると判定されると、図２３に示すように下段キャリア３を積層型半導体装置１００から取り外し、製品として出荷される（ステップＳ１９）。
なお、上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、上述した実施例では、上段キャリア２と下段キャリア３との２段でキャリア１を構成しているが、キャリアの構成はこれだけに限定されるものではない。例えば、複数の半導体装置を収納可能であって、積層時のガイド機能を有する１つのキャリアであってもよいし、もっと多段のキャリアから構成してもよい。

Claims (15)

  1. 第１の半導体装置を収納する第１の収納部を有する下段キャリアと、
    前記第１の半導体装置上に積層する前記第２の半導体装置を収納して、該第２の半導体装置を前記第１の半導体装置上の所定位置に配置する第２の収納部を有する上段キャリアとを有する積層型半導体装置用キャリア。
  2. 前記下段キャリアに収納した前記第１の半導体装置と、試験用ピンとの電気的接続を取るための開口部を有する請求項１記載の積層型半導体装置用キャリア。
  3. 前記上段キャリアと前記下段キャリアはそれぞれ係合部を有し、該係合部が互いに係合することで、前記上段キャリアと前記下段キャリアとが取り外し可能に取り付けられる請求項１又は２記載の積層型半導体装置用キャリア。
  4. 前記上段キャリアの前記第２の収納部は前記上段キャリア内に収納される前記第２の半導体装置が通る挿入口を有し、
    該挿入口はその上端に向かい次第に幅広になる請求項３記載の積層型半導体装置用キャリア。
  5. 前記下段キャリアは弾性材料で形成された保持部材を有し、該保持部材は前記第１の半導体装置を前記第１の収納部内に保持する請求項１から４のいずれかに記載の積層型半導体装置用キャリア。
  6. 前記保持部材は、前記第１の収納部に収納した前記第１の半導体装置を辺部分で保持することを特徴とする請求項５記載の積層型半導体装置用キャリア。
  7. 前記上段キャリア及び前記下段キャリアは、アルミニウム、銅若しくはニッケルを成分として含む金属、セラミック、ポリエーテルエーテルケトンからなる樹脂のいずれかによって構成される請求項１から６のいずれかに記載の積層型半導体装置用キャリア。
  8. 上蓋又はリング部材を更に有し、
    前記下段キャリアは、前記上蓋又はリング部材を取り付ける挿入溝を有する請求項１から７のいずれかに記載の積層型半導体装置用キャリア。
  9. 積層型半導体装置用キャリアの下段キャリアに第1の半導体装置を収納する工程と、
    積層型半導体装置用キャリアの上段キャリアを用いて前記第２の半導体装置上に第２の半導体装置を積層する工程とを有する積層型半導体装置の製造方法。
  10. 前記積層する工程は、上段キャリアを下段キャリアに取り付け、その後前記第２の半導体装置を前記上段キャリアに収納する工程を含む請求項９記載の方法。
  11. 前記積層型半導体装置用キャリアに収納された前記第１及び第２の半導体装置をリフロー炉内で電気的に接続して一体構成とする工程を更に有する請求項９又は１０に記載の方法。
  12. 前記積層型半導体装置用キャリアを前記リフロー炉内に載置する前に、前記上段キャリアと取り除く工程を有する請求項１１記載の方法。
  13. 下段キャリアの開口を介して試験用ピンを前記第1の半導体装置に接続し、前記下段に収納された前記第1の半導体装置を試験する工程を有する請求項９から１２のいずれか一項記載の方法。
  14. 前記積層する工程の前に、前記第1の半導体装置の封止樹脂上に接着剤を供給する工程を有する請求項９から１３のいずれか一項記載の方法。
  15. 前記接着剤は、熱硬化性接着剤である請求項１４記載の積層型半導体装置の製造方法。
JP2006512891A 2004-05-11 2004-05-11 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Expired - Fee Related JP4547377B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/006265 WO2005109506A1 (ja) 2004-05-11 2004-05-11 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005109506A1 true JPWO2005109506A1 (ja) 2008-03-21
JP4547377B2 JP4547377B2 (ja) 2010-09-22

Family

ID=35320474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006512891A Expired - Fee Related JP4547377B2 (ja) 2004-05-11 2004-05-11 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7285848B2 (ja)
JP (1) JP4547377B2 (ja)
CN (1) CN1998081B (ja)
DE (1) DE112004002858T5 (ja)
GB (1) GB2429582B (ja)
WO (1) WO2005109506A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2004235465A (ja) * 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
JP4675955B2 (ja) * 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7298037B2 (en) * 2006-02-17 2007-11-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system with recessed spacer
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US10324419B2 (en) * 2009-02-06 2019-06-18 Domasko GmbH Mechanical oscillating system for a clock and functional element for a clock
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8554506B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Srchitectures, LLC Distributed computing
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
KR102647496B1 (ko) 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
TWI735525B (zh) 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001196533A (ja) * 2000-01-06 2001-07-19 Ricoh Microelectronics Co Ltd 電子回路基板製造方法、リード整形冶具及び位置決め冶具
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
KR100255476B1 (ko) * 1997-06-30 2000-05-01 김영환 볼 그리드 어레이 패키지
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6660561B2 (en) * 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
JP3678158B2 (ja) * 2001-03-14 2005-08-03 株式会社村田製作所 モジュール基板の実装構造
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JP4072505B2 (ja) * 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001196533A (ja) * 2000-01-06 2001-07-19 Ricoh Microelectronics Co Ltd 電子回路基板製造方法、リード整形冶具及び位置決め冶具
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法

Also Published As

Publication number Publication date
US20070290320A1 (en) 2007-12-20
US7285848B2 (en) 2007-10-23
CN1998081A (zh) 2007-07-11
GB0622769D0 (en) 2006-12-27
US7642637B2 (en) 2010-01-05
WO2005109506A1 (ja) 2005-11-17
GB2429582B (en) 2009-02-11
DE112004002858T5 (de) 2007-04-19
GB2429582A (en) 2007-02-28
CN1998081B (zh) 2010-10-13
JP4547377B2 (ja) 2010-09-22
US20050269682A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
US7642637B2 (en) Carrier for stacked type semiconductor device and method of fabricating the same
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US6351029B1 (en) Stackable flex circuit chip package and method of making same
US8164181B2 (en) Semiconductor device packaging structure
US9030223B2 (en) Test carrier
JP3491700B2 (ja) 半導体集積回路装置の試験用キャリア
US8653653B2 (en) High density three dimensional semiconductor die package
CN103036125A (zh) 插座及电子元件测试装置
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
JP2006261566A (ja) 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法
JP5679735B2 (ja) パッケージ基板のハンドリング方法
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
JP6392010B2 (ja) 試験用キャリア
JP2016062496A (ja) Ｉｃモジュール
JP2003344484A (ja) 半導体集積回路装置の試験用キャリア
JPH03120742A (ja) 半導体装置のエージング方法、及び、同装置
JP5629670B2 (ja) 試験用キャリア
KR20070041441A (ko) 적층형 반도체 장치용 캐리어 및 적층형 반도체 장치의제조 방법
JPH1098083A (ja) 検査ソケットおよび電気特性検査装置
KR960000216B1 (ko) 메모리 카드
KR20140002790U (ko) 반도체 소자 테스트용 인서트 조립체
JP4704404B2 (ja) 半導体装置とその製造方法
JPH10213627A (ja) チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
JP3833862B2 (ja) トレー

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100423

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees